JPH10294207A - 複合素子及びその製造方法 - Google Patents
複合素子及びその製造方法Info
- Publication number
- JPH10294207A JPH10294207A JP9103344A JP10334497A JPH10294207A JP H10294207 A JPH10294207 A JP H10294207A JP 9103344 A JP9103344 A JP 9103344A JP 10334497 A JP10334497 A JP 10334497A JP H10294207 A JPH10294207 A JP H10294207A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistor
- conductor layer
- thermistor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 サーミスタと抵抗の直列回路と等価な特性を
１チップで実現した複合素子及びその製造方法を提供す
ることを目的とする。 【解決手段】 サーミスタ素体１の一方の面上に導電体
層２、絶縁体層４，５、導電体層６，７、絶縁体層９が
形成されている。他方の面上に導電体層３、絶縁体層１
０が形成されている。端子電極１３、導電体層７、抵抗
体層８、導電体層６，２、サーミスタ素体１、導電体層
３及び端子電極１４が直列に接続されている。
１チップで実現した複合素子及びその製造方法を提供す
ることを目的とする。 【解決手段】 サーミスタ素体１の一方の面上に導電体
層２、絶縁体層４，５、導電体層６，７、絶縁体層９が
形成されている。他方の面上に導電体層３、絶縁体層１
０が形成されている。端子電極１３、導電体層７、抵抗
体層８、導電体層６，２、サーミスタ素体１、導電体層
３及び端子電極１４が直列に接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、抵抗とサーミスタ
とを直列に接続した複合素子とその製造方法に係り、詳
しくは、水晶発振器等の温度補償回路用として回路基盤
等に表面実装される温度補償用に好適な複合素子及びそ
の製造方法に関する。
とを直列に接続した複合素子とその製造方法に係り、詳
しくは、水晶発振器等の温度補償回路用として回路基盤
等に表面実装される温度補償用に好適な複合素子及びそ
の製造方法に関する。
【０００２】
【従来の技術】従来、水晶発振器の温度補償回路等のよ
うに、サーミスタと抵抗の直列回路を構成する場合に
は、サーミスタ及びチップ抵抗等の複数の電子部品を個
々に同一基板上にフローあるいはリフローはんだ付けに
より実装することが行われている。
うに、サーミスタと抵抗の直列回路を構成する場合に
は、サーミスタ及びチップ抵抗等の複数の電子部品を個
々に同一基板上にフローあるいはリフローはんだ付けに
より実装することが行われている。
【０００３】
【発明が解決しようとする課題】しかし、このようにサ
ーミスタ及びチップ抵抗等の個々の電子部品を複数個用
いて回路を構成する場合には、複数の部品を同一基板上
に実装するため、必然的に実装面積が増大し、回路の小
型化を進める上で大きな制約となっていた。
ーミスタ及びチップ抵抗等の個々の電子部品を複数個用
いて回路を構成する場合には、複数の部品を同一基板上
に実装するため、必然的に実装面積が増大し、回路の小
型化を進める上で大きな制約となっていた。
【０００４】本発明は、サーミスタ素体の表面に抵抗材
料を厚膜形成する手法を採用することにより、サーミス
タと抵抗の直列回路と等価な特性を１チップで実現した
複合素子及びその製造方法を提供することを目的とす
る。
料を厚膜形成する手法を採用することにより、サーミス
タと抵抗の直列回路と等価な特性を１チップで実現した
複合素子及びその製造方法を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明の複合素子は、チ
ップ状のサーミスタ素体と、該サーミスタ素体の両端面
に形成された端子電極と、該サーミスタ素体の側面に形
成された抵抗体層とを備えてなり、一方の端子電極、該
抵抗体層、該サーミスタ素体及び他方の端子電極がこの
順に直列接続されてなるものである。
ップ状のサーミスタ素体と、該サーミスタ素体の両端面
に形成された端子電極と、該サーミスタ素体の側面に形
成された抵抗体層とを備えてなり、一方の端子電極、該
抵抗体層、該サーミスタ素体及び他方の端子電極がこの
順に直列接続されてなるものである。
【０００６】かかる本発明によれば、サーミスタと抵抗
の直列回路と等価な特性を有する複合素子を単体の素子
として実現することが可能となる。本発明による複合素
子を利用すれば、サーミスタ、コンデンサ及び抵抗より
構成している温度補償回路等、電子回路の小型化が可能
となる。特に、小型化ニーズの強い温度補償型水晶発振
器等の温度補償用回路として、本素子は有用である。
の直列回路と等価な特性を有する複合素子を単体の素子
として実現することが可能となる。本発明による複合素
子を利用すれば、サーミスタ、コンデンサ及び抵抗より
構成している温度補償回路等、電子回路の小型化が可能
となる。特に、小型化ニーズの強い温度補償型水晶発振
器等の温度補償用回路として、本素子は有用である。
【０００７】本発明の複合素子の製造方法は、薄板状の
サーミスタ素体の両板面の全面に導電体層２２、２３を
形成する工程と、一方の導電体層２２の上に所定間隔を
あけて帯状に絶縁体層２４を形成する工程と、他方の導
電体層２３の上に絶縁体層２４と同方向に延びる絶縁体
層３０を所定間隔をあけて形成する工程と、該絶縁体層
２４、２４の間の導電体層２２上に導電体層２６を形成
し、絶縁体層２４の上にのみ導電体層２７を該導電体層
２７の端縁の位置が絶縁体層３０の端縁の位置と合致す
るように形成する工程と、これらの導電体層２６、２７
にまたがって抵抗体層２８を形成する工程と、導電体層
２６及び抵抗体層２８を覆う絶縁体層を形成する工程
と、薄板状サーミスタ素体をこれらの帯状の層の長手方
向と直交方向に切断して短冊状とする工程と、得られた
短冊状素体の側面に絶縁体層を形成する工程と、短冊状
素体をその長手方向と直交方向に導電体層２７及び絶縁
体層３０の端縁に沿う切断予定線Ｃに沿って切断してチ
ップ状とする工程と、得られたチップの両端面に端子電
極を、一方の端子電極１３が一方のチップ側面の導電体
層７にのみ導通し、他方の端子電極１４が他方のチップ
側面の導電体層３にのみ導通するように形成する工程
と、を備えてなるものである。
サーミスタ素体の両板面の全面に導電体層２２、２３を
形成する工程と、一方の導電体層２２の上に所定間隔を
あけて帯状に絶縁体層２４を形成する工程と、他方の導
電体層２３の上に絶縁体層２４と同方向に延びる絶縁体
層３０を所定間隔をあけて形成する工程と、該絶縁体層
２４、２４の間の導電体層２２上に導電体層２６を形成
し、絶縁体層２４の上にのみ導電体層２７を該導電体層
２７の端縁の位置が絶縁体層３０の端縁の位置と合致す
るように形成する工程と、これらの導電体層２６、２７
にまたがって抵抗体層２８を形成する工程と、導電体層
２６及び抵抗体層２８を覆う絶縁体層を形成する工程
と、薄板状サーミスタ素体をこれらの帯状の層の長手方
向と直交方向に切断して短冊状とする工程と、得られた
短冊状素体の側面に絶縁体層を形成する工程と、短冊状
素体をその長手方向と直交方向に導電体層２７及び絶縁
体層３０の端縁に沿う切断予定線Ｃに沿って切断してチ
ップ状とする工程と、得られたチップの両端面に端子電
極を、一方の端子電極１３が一方のチップ側面の導電体
層７にのみ導通し、他方の端子電極１４が他方のチップ
側面の導電体層３にのみ導通するように形成する工程
と、を備えてなるものである。
【０００８】
【発明の実施の形態】図１（ａ）は実施の形態に係る複
合素子の断面図であり、サーミスタ素体１の両面に導電
体層２、３が形成されている。図の上面側の導電体層２
の上には、所定の間隔をあけて絶縁体層４、５が形成さ
れ、この絶縁体層４、５同士の間にまたがるようにして
絶縁体層４，５間の導電体層２上に導電体層６が形成さ
れている。
合素子の断面図であり、サーミスタ素体１の両面に導電
体層２、３が形成されている。図の上面側の導電体層２
の上には、所定の間隔をあけて絶縁体層４、５が形成さ
れ、この絶縁体層４、５同士の間にまたがるようにして
絶縁体層４，５間の導電体層２上に導電体層６が形成さ
れている。
【０００９】この導電体層６から離隔して絶縁体層４の
上に導電体層７が形成されている。導電体層６、７同士
の間にまたがって、抵抗体層８が形成されている。
上に導電体層７が形成されている。導電体層６、７同士
の間にまたがって、抵抗体層８が形成されている。
【００１０】導電体層７の一部のみを露出させるよう
に、且つ抵抗体層８、導電体層６及び絶縁体層５を覆う
ように絶縁体層９が形成されている。この絶縁体層９は
サーミスタ素体１の図の右端に達しているが、サーミス
タ素体１の左端からは離隔しており、この絶縁体層９の
左方において導電体層７が絶縁体層９で覆われていな
い。
に、且つ抵抗体層８、導電体層６及び絶縁体層５を覆う
ように絶縁体層９が形成されている。この絶縁体層９は
サーミスタ素体１の図の右端に達しているが、サーミス
タ素体１の左端からは離隔しており、この絶縁体層９の
左方において導電体層７が絶縁体層９で覆われていな
い。
【００１１】サーミスタ素体１の図の下面側では、導電
体層３上に絶縁体層１０が形成されている。この絶縁体
層１０は、図の左端縁に達しているが、右端縁からは離
隔しており、導電体層３はこの右端側において絶縁体層
１０によって覆われていない。
体層３上に絶縁体層１０が形成されている。この絶縁体
層１０は、図の左端縁に達しているが、右端縁からは離
隔しており、導電体層３はこの右端側において絶縁体層
１０によって覆われていない。
【００１２】サーミスタ素体１の両端面に絶縁体層１
１、１２が形成され、その上に端子電極１３、１４が形
成されている。左側の絶縁体層１１は導電体層２、３と
端子電極１３とを絶縁し、右側の絶縁体層１２は、導電
体層２、３と端子電極１４とを絶縁している。このた
め、端子電極１３は導電体層７にのみ導通し、端子電極
１４は導電体層３にのみ導通している。従って、図１
（ｂ）の等価回路の通り、端子電極１３−導電体層７−
抵抗体層８−導電体層６−導電体層２−サーミスタ素体
１−導電体層３−端子電極１４のように接続された抵抗
・サーミスタ直列接続素体が得られる。
１、１２が形成され、その上に端子電極１３、１４が形
成されている。左側の絶縁体層１１は導電体層２、３と
端子電極１３とを絶縁し、右側の絶縁体層１２は、導電
体層２、３と端子電極１４とを絶縁している。このた
め、端子電極１３は導電体層７にのみ導通し、端子電極
１４は導電体層３にのみ導通している。従って、図１
（ｂ）の等価回路の通り、端子電極１３−導電体層７−
抵抗体層８−導電体層６−導電体層２−サーミスタ素体
１−導電体層３−端子電極１４のように接続された抵抗
・サーミスタ直列接続素体が得られる。
【００１３】なお、図示はしないが、素体１の図１
（ａ）の紙面と平行方向の側面にも絶縁体層が設けられ
ている。
（ａ）の紙面と平行方向の側面にも絶縁体層が設けられ
ている。
【００１４】次に、この複合素子の製造方法について図
１（ｃ）を参照して説明する。
１（ｃ）を参照して説明する。
【００１５】まず、サーミスタ薄板２１の両面の全面に
導電体層２２、２３を形成する。この導電体層２２の上
に膜状の絶縁体層２４を形成し、導電体層２３の上に絶
縁体層３０を形成する。なお、絶縁体層２４、３０は同
一方向に延びている。絶縁体層２４同士の間及び絶縁体
層３０同士の間には、それぞれ所定の間隔があいてい
る。
導電体層２２、２３を形成する。この導電体層２２の上
に膜状の絶縁体層２４を形成し、導電体層２３の上に絶
縁体層３０を形成する。なお、絶縁体層２４、３０は同
一方向に延びている。絶縁体層２４同士の間及び絶縁体
層３０同士の間には、それぞれ所定の間隔があいてい
る。
【００１６】絶縁体層２４，２４同士の間の導電体層２
２上に帯状の導電体層２６を形成すると共に、絶縁体層
２４の上にのみ帯状の導電体層２７を形成する。導電体
層２６、２７の間には所定の間隔があいている。この導
電体層２６、２７にまたがるように帯状の抵抗体層２８
を形成する。抵抗体層２８、導電体層２６及び絶縁体層
２４を覆い、導電体層２７については大部分が露出する
ように絶縁体層２９（図示略）を帯状に形成する。
２上に帯状の導電体層２６を形成すると共に、絶縁体層
２４の上にのみ帯状の導電体層２７を形成する。導電体
層２６、２７の間には所定の間隔があいている。この導
電体層２６、２７にまたがるように帯状の抵抗体層２８
を形成する。抵抗体層２８、導電体層２６及び絶縁体層
２４を覆い、導電体層２７については大部分が露出する
ように絶縁体層２９（図示略）を帯状に形成する。
【００１７】次いで、これらの帯状の層の長手方向と直
交方向にサーミスタ薄板２１を切断し、短冊状の素体を
形成する。
交方向にサーミスタ薄板２１を切断し、短冊状の素体を
形成する。
【００１８】次に、この短冊状の素体の切り出した側面
に絶縁体層を形成した後、短冊状素体をその長手方向と
直交方向に２点鎖線Ｃで示すように導電体層２７の抵抗
体層２８と反対側の端縁（図の左端縁）に沿って切断し
てチップとする。なお、図１（ｃ）の２点鎖線Ｃはこの
ときの切断予定線を示す。このチップの両端面に絶縁性
樹脂層を塗着して絶縁体層１１，１２を形成した後、端
子電極１３，１４を形成することにより、複合素子が得
られる。
に絶縁体層を形成した後、短冊状素体をその長手方向と
直交方向に２点鎖線Ｃで示すように導電体層２７の抵抗
体層２８と反対側の端縁（図の左端縁）に沿って切断し
てチップとする。なお、図１（ｃ）の２点鎖線Ｃはこの
ときの切断予定線を示す。このチップの両端面に絶縁性
樹脂層を塗着して絶縁体層１１，１２を形成した後、端
子電極１３，１４を形成することにより、複合素子が得
られる。
【００１９】なお、特に本発明を限定するものではない
が、サーミスタ材料としてはＭｎ−Ｃｏ−Ｃｕ系、Ｍｎ
−Ｃｏ−Ｆｅ系のものなどを用いることができる。
が、サーミスタ材料としてはＭｎ−Ｃｏ−Ｃｕ系、Ｍｎ
−Ｃｏ−Ｆｅ系のものなどを用いることができる。
【００２０】絶縁体層２４、２５、２９（図示略）、３
０は、例えばガラスペーストをスクリーン印刷等により
印刷し、乾燥後焼き付けることにより形成される。な
お、絶縁体層２９は後に絶縁体層９を構成する。
０は、例えばガラスペーストをスクリーン印刷等により
印刷し、乾燥後焼き付けることにより形成される。な
お、絶縁体層２９は後に絶縁体層９を構成する。
【００２１】導電体層２２、２３、２６、２７は、例え
ば導電性電極ペーストをスクリーン印刷等により印刷
し、乾燥後焼き付けることにより形成される。なお、導
電体層と抵抗体層との焼き付けを一緒に行うようにして
も良い。
ば導電性電極ペーストをスクリーン印刷等により印刷
し、乾燥後焼き付けることにより形成される。なお、導
電体層と抵抗体層との焼き付けを一緒に行うようにして
も良い。
【００２２】抵抗体層２８は、ＲｕＯ2 系等の抵抗体ペ
ーストをスクリーン印刷等により印刷し、乾燥後焼き付
けることにより形成される。なお、絶縁体層は、一液性
エポキシ配合樹脂等の絶縁性樹脂材料を塗付することに
よっても形成できる。この絶縁性樹脂材料を用いて絶縁
体層を形成した場合、端子電極１３、１４は導電性樹脂
材料を用いて形成される。
ーストをスクリーン印刷等により印刷し、乾燥後焼き付
けることにより形成される。なお、絶縁体層は、一液性
エポキシ配合樹脂等の絶縁性樹脂材料を塗付することに
よっても形成できる。この絶縁性樹脂材料を用いて絶縁
体層を形成した場合、端子電極１３、１４は導電性樹脂
材料を用いて形成される。
【００２３】
【実施例】以下、実施例について説明する。
【００２４】（１）３０×５０×０．６ｍｍの寸法の薄
板状サーミスタ（焼結体）２１を用意し、その薄板状素
体の両面に市販の導電性電極ペースト（Ａｇ）を素体全
面にスクリーン印刷法により印刷し、乾燥後（１５０
℃、１５分）、８５０℃×１５分で焼き付け、導電体層
２２、２３を形成した。 （２）この導電体層を形成した薄板状素体の両面に所定
の帯状パターンとなるように、市販のガラスペースト
（絶縁性）をスクリーン印刷法により印刷し、乾燥後
（１５０℃、１５分）、８５０℃×１５分で焼き付け、
絶縁体層２４、３０を形成した。なお、絶縁体層２４、
３０となる帯状ガラスの幅：１．５２ｍｍ帯状ガラスの
間隔：０．１０ｍｍとした。 （３）この絶縁体層２４、３０を形成した薄板状素体の
片面に導電性電極ペースト（Ａｇ）をスクリーン印刷法
により所定のパターンとなるように印刷し、乾燥させ
（１５０℃、１５分）導電体層２６、２７を形成した。 （４）次に、薄板状素体の表面に、抵抗体ペーストをス
クリーン印刷法により所定のパターンとなるように印刷
し、乾燥後（１５０℃、１５分）、８５０℃×１５分で
焼き付け、抵抗体層２８を形成した。なお、抵抗材料は
酸化ルテニウム（ＲｕＯ2 ）系の材料を用いた。
板状サーミスタ（焼結体）２１を用意し、その薄板状素
体の両面に市販の導電性電極ペースト（Ａｇ）を素体全
面にスクリーン印刷法により印刷し、乾燥後（１５０
℃、１５分）、８５０℃×１５分で焼き付け、導電体層
２２、２３を形成した。 （２）この導電体層を形成した薄板状素体の両面に所定
の帯状パターンとなるように、市販のガラスペースト
（絶縁性）をスクリーン印刷法により印刷し、乾燥後
（１５０℃、１５分）、８５０℃×１５分で焼き付け、
絶縁体層２４、３０を形成した。なお、絶縁体層２４、
３０となる帯状ガラスの幅：１．５２ｍｍ帯状ガラスの
間隔：０．１０ｍｍとした。 （３）この絶縁体層２４、３０を形成した薄板状素体の
片面に導電性電極ペースト（Ａｇ）をスクリーン印刷法
により所定のパターンとなるように印刷し、乾燥させ
（１５０℃、１５分）導電体層２６、２７を形成した。 （４）次に、薄板状素体の表面に、抵抗体ペーストをス
クリーン印刷法により所定のパターンとなるように印刷
し、乾燥後（１５０℃、１５分）、８５０℃×１５分で
焼き付け、抵抗体層２８を形成した。なお、抵抗材料は
酸化ルテニウム（ＲｕＯ2 ）系の材料を用いた。
【００２５】（５）さらに、この薄板状素体の抵抗体層
２８を形成した面にガラスペーストをスクリーン印刷法
により所定のパターンとなるように印刷し、乾燥後（１
５０℃、１５分）、８５０℃×１５分で焼き付け、絶縁
体層２９（図示略）を形成した。 （６）この薄板状素体を、ダイシングマシーンを用い
て、幅０．７２ｍｍの短冊状素体に切断した。 （７）この短冊状素体の２面（切断面）に市販のガラス
ペーストをスクリーン印刷法により印刷し、乾燥後（１
５０℃、１５分）、８５０℃×１５分で焼き付け、絶縁
体層を形成した。 （８）この短冊状素体をダイシングマシーンを用いて図
１（ｃ）のＣに示す位置で幅１．５２ｍｍのチップ状素
体に切断した。 （９）このチップ状素体の両端に、絶縁性樹脂をディプ
法により付着させ、乾燥後（１２０℃、１５分）、１５
０℃×３０分で熱硬化させ、絶縁体層１１、１２を形成
した。絶縁性樹脂は一液性エポキシ配合樹脂を用いた。 （１０）このチップ状素体の両端に、市販の樹脂系フィ
ラーのＡｇ電極をディップ法で付着させ、乾燥後（１５
０℃、１５分）、１５０℃×１時間で熱硬化させ、その
上に電解バレルメッキ法により、Ｎｉめっき、はんだめ
っきし、端子電極１３、１４を形成した。Ｎｉめっき厚
さは約４μｍ、はんだめっき厚さは約５μｍである。こ
れにより、図１（ｂ）の等価回路の複合素子が得られ
た。
２８を形成した面にガラスペーストをスクリーン印刷法
により所定のパターンとなるように印刷し、乾燥後（１
５０℃、１５分）、８５０℃×１５分で焼き付け、絶縁
体層２９（図示略）を形成した。 （６）この薄板状素体を、ダイシングマシーンを用い
て、幅０．７２ｍｍの短冊状素体に切断した。 （７）この短冊状素体の２面（切断面）に市販のガラス
ペーストをスクリーン印刷法により印刷し、乾燥後（１
５０℃、１５分）、８５０℃×１５分で焼き付け、絶縁
体層を形成した。 （８）この短冊状素体をダイシングマシーンを用いて図
１（ｃ）のＣに示す位置で幅１．５２ｍｍのチップ状素
体に切断した。 （９）このチップ状素体の両端に、絶縁性樹脂をディプ
法により付着させ、乾燥後（１２０℃、１５分）、１５
０℃×３０分で熱硬化させ、絶縁体層１１、１２を形成
した。絶縁性樹脂は一液性エポキシ配合樹脂を用いた。 （１０）このチップ状素体の両端に、市販の樹脂系フィ
ラーのＡｇ電極をディップ法で付着させ、乾燥後（１５
０℃、１５分）、１５０℃×１時間で熱硬化させ、その
上に電解バレルメッキ法により、Ｎｉめっき、はんだめ
っきし、端子電極１３、１４を形成した。Ｎｉめっき厚
さは約４μｍ、はんだめっき厚さは約５μｍである。こ
れにより、図１（ｂ）の等価回路の複合素子が得られ
た。
【００２６】
【発明の効果】以上説明してきたように、本発明によれ
ば、サーミスタ素体の表面に、絶縁体層、導電体層、抵
抗体層を所定のパターンに形成することにより、サーミ
スタと抵抗の直列回路と等価な特性を有する複合素子が
提供される。
ば、サーミスタ素体の表面に、絶縁体層、導電体層、抵
抗体層を所定のパターンに形成することにより、サーミ
スタと抵抗の直列回路と等価な特性を有する複合素子が
提供される。
【００２７】この複合素子によれば、サーミスタと抵抗
の直列回路と等価な特性を有する素子を単体の素子とし
て実現できるため、例えば、サーミスタ、コンデンサ、
抵抗値から構成される温度補償回路等、回路の小型化が
可能となる。特に、小型化ニーズの強い温度補償型水晶
発振器等の温度補償用回路として、本素子は有用であ
る。
の直列回路と等価な特性を有する素子を単体の素子とし
て実現できるため、例えば、サーミスタ、コンデンサ、
抵抗値から構成される温度補償回路等、回路の小型化が
可能となる。特に、小型化ニーズの強い温度補償型水晶
発振器等の温度補償用回路として、本素子は有用であ
る。
【図１】実施の形態に係る複合素子の断面図、等価回路
図、製造途中図である。
図、製造途中図である。
１ サーミスタ素体 ２、３ 導電体層 ４、５ 絶縁体層 ６、７ 導電体層 ８ 抵抗体層 ９、１０、１１、１２ 絶縁体層 １３、１４ 端子電極 ２１ サーミスタ薄板 ２２，２３ 導電体層 ２４ 絶縁体層 ２６，２７ 導電体層 ２８ 抵抗体層 ３０ 絶縁体層
Claims (3)
- 【請求項１】 チップ状のサーミスタ素体と、該サーミ
スタ素体の両端面に形成された端子電極と、該サーミス
タ素体の側面に形成された抵抗体層とを備えてなり、 一方の端子電極、該抵抗体層、該サーミスタ素体及び他
方の端子電極がこの順に直列接続されてなる複合素子。 - 【請求項２】 請求項１において、前記サーミスタ素体
の一方の側面に前記抵抗体層が設けられており、一方の
端子電極は前記サーミスタ素体と絶縁され該抵抗体層に
のみ導通し、他方の端子電極は該サーミスタ素体にのみ
導通し該抵抗体層とは絶縁されていることを特徴とする
複合素子。 - 【請求項３】 薄板状のサーミスタ素体の両板面の全面
に導電体層２２、２３を形成する工程と、 一方の導電体層２２の上に所定間隔をあけて帯状に絶縁
体層２４を形成する工程と、 他方の導電体層２３の上に絶縁体層２４と同方向に延び
る絶縁体層３０を所定間隔をあけて形成する工程と、 該絶縁体層２４、２４の間の導電体層２２上に導電体層
２６を形成し、絶縁体層２４の上にのみ導電体層２７を
該導電体層２７の端縁の位置が絶縁体層３０の端縁の位
置と合致するように形成する工程と、 これらの導電体層２６、２７にまたがって抵抗体層２８
を形成する工程と、 導電体層２６及び抵抗体層２８を覆う絶縁体層を形成す
る工程と、 薄板状サーミスタ素体をこれらの帯状の層の長手方向と
直交方向に切断して短冊状とする工程と、 得られた短冊状素体の側面に絶縁体層を形成する工程
と、 短冊状素体をその長手方向と直交方向に導電体層２７及
び絶縁体層３０の端縁に沿う切断予定線Ｃに沿って切断
してチップ状とする工程と、 得られたチップの両端面に端子電極を、一方の端子電極
１３が一方のチップ側面の導電体層７にのみ導通し、他
方の端子電極１４が他方のチップ側面の導電体層３にの
み導通するように形成する工程と、を備えてなる複合素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9103344A JPH10294207A (ja) | 1997-04-21 | 1997-04-21 | 複合素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9103344A JPH10294207A (ja) | 1997-04-21 | 1997-04-21 | 複合素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10294207A true JPH10294207A (ja) | 1998-11-04 |
Family
ID=14351533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9103344A Pending JPH10294207A (ja) | 1997-04-21 | 1997-04-21 | 複合素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10294207A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7855631B2 (en) | 2004-05-18 | 2010-12-21 | Mitsubishi Materials Corporation | Composite device |
| CN108109789A (zh) * | 2017-12-20 | 2018-06-01 | 广东爱晟电子科技有限公司 | 一种复合热敏电阻芯片及其制备方法 |
-
1997
- 1997-04-21 JP JP9103344A patent/JPH10294207A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7855631B2 (en) | 2004-05-18 | 2010-12-21 | Mitsubishi Materials Corporation | Composite device |
| CN108109789A (zh) * | 2017-12-20 | 2018-06-01 | 广东爱晟电子科技有限公司 | 一种复合热敏电阻芯片及其制备方法 |
| US10636550B2 (en) | 2017-12-20 | 2020-04-28 | Exsense Electronics Technology Co., Ltd. | Composite thermistor chip and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910000969B1 (ko) | 칩형 저항기 | |
| US6144547A (en) | Miniature surface mount capacitor and method of making same | |
| JP4722318B2 (ja) | チップ抵抗器 | |
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| JP2017045861A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| JPH10294207A (ja) | 複合素子及びその製造方法 | |
| JPH1167508A (ja) | 複合素子及びその製造方法 | |
| US6678927B1 (en) | Miniature surface mount capacitor and method of making same | |
| JPH09260105A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH01283809A (ja) | チップ形電子部品 | |
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JPH08237066A (ja) | 圧電共振子およびその製造方法 | |
| JPH10256001A (ja) | チップ電子部品 | |
| JP3419305B2 (ja) | 複合素子 | |
| JPH04372101A (ja) | 角形チップ抵抗器及びその製造方法 | |
| JPH11307318A (ja) | 複合素子 | |
| JP3597043B2 (ja) | チップ型サーミスタの製造方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH10233485A (ja) | 複合チップ部品 | |
| JP3979121B2 (ja) | 電子部品の製造方法 | |
| JP2000133546A (ja) | 積層セラミックチップ部品及びその製造方法 | |
| JP2003007510A (ja) | チップ型サーミスタ | |
| JPH08222478A (ja) | チップ型電子部品 | |
| JPH08172004A (ja) | チップ抵抗器の製造方法 | |
| JP2003272901A (ja) | 厚膜抵抗器およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030408 |