JPH10276137A - ＩｒＤＡ変復調ＩＣ - Google Patents
ＩｒＤＡ変復調ＩＣInfo
- Publication number
- JPH10276137A JPH10276137A JP9077831A JP7783197A JPH10276137A JP H10276137 A JPH10276137 A JP H10276137A JP 9077831 A JP9077831 A JP 9077831A JP 7783197 A JP7783197 A JP 7783197A JP H10276137 A JPH10276137 A JP H10276137A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- block
- flag
- irda
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/11—Arrangements specific to free-space transmission, i.e. transmission through air or vacuum
- H04B10/114—Indoor or close-range type systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Communication Control (AREA)
- Optical Communication System (AREA)
- Circuits Of Receivers In General (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【課題】 ＳＩＲ規格においてソフトウェアの処理を軽
減するＩｒＤＡ変復調ＩＣを提供する。 【解決手段】 ＩｒＤＡ変復調ＩＣはＳＩＲ規格のＩｒ
ＤＡ方式により信号の変調及び復調を行う。ＩｒＤＡ変
復調ＩＣはＡ、Ｃ及びＩフィールドから成るデータにＦ
ＣＳの計算を行って前記データにＦＣＳフィールドを追
加するＣＲＣブロック３０と、これより出力されるデー
タに送信時の透過制御を行う透過制御ブロック３１と、
これを通過したデータの先頭にＢＯＦフラグ及び末端に
ＥＯＦフラグを付加するフラグブロック３２を備える。
さらに、復調された信号からＢＯＦ及ＥＯＦフラグを除
去するフラグブロック３５と、これより出力されるデー
タから受信時の透過制御を行う透過制御ブロック３４
と、ＦＣＳフィールドの値を用いて伝送誤りが発生して
いないかどうかをチェックするＣＲＣブロック３３を備
える。
減するＩｒＤＡ変復調ＩＣを提供する。 【解決手段】 ＩｒＤＡ変復調ＩＣはＳＩＲ規格のＩｒ
ＤＡ方式により信号の変調及び復調を行う。ＩｒＤＡ変
復調ＩＣはＡ、Ｃ及びＩフィールドから成るデータにＦ
ＣＳの計算を行って前記データにＦＣＳフィールドを追
加するＣＲＣブロック３０と、これより出力されるデー
タに送信時の透過制御を行う透過制御ブロック３１と、
これを通過したデータの先頭にＢＯＦフラグ及び末端に
ＥＯＦフラグを付加するフラグブロック３２を備える。
さらに、復調された信号からＢＯＦ及ＥＯＦフラグを除
去するフラグブロック３５と、これより出力されるデー
タから受信時の透過制御を行う透過制御ブロック３４
と、ＦＣＳフィールドの値を用いて伝送誤りが発生して
いないかどうかをチェックするＣＲＣブロック３３を備
える。
Description
【０００１】
【発明の属する技術分野】本発明はＩｒＤＡ（Infrared
Data Association）方式で赤外線通信を行うために使
用されるＩｒＤＡ変復調ＩＣ（Integrated Circuit）に
関し、特にＳＩＲ（Serial Infrared）規格のＩｒＤＡ
方式で通信を行うＩｒＤＡ変復調ＩＣに関する。
Data Association）方式で赤外線通信を行うために使
用されるＩｒＤＡ変復調ＩＣ（Integrated Circuit）に
関し、特にＳＩＲ（Serial Infrared）規格のＩｒＤＡ
方式で通信を行うＩｒＤＡ変復調ＩＣに関する。
【０００２】
【従来の技術】従来のＩｒＤＡ変復調ＩＣについて図８
及び図９を用いて説明する。図８はＩｒＤＡ方式の通信
制御手順の階層図である。例えばＲＳ−２３２Ｃのよう
にシリアルに転送される信号を赤外線で送信する場合を
考えると、まず、シリアルに転送される信号はＩｒＣＯ
ＭＭ７０で受け取られる。次に、ＴｉｎｙＴＰ７１でバ
ッファ不足等が発生したときに送信を停止してもらうフ
ロー制御を行う。そして、ＩｒＬＭＰ（Infrared Link
Management Protocol）７２では例えば複数の通信先が
ある場合の管理を行う。
及び図９を用いて説明する。図８はＩｒＤＡ方式の通信
制御手順の階層図である。例えばＲＳ−２３２Ｃのよう
にシリアルに転送される信号を赤外線で送信する場合を
考えると、まず、シリアルに転送される信号はＩｒＣＯ
ＭＭ７０で受け取られる。次に、ＴｉｎｙＴＰ７１でバ
ッファ不足等が発生したときに送信を停止してもらうフ
ロー制御を行う。そして、ＩｒＬＭＰ（Infrared Link
Management Protocol）７２では例えば複数の通信先が
ある場合の管理を行う。
【０００３】ＩｒＬＡＰ（Infrared Link Access Proto
col）７３で送信用の信号を生成して物理層（Physical
Layer）７４に渡す。この信号を物理層７４で変調し、
発光ダイオード等を用いて赤外線を放射する。ＩｒＣＯ
ＭＭ７０、ＴｉｎｙＴＰ７１、ＩｒＬＭＰ７２及びＩｒ
ＬＡＰ７３がソフトウェアで処理を行う部分で、物理層
７４がハードウェアで構成される部分である。赤外線で
送信されてくる信号をホトダイオード等で受光したとき
に物理層７４で復調し、その後、信号をＩｒＬＡＰ７３
に送る。そして、ＩｒＬＡＰ７３、ＩｒＬＭＰ７２及び
ＴｉｎｙＴＰ７１、ＩｒＣＯＭＭ７０で信号が処理さ
れ、必要なデータは送り出される。
col）７３で送信用の信号を生成して物理層（Physical
Layer）７４に渡す。この信号を物理層７４で変調し、
発光ダイオード等を用いて赤外線を放射する。ＩｒＣＯ
ＭＭ７０、ＴｉｎｙＴＰ７１、ＩｒＬＭＰ７２及びＩｒ
ＬＡＰ７３がソフトウェアで処理を行う部分で、物理層
７４がハードウェアで構成される部分である。赤外線で
送信されてくる信号をホトダイオード等で受光したとき
に物理層７４で復調し、その後、信号をＩｒＬＡＰ７３
に送る。そして、ＩｒＬＡＰ７３、ＩｒＬＭＰ７２及び
ＴｉｎｙＴＰ７１、ＩｒＣＯＭＭ７０で信号が処理さ
れ、必要なデータは送り出される。
【０００４】ＳＩＲ規格のフレーム構成を図９に示す。
ＩｒＤＡ方式による通信は半二重通信であり、フレーム
８０を伝送単位にして通信を行う。フレーム８０は先頭
からＢＯＦ（Biginning of Frame）フラグ８１、アドレ
ス（Ａ）フィールド８２、コントロール（Ｃ）フィール
ド８３、情報（Ｉ）フィールド８４、フレームチェック
シーケンス（ＦＣＳ）フィールド８５及びＥＯＦ（End
of Frame）フラグ８６から構成される。
ＩｒＤＡ方式による通信は半二重通信であり、フレーム
８０を伝送単位にして通信を行う。フレーム８０は先頭
からＢＯＦ（Biginning of Frame）フラグ８１、アドレ
ス（Ａ）フィールド８２、コントロール（Ｃ）フィール
ド８３、情報（Ｉ）フィールド８４、フレームチェック
シーケンス（ＦＣＳ）フィールド８５及びＥＯＦ（End
of Frame）フラグ８６から構成される。
【０００５】ＢＯＦフラグ８１はフレームの開始を示す
フラグで、その値は（Ｃ０）16で定義されている。尚、
括弧の後に付されている数字は基数を表すものとする。
次のＡフィールド８２は通信先を特定するための８ビッ
トのフィールドである。次のＣフィールド８３はフレー
ム８０の機能を定義する８ビットのフィールドである。
フラグで、その値は（Ｃ０）16で定義されている。尚、
括弧の後に付されている数字は基数を表すものとする。
次のＡフィールド８２は通信先を特定するための８ビッ
トのフィールドである。次のＣフィールド８３はフレー
ム８０の機能を定義する８ビットのフィールドである。
【０００６】次のＩフィールド８４は通信データのフィ
ールドである。Ｉフィールド８４の大きさは８ビットの
倍数であるが、フレーム８０にＩフィールド８４が含ま
れない場合もある。その次のＦＣＳフィールド８５はＣ
ＲＣ（Cyclic Redundancy Check）方式で伝送誤りがな
いかどうかをチェックすることができる１６ビットのフ
ィールドである。ＥＯＦフラグ８６はフレーム８０の終
了を示すフラグで、その値は（Ｃ１）16で定義されてい
る。
ールドである。Ｉフィールド８４の大きさは８ビットの
倍数であるが、フレーム８０にＩフィールド８４が含ま
れない場合もある。その次のＦＣＳフィールド８５はＣ
ＲＣ（Cyclic Redundancy Check）方式で伝送誤りがな
いかどうかをチェックすることができる１６ビットのフ
ィールドである。ＥＯＦフラグ８６はフレーム８０の終
了を示すフラグで、その値は（Ｃ１）16で定義されてい
る。
【０００７】ＳＩＲ規格では、ＩｒＤＡ変復調ＩＣは送
信時にフレーム８０をソフトウェアで作成することにな
っている。すなわち、ＩｒＬＡＰ７３（図８参照）で
Ａ、Ｃ及びＩフィールド８２〜８４から成るデータを１
６ビットＣＲＣ−ＣＣＩＴＴ（後述する）方式でフレー
ムチェックシーケンスを計算してデータの後に付加す
る。その後、送信時の透過制御（後述する）を行う。次
に、ＢＯＦフラグ８１とＥＯＦフラグ８６を付加して物
理層７４に渡す。物理層７４はフレーム８０の信号を変
調して赤外線で送信する。
信時にフレーム８０をソフトウェアで作成することにな
っている。すなわち、ＩｒＬＡＰ７３（図８参照）で
Ａ、Ｃ及びＩフィールド８２〜８４から成るデータを１
６ビットＣＲＣ−ＣＣＩＴＴ（後述する）方式でフレー
ムチェックシーケンスを計算してデータの後に付加す
る。その後、送信時の透過制御（後述する）を行う。次
に、ＢＯＦフラグ８１とＥＯＦフラグ８６を付加して物
理層７４に渡す。物理層７４はフレーム８０の信号を変
調して赤外線で送信する。
【０００８】一方、受信時には受信した信号を物理層７
４で復調してＩｒＬＡＰ７３に送る。ＩｒＬＡＰ７３で
はＢＯＦフラグを認識し、その次の１バイトをＡフィー
ルドとし、その次の１バイトをＣフィールドとし、その
次からＩフィールドとする。そして、ＥＯＦフラグを認
識するとそのＥＯＦフラグの手前の２バイトをＦＣＳフ
ィールドとし、Ｃフィールドの次からその手前までをＩ
フィールドとする。その後、受信時の透過制御（後述す
る）を行い、例えばＦＣＳフィールドの値を参照するこ
とにより伝送誤りが発生していないかどうかチェックす
る。
４で復調してＩｒＬＡＰ７３に送る。ＩｒＬＡＰ７３で
はＢＯＦフラグを認識し、その次の１バイトをＡフィー
ルドとし、その次の１バイトをＣフィールドとし、その
次からＩフィールドとする。そして、ＥＯＦフラグを認
識するとそのＥＯＦフラグの手前の２バイトをＦＣＳフ
ィールドとし、Ｃフィールドの次からその手前までをＩ
フィールドとする。その後、受信時の透過制御（後述す
る）を行い、例えばＦＣＳフィールドの値を参照するこ
とにより伝送誤りが発生していないかどうかチェックす
る。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来のＩｒＤＡ変復調ＩＣでは、フレームチェックシーケ
ンスの計算や透過制御等をソフトウェアで行っていたの
で、処理が非常に重くなっていた。高性能のＣＰＵを搭
載したパーソナルコンピュータ等では処理能力の上で問
題とならないかもしれないが、携帯機器やパーソナルコ
ンピュータの周辺機器等で使用されているＣＰＵでは能
力の限界近くで処理している場合が多いために他の処理
を行う余裕がなく、能力の限界を超えた場合には処理し
きれなくなってしまうという問題があった。
来のＩｒＤＡ変復調ＩＣでは、フレームチェックシーケ
ンスの計算や透過制御等をソフトウェアで行っていたの
で、処理が非常に重くなっていた。高性能のＣＰＵを搭
載したパーソナルコンピュータ等では処理能力の上で問
題とならないかもしれないが、携帯機器やパーソナルコ
ンピュータの周辺機器等で使用されているＣＰＵでは能
力の限界近くで処理している場合が多いために他の処理
を行う余裕がなく、能力の限界を超えた場合には処理し
きれなくなってしまうという問題があった。
【００１０】本発明は上記課題を解決するもので、ソフ
トウェアでの処理を軽減することのできるＩｒＤＡ変復
調ＩＣを提供することを目的とする。
トウェアでの処理を軽減することのできるＩｒＤＡ変復
調ＩＣを提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の構成では、ＳＩＲ規格のＩｒＤＡ方
式により信号の変調及び復調を行うＩｒＤＡ変復調ＩＣ
において、アドレスフィールド、コントロールフィール
ド及び情報フィールドから成るデータにフレームチェッ
クシーケンスの計算を行ってからフレームチェックシー
ケンスフィールドを追加する送信側ＣＲＣブロックと、
その送信側ＣＲＣブロックより出力されるデータに送信
時の透過制御を行う送信側透過制御ブロックと、前記送
信側透過制御ブロックより出力されるデータの先頭にＢ
ＯＦフラグ及び末端にＥＯＦフラグを付加する送信側フ
ラグブロックと、復調された信号から前記ＢＯＦフラグ
及び前記ＥＯＦフラグを除去する受信側フラグブロック
と、前記受信側フラグブロックより出力されるデータか
ら受信時の透過制御を行う受信側透過制御ブロックと、
前記受信側透過制御ブロックより出力されるデータに含
まれている前記フレームチェックシーケンスフィールド
の値を用いて伝送誤りが発生していないかどうかチェッ
クする受信側ＣＲＣブロックとを備えている。
め、本発明の第１の構成では、ＳＩＲ規格のＩｒＤＡ方
式により信号の変調及び復調を行うＩｒＤＡ変復調ＩＣ
において、アドレスフィールド、コントロールフィール
ド及び情報フィールドから成るデータにフレームチェッ
クシーケンスの計算を行ってからフレームチェックシー
ケンスフィールドを追加する送信側ＣＲＣブロックと、
その送信側ＣＲＣブロックより出力されるデータに送信
時の透過制御を行う送信側透過制御ブロックと、前記送
信側透過制御ブロックより出力されるデータの先頭にＢ
ＯＦフラグ及び末端にＥＯＦフラグを付加する送信側フ
ラグブロックと、復調された信号から前記ＢＯＦフラグ
及び前記ＥＯＦフラグを除去する受信側フラグブロック
と、前記受信側フラグブロックより出力されるデータか
ら受信時の透過制御を行う受信側透過制御ブロックと、
前記受信側透過制御ブロックより出力されるデータに含
まれている前記フレームチェックシーケンスフィールド
の値を用いて伝送誤りが発生していないかどうかチェッ
クする受信側ＣＲＣブロックとを備えている。
【００１２】このような構成によると、データの送信時
にＩｒＤＡ変復調ＩＣはＡ、Ｃ及びＩフィールドから成
るデータより送信側ＣＲＣブロックでフレームチェック
シーケンスの計算をする。そして、透過制御を行う。Ｂ
ＯＦ及びＥＯＦフラグを付加してフレームを作成する。
このフレームの信号を変調することによりＩｒＤＡ変復
調ＩＣは発光ダイオード等から赤外線で送信を行う。
にＩｒＤＡ変復調ＩＣはＡ、Ｃ及びＩフィールドから成
るデータより送信側ＣＲＣブロックでフレームチェック
シーケンスの計算をする。そして、透過制御を行う。Ｂ
ＯＦ及びＥＯＦフラグを付加してフレームを作成する。
このフレームの信号を変調することによりＩｒＤＡ変復
調ＩＣは発光ダイオード等から赤外線で送信を行う。
【００１３】一方、受信時にはＩｒＤＡ変復調ＩＣはホ
トダイオード等で受光された信号を復調し、その信号か
らフレームを認識してＢＯＦフラグ及びＥＯＦフラグを
除去する。そして、受信時の透過制御を行う。次に受信
側ＣＲＣブロックでは例えばＡ、Ｃ及びＩフィールドか
らフレームチェックシーケンスを計算して各フレームに
付加されているＦＣＳフィールドの値と一致しているか
確認することにより伝送誤りが発生していないかどうか
チェックする。
トダイオード等で受光された信号を復調し、その信号か
らフレームを認識してＢＯＦフラグ及びＥＯＦフラグを
除去する。そして、受信時の透過制御を行う。次に受信
側ＣＲＣブロックでは例えばＡ、Ｃ及びＩフィールドか
らフレームチェックシーケンスを計算して各フレームに
付加されているＦＣＳフィールドの値と一致しているか
確認することにより伝送誤りが発生していないかどうか
チェックする。
【００１４】また、本発明の第２の構成では、上記第１
の構成において、フレームの先頭に付加するＢＯＦフラ
グの個数を特定する信号を記憶するレジスタを備え、前
記フラグブロックではこのレジスタからの信号に基づい
て１個以上の前記ＢＯＦフラグを前記フレームに付加し
ている。
の構成において、フレームの先頭に付加するＢＯＦフラ
グの個数を特定する信号を記憶するレジスタを備え、前
記フラグブロックではこのレジスタからの信号に基づい
て１個以上の前記ＢＯＦフラグを前記フレームに付加し
ている。
【００１５】ＩｒＤＡ方式では通信のネゴシエーション
によってａｄｄｉｔｉｏｎａｌ ＢＯＦｓ（後述する）
が設定されることがある。上記第２の構成では、そのＢ
ＯＦフラグの個数を特定するため、例えばａｄｄｉｔｉ
ｏｎａｌ ＢＯＦｓを指定するパラメータと、ボーレー
トを指定するパラメータを上記レジスタに記憶しておく
ことにより、送信側フラグブロックはそのレジスタから
情報を読み込み、必要であればいくつかのＢＯＦフラグ
を追加してフレームを作成する。
によってａｄｄｉｔｉｏｎａｌ ＢＯＦｓ（後述する）
が設定されることがある。上記第２の構成では、そのＢ
ＯＦフラグの個数を特定するため、例えばａｄｄｉｔｉ
ｏｎａｌ ＢＯＦｓを指定するパラメータと、ボーレー
トを指定するパラメータを上記レジスタに記憶しておく
ことにより、送信側フラグブロックはそのレジスタから
情報を読み込み、必要であればいくつかのＢＯＦフラグ
を追加してフレームを作成する。
【００１６】
＜第１の実施形態＞本発明の第１の実施形態について図
１〜図４を用いて説明する。図１はＩｒＤＡ変復調ＩＣ
１のブロック図である。ＩｒＤＡ変復調ＩＣ１はＩｒＤ
Ａ方式で赤外線通信を行うときに信号の変調及び復調を
するときに使用される。ＩｒＤＡ変復調ＩＣ１にはアナ
ログフロントエンド２０が接続されており、赤外線の発
光及び受光をする。
１〜図４を用いて説明する。図１はＩｒＤＡ変復調ＩＣ
１のブロック図である。ＩｒＤＡ変復調ＩＣ１はＩｒＤ
Ａ方式で赤外線通信を行うときに信号の変調及び復調を
するときに使用される。ＩｒＤＡ変復調ＩＣ１にはアナ
ログフロントエンド２０が接続されており、赤外線の発
光及び受光をする。
【００１７】アナログフロントエンド２０はＩｒＤＡ変
復調ＩＣ１からの信号により発光ダイオード等で赤外線
を発光し、一方、パーソナルコンピュータ等の外部から
赤外線で送られてくる信号をホトダイオード等で受光す
ると波形の整形を行ってからデジタルでＩｒＤＡ変復調
ＩＣ１に出力する。
復調ＩＣ１からの信号により発光ダイオード等で赤外線
を発光し、一方、パーソナルコンピュータ等の外部から
赤外線で送られてくる信号をホトダイオード等で受光す
ると波形の整形を行ってからデジタルでＩｒＤＡ変復調
ＩＣ１に出力する。
【００１８】ＩｒＤＡ変復調ＩＣ１には、メインクロッ
ク（ＣＬ）を発生させるためにＰＬＬ回路８が設けられ
ている。ＰＬＬ回路８については後述する。ＩｒＤＡ変
復調ＩＣ１には信号を伝送するためのバス９が設けられ
ている。ＣＰＵ（Central Processing Unit）５はＩＣ
１全体を制御したりソフトウェアを実行したりする。そ
のソフトウェアはＲＯＭ（Read Only Memory）７に記録
されている。
ク（ＣＬ）を発生させるためにＰＬＬ回路８が設けられ
ている。ＰＬＬ回路８については後述する。ＩｒＤＡ変
復調ＩＣ１には信号を伝送するためのバス９が設けられ
ている。ＣＰＵ（Central Processing Unit）５はＩＣ
１全体を制御したりソフトウェアを実行したりする。そ
のソフトウェアはＲＯＭ（Read Only Memory）７に記録
されている。
【００１９】ＲＡＭ（Random Access Memory）６はデー
タの退避等に使用される。タイマ１及びタイマ２はＩｒ
ＤＡ方式での通信プロトコルで使用される。タイマ１は
１００μｓｅｃ〜２６ｍｓｅｃ程度のタイマであり。タ
イマ２は２ｍｓｅｃ〜５２０ｍｓｅｃ程度のタイマであ
る。ＷＤＴ（Watch Dog Timer）４はメインクロック
（ＣＬ）の２の１６乗〜２の２２乗程度のタイマであ
る。これによる時間内にＣＰＵ５がＷＤＴ４をクリアし
なければＣＰＵ５がハングアップ状態であるとみなされ
る。
タの退避等に使用される。タイマ１及びタイマ２はＩｒ
ＤＡ方式での通信プロトコルで使用される。タイマ１は
１００μｓｅｃ〜２６ｍｓｅｃ程度のタイマであり。タ
イマ２は２ｍｓｅｃ〜５２０ｍｓｅｃ程度のタイマであ
る。ＷＤＴ（Watch Dog Timer）４はメインクロック
（ＣＬ）の２の１６乗〜２の２２乗程度のタイマであ
る。これによる時間内にＣＰＵ５がＷＤＴ４をクリアし
なければＣＰＵ５がハングアップ状態であるとみなされ
る。
【００２０】シリアル入出力インターフェース１０はＲ
Ｓ−２３２Ｃのようにシリアルに転送される信号の入出
力を行うインターフェースであり、本実施形態では９本
の伝送線が設けられている。パラレル入出力インターフ
ェース１１はセントロニクス仕様の入出力インターフェ
ースであり、データ用の８ビットの伝送線と送信用と受
信用にそれぞれ５ビットの伝送線が設けられている。
Ｓ−２３２Ｃのようにシリアルに転送される信号の入出
力を行うインターフェースであり、本実施形態では９本
の伝送線が設けられている。パラレル入出力インターフ
ェース１１はセントロニクス仕様の入出力インターフェ
ースであり、データ用の８ビットの伝送線と送信用と受
信用にそれぞれ５ビットの伝送線が設けられている。
【００２１】汎用パラレル入出力インターフェース１２
はＩＣの初期設定や各種状態の出力に使用される入出力
インターフェースであり、入力用と出力用にそれぞれ８
ビットの端子が設けられている。コントロールレジスタ
１３はボーレート等の通信条件等を記憶する。
はＩＣの初期設定や各種状態の出力に使用される入出力
インターフェースであり、入力用と出力用にそれぞれ８
ビットの端子が設けられている。コントロールレジスタ
１３はボーレート等の通信条件等を記憶する。
【００２２】ＦＩＦＯ（Fast In Fast Out）方式のバッ
ファ記憶装置（以下単に「ＦＩＦＯ」という）１４はフ
レーム制御部１６から出力される信号を一時的に記憶す
るために使用される。ＦＩＦＯ１５は赤外線で送信する
データを一時的に記憶するために使用される。コントロ
ールレジスタ１８はＰＬＬ回路８で生成されるクロック
（ＣＬ）の周波数を制御するためのレジスタである。上
記各部分２〜７、１０〜１５、１８はバス９に接続され
ている。
ファ記憶装置（以下単に「ＦＩＦＯ」という）１４はフ
レーム制御部１６から出力される信号を一時的に記憶す
るために使用される。ＦＩＦＯ１５は赤外線で送信する
データを一時的に記憶するために使用される。コントロ
ールレジスタ１８はＰＬＬ回路８で生成されるクロック
（ＣＬ）の周波数を制御するためのレジスタである。上
記各部分２〜７、１０〜１５、１８はバス９に接続され
ている。
【００２３】フレーム制御部１６はＦＩＦＯ１５からデ
ータを読み込み、送信時の透過制御等によりフレームを
作成してＳＩＲ変復調回路１７に送る。逆に、フレーム
制御部１６はＳＩＲ変復調回路１７で復調された信号の
受信時の透過制御等を行ってからＦＩＦＯ１４に出力す
る。変復調回路１７はＳＩＲ規格における変復調回路で
あって、例えば９６００ｂｐｓのボーレートで信号を変
調し、アナログフロントエンド２０に送る。また、受光
によりアナログフロントエンド２０から出力される信号
を復調する。
ータを読み込み、送信時の透過制御等によりフレームを
作成してＳＩＲ変復調回路１７に送る。逆に、フレーム
制御部１６はＳＩＲ変復調回路１７で復調された信号の
受信時の透過制御等を行ってからＦＩＦＯ１４に出力す
る。変復調回路１７はＳＩＲ規格における変復調回路で
あって、例えば９６００ｂｐｓのボーレートで信号を変
調し、アナログフロントエンド２０に送る。また、受光
によりアナログフロントエンド２０から出力される信号
を復調する。
【００２４】次に、フレーム制御部１６の内部の構成を
図２に示す。ＦＩＦＯ１５からフレーム制御部１６に入
力されるデータは図３（ａ）に示すように、Ａ、Ｃ及び
Ｉフィールドから成る。
図２に示す。ＦＩＦＯ１５からフレーム制御部１６に入
力されるデータは図３（ａ）に示すように、Ａ、Ｃ及び
Ｉフィールドから成る。
【００２５】フレーム制御部１６では送信側のＣＲＣブ
ロック３０でフレームチェックシーケンスを計算し、図
３（ｂ）に示すようにＩフィールドの後方に付加する。
フレームチェックシーケンスの計算は、１６ビットＣＲ
Ｃ−ＣＣＩＴＴ（Interenational Consultative Commit
tee for Telephone and Telegraph）方式で行う。
ロック３０でフレームチェックシーケンスを計算し、図
３（ｂ）に示すようにＩフィールドの後方に付加する。
フレームチェックシーケンスの計算は、１６ビットＣＲ
Ｃ−ＣＣＩＴＴ（Interenational Consultative Commit
tee for Telephone and Telegraph）方式で行う。
【００２６】この計算は、まずＡ、Ｃ及びＩフィールド
から成るデータを伝送順に並べ、２の１６乗倍する。次
に、それを生成多項式Ｘ16＋Ｘ12＋Ｘ5＋１で桁下げを
行わずに割る。そして、剰余の多項式の係数列をＦＣＳ
フィールドの値とする。
から成るデータを伝送順に並べ、２の１６乗倍する。次
に、それを生成多項式Ｘ16＋Ｘ12＋Ｘ5＋１で桁下げを
行わずに割る。そして、剰余の多項式の係数列をＦＣＳ
フィールドの値とする。
【００２７】次に、送信側の透過制御ブロック３１でＡ
フィールドからＦＣＳフィールドまで送信時の透過制御
を行う。ＳＩＲ規格ではフレーム内のＢＯＦフラグ（Ｃ
０）16、ＥＯＦフラグ（Ｃ１）16及びコントロールエス
ケープ（７Ｄ）16が特殊の用途で使用されているため、
透過制御ブロック３１ではＡ、Ｃ、Ｉ及びＦＣＳフィー
ルドに含まれている（Ｃ０）16、（Ｃ１）16及び（７
Ｄ）16を次のように変換する。
フィールドからＦＣＳフィールドまで送信時の透過制御
を行う。ＳＩＲ規格ではフレーム内のＢＯＦフラグ（Ｃ
０）16、ＥＯＦフラグ（Ｃ１）16及びコントロールエス
ケープ（７Ｄ）16が特殊の用途で使用されているため、
透過制御ブロック３１ではＡ、Ｃ、Ｉ及びＦＣＳフィー
ルドに含まれている（Ｃ０）16、（Ｃ１）16及び（７
Ｄ）16を次のように変換する。
【００２８】 Ｃ０ → ７Ｄ Ｅ０ Ｃ１ → ７Ｄ Ｅ１ ７Ｄ → ７Ｄ ５Ｄ
【００２９】この変換は、１バイトのデータ（Ｃ
０）16、（Ｃ１）16及び（７Ｄ）16があればそれぞれ
（２０）16と排他的論理和をとり、そのデータの前にコ
ントロールエスケープ（７Ｄ）16を挿入する変換であ
る。これにより、図３（ｃ）に示すように透過制御後に
はフレームが多少大きくなる場合がある。
０）16、（Ｃ１）16及び（７Ｄ）16があればそれぞれ
（２０）16と排他的論理和をとり、そのデータの前にコ
ントロールエスケープ（７Ｄ）16を挿入する変換であ
る。これにより、図３（ｃ）に示すように透過制御後に
はフレームが多少大きくなる場合がある。
【００３０】そして、送信側のフラグブロック３２で図
３（ｄ）に示すようにフレームの先頭にＢＯＦフラグ
（Ｃ０）16を付加し、そのフレームの末端にＥＯＦフラ
グ（Ｃ１）16を付加して変復調回路１７に出力する。
３（ｄ）に示すようにフレームの先頭にＢＯＦフラグ
（Ｃ０）16を付加し、そのフレームの末端にＥＯＦフラ
グ（Ｃ１）16を付加して変復調回路１７に出力する。
【００３１】一方、変復調回路１７で復調された信号は
フレーム制御部１６に入力されると、まず受信側のフラ
グブロック３５で、この信号からＢＯＦフラグ（Ｃ０）
16とＥＯＦフラグ（Ｃ１）16を検出してフレームを認識
し、図３（ｃ）に示すようにフレームからＥＯＦフラグ
（Ｃ１）16とＢＯＦフラグ（Ｃ０）16を取り除いて受信
側の透過制御ブロック３４に出力する。透過制御ブロッ
ク３４では、受信時の透過制御を行う。透過制御ブロッ
ク３４では、次のような変換を行う。
フレーム制御部１６に入力されると、まず受信側のフラ
グブロック３５で、この信号からＢＯＦフラグ（Ｃ０）
16とＥＯＦフラグ（Ｃ１）16を検出してフレームを認識
し、図３（ｃ）に示すようにフレームからＥＯＦフラグ
（Ｃ１）16とＢＯＦフラグ（Ｃ０）16を取り除いて受信
側の透過制御ブロック３４に出力する。透過制御ブロッ
ク３４では、受信時の透過制御を行う。透過制御ブロッ
ク３４では、次のような変換を行う。
【００３２】 ７Ｄ Ｅ０ → Ｃ０ ７Ｄ Ｅ１ → Ｃ１ ７Ｄ ５Ｄ → ７Ｄ
【００３３】この変換は、コントロールエスケープ（７
Ｄ）16を検出すればそのコントロールエスケープ（７
Ｄ）16を除去し、次の１バイトのデータ（Ｅ０）16、
（Ｅ１）16又は（５Ｄ）16に（２０）16と排他的論理和
をとる変換である。これにより、送信時の透過制御前の
状態にデータが復帰する。
Ｄ）16を検出すればそのコントロールエスケープ（７
Ｄ）16を除去し、次の１バイトのデータ（Ｅ０）16、
（Ｅ１）16又は（５Ｄ）16に（２０）16と排他的論理和
をとる変換である。これにより、送信時の透過制御前の
状態にデータが復帰する。
【００３４】受信側のＣＲＣブロック３３は透過制御ブ
ロック３４から入力されるデータの末端から１６ビット
をＦＣＳフィールドとして値を読み取る。そして、ＣＲ
Ｃブロック３３は残りのＡ、Ｃ及びＩフィールドより上
述のフレームチェックシーケンスを計算して、上述のＦ
ＣＳフィールドの値と一致しているか確認する。
ロック３４から入力されるデータの末端から１６ビット
をＦＣＳフィールドとして値を読み取る。そして、ＣＲ
Ｃブロック３３は残りのＡ、Ｃ及びＩフィールドより上
述のフレームチェックシーケンスを計算して、上述のＦ
ＣＳフィールドの値と一致しているか確認する。
【００３５】一致していればＣＲＣブロック３３は図３
（ａ）に示すようなＡ、Ｃ及びＩフィールドから成るデ
ータをＦＩＦＯ１４に出力する。もし一致していなけれ
ば伝送誤りが発生しているのでエラー信号を出力する。
このエラー信号により例えばＣＰＵ５（図１参照）は通
信先に対してデータの再送を指示するようにＩＣ１を制
御する。
（ａ）に示すようなＡ、Ｃ及びＩフィールドから成るデ
ータをＦＩＦＯ１４に出力する。もし一致していなけれ
ば伝送誤りが発生しているのでエラー信号を出力する。
このエラー信号により例えばＣＰＵ５（図１参照）は通
信先に対してデータの再送を指示するようにＩＣ１を制
御する。
【００３６】これにより、入出力インターフェース１
０、１１（図１参照）のいずれかに入力される信号を赤
外線で送信するときに、ＩｒＤＡ変復調ＩＣ１はソフト
ウェアによって図３（ａ）に示すようなＡ、Ｃ及びＩフ
ィールドから成るデータを作成し、バス９を通じてＦＩ
ＦＯ１５に記憶すればよい。すると、ハードウェアであ
るフレーム制御部１６はＦＩＦＯ１５からデータを読み
込み、図３（ｄ）に示すようなフレームを作成して変復
調回路１７に出力する。そして、変復調回路１７は変調
を行い、アナログフロントエンド２０から送信する。
０、１１（図１参照）のいずれかに入力される信号を赤
外線で送信するときに、ＩｒＤＡ変復調ＩＣ１はソフト
ウェアによって図３（ａ）に示すようなＡ、Ｃ及びＩフ
ィールドから成るデータを作成し、バス９を通じてＦＩ
ＦＯ１５に記憶すればよい。すると、ハードウェアであ
るフレーム制御部１６はＦＩＦＯ１５からデータを読み
込み、図３（ｄ）に示すようなフレームを作成して変復
調回路１７に出力する。そして、変復調回路１７は変調
を行い、アナログフロントエンド２０から送信する。
【００３７】逆に、赤外線の信号を受信したときには、
フレーム制御部１６は変調回路１７で復調された信号の
透過制御等を行い、そして、伝送誤りがないかどうかの
チェックを行ってから、ＦＩＦＯ１４に図３（ａ）に示
すようなＡ、Ｃ及びＩフィールドから成るデータを記憶
する。ＩｒＤＡ変復調ＩＣ１のソフトウェアはこのデー
タを解析して信号をインターフェース１０〜１３から出
力する。
フレーム制御部１６は変調回路１７で復調された信号の
透過制御等を行い、そして、伝送誤りがないかどうかの
チェックを行ってから、ＦＩＦＯ１４に図３（ａ）に示
すようなＡ、Ｃ及びＩフィールドから成るデータを記憶
する。ＩｒＤＡ変復調ＩＣ１のソフトウェアはこのデー
タを解析して信号をインターフェース１０〜１３から出
力する。
【００３８】フレーム制御部１６での処理はＳＩＲ規格
により従来のＩｒＤＡ変復調ＩＣではソフトウェアで行
われていたが、本実施形態のＩｒＤＡ変復調回路１では
ハードウェアで行われているのでソフトウェアでの処理
が軽減されている。また、ソフトウェアサイズを従来の
ＩｒＤＡ変復調ＩＣよりも縮小することができるので、
ＲＯＭ７のチップ面積も縮小することができる。フレー
ム制御部１６での処理はハードウェア的には簡単な処理
であるのでフレーム制御部１６によってはチップ面積は
ほとんど拡大しない。減少するＲＯＭの面積は、増加す
るゲート面積に比べて大きい。また、送信側と受信側で
は処理がそれぞれ独立なので、送信のときだけ動作する
変調ＩＣや受信時のときだけ動作する復調ＩＣを構成す
ることも可能である。
により従来のＩｒＤＡ変復調ＩＣではソフトウェアで行
われていたが、本実施形態のＩｒＤＡ変復調回路１では
ハードウェアで行われているのでソフトウェアでの処理
が軽減されている。また、ソフトウェアサイズを従来の
ＩｒＤＡ変復調ＩＣよりも縮小することができるので、
ＲＯＭ７のチップ面積も縮小することができる。フレー
ム制御部１６での処理はハードウェア的には簡単な処理
であるのでフレーム制御部１６によってはチップ面積は
ほとんど拡大しない。減少するＲＯＭの面積は、増加す
るゲート面積に比べて大きい。また、送信側と受信側で
は処理がそれぞれ独立なので、送信のときだけ動作する
変調ＩＣや受信時のときだけ動作する復調ＩＣを構成す
ることも可能である。
【００３９】次に、ＰＬＬ回路８について説明する。携
帯電話に搭載されるＩｒＤＡ変復調ＩＣが専用の水晶発
振子に接続してメインクロック（ＣＬ）を生成するよう
に構成されていると、携帯電話に搭載される水晶発振子
の個数が増加するために携帯電話のコストが上昇すると
いう問題があった。
帯電話に搭載されるＩｒＤＡ変復調ＩＣが専用の水晶発
振子に接続してメインクロック（ＣＬ）を生成するよう
に構成されていると、携帯電話に搭載される水晶発振子
の個数が増加するために携帯電話のコストが上昇すると
いう問題があった。
【００４０】そこで、本実施形態のＩｒＤＡ変復調ＩＣ
１のようにＰＬＬ回路８を設けて、携帯電話に搭載され
るベースバンドＩＣ（図示せず）からクロック信号を取
り込み、分周回路２１、２５（図４参照）を用いて周波
数を変換することによりメインクロック（ＣＬ）を生成
する。尚、このベースバンドＩＣは音声の符号化や復号
化等のベースバンド信号の処理を行うＩＣである。これ
により、携帯電話に搭載される水晶発振子の個数を減ら
してコストダウンを図る。また、水晶発振子を設置する
部分での基板の面積を縮小することができるので携帯電
話の小型化にも寄与する。
１のようにＰＬＬ回路８を設けて、携帯電話に搭載され
るベースバンドＩＣ（図示せず）からクロック信号を取
り込み、分周回路２１、２５（図４参照）を用いて周波
数を変換することによりメインクロック（ＣＬ）を生成
する。尚、このベースバンドＩＣは音声の符号化や復号
化等のベースバンド信号の処理を行うＩＣである。これ
により、携帯電話に搭載される水晶発振子の個数を減ら
してコストダウンを図る。また、水晶発振子を設置する
部分での基板の面積を縮小することができるので携帯電
話の小型化にも寄与する。
【００４１】ＰＬＬ回路８のさらに詳しいブロック図を
図４に示す。ベースバンドＩＣで用いられるクロックは
ＰＬＬ回路８において、まずセレクタ（選択器）２８の
端子４０に入力される。セレクタ２８ではコントロール
レジスタ１８により選択が行われて３個の端子４１〜４
３のいずれかにクロックが送られる。
図４に示す。ベースバンドＩＣで用いられるクロックは
ＰＬＬ回路８において、まずセレクタ（選択器）２８の
端子４０に入力される。セレクタ２８ではコントロール
レジスタ１８により選択が行われて３個の端子４１〜４
３のいずれかにクロックが送られる。
【００４２】例えば、クロックの周波数が１２．６ＭＨ
ｚであるとき端子４１にクロックが送られ、クロックの
周波数が１２．８ＭＨｚであるとき端子４２にクロック
に送られ、クロックの周波数が１４．４ＭＨｚであると
き端子４３にクロックに送られる。端子４１〜４３より
送り出されるクロックの各周波数はｆ１＝１２．６ＭＨ
ｚ、ｆ２＝１２．８ＭＨｚ、ｆ３＝１４．４ＭＨｚとな
る。また、コントロールレジスタ１８はセレクタ２８を
切り換えるときには、セレクタ２７も同時に切り換え、
クロック周波数により信号経路が異なるようにする。
ｚであるとき端子４１にクロックが送られ、クロックの
周波数が１２．８ＭＨｚであるとき端子４２にクロック
に送られ、クロックの周波数が１４．４ＭＨｚであると
き端子４３にクロックに送られる。端子４１〜４３より
送り出されるクロックの各周波数はｆ１＝１２．６ＭＨ
ｚ、ｆ２＝１２．８ＭＨｚ、ｆ３＝１４．４ＭＨｚとな
る。また、コントロールレジスタ１８はセレクタ２８を
切り換えるときには、セレクタ２７も同時に切り換え、
クロック周波数により信号経路が異なるようにする。
【００４３】セレクタ２８の次段の分周回路２１はクロ
ックの周波数を１／ｎ倍する。分周回路２１では３種類
のクロック周波数ｆ１〜ｆ３のそれぞれにｎの値が設定
されている。分周した信号を位相比較器２２に出力す
る。位相比較器２２は分周回路２１、２５より出力され
る両信号の位相差を比較する。そして、位相比較器２２
の出力から低域フィルタ２３で高周波成分を除去し、電
圧制御発振器２６に送る。
ックの周波数を１／ｎ倍する。分周回路２１では３種類
のクロック周波数ｆ１〜ｆ３のそれぞれにｎの値が設定
されている。分周した信号を位相比較器２２に出力す
る。位相比較器２２は分周回路２１、２５より出力され
る両信号の位相差を比較する。そして、位相比較器２２
の出力から低域フィルタ２３で高周波成分を除去し、電
圧制御発振器２６に送る。
【００４４】電圧制御発振器２６は上記位相差が小さく
なるように周波数ｆｏを変更してクロック（ＣＬ）を出
力する。また、クロック（ＣＬ）はセレクタ２７で経路
が切り換えられて分周回路２５に送られる。分周回路２
５でセレクタ２７が経路ごとに設定されている値ｍ（整
数）で周波数が（１／ｍ）倍され位相比較器２２に送ら
れる。
なるように周波数ｆｏを変更してクロック（ＣＬ）を出
力する。また、クロック（ＣＬ）はセレクタ２７で経路
が切り換えられて分周回路２５に送られる。分周回路２
５でセレクタ２７が経路ごとに設定されている値ｍ（整
数）で周波数が（１／ｍ）倍され位相比較器２２に送ら
れる。
【００４５】セレクタ２７、２８の切り換えはコントロ
ールレジスタ１８で制御される。例えば、ベースバンド
ＩＣのクロック周波数が１２．６ＭＨｚの場合、分周回
路２１、２５ではｍ／ｎ＝５１２／８７５の関係を満た
す整数ｎとｍが設定される。クロック周波数が１２．８
ＭＨｚの場合、ｍ／ｎ＝７２／１２５の関係を満たす整
数ｍとｎが設定される。クロック周波数が１４．４ＭＨ
ｚの場合、ｍ／ｎ＝６４／１２５の関係を満たす整数ｍ
とｎが設定される。これにより、ベースバンドＩＣのク
ロックの周波数が異なっていてもｆｏ＝７．３７２８Ｍ
Ｈｚのクロック（ＣＬ）が生成される。
ールレジスタ１８で制御される。例えば、ベースバンド
ＩＣのクロック周波数が１２．６ＭＨｚの場合、分周回
路２１、２５ではｍ／ｎ＝５１２／８７５の関係を満た
す整数ｎとｍが設定される。クロック周波数が１２．８
ＭＨｚの場合、ｍ／ｎ＝７２／１２５の関係を満たす整
数ｍとｎが設定される。クロック周波数が１４．４ＭＨ
ｚの場合、ｍ／ｎ＝６４／１２５の関係を満たす整数ｍ
とｎが設定される。これにより、ベースバンドＩＣのク
ロックの周波数が異なっていてもｆｏ＝７．３７２８Ｍ
Ｈｚのクロック（ＣＬ）が生成される。
【００４６】ベースバンドＩＣではクロック周波数の種
類が限定されている。しかし、例えば携帯電話の全体を
制御するための電話ＣＰＵ（図示せず）のようにベース
バンドＩＣ以外ではクロック周波数が統一されていない
ので、セレクタ２７、２８を設けた構成では、多くのク
ロック周波数に対処できない。また、電話ＣＰＵ等では
性能の向上等のためクロック周波数が変更される可能性
もある。
類が限定されている。しかし、例えば携帯電話の全体を
制御するための電話ＣＰＵ（図示せず）のようにベース
バンドＩＣ以外ではクロック周波数が統一されていない
ので、セレクタ２７、２８を設けた構成では、多くのク
ロック周波数に対処できない。また、電話ＣＰＵ等では
性能の向上等のためクロック周波数が変更される可能性
もある。
【００４７】ベースバンドＩＣではクロック周波数の種
類がある程度限定されているので、セレクタ２７、２８
で３種類の周波数に対応しているだけでも多数のベース
バンドＩＣに対応できる。また、ベースバンドＩＣでは
ベースバンド信号を処理するのでクロック周波数の変更
もあまり行われないと考えられる。
類がある程度限定されているので、セレクタ２７、２８
で３種類の周波数に対応しているだけでも多数のベース
バンドＩＣに対応できる。また、ベースバンドＩＣでは
ベースバンド信号を処理するのでクロック周波数の変更
もあまり行われないと考えられる。
【００４８】尚、ＩｒＤＡ方式では通信を行おうとする
ときには、まず通信相手をディスカバリで呼び出す。次
に、ネゴシエーションでボーレートやＩフィールドのデ
ータサイズの指定等を行ってから通信を行う。ボーレー
トは２４００ｂｐｓ〜１１５２０００ｂｐｓであるの
で、クロック（ＣＬ）の周波数は１１５．２ｋＨｚの整
数倍であれば使用が簡単となる。
ときには、まず通信相手をディスカバリで呼び出す。次
に、ネゴシエーションでボーレートやＩフィールドのデ
ータサイズの指定等を行ってから通信を行う。ボーレー
トは２４００ｂｐｓ〜１１５２０００ｂｐｓであるの
で、クロック（ＣＬ）の周波数は１１５．２ｋＨｚの整
数倍であれば使用が簡単となる。
【００４９】また、アナログフロントエンド２０から赤
外線の受光により信号を出力したときにＩｒＤＡ変復調
ＩＣ１を起動するようにすれば携帯電話の消費電力が低
減される。ディスカバリのときに通信は９６００ｂｐｓ
で行われることになっているのでこのことを利用して、
ディスカバリの段階で通信が失敗したときにセレクタ２
７、２８を切り換えることにより自動的にクロック（Ｃ
Ｌ）の設定を行うようにすることもできる。ＩｒＤＡ変
復調ＩＣ１は携帯電話の他の機能を追加したものでもよ
い。
外線の受光により信号を出力したときにＩｒＤＡ変復調
ＩＣ１を起動するようにすれば携帯電話の消費電力が低
減される。ディスカバリのときに通信は９６００ｂｐｓ
で行われることになっているのでこのことを利用して、
ディスカバリの段階で通信が失敗したときにセレクタ２
７、２８を切り換えることにより自動的にクロック（Ｃ
Ｌ）の設定を行うようにすることもできる。ＩｒＤＡ変
復調ＩＣ１は携帯電話の他の機能を追加したものでもよ
い。
【００５０】＜第２の実施形態＞本発明の第２の実施形
態について図５及び図６を用いて説明する。ＳＩＲ規格
では図６（ｄ）に示すようにフレームの先頭に付加する
ＢＯＦフラグの個数ｋをネゴシエーションのときに設定
することができる。本来のＢＯＦフラグにさらに追加さ
れているｋ−１個のＢＯＦフラグを「ａｄｄｉｔｉｏｎ
ａｌ ＢＯＦｓ」という。
態について図５及び図６を用いて説明する。ＳＩＲ規格
では図６（ｄ）に示すようにフレームの先頭に付加する
ＢＯＦフラグの個数ｋをネゴシエーションのときに設定
することができる。本来のＢＯＦフラグにさらに追加さ
れているｋ−１個のＢＯＦフラグを「ａｄｄｉｔｉｏｎ
ａｌ ＢＯＦｓ」という。
【００５１】ａｄｄｉｔｉｏｎａｌ ＢＯＦｓの目的
は、主に先頭のＢＯＦフラグを検出してから処理を開始
するまでに時間が遅れる装置と通信するときに、その先
頭のＢＯＦフラグからＡフィールドまで遅延時間を設け
ることである。尚、図６において（ａ）〜（ｃ）に示す
部分は図３（ａ）〜（ｃ）に示す部分とそれぞれ同一で
あり、説明を省略する。
は、主に先頭のＢＯＦフラグを検出してから処理を開始
するまでに時間が遅れる装置と通信するときに、その先
頭のＢＯＦフラグからＡフィールドまで遅延時間を設け
ることである。尚、図６において（ａ）〜（ｃ）に示す
部分は図３（ａ）〜（ｃ）に示す部分とそれぞれ同一で
あり、説明を省略する。
【００５２】ａｄｄｉｔｉｏｎａｌ ＢＯＦｓの処理も
ＳＩＲ規格により従来のＩｒＤＡ変復調ＩＣではソフト
ウェアで行っていたが、図５に示すようにハードウェア
で処理することにより、ソフトウェアの処理を軽減する
ことができる。フレーム制御部１６ａは図１におけるフ
レーム制御部１６の部分に該当し、フレーム制御部１６
ａではレジスタ３６が設けられていることと、フラグブ
ロック３２ａでの処理が異なるだけで他の部分について
は同一であるので、図５において図２と同一の部分につ
いては同一の符号を付して説明を省略する。
ＳＩＲ規格により従来のＩｒＤＡ変復調ＩＣではソフト
ウェアで行っていたが、図５に示すようにハードウェア
で処理することにより、ソフトウェアの処理を軽減する
ことができる。フレーム制御部１６ａは図１におけるフ
レーム制御部１６の部分に該当し、フレーム制御部１６
ａではレジスタ３６が設けられていることと、フラグブ
ロック３２ａでの処理が異なるだけで他の部分について
は同一であるので、図５において図２と同一の部分につ
いては同一の符号を付して説明を省略する。
【００５３】フレーム制御部１６ａの内部に設けられて
いるレジスタ３６には、コントロールレジスタ１３又は
直接ソフトウェアによって例えばネゴシエーションのと
きａｄｄｉｔｉｏｎａｌ ＢＯＦｓを指定するパラメー
タとボーレートを指定するパラメータが記憶される。送
信側のフラグブロック３２ａはレジスタ３６に記憶され
ている両パラメータから必要となるａｄｄｉｔｉｏｎａ
ｌ ＢＯＦｓの個数を求めて図６（ｃ）に示すデータの
先頭にｋ個のＢＯＦフラグを付加し、末端にＥＯＦフラ
グを付加する。これにより、図６（ｄ）に示すようなフ
レームが作成されて変復調回路１７に送られる。
いるレジスタ３６には、コントロールレジスタ１３又は
直接ソフトウェアによって例えばネゴシエーションのと
きａｄｄｉｔｉｏｎａｌ ＢＯＦｓを指定するパラメー
タとボーレートを指定するパラメータが記憶される。送
信側のフラグブロック３２ａはレジスタ３６に記憶され
ている両パラメータから必要となるａｄｄｉｔｉｏｎａ
ｌ ＢＯＦｓの個数を求めて図６（ｃ）に示すデータの
先頭にｋ個のＢＯＦフラグを付加し、末端にＥＯＦフラ
グを付加する。これにより、図６（ｄ）に示すようなフ
レームが作成されて変復調回路１７に送られる。
【００５４】また、受信側のフラグブロック３５では、
変復調回路１７から送られてくる信号からＢＯＦフラグ
及びＥＯＦフラグを認識して、フレームの先頭に付加さ
れているｋ個のＢＯＦフラグと末端のＥＯＦフラグを除
去する。これにより、フレーム制御部１６ａではａｄｄ
ｉｔｉｏｎａｌ ＢＯＦｓに対応してフレームの処理を
行うことができる。ａｄｄｉｔｉｏｎａｌ ＢＯＦｓの
設定は次表のようになる。
変復調回路１７から送られてくる信号からＢＯＦフラグ
及びＥＯＦフラグを認識して、フレームの先頭に付加さ
れているｋ個のＢＯＦフラグと末端のＥＯＦフラグを除
去する。これにより、フレーム制御部１６ａではａｄｄ
ｉｔｉｏｎａｌ ＢＯＦｓに対応してフレームの処理を
行うことができる。ａｄｄｉｔｉｏｎａｌ ＢＯＦｓの
設定は次表のようになる。
【００５５】
【表１】
【００５６】例えば、ボーレート（Baud Rate）が１１
５２００ｂｐｓのとき１２個のＢＯＦフラグをフレーム
に追加する設定と、５７６００ｂｐｓのとき６個のＢＯ
Ｆフラグを追加する設定は同一のパラメータで表され
る。つまり、ａｄｄｉｔｉｏｎａｌ ＢＯＦｓによる遅
延時間を指定するパラメータとなっている。そして、ボ
ーレートが設定されることによりＢＯＦフラグの個数ｋ
が特定される。そのため、レジスタ３６にはボーレート
を示すパラメータと遅延時間を示すパラメータが記憶さ
れる。尚、ソフトウェア等によってａｄｄｉｔｉｏｎａ
ｌ ＢＯＦｓの個数を求めてからその数値をレジスタ３
６に記憶するようにしてもよい。
５２００ｂｐｓのとき１２個のＢＯＦフラグをフレーム
に追加する設定と、５７６００ｂｐｓのとき６個のＢＯ
Ｆフラグを追加する設定は同一のパラメータで表され
る。つまり、ａｄｄｉｔｉｏｎａｌ ＢＯＦｓによる遅
延時間を指定するパラメータとなっている。そして、ボ
ーレートが設定されることによりＢＯＦフラグの個数ｋ
が特定される。そのため、レジスタ３６にはボーレート
を示すパラメータと遅延時間を示すパラメータが記憶さ
れる。尚、ソフトウェア等によってａｄｄｉｔｉｏｎａ
ｌ ＢＯＦｓの個数を求めてからその数値をレジスタ３
６に記憶するようにしてもよい。
【００５７】＜第３の実施形態＞図７は本発明の第３の
実施形態のＩｒＤＡ変復調ＩＣ５０のブロック図であ
る。上記第１の実施形態又は上記第２の実施形態では、
ＩｒＤＡ方式のＳＩＲ規格にのみ対応していたが、本実
施形態のＩｒＤＡ変復調ＩＣ５０では、ＳＩＲ規格だけ
でなく、ＦＩＲ（Fast Infrared）規格及び４ＰＰＭ（F
our Pulse PositionModulation）規格にも対応してい
る。また、ＩｒＤＡ変復調ＩＣ５０は外部に設けられて
いるバス（図示せず）に接続される。ＩｒＤＡ変復調Ｉ
Ｃ５０は水晶発振子６９を用いてメインクロック（Ｃ
Ｌ）を生成するようにも構成されている。
実施形態のＩｒＤＡ変復調ＩＣ５０のブロック図であ
る。上記第１の実施形態又は上記第２の実施形態では、
ＩｒＤＡ方式のＳＩＲ規格にのみ対応していたが、本実
施形態のＩｒＤＡ変復調ＩＣ５０では、ＳＩＲ規格だけ
でなく、ＦＩＲ（Fast Infrared）規格及び４ＰＰＭ（F
our Pulse PositionModulation）規格にも対応してい
る。また、ＩｒＤＡ変復調ＩＣ５０は外部に設けられて
いるバス（図示せず）に接続される。ＩｒＤＡ変復調Ｉ
Ｃ５０は水晶発振子６９を用いてメインクロック（Ｃ
Ｌ）を生成するようにも構成されている。
【００５８】赤外線で送信しようとするデータはＩＣ５
０の外部に設けられているバスを介してバスインターフ
ェース５１によりＩＣ５０の内部に取り込まれる。取り
込まれたデータはＦＩＦＯ５２で一時的に記憶される。
このＩＣ５０内部に取り込まれるデータは図３（ａ）に
示すようにＡ、Ｃ及びＩフィールドから成る。ＦＩＦＯ
５２の出力側にはセレクタ６０が設けられており、モー
ドレジスタ６４の制御により出力先が選択される。
０の外部に設けられているバスを介してバスインターフ
ェース５１によりＩＣ５０の内部に取り込まれる。取り
込まれたデータはＦＩＦＯ５２で一時的に記憶される。
このＩＣ５０内部に取り込まれるデータは図３（ａ）に
示すようにＡ、Ｃ及びＩフィールドから成る。ＦＩＦＯ
５２の出力側にはセレクタ６０が設けられており、モー
ドレジスタ６４の制御により出力先が選択される。
【００５９】モードレジスタ６４によりＳＩＲ、ＦＩ
Ｒ、４ＰＰＭ規格から通信方式が選択される。図７では
ＳＩＲ規格で変復や復調を行う場合を示している。モー
ドレジスタ６４の制御によりＳＩＲ規格で処理を行う場
合、セレクタ６０を介してＦＩＦＯ５２に記憶されてい
るデータがＳＩＲフレーム制御部５４に送られる。ＳＩ
Ｒフレーム制御部５４は図２に示すフレーム制御部１６
と同一の構成であり、送信時にはフレームチェックシー
ケンスの計算と、透過制御と、ＢＯＦフラグ及びＥＯＦ
フラグの付加を行う。
Ｒ、４ＰＰＭ規格から通信方式が選択される。図７では
ＳＩＲ規格で変復や復調を行う場合を示している。モー
ドレジスタ６４の制御によりＳＩＲ規格で処理を行う場
合、セレクタ６０を介してＦＩＦＯ５２に記憶されてい
るデータがＳＩＲフレーム制御部５４に送られる。ＳＩ
Ｒフレーム制御部５４は図２に示すフレーム制御部１６
と同一の構成であり、送信時にはフレームチェックシー
ケンスの計算と、透過制御と、ＢＯＦフラグ及びＥＯＦ
フラグの付加を行う。
【００６０】ＳＩＲフレーム制御部５４はＳＩＲ変復調
回路５５に接続されている。ＳＩＲ変復調回路５５はコ
ントロールレジスタ６５で指定されているボーレート等
で変調や復調を行う。ＳＩＲフレーム制御部５４で作成
されたフレームの信号をＳＩＲ変復調回路５５は変調し
てセレクタ６２に送る。そして、その信号はセレクタ６
２を通過してアナログフロントエンド２０に送られ、赤
外線で送信される。
回路５５に接続されている。ＳＩＲ変復調回路５５はコ
ントロールレジスタ６５で指定されているボーレート等
で変調や復調を行う。ＳＩＲフレーム制御部５４で作成
されたフレームの信号をＳＩＲ変復調回路５５は変調し
てセレクタ６２に送る。そして、その信号はセレクタ６
２を通過してアナログフロントエンド２０に送られ、赤
外線で送信される。
【００６１】一方、アナログフロントエンド２０で赤外
線を受光した場合、アナログフロントエンド２０から信
号がＩｒＤＡ変復調ＩＣ５０に入力される。この信号は
まずセレクタ６３に送られる。セレクタ６３はモードレ
ジスタ６４で制御されており、ＳＩＲ規格に指定されて
いる場合にはその信号をＳＩＲ変復調回路５５に送る。
そして、ＳＩＲ変復調回路５５で信号を復調する。
線を受光した場合、アナログフロントエンド２０から信
号がＩｒＤＡ変復調ＩＣ５０に入力される。この信号は
まずセレクタ６３に送られる。セレクタ６３はモードレ
ジスタ６４で制御されており、ＳＩＲ規格に指定されて
いる場合にはその信号をＳＩＲ変復調回路５５に送る。
そして、ＳＩＲ変復調回路５５で信号を復調する。
【００６２】次に、ＳＩＲフレーム制御部５４でＢＯＦ
フラグ及びＥＯＦフラグの除去、透過制御及び伝送誤り
がないかどうかのチェックを行ってデータをセレクタ６
１に送る。このデータの形式は図３（ａ）に示すように
Ａ、Ｃ及びＩフィールドから成る。ＳＩＲフレーム制御
部５４より出力されるデータはセレクタ６１を介してＦ
ＩＦＯ５３に記憶される。このデータはバスインターフ
ェース５１によりＦＩＦＯ５３から上記バスに送り出さ
れる。
フラグ及びＥＯＦフラグの除去、透過制御及び伝送誤り
がないかどうかのチェックを行ってデータをセレクタ６
１に送る。このデータの形式は図３（ａ）に示すように
Ａ、Ｃ及びＩフィールドから成る。ＳＩＲフレーム制御
部５４より出力されるデータはセレクタ６１を介してＦ
ＩＦＯ５３に記憶される。このデータはバスインターフ
ェース５１によりＦＩＦＯ５３から上記バスに送り出さ
れる。
【００６３】そして、このバスに接続されているＣＰＵ
（図示せず）等によりソフトウェアでデータを処理す
る。ＳＩＲ規格、ＦＩＲ規格又は４ＰＰＭ規格のいずれ
であるかを指定する信号は上記バス等を通して外部より
入力され、モードレジスタ６４に記憶される。ボーレー
ト等も外部より入力され、コントロールレジスタ６５に
記憶される。
（図示せず）等によりソフトウェアでデータを処理す
る。ＳＩＲ規格、ＦＩＲ規格又は４ＰＰＭ規格のいずれ
であるかを指定する信号は上記バス等を通して外部より
入力され、モードレジスタ６４に記憶される。ボーレー
ト等も外部より入力され、コントロールレジスタ６５に
記憶される。
【００６４】モードレジスタ６４によりＦＩＲ規格が指
定されている場合、送信時にはＦＩＦＯ５２よりデータ
がセレクタ６０を介してＦＩＲフレーム制御部５６に送
られる。ＦＩＲフレーム制御部５６はフレームを作成し
てＦＩＲ変復調回路５７に出力する。ＦＩＲ変復調回路
５７はその信号の変調を行い、セレクタ６２を介してア
ナログフロントエンド２０に変調した信号を送る。
定されている場合、送信時にはＦＩＦＯ５２よりデータ
がセレクタ６０を介してＦＩＲフレーム制御部５６に送
られる。ＦＩＲフレーム制御部５６はフレームを作成し
てＦＩＲ変復調回路５７に出力する。ＦＩＲ変復調回路
５７はその信号の変調を行い、セレクタ６２を介してア
ナログフロントエンド２０に変調した信号を送る。
【００６５】一方、受信時にはアナログフロントエンド
２０からセレクタ６３を介してＦＩＲ変復調回路５７に
信号が送られる。ＦＩＲ変復調回路５７で復調が行われ
て、ＦＩＲフレーム制御部５６に送られる。ＦＩＲフレ
ーム制御部５６は伝送誤りが発生していないかどうかの
チェック等を行ってからデータをセレクタ６１を介して
ＦＩＦＯ５３に記憶する。
２０からセレクタ６３を介してＦＩＲ変復調回路５７に
信号が送られる。ＦＩＲ変復調回路５７で復調が行われ
て、ＦＩＲフレーム制御部５６に送られる。ＦＩＲフレ
ーム制御部５６は伝送誤りが発生していないかどうかの
チェック等を行ってからデータをセレクタ６１を介して
ＦＩＦＯ５３に記憶する。
【００６６】モードレジスタ６４により４ＰＰＭ規格が
指定されている場合、送信時にはＦＩＦＯ５２よりデー
タがセレクタ６０を介して４ＰＰＭフレーム制御部５８
に送られる。４ＰＰＭフレーム制御部５８はフレームを
作成して４ＰＰＭ変復調回路５９に出力する。４ＰＰＭ
変復調回路５９はその信号の変調を行い、セレクタ６２
を介してアナログフロントエンド２０に変調した信号を
送る。
指定されている場合、送信時にはＦＩＦＯ５２よりデー
タがセレクタ６０を介して４ＰＰＭフレーム制御部５８
に送られる。４ＰＰＭフレーム制御部５８はフレームを
作成して４ＰＰＭ変復調回路５９に出力する。４ＰＰＭ
変復調回路５９はその信号の変調を行い、セレクタ６２
を介してアナログフロントエンド２０に変調した信号を
送る。
【００６７】一方、受信時にはアナログフロントエンド
２０からセレクタ６３を介して４ＰＰＭ変復調回路５９
に信号が送られる。４ＰＰＭ変復調回路５９で復調が行
われて、４ＰＰＭフレーム制御部５８に送られる。４Ｐ
ＰＭフレーム制御部５８は伝送誤りが発生していないか
どうかのチェック等を行ってからデータをセレクタ６１
を介してＦＩＦＯ５３に記憶する。
２０からセレクタ６３を介して４ＰＰＭ変復調回路５９
に信号が送られる。４ＰＰＭ変復調回路５９で復調が行
われて、４ＰＰＭフレーム制御部５８に送られる。４Ｐ
ＰＭフレーム制御部５８は伝送誤りが発生していないか
どうかのチェック等を行ってからデータをセレクタ６１
を介してＦＩＦＯ５３に記憶する。
【００６８】ＳＩＲ規格、ＦＩＲ規格及び４ＰＰＭ規格
では、それぞれフレームの構造や透過制御等が異なって
いるため、フレーム制御部５４、５６、５８と変復調回
路５５、５７、５９のそれぞれを共通のブロックとする
ことができない。例えば、ＦＩＲ規格ではフレームの先
頭を示すフラグの値は（０１１１１１１０）2であり、
２個必要である。そして、フレームの終了を示すフラグ
の値は（０１１１１１１０）2である。
では、それぞれフレームの構造や透過制御等が異なって
いるため、フレーム制御部５４、５６、５８と変復調回
路５５、５７、５９のそれぞれを共通のブロックとする
ことができない。例えば、ＦＩＲ規格ではフレームの先
頭を示すフラグの値は（０１１１１１１０）2であり、
２個必要である。そして、フレームの終了を示すフラグ
の値は（０１１１１１１０）2である。
【００６９】そして、送信時には（１）2が５個連続し
た場合には（０）2をその後ろに挿入する透過制御を行
う。受信時には（１）2が５個連続している場合には、
その後ろに存在する（０）2を取り除く透過制御を行
う。４ＰＰＭ規格ではデータ中に存在しない独自のパタ
ーンが使用されているため透過制御は行われない。
た場合には（０）2をその後ろに挿入する透過制御を行
う。受信時には（１）2が５個連続している場合には、
その後ろに存在する（０）2を取り除く透過制御を行
う。４ＰＰＭ規格ではデータ中に存在しない独自のパタ
ーンが使用されているため透過制御は行われない。
【００７０】フレームチェックシーケンスについても、
ＦＩＲ規格ではＣＲＣ−ＣＣＩＴＴを用いた１６ビット
フレームチェックシーケンスであるが、４ＰＰ規格では
ＩＥＥＥ（The Institute of Electrical and Electron
ics Engineer）のＣＲＣ３２を用いた３２ビットフレー
ムチェックシーケンスである。尚、ＦＩＲ規格及び４Ｐ
ＰＭ規格においては、それぞれフレーム制御部５６、５
８のように、フレームの制御をハードウェアで構成する
ことが規格で取り決められている。
ＦＩＲ規格ではＣＲＣ−ＣＣＩＴＴを用いた１６ビット
フレームチェックシーケンスであるが、４ＰＰ規格では
ＩＥＥＥ（The Institute of Electrical and Electron
ics Engineer）のＣＲＣ３２を用いた３２ビットフレー
ムチェックシーケンスである。尚、ＦＩＲ規格及び４Ｐ
ＰＭ規格においては、それぞれフレーム制御部５６、５
８のように、フレームの制御をハードウェアで構成する
ことが規格で取り決められている。
【００７１】ＩｒＤＡ変復調ＩＣ５０をバスに接続し、
このバスにＣＰＵやインターフェース等を接続すること
により、ＩｒＤＡ方式で赤外線通信を行うことができ
る。ＩｒＤＡ変復調ＩＣ５０のメインクロック（ＣＬ）
は水晶発振子６９を用いて生成される。尚、ＳＩＲ、Ｆ
ＩＲは２．４ｋ〜１１５．２ｋｂｐｓ、０．５７６Ｍ〜
１．１５２Ｍｂｐｓなので同一クロックを使用できる
が、４ＰＰＭは４ＭＨｚの整数倍、例えば３２ＭＨｚ、
４８ＭＨｚ等のクロックが必要となる。よって、通常３
２ＭＨｚ、４８ＭＨｚ等の水晶発振子を接続して、ＩＣ
内部のＰＬＬによってＳＩＲ、ＦＩＲ用のクロックを作
る。
このバスにＣＰＵやインターフェース等を接続すること
により、ＩｒＤＡ方式で赤外線通信を行うことができ
る。ＩｒＤＡ変復調ＩＣ５０のメインクロック（ＣＬ）
は水晶発振子６９を用いて生成される。尚、ＳＩＲ、Ｆ
ＩＲは２．４ｋ〜１１５．２ｋｂｐｓ、０．５７６Ｍ〜
１．１５２Ｍｂｐｓなので同一クロックを使用できる
が、４ＰＰＭは４ＭＨｚの整数倍、例えば３２ＭＨｚ、
４８ＭＨｚ等のクロックが必要となる。よって、通常３
２ＭＨｚ、４８ＭＨｚ等の水晶発振子を接続して、ＩＣ
内部のＰＬＬによってＳＩＲ、ＦＩＲ用のクロックを作
る。
【００７２】以上説明したように本実施形態によれば、
ＳＩＲ規格においてＩｒＤＡ変復調ＩＣ５０では透過制
御等を行うので上記ＣＰＵ等ではソフトウェアの処理が
軽減される。尚、ＳＩＲフレーム制御部５４の構成を図
５に示すフレーム制御部１６ａのようにａｄｄｉｔｉｏ
ｎａｌ ＢＯＦｓに対応した構成とすることも可能であ
る。
ＳＩＲ規格においてＩｒＤＡ変復調ＩＣ５０では透過制
御等を行うので上記ＣＰＵ等ではソフトウェアの処理が
軽減される。尚、ＳＩＲフレーム制御部５４の構成を図
５に示すフレーム制御部１６ａのようにａｄｄｉｔｉｏ
ｎａｌ ＢＯＦｓに対応した構成とすることも可能であ
る。
【００７３】
＜請求項１の効果＞上述のように本発明によれば、ハー
ドウェアでＡ、Ｃ及びＩから成るデータからフレームが
作成されるのでソフトウェアでの処理を軽減することが
できる。これにより、ソフトウェアを実行するＣＰＵ等
での処理速度が向上する。ソフトウェアでの処理が軽減
されるので、そのＣＰＵ等の動作周波数を遅くすること
もできる。そのＣＰＵ等での消費電力は動作周波数にお
よそ比例する関係があるので、動作周波数を遅くすれば
低消費電力とすることもできる。また、ソフトウェアの
サイズが縮小されるのでソフトウェアの開発費を削減す
ることができる。さらに、ソフトウェアが記録されるＲ
ＯＭの容量が縮小されるので、ＲＯＭが設けられたＩｒ
ＤＡ変復調ＩＣではチップ面積を縮小することができ
る。このことも低コスト化につながる。
ドウェアでＡ、Ｃ及びＩから成るデータからフレームが
作成されるのでソフトウェアでの処理を軽減することが
できる。これにより、ソフトウェアを実行するＣＰＵ等
での処理速度が向上する。ソフトウェアでの処理が軽減
されるので、そのＣＰＵ等の動作周波数を遅くすること
もできる。そのＣＰＵ等での消費電力は動作周波数にお
よそ比例する関係があるので、動作周波数を遅くすれば
低消費電力とすることもできる。また、ソフトウェアの
サイズが縮小されるのでソフトウェアの開発費を削減す
ることができる。さらに、ソフトウェアが記録されるＲ
ＯＭの容量が縮小されるので、ＲＯＭが設けられたＩｒ
ＤＡ変復調ＩＣではチップ面積を縮小することができ
る。このことも低コスト化につながる。
【００７４】＜請求項２の効果＞通信のネゴシエーショ
ンにおいてａｄｄｉｔｉｏｎａｌ ＢＯＦｓの指定があ
る場合にもハードウェアで必要数のＢＯＦフラグを追加
するので、ソフトウェアの処理を軽減する。
ンにおいてａｄｄｉｔｉｏｎａｌ ＢＯＦｓの指定があ
る場合にもハードウェアで必要数のＢＯＦフラグを追加
するので、ソフトウェアの処理を軽減する。
【図１】 本発明の第１の実施形態のＩｒＤＡ変復調Ｉ
Ｃのブロック図。
Ｃのブロック図。
【図２】 そのフレーム制御部のブロック図。
【図３】 そのデータとフレームの変換を示す図。
【図４】 そのＰＬＬ回路のブロック図。
【図５】 本発明の第２の実施形態のフレーム制御部の
ブロック図。
ブロック図。
【図６】 そのデータとフレームの変換を示す図。
【図７】 本発明の第３の実施形態のＩｒＤＡ変復調Ｉ
Ｃのブロック図。
Ｃのブロック図。
【図８】 ＩｒＤＡ方式の通信制御手順を示す階層図。
【図９】 そのフレームの構成を示す図。
１ ＩｒＤＡ変復調ＩＣ ４ ＷＤＴ ５ ＣＰＵ ６ ＲＡＭ ７ ＲＯＭ ８ ＰＬＬ回路 ９ バス １０ シリアル入出力インターフェース １１ パラレル入出力インターフェース １２ 汎用パラレル入出力インターフェース １３ コントロールレジスタ １４、１５ ＦＩＦＯ １６ フレーム制御部 １７ ＳＩＲ変復調回路 ２０ アナログフロントエンド ３０ 送信側のＣＲＣブロック ３１ 送信側の透過制御ブロック ３２ 送信側のフラグブロック ３３ 受信側のＣＲＣブロック ３４ 受信側の透過制御ブロック ３５ 受信側のフラグブロック
Claims (4)
- 【請求項１】 ＳＩＲ規格のＩｒＤＡ方式により信号の
変調及び復調を行うＩｒＤＡ変復調ＩＣにおいて、 アドレスフィールド、コントロールフィールド及び情報
フィールドから成るデータにフレームチェックシーケン
スの計算を行ってからフレームチェックシーケンスフィ
ールドを追加する送信側ＣＲＣブロックと、 その送信側ＣＲＣブロックより出力されるデータに送信
時の透過制御を行う送信側透過制御ブロックと、 前記送信側透過制御ブロックより出力されるデータの先
頭にＢＯＦフラグ及び末端にＥＯＦフラグを付加する送
信側フラグブロックと、 復調された信号から前記ＢＯＦフラグ及び前記ＥＯＦフ
ラグを除去する受信側フラグブロックと、 前記受信側フラグブロックより出力されるデータから受
信時の透過制御を行う受信側透過制御ブロックと、 前記受信側透過制御ブロックより出力されるデータに含
まれている前記フレームチェックシーケンスフィールド
の値を用いて伝送誤りが発生していないかどうかチェッ
クする受信側ＣＲＣブロックと、 を備えたことを特徴とするＩｒＤＡ変復調ＩＣ。 - 【請求項２】 フレームの先頭に付加するＢＯＦフラグ
の個数を特定する信号を記憶するレジスタを備え、前記
フラグブロックではこのレジスタからの信号に基づいて
１個以上の前記ＢＯＦフラグを前記フレームに付加する
ことを特徴とする請求項１に記載のＩｒＤＡ変復調Ｉ
Ｃ。 - 【請求項３】 ＳＩＲ規格のＩｒＤＡ方式により信号の
変調を行うＩｒＤＡ変調ＩＣにおいて、 アドレスフィールド、コントロールフィールド及び情報
フィールドから成るデータにフレームチェックシーケン
スの計算を行ってからフレームチェックシーケンスフィ
ールドを追加する送信側ＣＲＣブロックと、 その送信側ＣＲＣブロックより出力されるデータに送信
時の透過制御を行う送信側透過制御ブロックと、 前記送信側透過制御ブロックより出力されるデータの先
頭にＢＯＦフラグ及び末端にＥＯＦフラグを付加する送
信側フラグブロックと、 を備えたことを特徴とするＩｒＤＡ変調ＩＣ。 - 【請求項４】 ＳＩＲ規格のＩｒＤＡ方式により信号の
復調を行うＩｒＤＡ復調ＩＣにおいて、 復調された信号からＢＯＦフラグ及ＥＯＦフラグを除去
する受信側フラグブロックと、 前記受信側フラグブロックより出力されるデータから受
信時の透過制御を行う受信側透過制御ブロックと、 前記受信側透過制御ブロックより出力されるデータに含
まれているフレームチェックシーケンスフィールドの値
を用いて伝送誤りが発生していないかどうかチェックす
る受信側ＣＲＣブロックと、 を備えたことを特徴とするＩｒＤＡ復調ＩＣ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07783197A JP3815841B2 (ja) | 1997-03-28 | 1997-03-28 | ＩｒＤＡ変復調ＩＣ |
| TW087103801A TW367667B (en) | 1997-03-28 | 1998-03-16 | Modulation and demodulation IC for IrDA |
| US09/381,636 US6504635B1 (en) | 1997-03-28 | 1998-03-26 | IrDA modulation/demodulation integrated circuit device |
| EP98911049A EP0971490A4 (en) | 1997-03-28 | 1998-03-26 | IRDA INTEGRATED MODULATOR / DEMODULATOR CIRCUIT ARRANGEMENT |
| CNB98803395XA CN1140070C (zh) | 1997-03-28 | 1998-03-26 | 红外数据协议调制/解调集成电路器件 |
| KR1019997008829A KR100569378B1 (ko) | 1997-03-28 | 1998-03-26 | ＩｒＤＡ 변복조 집적회로장치 |
| PCT/JP1998/001384 WO1998044658A1 (fr) | 1997-03-28 | 1998-03-26 | MODULATEUR/DEMODULATEUR INTEGRE IrDA |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07783197A JP3815841B2 (ja) | 1997-03-28 | 1997-03-28 | ＩｒＤＡ変復調ＩＣ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10276137A true JPH10276137A (ja) | 1998-10-13 |
| JP3815841B2 JP3815841B2 (ja) | 2006-08-30 |
Family
ID=13644998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07783197A Expired - Fee Related JP3815841B2 (ja) | 1997-03-28 | 1997-03-28 | ＩｒＤＡ変復調ＩＣ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6504635B1 (ja) |
| EP (1) | EP0971490A4 (ja) |
| JP (1) | JP3815841B2 (ja) |
| KR (1) | KR100569378B1 (ja) |
| CN (1) | CN1140070C (ja) |
| TW (1) | TW367667B (ja) |
| WO (1) | WO1998044658A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19962605B4 (de) * | 1998-12-25 | 2006-04-13 | Rohm Co. Ltd. | IrDA-Kommunikations-IC, elektronisches Gerät und extern installiertes Kommunikationsgerät mit einer derartigen IrDA-Kommunikations-IC und Verfahren zum Hinzufügen einer IrDA-Kommunikationsfunktion |
| JP2006254429A (ja) * | 2005-03-09 | 2006-09-21 | Samsung Electronics Co Ltd | 伝送データの無欠性検査方法及び手段 |
| JP2010057140A (ja) * | 2008-08-29 | 2010-03-11 | Sharp Corp | 送信回路、送信機器、受信回路および受信機器 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW480840B (en) * | 2000-10-17 | 2002-03-21 | Acer Inc | Remote control system |
| US6912361B2 (en) | 2002-10-08 | 2005-06-28 | Finisar Corporation | Optical transceiver module with multipurpose internal serial bus |
| ATE309652T1 (de) * | 2001-11-16 | 2005-11-15 | Matsushita Electric Ind Co Ltd | Arq wiederübertragungsverfahren mit inkrementaler redundanz unter verwendung von bit umordnungsarten |
| AU2003299454A1 (en) * | 2002-10-08 | 2004-05-04 | Koninklijke Philips Electronics N.V. | Integrated circuit and method for exchanging data |
| US7399205B2 (en) * | 2003-08-21 | 2008-07-15 | Hill-Rom Services, Inc. | Plug and receptacle having wired and wireless coupling |
| US7884735B2 (en) * | 2005-02-11 | 2011-02-08 | Hill-Rom Services, Inc. | Transferable patient care equipment support |
| DE112006001165T5 (de) * | 2005-05-09 | 2008-02-28 | Mitsubishi Electric Corp. | Kommunikationsvorrichtung und Schalteinrichtung |
| JP4703452B2 (ja) * | 2006-03-27 | 2011-06-15 | 富士通オプティカルコンポーネンツ株式会社 | 光送受信器 |
| TWI338839B (en) * | 2007-06-27 | 2011-03-11 | Etron Technology Inc | Memory control system and memory data fetching method |
| KR101375015B1 (ko) * | 2007-07-06 | 2014-03-14 | 삼성전자주식회사 | 가시광 통신에서 가시성을 유지한 통신 링크 장치 및 방법 |
| JP2009182458A (ja) * | 2008-01-29 | 2009-08-13 | Sony Corp | 通信装置、通信システム、通信方法及びプログラム |
| EP2605436A3 (de) * | 2011-12-15 | 2018-01-03 | Siemens Aktiengesellschaft | Sicherung eines Telegramms über die Positionierung der CRC-Daten |
| US8699887B1 (en) | 2013-03-14 | 2014-04-15 | Bret Rothenberg | Methods and systems for encoding and decoding visible light with data and illumination capability |
| CN104198578A (zh) * | 2014-07-30 | 2014-12-10 | 国家电网公司 | 瓷支柱绝缘子自动探伤测试系统及测试方法 |
| US10395769B2 (en) | 2015-12-16 | 2019-08-27 | Hill-Rom Services, Inc. | Patient care devices with local indication of correspondence and power line interconnectivity |
| CN106877925A (zh) * | 2017-01-09 | 2017-06-20 | 深圳市欢创科技有限公司 | 一种点对点的红外通讯方法及系统 |
| KR102536639B1 (ko) * | 2018-08-14 | 2023-05-26 | 에스케이하이닉스 주식회사 | 메모리 장치의 버퍼 제어 회로 |
| US12186241B2 (en) | 2021-01-22 | 2025-01-07 | Hill-Rom Services, Inc. | Time-based wireless pairing between a medical device and a wall unit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0602806B1 (en) * | 1992-12-18 | 2001-07-04 | Advanced Micro Devices, Inc. | High-level data link controller (HDLC) receiver |
| US5617236A (en) * | 1994-08-15 | 1997-04-01 | Actisys Corporation | Infrared communication device for multistandard operations |
| US5557634A (en) * | 1994-10-14 | 1996-09-17 | International Business Machines Corporation | Multiprotocol directed infrared communication controller |
-
1997
- 1997-03-28 JP JP07783197A patent/JP3815841B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-16 TW TW087103801A patent/TW367667B/zh not_active IP Right Cessation
- 1998-03-26 US US09/381,636 patent/US6504635B1/en not_active Expired - Fee Related
- 1998-03-26 EP EP98911049A patent/EP0971490A4/en not_active Withdrawn
- 1998-03-26 CN CNB98803395XA patent/CN1140070C/zh not_active Expired - Fee Related
- 1998-03-26 WO PCT/JP1998/001384 patent/WO1998044658A1/ja not_active Application Discontinuation
- 1998-03-26 KR KR1019997008829A patent/KR100569378B1/ko not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19962605B4 (de) * | 1998-12-25 | 2006-04-13 | Rohm Co. Ltd. | IrDA-Kommunikations-IC, elektronisches Gerät und extern installiertes Kommunikationsgerät mit einer derartigen IrDA-Kommunikations-IC und Verfahren zum Hinzufügen einer IrDA-Kommunikationsfunktion |
| JP2006254429A (ja) * | 2005-03-09 | 2006-09-21 | Samsung Electronics Co Ltd | 伝送データの無欠性検査方法及び手段 |
| JP2010057140A (ja) * | 2008-08-29 | 2010-03-11 | Sharp Corp | 送信回路、送信機器、受信回路および受信機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW367667B (en) | 1999-08-21 |
| CN1140070C (zh) | 2004-02-25 |
| EP0971490A1 (en) | 2000-01-12 |
| EP0971490A4 (en) | 2006-04-26 |
| KR100569378B1 (ko) | 2006-04-07 |
| JP3815841B2 (ja) | 2006-08-30 |
| CN1250562A (zh) | 2000-04-12 |
| KR20010005758A (ko) | 2001-01-15 |
| WO1998044658A1 (fr) | 1998-10-08 |
| US6504635B1 (en) | 2003-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3815841B2 (ja) | ＩｒＤＡ変復調ＩＣ | |
| CN1703839B (zh) | 通信装置和用于重新配置通信装置的方法 | |
| KR20050118199A (ko) | 무선 통신 시스템 | |
| JP2021513805A (ja) | 高速オーディオデータ伝送方法及び装置 | |
| JPS60197036A (ja) | デ−タ伝送方式 | |
| JPH06237285A (ja) | ハイレベルデータリンクコントローラ（ｈｄｌｃ）受信機ステートマシン | |
| US8402354B2 (en) | Signal processor and error correction process | |
| US20240427724A1 (en) | Spread spectrum clock negotiation method, and peripheral component interconnect express device and system | |
| JP3216711B2 (ja) | 通信装置、通信システムおよび通信方法 | |
| US20100166009A1 (en) | Variable-frequency network device and variable-frequency network connection establishing method | |
| US6714590B1 (en) | Integrated modem and line-isolation circuitry and associated method | |
| JP4115579B2 (ja) | データ送信方法および装置 | |
| US20020177913A1 (en) | Interface apparatus, communication device including same, and communication method using same | |
| CN118984195B (zh) | 面向水下的可见光通信装置及其通信方法 | |
| JP3816366B2 (ja) | データ伝送装置の制御方法、データ伝送装置の制御ユニット、およびデータ伝送装置 | |
| CN115642936B (zh) | 通信装置、通信方法和通信系统 | |
| US5504749A (en) | Apparatus for reading out address information | |
| JPH10290270A (ja) | シリアルデータ転送システム | |
| JP2829550B2 (ja) | 通信制御用ｌｓｉ | |
| CN117155738A (zh) | 一种车载网络通信中的网关装置及实现方法 | |
| CN116204479A (zh) | 数据传输的装置和方法 | |
| JPH09331358A (ja) | データ通信システム | |
| JPH07170309A (ja) | モデム | |
| JPS58182349A (ja) | 通信制御装置の送受信速度自動設定器 | |
| JPH0653934A (ja) | 携帯用入出力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060606 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |