JPH10242322A - 半導体パッケージ - Google Patents

Abstract

(57)【要約】 【課題】 セラミックスパッケージによる高放熱性特性
等を損うことなく、狭ピッチ配線への対応およびパッケ
ージ外形の小形化、実装ボードとの接続部信頼性の向
上、パッケージ製造コストの低減等を図る。 【解決手段】 上面２ａ側に半導体素子６が搭載され、
かつバイアホール型の内部配線層３を有するセラミック
ス基板２をパッケージ本体として用いる。セラミックス
基板２の素子搭載面２ａには、内部配線層３の一方の端
部と電気的に接続された導体層８を有する第１の樹脂フ
ィルム９を接合し、この導体層８と半導体素子６とを電
気的に接続する。セラミックス基板２の下面２ｂには、
内部配線層３の他方の端部に対応してスルーホール１４
が設けられた第２の樹脂フィルム１３を接合する。導体
ボール１７からなる外部接続端子は、スルーホール１４
内に充填された接続用導体１６により接続固定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高放熱性化、高配
線密度化、接続部の高信頼性化等を実現した半導体パッ
ケージに関する。

【０００２】

【従来の技術】ＬＳＩ、ＵＬＳＩ、ＶＬＳＩ等の半導体
素子が搭載されるセラミックスや樹脂等の絶縁性材料か
らなる各種のパッケージは、半導体素子の高集積化、高
速化、大消費電力化、大型チップ化等により、高密度
化、高速対応化、高放熱性化の傾向にある。また、半導
体素子の用途も、ワークステーション、パーソナルコン
ピュータ、ミニコンピュータ、大型コンピュータ等の産
業用から、携帯用機器、プリンタ、コピー、カメラ、テ
レビ、ビデオ等の電子機器まで多くの範囲に広がり、半
導体素子の性能自体も向上している。

【０００３】上述したような高性能、高集積な半導体素
子を搭載するパッケージには、具体的には半導体素子と
多端子・狭ピッチで接続ができること、配線密度が高い
こと、放熱性がよいこと、高速信号を扱うことができる
こと、パッケージの入出力端子自体を多端子・狭ピッチ
化できること等が求められている。さらに、これらの条
件を満足する高性能なパッケージを高信頼性の下で簡易
な工程で安価に作製する技術が求められている。

【０００４】まず、パッケージと半導体素子との多端子
・狭ピッチによる接続方法としては、ワイヤボンディン
グ法、ＴＡＢ法、フリップチップ法等が使用されてい
る。また、このような接続技術を有効に機能させる上
で、パッケージ側も狭ピッチ・多端子のインナーリード
部分が必要であると共に、プリント基板等の実装ボード
とパッケージとの接続を多端子・狭ピッチ化した上で、
接続部の信頼性を高めることが必要になっている。ま
た、前述したようにＬＳＩの高速化により、パッケージ
の電気特性も十分に考慮する必要が生じている。

【０００５】このようにパッケージの多端子・狭ピッチ
化や電気特性の向上が求められていることから、パッケ
ージ構造は従来のピン挿入型やＱＦＰ(Quad Flat Packa
ge）等の表面実装型からＢＧＡ(Ball Grid Array) 構造
に移行しつつある。パッケージの入出力端子として半田
ボール等を用いたＢＧＡパッケージは、接続距離の短縮
が図れ、接続部のインダクタンスによる高速信号の反射
や遅延等が抑制できる等の利点を有する。また、ＢＧＡ
は半田ボールによる接続距離の短縮に加えて、ボール端
子により狭ピッチ・多端子化が容易であり、さらにこの
狭ピッチ・多端子化はパッケージサイズそのものを縮小
化し、実装ボードへの実装密度の向上、配線の寄生容
量、インダクタンス、抵抗等の低減による電気特性の向
上、パッケージの小型化による高周波特性の改善等が期
待できる。

【０００６】また、放熱性に関しては、ＬＳＩの高速化
等に伴って消費電力が向上し、発熱量は年々増加する傾
向にあることから、パッケージを高放熱性化することが
求められている。パッケージの放熱性を高めるために
は、パッケージ本体としてセラミックス基材を用いるこ
とが有効である。このように、セラミックスパッケー
ジ、特にＢＧＡ構造のセラミックスパッケージは、高放
熱性と優れた電気特性を満足し、かつ多端子・狭ピッチ
化が可能なパッケージであり、高速・高集積化された半
導体チップ用のパッケージとして期待されている。

【０００７】しかしながら、従来のセラミックス製パッ
ケージは、パッケージ本体としてセラミックス多層配線
基板を用いて、このセラミックス多層配線基板内の配線
層により主として信号配線を取り回していることから、
パッケージ内配線の高密度化やパッケージ外形の小形化
に限界があると共に、プラスチックパッケージ等に比べ
て製造コストが高いというような難点を有していた。一
方、プラスチックパッケージは基本的に放熱性が低いこ
とから、パッケージの高放熱性化という点で劣ってい
る。

【０００８】また、特にＢＧＡ構造のセラミックスパッ
ケージにおいては、プリント基板等の実装ボートに搭載
した際に、セラミックスパッケージとプリント基板との
間の熱膨張係数の差が大きいことから、接続部となる半
田ボール部分の接続信頼性が低いという問題を有してい
る。この熱膨脹差は、ＢＧＡパッケージをプリント基板
に搭載する際のリフロー半田付け工程で熱履歴を受ける
ことにより生じるものと、通常の使用中における環境温
度変化によるものとがあるが、いずれもセラミックスパ
ッケージとプリント基板との熱膨張差が大きいために、
機械的強度が低い半田ボール部分に熱応力が集中して、
半田ボールにクラックが生じたり、さらには半田ボール
が破断する等して、接続部の信頼性を低下させている。

【０００９】

【発明が解決しようとする課題】上述したように、ＢＧ
Ａ構造のセラミックスパッケージは、優れた電気特性と
高放熱性とを有し、かつ外部接続端子の多端子・狭ピッ
チ化が可能であることから、高性能、高集積な半導体素
子を搭載するパッケージとして期待されているものの、
プリント基板等に実装した際に、セラミックスパッケー
ジとプリント基板との間の熱膨張係数の差が大きいこと
から、接続部の信頼性が低いという問題を有している。
また、狭ピッチ配線への対応やパッケージ外形の小形化
等に限界があると共に、基本的にプラスチックパッケー
ジ等に比べて製造コストが高いという難点を有してい
る。

【００１０】本発明は、このような課題に対処するべく
なされたもので、セラミックスパッケージの優れた電気
特性や高放熱性を損うことなく、より一層の狭ピッチ配
線への対応およびパッケージ外形の小形化を図ると共
に、実装ボードとの接続部信頼性の向上を実現し、加え
て従来のセラミックスパッケージに比べて製造コストの
低減を図った半導体パッケージを提供することを目的と
している。

【００１１】

【課題を解決するための手段】本発明の半導体パッケー
ジは、請求項１に記載したように、半導体素子が搭載さ
れる第１の主面と、外部接続端子の形成面となる第２の
主面とを有し、かつ内部配線層が設けられたセラミック
ス基板からなるパッケージ本体と、前記セラミックス基
板の第１および第２の主面にそれぞれ接合された第１お
よび第２の樹脂基材と、少なくとも前記セラミックス基
板の第１の主面に接合された前記第１の樹脂基材に設け
られ、前記内部配線層と電気的に接続された導体層と、
前記セラミックス基板の第１の主面側に搭載され、前記
第１の樹脂基材の導体層と電気的に接続された半導体素
子と、前記内部配線層と電気的に接続され、前記第２の
樹脂基材を介して前記セラミックス基板の第２の主面側
に形成された外部接続端子とを具備することを特徴とし
ている。

【００１２】本発明の半導体パッケージは、より具体的
には例えば請求項２に記載したように、半導体素子が搭
載される第１の主面と、外部接続端子の形成面となる第
２の主面とを有し、かつ内部配線層が設けられた平板状
のセラミックス基板からなるパッケージ本体と、前記セ
ラミックス基板の第１の主面に接合され、前記内部配線
層の一方の端部と電気的に接続された導体層が少なくと
も一方の主面に設けられた第１の樹脂基材と、前記セラ
ミックス基板の第１の主面に接合搭載され、前記第１の
樹脂基材の導体層とボンディングワイヤまたはＴＡＢリ
ードを介して電気的に接続された半導体素子と、前記セ
ラミックス基板の第２の主面に接合され、前記内部配線
層の他方の端部に対応した位置に設けられたスルーホー
ルを有する第２の樹脂基材と、前記第２の樹脂基材のス
ルーホール内に充填された接続用導体により、前記セラ
ミックス基板の第２の主面側に固定され、かつ前記内部
配線層の他方の端部と電気的に接続された導体ボールか
らなる外部接続端子とを具備することを特徴としてい
る。

【００１３】あるいは、請求項３に記載したように、半
導体素子が収容されるキャビティが設けられた第１の主
面と、外部接続端子の形成面となる第２の主面とを有
し、かつ内部配線層が設けられたセラミックス基板から
なるパッケージ本体と、前記セラミックス基板の第１の
主面に接合され、前記内部配線層の一方の端部と電気的
に接続された導体層が少なくとも一方の主面に設けられ
た第１の樹脂基材と、前記セラミックス基板のキャビテ
ィ内に収容され、前記第１の樹脂基材の導体層と電気的
に接続された半導体素子と、前記セラミックス基板の第
２の主面に接合され、前記内部配線層の他方の端部の形
成位置に応じた位置にスルーホールを有する第２の樹脂
基材と、前記第２の樹脂基材のスルーホール内に充填さ
れた接続用導体により、前記セラミックス基板の第２の
主面側に固定され、かつ前記内部配線層の他方の端部と
電気的に接続された導体ボールからなる外部接続端子と
を具備することを特徴としている。

【００１４】上記請求項３記載の半導体パッケージは、
特に請求項４に記載したように、前記半導体素子はフリ
ップチップ構造の半導体素子であり、かつ前記フリップ
チップ構造の半導体素子は、前記第１の樹脂基材に接着
剤層を介して機械的に接合されていると共に、前記第１
の樹脂基材の導体層および前記半導体素子の少なくとも
一方に設けられた接続用突起を介して、前記第１の樹脂
基材の導体層と電気的に接続されていることを特徴とし
ている。

【００１５】本発明の半導体パッケージは、さらに請求
項５に記載したように、前記第２の樹脂基材のスルーホ
ールは、前記導体ボールの直径の 0.5〜 1.5倍の直径を
有することを特徴としている。また、請求項６に記載し
たように、前記第２の樹脂基材は、前記セラミックス基
板の内部配線層と電気的に接続された導体層を有するこ
とを特徴としている。

【００１６】また、本発明の半導体パッケージにおい
て、前記セラミックス基板の内部配線層は、例えば請求
項７に記載したように、バイアホール型の配線層により
構成されていることを特徴としている。

【００１７】本発明の半導体パッケージにおいては、セ
ラミックス基板の第１および第２の主面にそれぞれ樹脂
基材を接合し、これらのうち少なくとも第１の主面に接
合された第１の樹脂基材に、例えばパターニングされた
銅箔等からなる導体層を設けている。このような導体層
で信号配線を取り回すことによって、信号配線の配線幅
および配線間距離を大幅に短縮することができる。従っ
て、パッケージ内配線の高密度化およびパッケージ外形
の小形化を図ることができ、特にフリップチップ構造の
半導体素子を搭載する場合に狭ピッチ接続が可能とな
る。

【００１８】また、第１および第２の樹脂基材にそれぞ
れ上記したような導体層を設けることによって、より一
層パッケージ内配線を高密度化することができる。加え
て、樹脂基材の導体層で信号配線を主として取り回すこ
とによって、セラミックス基板の内部配線層を基本的に
はバイアホール型配線層のみとすることができる。従っ
て、セラミックス基板ひいては半導体パッケージの製造
コストを低減することが可能となる。

【００１９】さらに、本発明の半導体パッケージは、パ
ッケージ本体としてのセラミックス基板の両主面に樹脂
基材を接合した構造を有しているため、セラミックス基
板単独で用いた場合に比べて、パッケージ本体の実質的
な熱膨張係数を増加させることができる。従って、プリ
ント基板等からなる実装ボードに半導体パッケージを実
装した際に、外部接続端子特に導体ボールからなる外部
接続端子による接続部信頼性を大幅に高めることができ
る。

【００２０】本発明の半導体パッケージの放熱性に関し
ては、半導体素子の裏面側からセラミックス基板に直接
熱を放散させることができるため、樹脂パッケージ等に
比べて十分良好な放熱性を確保することができるもの
の、セラミックス基板の両主面に樹脂基材を接合してい
ることから、セラミックス基板単独のパッケージに比べ
て放熱性が低下するおそれがある。この点に対しては、
第２の樹脂基材のスルーホール径を例えば導体ボールの
直径の 0.5〜 1.5倍というように大径化し、このような
スルーホール内に充填された接続用導体例えば半田で導
体ボールを固定することによって、半導体素子で発生し
た熱を導体ボールを介して実装ボード側に良好に放散さ
せることが可能となる。このような構造を採用すること
によって、高放熱性を得ることができる。

【００２１】

【発明の実施の形態】以下、本発明を実施するための形
態について説明する。

【００２２】図１は本発明の半導体パッケージの一実施
形態の概略構造を示す断面図であり、図２はその要部拡
大断面図である。これらの図に示す半導体パッケージ１
は、パッケージ本体としてセラミックス基板２を有して
いる。このセラミックス基板２には窒化アルミニウム
（ＡｌＮ）焼結体、窒化ケイ素（Ｓｉ₃ Ｎ₄ ）焼結体、
アルミナ（Ａｌ₂ Ｏ₃ ）焼結体、低温焼結ガラスセラミ
ックス等、各種のセラミックス材料を使用することがで
きる。

【００２３】これらのうち、特にＡｌＮ焼結体は熱伝導
率が大きいことから、半導体パッケージ１の高放熱性化
を図る上で好ましい材料である。セラミックス基板２に
使用するＡｌＮ焼結体としては、一般的に基板材料とし
て使用されている熱伝導率が80W/m K 以上のものが好ま
しく用いられる。

【００２４】また、Ｓｉ₃ Ｎ₄ 焼結体は高強度特性と比
較的良好な熱伝導性とを合せ持つことから、半導体パッ
ケージの高信頼性化と高放熱性化を図る上で好ましい材
料である。セラミックス基板２に使用するＳｉ₃ Ｎ₄ 焼
結体としては、特に50W/m K以上の熱伝導率を有するも
のが好ましい。Ｓｉ₃ Ｎ₄ 焼結体は高強度・高靭性のセ
ラミックス焼結体としてよく知られており、さらに例え
ば焼結体原料となる窒化ケイ素粉末の微粒子化、高純度
化、焼結助剤組成等の組成制御等を行うことによって、
本来の高強度・高靭性という機械的特性を損うことな
く、50W/m K 以上というように比較的熱伝導性に優れた
Ｓｉ₃ Ｎ₄ 焼結体が得られる。

【００２５】なお、他のセラミックス材料についても、
搭載する半導体素子の種類や用途等に応じて適宜使用し
得るものである。

【００２６】パッケージ本体を構成するセラミックス基
板２は平板形状を有しており、その内部にはバイアホー
ル型の内部配線層３が設けられている。このバイアホー
ル型内部配線層３の両端には、それぞれランド４、５が
設けられている。ここで、内部配線層としてはバイアホ
ールのみに限らず、印刷配線層等を併用することも可能
であるが、本発明の半導体パッケージにおいては後述す
る樹脂基材に設けた導体層で信号配線を取り回すことが
できるため、セラミックス基板２の内部配線層はバイア
ホール型内部配線層３のみとすることが好ましい。これ
により、パッケージ本体としてのセラミックス基板２の
製造コストや製造工数を大幅に低減することができる。

【００２７】上記したようなセラミックス基板２は、ま
ずセラミックスグリーンシートにバイアホール型内部配
線層３となるスルーホールを形成し、このスルーホール
内にタングステンペースト等の導体ペーストを充填する
と共に、ランド４、５となる印刷層を形成した後、セラ
ミックス材料に応じた雰囲気中で焼成することによっ
て、バイアホール型内部配線層３およびランド４、５等
を有するセラミックス基板２が得られる。セラミックス
グリーンシートは複数枚使用してもよい。なお電源層や
接地層等の配線層については、セラミックス基板２内に
形成してもよく、この場合にはセラミックス基板２に多
層構造のセラミックス基板を使用する。

【００２８】セラミックス基板２の第１の主面すなわち
上面２ａ側には、半導体素子６がろう材、半田、ガラス
系接着剤等の接合材層７を介して接合搭載されている。
半導体素子６は例えば図示を省略したポッティング樹脂
等で封止される。このように、この実施形態の半導体パ
ッケージ１はいわゆるキャビティアップ構造を有してお
り、半導体素子６の動作に伴って生じる熱は半導体素子
６の裏面から接合材層７を介してセラミックス基板２に
伝わる構造となっている。

【００２９】上記したセラミックス基板２の上面すなわ
ち半導体素子搭載面２ａには、導体層８を有する第１の
樹脂フィルム９が接着剤層１０を介して接合されてい
る。接着剤層１０には、熱硬化性樹脂シート、熱硬化性
樹脂ペースト、エポキシ樹脂ペースト、ポリイミド樹脂
ペースト等を使用することができる。第１の樹脂フィル
ム９に設けられた導体層８は、半導体素子３の信号配線
を主として取り回すものであり、セラミックス基板２の
上面側ランド４と半導体素子６とを、さらにボンディン
グワイヤ１１を介して電気的に接続するものである。す
なわち、第１の樹脂フィルム９の導体層８（具体的に後
述する上側導体層８ａ）と半導体素子３の電極パッドと
は、ボンディングワイヤ１１を介して電気的に接続され
ている。

【００３０】この実施形態における導体層８は、具体的
には樹脂フィルム９の上面側に形成された上側導体層８
ａと、樹脂フィルム９の下面側に形成された下側導体層
８ｂと、これらの間を電気的に接続する内部導体層８ｃ
とを有している。上側導体層８ａおよび下側導体層８ｂ
は、例えば銅箔のような厚さ50μm 以下程度の金属箔か
らなるものであり、所望の配線形状に応じてパターニン
グされている。この際、信号配線の取り回しは上側導体
層８ａと下側導体層８ｂの双方で行ってもよいし、また
下側導体層８ｂはランドの形成のみとしてもよい。

【００３１】下側導体層８ｂ上（ランド上）には、セラ
ミックス基板２の上面側ランド４の位置に対応させて、
例えばＡｇエポキシ系ペースト、Ａｕエポキシ系ペース
ト、Ａｇポリイミド系ペースト等により、高さ80μm 程
度の接続用突起１２が形成されている。接続用突起１２
は、Ａｕボール、Ｐｂ−Ｓｎ系共晶半田ボール、Ｉｎ系
半田ボール等を接合して形成することもできる。なお、
セラミックス基板２の上面側ランド４上に、同様な接続
用突起を形成しておいてもよい。そして、樹脂フィルム
９の導体層８とセラミックス基板２の上面側ランド４と
は、樹脂フィルム９側の接続用突起１２を上面側ランド
４に突き当て、これを熱圧着する等によって電気的に接
続されている。樹脂フィルム９とセラミックス基板２と
の機械的な接合は、基本的には接着剤層１０が担ってい
る。

【００３２】上述した導体層８および接続用突起１２を
有する樹脂フィルム９は、例えば以下のようにして作製
することができる。すなわち、まず厚さ50μm 程度の銅
箔を上側導体層８ａの形成材料として用意し、その表面
にセラミックス基板２の上面側ランド４の位置に対応さ
せて、銀等により内部導体層８ｃとなる例えば高さ80μ
m 程度の突起を形成する。この突起を形成した銅箔と、
例えば液晶ポリマーからなる厚さ50μm 程度の樹脂フィ
ルム９と、さらに下側導体層８ｂとなる同様な厚さの銅
箔とを重ね合わせ、突起の先端が樹脂フィルム９を突き
破って、下側導体層８ｂとなる銅箔と電気的に接続する
ように熱圧着する。熱圧着は銅箔と液晶ポリマーフィル
ム等との密着強度が保たれるような条件下で実施する。

【００３３】そして、両面の銅箔をそれぞれ所望の配線
形状となるようにエッチングし、上側導体層８ａには所
望の配線パターンを、また下側導体層８ｂには少なくと
もランドを形成する。この後、下側導体層８ｂによるラ
ンド上に、上述したような接続用突起１２を形成するこ
とによって、上述した上側導体層８ａ、下側導体層８ｂ
および内部導体層８ｃを有する導体層８と接続用突起１
２とが設けられた樹脂フィルム９が得られる。

【００３４】上記したような導体層８および接続用突起
１２を有する樹脂フィルム９は、例えばまず樹脂フィル
ム９とセラミックス基板２との間に電気的な接続部分を
打ち抜いた接着剤シートを介在させたり、あるいはセラ
ミックス基板２の上面２ａに接着剤を塗布した後、この
状態で接着剤フィルムや接着剤の塗布層が接着する温度
で熱をかけつつ、電気的な接続が実現する程度の圧力
（例えば 30kg/cm² 程度）を加えることによって、樹脂
フィルム９とセラミックス基板２とを電気的に接続しつ
つ機械的に接合することができる。

【００３５】セラミックス基板２の第２の主面、すなわ
ち外部接続端子の形成面となる下面２ｂには、第２の樹
脂フィルム１３が接着剤層１０を介して接合されてい
る。第２の樹脂フィルム１３には、セラミックス基板２
の下面側ランド５の位置に対応させてスルーホール１４
が設けられている。このスルーホール１４の周囲には、
第２の樹脂フィルム１３の下面側主面に半田接続用のラ
ンドとして導体層１５が形成されている。

【００３６】そして、第２の樹脂フィルム１３のスルー
ホール１４内に充填された接続用導体１６例えば半田に
よって、例えばＰｂ−Ｓｎ系半田ボールやＩｎ系半田ボ
ールのような導体ボール１７が接続固定されている。す
なわち、導体ボール１７は第２の樹脂フィルム１３を介
して、セラミックス基板２の下面２ｂに接続固定されて
おり、この導体ボール１７によりボール端子１８が構成
されている。なお、導体ボール１７には金属ボールや金
属コーティング樹脂ボール等、少なくとも表面部が導電
性を有する各種の導体ボールを使用することができる。

【００３７】上記したスルーホール１４の開口径は、導
体ボール１７の直径の 0.5〜 1.5倍の範囲とすることが
好ましい。このような大径のスルーホール１４内に充填
された接続用導体１６を介して導体ボール１７を接続固
定することによって、半導体素子６で発生した熱を接続
用導体１６および導体ボール１７を介して、実装ボード
側に良好に放散させることができる。スルーホール１４
の開口径が導体ボール１７の直径の 0.5倍未満である
と、上述した放熱効果を十分に得ることができないおそ
れがあり、一方 1.5倍を超えると導体ボール１７の実装
密度の低下を招くことになる。

【００３８】ここで、ボール端子１８は主に外部接続端
子としての機能を有するものであり、この外部接続端子
としてのボール端子１８ａは、バイアホール型内部配線
層３と電気的に接続された下面側ランド５と接続用導体
１６を介して電気的に接続されている。ただし、一部は
バイアホール型内部配線層３の位置に関係なく形成され
ている。この電気的な接続関係を有しないボール端子１
８ｂは、放熱用のダミーボールいわゆるサーマルボール
であり、半導体パッケージ１を実装する実装ボードとの
接合面積の拡大に寄与する。

【００３９】このように、セラミックス基板２の下面２
ｂ側に、外部接続端子としてのボール端子１８ａの配置
等に影響を及ぼさない範囲で、サーマルボールとしての
ボール端子１８ｂを形成することによって、セラミック
ス基板２から実装ボードへの放熱面積を増大させること
ができる。これによって、半導体パッケージ１の放熱性
をより向上させることができる。ボール端子１８は、例
えば下面側ランド５の表面にＮｉ／Ａｕメッキ等を施し
た後、各スルーホール１４内にＳｎ−Ｐｂ共晶半田ペー
スト等を印刷、充填し、この半田ペースト上にＳｎ−Ｐ
ｂ共晶半田ボール（例えば 95%Ｐｂ共晶半田ボール）等
からなる導体ボール１７を載せ、半田ペーストを溶融さ
せて接合することにより形成することができる。

【００４０】このように、この実施形態の半導体パッケ
ージ１はＢＧＡ構造のパッケージを構成するものであ
る。このような半導体パッケージ１は、例えば多層プリ
ント基板等の実装ボード上に実装される。この際、半導
体パッケージ１の外部接続端子としてのボール端子１８
ａは、実装ボードの配線層と電気的に接続され、半導体
実装部品が構成される。

【００４１】上述した実施形態の半導体パッケージ１に
おいては、第１の樹脂フィルム９に設けた導体層８で主
に信号配線を取り回している。このような導体層８には
上述したように、銅箔等の厚さが10μm 以下というよう
な金属箔を使用することができるため、これをエッチン
グしてパターニングすることにより、例えば配線幅が30
μm 、配線間距離が20μm というような高密度配線を実
現することができる。従って、入出力数の多い半導体素
子６であっても信号配線を容易に取り回すことができる
だけでなく、パッケージサイズそのものを小形化するこ
とが可能となる。すなわち、パッケージ内配線の高密度
化およびそれに基くパッケージサイズの小形化を達成す
ることができる。また、半導体素子６とパッケージ側の
インナーリード部とを狭ピッチで接続することが可能と
なる。

【００４２】ここで、図１に示す半導体パッケージ１で
は、第１の樹脂フィルム９に形成した導体層８のみに配
線パターンを形成しているが、例えば図３に示すよう
に、下側の第２の樹脂フィルム１３の表面にも同様に、
配線パターンを有する導体層１５ａ（１５ｂはランド用
導体層）を形成することによって、より一層パッケージ
内配線を高密度化することができる。

【００４３】また、信号配線は基本的には第１の樹脂フ
ィルム１１の導体層１０（さらには第２の樹脂フィルム
１３の導体層１５ａ）で取り回しているため、セラミッ
クス基板２の内部配線層をバイアホール型内部配線層３
のみとすることができる。これにより、内部に複雑な多
層配線を形成していた従来のセラミックス多層配線基板
に比べて、セラミックス基板２自体の製造コストおよび
製造工数を大幅に低減することができ、ひいては半導体
パッケージ１の製造コストを低減することが可能とな
る。

【００４４】この実施形態の半導体パッケージ１は、パ
ッケージ本体としてのセラミックス基板２の両主面２
ａ、２ｂにそれぞれ樹脂フィルム９、１３を接合した構
造を有しているため、セラミックス基板単独で用いた場
合、さらにはセラミックス基板の一方の面のみに樹脂基
板等を接合した場合に比べて、パッケージ本体の熱膨張
係数は増加する傾向を示す。

【００４５】すなわち、樹脂材料とセラミックス材料と
の結合系の実際の伸びは、 λ＝（λ_s Ａ_s Ｅ_s ＋λ_c Ａ_c Ｅ_c ）／（Ａ_s Ｅ_s ＋Ａ
_c Ｅ_c ） で表される。ここで、添え字ｓは樹脂、ｃはセラミック
ス、λは自由膨張伸び量、Ａは断面積、Ｅは縦弾性係数
である。このように、樹脂材料とセラミックス材料との
結合系の伸びはそれぞれの和であることから、セラミッ
クス基板２の両主面２ａ、２ｂにそれぞれ樹脂フィルム
９、１３を接合した構造を有するこの実施形態の半導体
パッケージ１は、伸び量が半導体パッケージ１を実装す
るプリント基板等に近付く方向に移行する。従って、半
導体パッケージ１とプリント基板等との実質的な熱膨張
係数の差が減少して、ボール端子１８による接続部の信
頼性を大幅に高めることができる。

【００４６】加えて、第１の樹脂フィルム９とセラミッ
クス基板２との接続は、接着剤層１０および接続用突起
１２を利用して実施しているため、機械的な接合強度を
確保した上で、電気的な接続信頼性を十分に得ることが
できる。また、第２の樹脂フィルム１３については、接
着剤層１０により十分な機械的接合強度が得られ、その
上で比較的大径のスルーホール１４内に充填された接続
用導体１６を介して導体ボール１７を接続固定している
ため、第２の樹脂フィルム１３による放熱性の低下を極
力抑えることができる。

【００４７】半導体パッケージ１の放熱性に関しては、
半導体素子６を接合材層７を介してセラミックス基板２
上に接合搭載しているため、半導体素子６の動作に伴っ
て生じた熱をその裏面からセラミックス基板２に分散さ
せることができる。ここで、半導体素子６で発生した熱
は概して、半導体素子６と接しているパッケージ本体へ
と分散されて放熱される。この際、パッケージ本体の熱
伝導率により放熱性が異なる。例えば、パッケージ本体
が樹脂からなる場合、例えばポリイミド樹脂の熱伝導率
は0.12〜 0.2W/m K であり、半導体素子を構成している
シリコンの熱伝導率よりかなり劣ることもあって、半導
体素子で発生した熱のポリイミド樹脂からの放熱は期待
できず、半導体素子に熱がこもることになる。このた
め、熱により半導体素子が誤動作するおそれが大きい。

【００４８】一方、この実施形態の半導体パッケージ１
では、上記したように半導体素子６を接合材層７を介し
てセラミックス基板２上に接合搭載しているおり、この
セラミックス基板２の構成材料の一つとして挙げられる
ＡｌＮ焼結体の場合、例えば170W/m Kと樹脂の1000倍以
上の熱伝導率が実現できることから、半導体素子６で発
生した熱をパッケージ本体としてのセラミックス基板２
に良好に分散させることができる。また、セラミックス
基板２からは表面放熱、さらには上述したように接続用
導体１６および導体ボール１７を介して実装ボードへの
放熱が期待できる。従って、半導体素子６で発生した熱
をセラミックス基板２を介して良好に放熱することがで
き、半導体素子６の誤動作等を防止することが可能とな
る。

【００４９】このように、この実施形態のＢＧＡ構造の
半導体パッケージ１は、セラミックス基板２による高放
熱性化を損うことなく、高配線密度化、接続部の高信頼
性化、低コスト化等を実現したものである。また実際に
作製したＢＧＡ構造の半導体パッケージ１をガラスエポ
キシ基板からなる実装ボードに共晶半田ペーストを用い
て実装したところ、電気的にも問題がなく、放熱特性に
ついても7Wの消費電力において7.5K/Wと良好な熱特性が
得られた。実装信頼性についても、温度変化100Kにおい
て1000サイクルをクリアするものであった。

【００５０】なお、図１では第１の樹脂フィルム９の両
面に導体層８ａ、８ｂを設け、下側導体層８ｂに接続用
突起１２を形成した場合について説明したが、例えば内
部導体層８ｃが樹脂フィルムを突き破って、その先端を
樹脂フィルムの反対面側に突出させることによって、内
部導体層と接続用突起とを兼用することができる。ま
た、樹脂基材としては前述した樹脂フィルムに限らず、
銅張り樹脂基板等を使用することも可能であるが、配線
密度の高密度化という点においては樹脂フィルムに例え
ば厚さ30μm 以下というような金属箔を熱圧着等で張り
付けたものを使用することが好ましい。

【００５１】次に、本発明の半導体パッケージの他の実
施形態について、図４を参照して説明する。

【００５２】図４に示す半導体パッケージ１９は、半導
体素子にいわゆるＴＡＢチップ２０を使用したものであ
り、第１の樹脂フィルム９の導体層８（具体的に上側導
体層８ａ）とＴＡＢチップ２０とは、このＴＡＢチップ
２０に予め形成されているＴＡＢリード２１を介して電
気的に接続されている。それ以外の構造については前述
した半導体パッケージ１と同様である。

【００５３】このように、本発明の半導体パッケージは
ＴＡＢチップ２０にも有効に適用することができ、前述
した実施形態の半導体パッケージ１と同様な効果を得る
ことができる。なお、ＴＡＢチップ２０を搭載するセラ
ミックス基板２には、後述する実施形態で示すキャビテ
ィ付きセラミックス基板を使用してもよい。

【００５４】次に、本発明の半導体パッケージのさらに
他の実施形態について、図５を参照して説明する。

【００５５】図５に示す半導体パッケージ２２は、フリ
ップチップ構造の半導体素子２３を搭載対象としたパッ
ケージであり、前述した実施形態と同様な材料からなる
セラミックス基板２４の第１の主面すなわち上面２４ａ
側には、半導体素子２３を収容するキャビティ２５が形
成されている。そして、このキャビティ２５内にはフリ
ップチップ構造の半導体素子２３が、その裏面がキャビ
ティ２５の底面すなわちセラミックス基板２４と直接接
するように収容されている。

【００５６】このように、この実施形態の半導体パッケ
ージ２２はいわゆるキャビティアップ構造を有してお
り、半導体素子２３の動作に伴って生じる熱はその裏面
からセラミックス基板２４に直接伝わる構造となってい
る。半導体素子２３の電極パッド上には、ワイヤボンデ
ィング等により例えばＡｕボールがバンプ端子２３ａと
して接合形成されており、これによりフリップチップ実
装が可能とされている。半導体素子２３はキャビティ２
５内の底面に、ろう材、半田、ガラス系接着剤等の接合
材を用いて接合してもよいが、単にセラミックス基板２
４と接触しているだけであっても、半導体素子２３から
セラミックス基板２４への放熱性を十分に確保すること
ができる。この実施形態では、半導体素子２３はキャビ
ティ２５内に収容されているだけである。

【００５７】上述したセラミックス基板２４のキャビテ
ィ形成面２４ａ、すなわち半導体素子２３の搭載面に
は、前述した実施形態と同様に、導体層８を有する第１
の樹脂フィルム９が接着剤層１０を介して接合固定され
ている。そして、第１の樹脂フィルム９とセラミックス
基板２４とは、前述した実施形態と同様にして、電気的
および機械的に接続されており、また半導体素子２３と
第１の樹脂フィルム９についても同様に電気的および機
械的に接続されている。

【００５８】なおこの実施形態における第１の樹脂フィ
ルム９は、一方の主面すなわち下面のみに導体層８が形
成されている。この導体層８にはセラミックス基板２４
の上面側ランド４および半導体素子２３のバンプ端子２
３ａの各位置に対応させて、接続用突起１２がそれぞれ
形成されている。また、第１の樹脂フィルム９と半導体
素子２３との接続には、異方性導電シートや異方性導電
ペースト等を使用することも可能である。

【００５９】セラミックス基板２４の第２の主面、すな
わち外部接続端子の形成面となる下面２４ｂには、前述
した実施形態と同様に、第２の樹脂フィルム１３が接着
剤層１０を介して接合固定されており、さらには同様に
スルーホール１４に充填された接続用導体１６を介して
導体ボール１７が接続固定されており、ボール端子１８
（外部接続端子としてのボール端子１８ａ）を構成して
いる。

【００６０】この実施形態の半導体パッケージ２２にお
いては、まず半導体素子２３をキャビティ２５内に収容
することによって、フリップチップ構造の半導体素子２
３の電極パッドへの電気的な接続を容易にした上で、半
導体素子２３とセラミックス基板２４とが直接接触した
状態を実現している。これにより、半導体素子２３の動
作に伴って生じた熱を、半導体素子２３の裏面からセラ
ミックス基板２に直接分散させることができる。

【００６１】また、セラミックス基板２４からは表面放
熱、さらには接続用導体１６および導体ボール１８を介
して実装ボードへの放熱が期待できる。従って、半導体
素子２３で発生した熱をセラミックス基板２４を介して
良好に放熱することができ、半導体素子２３の誤動作等
を防止することが可能となる。すなわち、フリップチッ
プ対応の半導体パッケージ２２の高放熱性化を達成する
ことができる。

【００６２】フリップチップ構造の半導体素子２３とパ
ッケージ本体との電気的な接続は、半導体素子２３をセ
ラミックス基板２４のキャビティ２５内に収容した上
で、同一面に接合した第１の樹脂フィルム９に設けた導
体層８により行っているため、半導体素子２３からの高
放熱性を満足させた上で、フリップチップ構造の半導体
素子２３との電気的な接続を良好に実施することができ
る。

【００６３】この実施形態の半導体パッケージ２２にお
いて、他の効果例えば高配線密度化、接続部の高信頼性
化、低コスト化等については、前述した実施形態と同様
に得ることができるものである。

【００６４】なお、各図に示した半導体パッケージの部
分構造は、それぞれ自由に組合せて使用し得るものであ
る。また、上記した実施形態では本発明をＢＧＡパッケ
ージに適用した例について説明したが、本発明はＬＧＡ
パッケージやＰＧＡパッケージ等への適用を必ずしも除
くものではない。

【００６５】

【発明の効果】以上説明したように、本発明の半導体パ
ッケージによれば、セラミックス基板を用いた際の高放
熱性特性等を損うことなく、より一層の狭ピッチ配線へ
の対応およびパッケージ外形の小形化、さらには実装ボ
ード等との接続部信頼性の向上や製造コストの低減を実
現することが可能となる。このような半導体パッケージ
の工業的価値は極めて大である。

【図面の簡単な説明】

【図１】 本発明の半導体パッケージの一実施形態の概
略構造を示す断面図である。

【図２】 図１に示す半導体パッケージの要部拡大断面
図である。

【図３】 図１に示す半導体パッケージの変形例の概略
構造を示す断面図である。

【図４】 本発明の半導体パッケージの他の実施形態の
概略構造を示す断面図である。

【図５】 本発明の半導体パッケージのさらに他の実施
形態の概略構造を示す断面図である。

【符号の説明】

１、１９、２２……ＢＧＡ構造の半導体パッケージ ２、２４……セラミックス基板 ３………バイアホール型内部配線層 ６………半導体素子 ８、１５……導体層 ９………第１の樹脂フィルム １１……ボンディングワイヤ １２……接続用突起 １３……第２の樹脂フィルム １４……スルーホール １６……接続用導体 １７……導体ボール ２０……ＴＡＢチップ ２１……ＴＡＢリード ２３……フリップチップ構造の半導体素子 ２５………キャビティ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 安本 恭章 神奈川県横浜市鶴見区末広町２丁目４番地 株式会社東芝京浜事業所内 (72)発明者 浅井 博紀 神奈川県横浜市鶴見区末広町２丁目４番地 株式会社東芝京浜事業所内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 半導体素子が搭載される第１の主面と、
   外部接続端子の形成面となる第２の主面とを有し、かつ
   内部配線層が設けられたセラミックス基板からなるパッ
   ケージ本体と、 前記セラミックス基板の第１および第２の主面にそれぞ
   れ接合された第１および第２の樹脂基材と、 少なくとも前記セラミックス基板の第１の主面に接合さ
   れた前記第１の樹脂基材に設けられ、前記内部配線層と
   電気的に接続された導体層と、 前記セラミックス基板の第１の主面側に搭載され、前記
   第１の樹脂基材の導体層と電気的に接続された半導体素
   子と、 前記内部配線層と電気的に接続され、前記第２の樹脂基
   材を介して前記セラミックス基板の第２の主面側に形成
   された外部接続端子とを具備することを特徴とする半導
   体パッケージ。
2. 【請求項２】 半導体素子が搭載される第１の主面と、
   外部接続端子の形成面となる第２の主面とを有し、かつ
   内部配線層が設けられた平板状のセラミックス基板から
   なるパッケージ本体と、 前記セラミックス基板の第１の主面に接合され、前記内
   部配線層の一方の端部と電気的に接続された導体層が少
   なくとも一方の主面に設けられた第１の樹脂基材と、 前記セラミックス基板の第１の主面に接合搭載され、前
   記第１の樹脂基材の導体層とボンディングワイヤまたは
   ＴＡＢリードを介して電気的に接続された半導体素子
   と、 前記セラミックス基板の第２の主面に接合され、前記内
   部配線層の他方の端部に対応した位置に設けられたスル
   ーホールを有する第２の樹脂基材と、 前記第２の樹脂基材のスルーホール内に充填された接続
   用導体により、前記セラミックス基板の第２の主面側に
   固定され、かつ前記内部配線層の他方の端部と電気的に
   接続された導体ボールからなる外部接続端子とを具備す
   ることを特徴とする半導体パッケージ。
3. 【請求項３】 半導体素子が収容されるキャビティが設
   けられた第１の主面と、外部接続端子の形成面となる第
   ２の主面とを有し、かつ内部配線層が設けられたセラミ
   ックス基板からなるパッケージ本体と、 前記セラミックス基板の第１の主面に接合され、前記内
   部配線層の一方の端部と電気的に接続された導体層が少
   なくとも一方の主面に設けられた第１の樹脂基材と、 前記セラミックス基板のキャビティ内に収容され、前記
   第１の樹脂基材の導体層と電気的に接続された半導体素
   子と、 前記セラミックス基板の第２の主面に接合され、前記内
   部配線層の他方の端部の形成位置に応じた位置にスルー
   ホールを有する第２の樹脂基材と、 前記第２の樹脂基材のスルーホール内に充填された接続
   用導体により、前記セラミックス基板の第２の主面側に
   固定され、かつ前記内部配線層の他方の端部と電気的に
   接続された導体ボールからなる外部接続端子とを具備す
   ることを特徴とする半導体パッケージ。
4. 【請求項４】 請求項３記載の半導体パッケージにおい
   て、 前記半導体素子はフリップチップ構造の半導体素子であ
   り、かつ前記フリップチップ構造の半導体素子は、前記
   第１の樹脂基材に接着剤層を介して機械的に接合されて
   いると共に、前記第１の樹脂基材の導体層および前記半
   導体素子の少なくとも一方に設けられた接続用突起を介
   して、前記第１の樹脂基材の導体層と電気的に接続され
   ていることを特徴とする半導体パッケージ。
5. 【請求項５】 請求項２または請求項３記載の半導体パ
   ッケージにおいて、 前記第２の樹脂基材のスルーホールは、前記導体ボール
   の直径の 0.5〜 1.5倍の直径を有することを特徴とする
   半導体パッケージ。
6. 【請求項６】 請求項２または請求項３記載の半導体パ
   ッケージにおいて、 前記第２の樹脂基材は、前記セラミックス基板の内部配
   線層と電気的に接続された導体層を有することを特徴と
   する半導体パッケージ。
7. 【請求項７】 請求項１、請求項２または請求項３記載
   の半導体パッケージにおいて、 前記セラミックス基板の内部配線層は、バイアホール型
   の配線層により構成されていることを特徴とする半導体
   パッケージ。