[go: up one dir, main page]

JPH10242268A - 多層配線構造における接続孔の埋め込み方法 - Google Patents

多層配線構造における接続孔の埋め込み方法

Info

Publication number
JPH10242268A
JPH10242268A JP4316897A JP4316897A JPH10242268A JP H10242268 A JPH10242268 A JP H10242268A JP 4316897 A JP4316897 A JP 4316897A JP 4316897 A JP4316897 A JP 4316897A JP H10242268 A JPH10242268 A JP H10242268A
Authority
JP
Japan
Prior art keywords
film
connection hole
interlayer insulating
wiring
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4316897A
Other languages
English (en)
Inventor
Mitsuru Taguchi
充 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4316897A priority Critical patent/JPH10242268A/ja
Publication of JPH10242268A publication Critical patent/JPH10242268A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 下層配線に通じる接続孔内に配線材料を埋め
込むに際して、下層配線に影響のない比較的低温の処理
で埋め込みを行うことができ、しかも層間絶縁膜が水分
を多く含有していてもこれに影響されることなく良好に
埋め込みを行うことのできる、接続孔の埋め込み方法の
提供が望まれている。 【解決手段】 基体10上に低融点金属あるいは低融点
合金からなる下層配線11を形成し、下層配線11を覆
って層間絶縁膜12、13を形成し、下層配線11に通
じる接続孔14を形成し、接続孔14内を覆って層間絶
縁膜12、13上にチタンを成膜し、チタン膜15にプ
ラズマ窒化法による窒化処理を施してチタン膜15を窒
化チタン膜16にし、窒化処理後、低融点金属あるいは
低融点合金からなる配線材料17を成膜し、配線材料1
7からなる膜を高圧リフロー法によって接続孔14内に
埋め込む、多層配線構造における接続孔の埋め込み方
法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は接続孔の埋め込み方
法に係わり、詳しくは下層配線が低融点金属あるいは低
融点合金から形成された多層配線構造における、接続孔
の埋め込み方法に関する。
【0002】
【従来の技術】超LSIの高集積化による内部配線の微
細化に伴い、微細な接続孔に配線材料を埋め込む技術が
重要になってきている。微細な接続孔に配線材料を埋め
込む技術としては、従来、CVDブランケットW法や、
AlまたはCu等の配線材料を用いた高温スパッタ法、
リフロー法、高圧リフロー法等が検討され、一部が実用
化されている。
【0003】CVDブランケットW法は、接続孔等を埋
め込む能力が高く安定なことより、配線の埋め込み技術
として最も広く用いられている。しかし、Wの成膜工程
以外に密着層(下地膜)成膜工程、Wエッチバック工
程、配線材料成膜工程等が必要であり、プロセスが複雑
であるといった欠点がある。AlやCuを用いた高温ス
パッタ法やリフロー法は、前記CVDブランケットW法
に比べてプロセスが簡便であり、またAlやCuがWよ
り低抵抗であるといった利点を有している。しかし、埋
め込みには概ね500〜550℃程度の高温基板加熱が
必要であることから、特に多層配線構造における接続孔
への埋め込みに適用した場合、下層配線の信頼性低下等
の問題が懸念される。さらに、埋め込み能力自体がそれ
ほど高くなく、接続孔の場合ではアスペクト比2〜3程
度が限界であり、今後の微細デバイスへの適用は困難で
あると考えられている。AlやCuを用いた高圧リフロ
ー法は、前記リフロー技術の埋め込み性を向上させた技
術として、近時、特に注目されている。
【0004】高圧リフロー法による埋め込み技術を、下
層配線に通じる接続孔への埋め込みに適用した例に基づ
いて説明する。まず、図3(a)に示すように、基板
(図示略)上の下層配線1を覆って形成された層間絶縁
膜2に、前記下層配線1に通じる接続孔3を形成する。
次に、該接続孔3覆って、密着層として機能する下地膜
4を形成する。この下地膜4としては、この例では通常
スパッタ法でTi、TiNをこの順に成膜し、TiN/
Tiの積層膜(下層がTi、上層がTiN)を形成して
これを下地膜4としている。
【0005】次に、基板を400℃程度に加熱し、その
状態でAlあるいはAl合金等の配線材料5を成膜す
る。このとき、配線材料5からなる膜の厚さを接続孔3
の径に比べて厚くすることにより、図3(a)に示した
ように接続孔3の開口部上に配線材料5がブリッジし、
これにより該開口部が配線材料5によって覆われ、接続
孔3内にボイド6が残された状態となる。続いて、高真
空雰囲気中にて基板を400〜450℃程度に加熱し、
Alを軟化させ、かつ、これと同時にAr等の不活性ガ
スを高圧で導入し、図3(b)に示すように配線材料5
を流動させながら接続孔3内に押し込む。さらに、これ
を続けることにより、図3(c)に示すようにボイド6
が無くなる状態にまで、配線材料5を接続孔3内に埋め
込み充填する。このような高圧リフロー法による埋め込
み技術によれば、理想的な場合にアスペクト比が4〜5
程度の接続孔を埋め込むことができる。
【0006】
【発明が解決しようとする課題】ところで、このような
高圧リフロー法による埋め込み技術では、図3(a)〜
(c)に示したようにこの技術が多層配線構造における
下層配線1と上層配線との接続用埋め込みに用いられた
場合に、特に下層配線1が低融点金属あるいは低融点合
金から形成されている場合には、高温での熱処理が行え
ないといった制限が加えられる。
【0007】また、この高圧リフロー法による埋め込み
技術では、その埋め込み性が接続孔3を形成する層間絶
縁膜2の状態に非常に敏感であり、特に層間絶縁膜2が
水分を多く含有している場合には、埋め込み性が著しく
低下する。この理由は以下のように考えられる。高圧リ
フロー時に基板は400〜450℃程度に加熱される
が、この際、層間絶縁膜2から水分などが脱ガスし、図
4に示すように下地膜4のTiN表面に酸化層7が形成
される。すると、接続孔3内に押し込まれた配線材料5
と下地膜4におけるTiNとの界面に流動しにくい酸化
層7が形成されることから、この部分で接続孔3内への
配線材料5の入り込みが止まり、図4に示したように埋
め込み不良となってしまうのである。
【0008】しかして、近年では超LSIの微細化、多
層配線化に伴う層間絶縁膜平坦化の要請から、O3 とテ
トラエトキシシラン(TEOS)とを反応ガスとして常
圧CVD法(化学気相成長法)で形成するSiO2
(以下、O3 −TEOS・SiO2 膜と称する)や、ス
ピンオングラス膜(以下、SOG膜と称する)など、平
坦性には優れているものの吸湿性が高い材質の層間絶縁
膜が多く採用される傾向にある。したがって、このよう
に吸湿性の高い材質の層間絶縁膜を用いた場合において
も、良好な埋め込みが可能となるような改善対策の提供
が望まれているのである。
【0009】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、低融点金属あるいは低融
点合金からなる下層配線に通じる接続孔内に低融点金属
あるいは低融点合金からなる配線材料を埋め込むに際し
て、下層配線に影響のない比較的低温の処理で埋め込み
を行うことができ、しかも層間絶縁膜が水分を多く含有
していてもこれに影響されることなく良好に埋め込みを
行うことのできる接続孔の埋め込み方法を提供すること
にある。
【0010】
【課題を解決するための手段】本発明の多層配線構造に
おける接続孔の埋め込み方法では、基体上に低融点金属
あるいは低融点合金からなる下層配線を形成する工程
と、前記下層配線を覆って層間絶縁膜を形成する工程
と、前記下層配線に通じる接続孔を前記層間絶縁膜に形
成する工程と、前記接続孔内を覆って前記層間絶縁膜上
にチタンを成膜する工程と、前記チタン膜にプラズマ窒
化法による窒化処理を施し、チタン膜を窒化チタン膜に
する工程と、窒化処理後、低融点金属あるいは低融点合
金からなる配線材料を前記接続孔を覆った状態で成膜す
る工程と、前記配線材料からなる膜を高圧リフロー法に
よって前記接続孔内に埋め込む工程とを備えたことを前
記課題の解決手段とした。
【0011】この多層配線構造における接続孔の埋め込
み方法によれば、窒化処理を、低温で行うことのできる
プラズマ窒化法で行うので、下層配線に悪影響を及ぼす
ことなく窒化チタン膜を形成することが可能になる。ま
た、接続孔内を覆ってチタンを成膜し、次いでこのチタ
ン膜をプラズマ窒化法で窒化処理して窒化チタン膜にす
るので、このような窒化処理によって得られる窒化チタ
ン膜が反応性スパッタなどで得られる窒化チタン膜に比
べ緻密な膜となり、水分等に対するバリア性が高いもの
となる。したがって、層間絶縁膜として水分の高い膜を
用いても、水分等の脱ガスが接続孔内に透過してくるの
を前記窒化チタン膜で抑えることができ、これにより脱
ガスに起因する酸化層の形成を防止することが可能にな
る。
【0012】
【発明の実施の形態】以下、本発明を詳しく説明する。
図1(a)〜(e)は、本発明の多層配線構造における
接続孔の埋め込み方法の一実施形態例を説明するための
図であり、図1において符号10は基体である。なお、
基体10は、半導体装置の前駆体となるもので、シリコ
ンウエハに各種の半導体装置構成要素(図示略)を形成
ししたものである。
【0013】まず、図1(a)に示すように基体10の
上に配線材料としてAl−Si合金を成膜し、さらにこ
れをパターニングして前記構成要素に接続する下層配線
11を形成した。続いて、下層配線11の形成によって
生じた段差をなくして平坦化するべく、O3 とテトラエ
トキシシランとを反応ガスとして常圧CVD法でSiO
2 を堆積し、O3 −TEOS・SiO2 膜からなる第一
の層間絶縁膜12を形成した。ここで、この第一の層間
絶縁膜12となるO3 −TEOS・SiO2 膜は、物理
的吸着による吸湿性が高く、したがって常温にて大気中
に放置した場合など、大気中の水分を容易に吸着してし
まう性質を有している。なお、この第一の層間絶縁膜1
2の厚さについては、下層配線11の上面から0.5μ
m程度とした。
【0014】次いで、プラズマCVD法によってSiO
2 を第一の層間絶縁膜12上に堆積して第二の層間絶縁
膜13を形成した。ここで、この第二の層間絶縁膜13
となるプラズマCVD法によるSiO2 膜は、その形成
条件にもよるものの、通常吸湿性が低く、したがって前
記O3 −TEOS・SiO2 膜からなる第一の層間絶縁
膜12に比べ、十分に吸湿性が低いものとなっている。
なお、この第二の層間絶縁膜13の厚さについては0.
4μm程度とした。
【0015】次いで、公知のフォトリソグラフィー技
術、ドライエッチング技術によって第二の層間絶縁膜1
3、第一の層間絶縁膜12を開口し、下層配線11に通
じる接続孔14を形成した。ここで、この接続孔14に
ついては、開口径0.3μm程度、深さ0.9μm程度
とした。次いで、基体10をガスチャンバー内のヒータ
ステージに載せ、さらにガスチャンバー内にArを導入
してAr雰囲気とするとともにチャンバー内圧力を13
3Paに調整し、その状態で基体10に450℃で2分
間前加熱処理を施した。続いて、従来公知のArスパッ
タエッチングにより、接続孔14の底部にて下層配線1
1上面に形成された自然酸化膜(図示略)を除去した。
【0016】次いで、ECRCVD法によってTiを以
下の条件で成膜し、図1(b)に示すように接続孔14
の内壁面および該接続孔14内に臨む下層配線11の上
面を覆った状態でチタン膜15を0.7μm程度の膜厚
に形成した。 Ti成膜条件 マイクロ波 ;2.45GHz、2.8kW プロセスガス;TiCl4 /H2 /Ar=3/100/
170sccm 圧力 ;0.4Pa 基板温度 ;450℃ このようにCVD法によってTiを成膜したことによ
り、チタン膜15を良好なステップカバレージで形成す
ることができ、したがって接続孔14の内壁面にも十分
な厚さでチタン膜15を堆積形成することができた。
【0017】次いで、前記チタン膜15にプラズマ窒化
法による窒化処理を施し、図1(c)に示すようにチタ
ン膜15を密着層として機能する窒化チタン膜16にし
た。ここで、プラズマ窒化法による窒化処理としては、
以下の条件によるECR方式の方法を採用した。 プラズマ窒化処理条件 プロセスガス;H2 /NH3 /Ar=30/8/170
sccm 圧力 ;0.23Pa μ波パワー ;2800W 加熱温度 ;400℃
【0018】このようなプラズマ窒化法による窒化処理
にあっては、例えば熱窒化処理が900℃程度の加熱を
必要とするのに比べ200〜500℃の低温で処理を行
うことができるため、低融点合金であるAl−Si合金
からなる下層配線11に対して何等悪影響を及ぼすこと
なく、チタン膜15を良好に窒化することができる。ま
た、このようにして形成された窒化チタン膜16は、反
応性スパッタ等により形成された窒化チタン(TiN)
膜に比べて緻密な膜となり、水分等に対するバリア性が
高いものとなる。
【0019】次いで、DCマグネトロンスパッタ法によ
ってAl−0.5%Cu合金を以下の条件で成膜し、図
1(d)に示すように前記窒化チタン膜16上に上層配
線となる配線材料膜17を厚さ0.5μm程度に形成し
た。 Al−0.5%Cu合金成膜条件 DCパワー ;15kW プロセスガス;Ar 100sccm 圧力 ;0.4Pa 成膜温度 ;400℃ このようにして配線材料膜17を形成すると、接続孔1
4内には、下地膜16と配線材料膜17との間にボイド
18が形成される。
【0020】次いで、高圧リフロー法により、以下の条
件で配線材料膜17をリフロー処理し、図1(e)に示
すように該配線材料膜17を構成する配線材料を接続孔
14内に埋め込んだ。 高圧リフロー処理条件 プロセスガス;Ar 圧力 ;70MPa リフロー時間;1分間 基板温度 ;450℃ なお、前記のArスパッタエッチから高圧リフローまで
の一連の処理については、マルチチャンバー装置を用い
て真空中で連続的に行った。その後、リフロー処理後の
配線材料膜17をエッチングするなどにより、上層配線
(図示略)を形成して多層配線構造を得た。
【0021】このような接続孔の埋め込み方法にあって
は、窒化処理をプラズマ窒化法で行っているので、温度
条件を200〜500℃程度の比較的低温にすることが
でき、したがって下層配線11に悪影響を及ぼすことな
く窒化チタン膜16を形成することができる。また、プ
ラズマ窒化法により形成されしたがって緻密な窒化チタ
ン膜16が、層間絶縁膜を構成する第一、第二の層間絶
縁膜12、13のうち特に吸湿性が高くしたがって含有
水分の多い第一の層間絶縁膜12からの水分等の脱ガス
を効果的にバリアするため、脱ガスに起因して配線材料
膜17に酸化層ができ、これにより配線材料の埋め込み
不良が起こるのを防止することができ、よって良好な埋
め込みを行うことができる。
【0022】そして、このように窒化チタン膜16が水
分等の脱ガスを効果的にバリアするため、層間絶縁膜と
して吸湿性が高くしたがって含有水分の多いO3 −TE
OS・SiO2 膜を用いることができ、これにより層間
絶縁膜による平坦化を容易にすることができる。また、
チタン膜15をCVD法で成膜しているので、例えばス
パッタ法で成膜した場合に比べて接続孔14の内壁面で
のステップカバレージが良好であり、したがってより確
実な水分のバリア効果を得ることができ、これにより一
層良好な埋め込みを可能にすることができる。
【0023】図2(a)、(b)は、図1(a)〜
(e)に示した実施形態例の変形例を説明するための図
である。この例が図1(a)〜(e)に示した実施形態
例と異なるところは、Arスパッタから高圧リフローま
でを一連の処理で行うことなく、チタン膜15を成膜し
た後、この成膜に用いた装置とは別の装置で窒化処理を
行った点と、窒化チタン膜16の上に下地膜としてさら
にTiN/Tiからなる積層膜19を形成した点にあ
る。
【0024】すなわち、この例では、先の例と同様にし
て図2(a)に示すように接続孔14を開口し、次にA
rスパッタエッチによって下層配線11上面の自然酸化
膜を除去した。次いで、このArスパッタエッチを行っ
た装置から基体10を取り出して別のCVD装置に入
れ、先の例と同様の条件によるCVD法でチタンを成膜
してチタン膜16を形成した。次いで、基体10を取り
出して別のプラズマ処理装置に入れ、先の例と同様の条
件でプラズマ窒化処理を行い、チタン膜15を窒化チタ
ン膜16にした。
【0025】続いて、この窒化チタン膜16上に、DC
マグネトロンスパッタ法によって以下の条件でTi、T
iNをこの順に成膜し、積層下地膜19を形成した。 Ti成膜条件 DCパワー ;6kW プロセスガス;Ar 100sccm 圧力 ;0.4Pa 成膜温度 ;400℃ 膜厚 ;20nm TiN成膜条件 DCパワー ;12kW プロセスガス;Ar/N2 20/70sccm 圧力 ;0.4Pa 成膜温度 ;400℃ 膜厚 ;50nm
【0026】次いで、先の例と同様にしてAl−0.5
%Cu合金からなる配線材料膜17を形成し、さらに高
圧リフロー処理を行うことにより、図2(b)に示すよ
うに該配線材料膜17を構成する配線材料を接続孔14
内に埋め込み、その後、リフロー処理後の配線材料膜1
7をエッチングするなどにより、上層配線(図示略)を
形成して多層配線構造を得た。
【0027】このような接続孔の埋め込み方法にあって
も、先の例と同様に、窒化処理を低温によるプラズマ窒
化法で行っているので、下層配線11に悪影響を及ぼす
ことなく窒化チタン膜16を形成することができ、ま
た、プラズマ窒化法で形成された緻密な窒化チタン膜1
6が水分等の脱ガスを効果的にバリアするため、配線材
料の埋め込み不良が起こるのを防止して良好な埋め込み
を行うことができる。また、この例では、先の例のごと
く高価なマルチチャンバー装置を用いることなく、既存
のCVD装置、プラズマ処理装置を用いてそれぞれチタ
ン(Ti)の成膜処理、プラズマ窒化処理を行うように
しているので、生産コストの低減化を図ることができ
る。ここで、この例では装置間を搬送する際、基体10
が当然大気中に曝されるものの、前述のごとく窒化チタ
ン膜16は水分等に対するバリア性が高いことから、埋
め込み性の低下を招くことなく良好に埋め込みを行うこ
とができる。
【0028】なお、前記実施形態例では、下層配線11
の材料としてAl−Si合金を用い、上層配線となる配
線材料膜17としてAl−0.5%Cu合金を用いた
が、本発明はこれらに限定されることなく、いずれにつ
いても低融点金属あるいは低融点合金であればよく、具
体的にはAl、Cu、Ag、Auなどの金属や、Al−
Si−Cu、Al−Ge等のAl合金、さらにはCu合
金などを用いることができる。また、プラズマ窒化法に
よる窒化処理条件についても、本発明は前記例に限定さ
れることなく、例えばプロセスガスとしてNH3 に代え
てにN2 を用いることができ、また、平行平板方式、マ
グネトロン方式等他のプラズマ処理方式を用いることも
できる。さらに、前記実施形態例では、チタン膜15の
形成をCVD法によって行ったが、通常のスパッタ法に
よって行ってもよいのはもちろんである。
【0029】
【発明の効果】以上説明したように本発明の多層配線構
造における接続孔の埋め込み方法は、窒化処理を、低温
で行うことのできるプラズマ窒化法で行う方法であるか
ら、下層配線に悪影響を及ぼすことなく窒化チタン膜を
形成することができる。また、プラズマ窒化法で窒化処
理することによって得られる窒化チタン膜が緻密にな
り、したがってこの窒化チタン膜が水分等に対するバリ
ア性が高いものとなることから、層間絶縁膜として水分
の高い膜を用いても、水分等の脱ガスが接続孔内に透過
してくるのを前記窒化チタン膜で抑えることができ、こ
れにより脱ガスに起因する酸化層の形成を防止し、配線
材料の埋め込み不良が起こるのを防止して良好な埋め込
みを行うことができる。そして、このように窒化チタン
膜が水分等の脱ガスを効果的にバリアするため、層間絶
縁膜として吸湿性が高くしたがって含有水分の多いO3
−TEOS・SiO2 膜やSOG膜を用いることがで
き、これにより層間絶縁膜による平坦化を容易にするこ
とができる。
【図面の簡単な説明】
【図1】(a)〜(e)は、本発明の多層配線構造にお
ける接続孔の埋め込み方法の一実施形態例を工程順に説
明するための要部側断面図である。
【図2】(a)、(b)は、図1(a)〜(e)に示し
た実施形態例の変形例を説明するための要部側断面図で
ある。
【図3】(a)〜(c)は、従来の配線材料の埋め込み
技術を工程順に説明するための要部側断面図である。
【図4】従来の埋め込み方法の課題を説明するための要
部側断面図である。
【符号の説明】
10 基体 11 下層配線 12 第一の層間絶
縁膜 13 第二の層間絶縁膜 14 接続孔 15 チ
タン膜 16 窒化チタン膜 17 配線材料膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基体上に低融点金属あるいは低融点合金
    からなる下層配線を形成する工程と、 前記下層配線を覆って層間絶縁膜を形成する工程と、 前記下層配線に通じる接続孔を前記層間絶縁膜に形成す
    る工程と、 前記接続孔内を覆って前記層間絶縁膜上にチタンを成膜
    する工程と、 前記チタン膜にプラズマ窒化法による窒化処理を施し、
    チタン膜を窒化チタン膜にする工程と、 窒化処理後、低融点金属あるいは低融点合金からなる配
    線材料を前記接続孔を覆った状態で成膜する工程と、 前記配線材料からなる膜を高圧リフロー法によって前記
    接続孔内に埋め込む工程とを備えたことを特徴とする多
    層配線構造における接続孔の埋め込み方法。
  2. 【請求項2】 前記層間絶縁膜は、少なくともその一部
    がオゾンとテトラエトキシシランとを反応ガスとしCV
    D法で形成したSiO2 膜、あるいはスピンオングラス
    膜であることを特徴とする請求項1記載の多層配線構造
    における接続孔の埋め込み方法。
  3. 【請求項3】 前記チタンを成膜する工程が、CVD法
    によってなされることを特徴とする請求項1記載の多層
    配線構造における接続孔の埋め込み方法。
JP4316897A 1997-02-27 1997-02-27 多層配線構造における接続孔の埋め込み方法 Pending JPH10242268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4316897A JPH10242268A (ja) 1997-02-27 1997-02-27 多層配線構造における接続孔の埋め込み方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4316897A JPH10242268A (ja) 1997-02-27 1997-02-27 多層配線構造における接続孔の埋め込み方法

Publications (1)

Publication Number Publication Date
JPH10242268A true JPH10242268A (ja) 1998-09-11

Family

ID=12656361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4316897A Pending JPH10242268A (ja) 1997-02-27 1997-02-27 多層配線構造における接続孔の埋め込み方法

Country Status (1)

Country Link
JP (1) JPH10242268A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031521A (ja) * 2001-06-28 2003-01-31 Tobu Denshi Kk 半導体素子の障壁層の形成方法及び装置
JP2007142450A (ja) * 2000-03-22 2007-06-07 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置の製造方法
US7317497B2 (en) 2002-10-31 2008-01-08 Seiko Epson Corporation Electro-optical device and electronic apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142450A (ja) * 2000-03-22 2007-06-07 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置の製造方法
JP2003031521A (ja) * 2001-06-28 2003-01-31 Tobu Denshi Kk 半導体素子の障壁層の形成方法及び装置
US7317497B2 (en) 2002-10-31 2008-01-08 Seiko Epson Corporation Electro-optical device and electronic apparatus

Similar Documents

Publication Publication Date Title
US5498768A (en) Process for forming multilayer wiring
JPH10125782A (ja) 半導体装置の製造方法
US20030001278A1 (en) Method for manufacturing a semiconductor device and a semiconductor device
JPH08288392A (ja) コンタクトホールのプラグ形成方法
US7314828B2 (en) Repairing method for low-k dielectric materials
JP2000323571A (ja) 半導体装置の製造方法
JPH06349950A (ja) 半導体装置及びその製造方法
JP3911643B2 (ja) 埋め込み導電層の形成方法
JP2002203899A (ja) 銅相互接続構造の形成方法
JPH10242268A (ja) 多層配線構造における接続孔の埋め込み方法
JPH10256372A (ja) 半導体装置の製造方法
JPH0982802A (ja) 半導体装置の製造方法
JP2736370B2 (ja) 半導体装置とその製造方法
JP2001007049A (ja) 半導体集積回路装置の製造方法およびその製造装置
JP2007165428A (ja) 半導体装置の製造方法
JP2726438B2 (ja) 薄膜形成装置
JP3890722B2 (ja) 半導体装置の銅配線
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JPH1154507A (ja) 半導体装置の製造方法
JPH0758199A (ja) 半導体装置の製造方法
KR100325597B1 (ko) 반도체 소자의 콘택홀 형성방법
JPH053254A (ja) 積層配線形成方法
JP3112755B2 (ja) TiN膜の形成方法
JPH06151410A (ja) 窒化チタン膜の形成方法
JPH10163318A (ja) 層間絶縁膜の形成方法および配線構造の形成方法