JPH10242268A - Method of filling connection hole in multilayer wiring structure - Google Patents
Method of filling connection hole in multilayer wiring structureInfo
- Publication number
- JPH10242268A JPH10242268A JP4316897A JP4316897A JPH10242268A JP H10242268 A JPH10242268 A JP H10242268A JP 4316897 A JP4316897 A JP 4316897A JP 4316897 A JP4316897 A JP 4316897A JP H10242268 A JPH10242268 A JP H10242268A
- Authority
- JP
- Japan
- Prior art keywords
- film
- connection hole
- interlayer insulating
- wiring
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は接続孔の埋め込み方
法に係わり、詳しくは下層配線が低融点金属あるいは低
融点合金から形成された多層配線構造における、接続孔
の埋め込み方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for burying connection holes, and more particularly to a method for burying connection holes in a multilayer wiring structure in which a lower wiring is formed of a low melting point metal or a low melting point alloy.
【0002】[0002]
【従来の技術】超LSIの高集積化による内部配線の微
細化に伴い、微細な接続孔に配線材料を埋め込む技術が
重要になってきている。微細な接続孔に配線材料を埋め
込む技術としては、従来、CVDブランケットW法や、
AlまたはCu等の配線材料を用いた高温スパッタ法、
リフロー法、高圧リフロー法等が検討され、一部が実用
化されている。2. Description of the Related Art With the miniaturization of internal wiring due to the high integration of VLSIs, the technique of embedding wiring material in fine connection holes has become important. Conventionally, techniques for embedding a wiring material in a fine connection hole include a CVD blanket W method,
High-temperature sputtering using a wiring material such as Al or Cu,
A reflow method, a high-pressure reflow method, and the like have been studied, and some of them have been put to practical use.
【0003】CVDブランケットW法は、接続孔等を埋
め込む能力が高く安定なことより、配線の埋め込み技術
として最も広く用いられている。しかし、Wの成膜工程
以外に密着層(下地膜)成膜工程、Wエッチバック工
程、配線材料成膜工程等が必要であり、プロセスが複雑
であるといった欠点がある。AlやCuを用いた高温ス
パッタ法やリフロー法は、前記CVDブランケットW法
に比べてプロセスが簡便であり、またAlやCuがWよ
り低抵抗であるといった利点を有している。しかし、埋
め込みには概ね500〜550℃程度の高温基板加熱が
必要であることから、特に多層配線構造における接続孔
への埋め込みに適用した場合、下層配線の信頼性低下等
の問題が懸念される。さらに、埋め込み能力自体がそれ
ほど高くなく、接続孔の場合ではアスペクト比2〜3程
度が限界であり、今後の微細デバイスへの適用は困難で
あると考えられている。AlやCuを用いた高圧リフロ
ー法は、前記リフロー技術の埋め込み性を向上させた技
術として、近時、特に注目されている。The CVD blanket W method is most widely used as a wiring embedding technique because of its high and stable ability to embed connection holes and the like. However, in addition to the W film formation step, an adhesion layer (base film) film formation step, a W etch back step, a wiring material film formation step, and the like are required, and there is a disadvantage that the process is complicated. The high-temperature sputtering method and the reflow method using Al or Cu have advantages that the process is simpler than the CVD blanket W method, and that Al and Cu have lower resistance than W. However, since high temperature substrate heating of about 500 to 550 [deg.] C. is necessary for embedding, there is a concern that the reliability of the lower layer wiring may be reduced particularly when applied to the embedding into the connection hole in the multilayer wiring structure. . Furthermore, the embedding capability itself is not so high, and in the case of a connection hole, the aspect ratio is limited to about 2 to 3, and it is considered that application to a fine device in the future is difficult. The high-pressure reflow method using Al or Cu has recently attracted particular attention as a technique for improving the embedding property of the reflow technique.
【0004】高圧リフロー法による埋め込み技術を、下
層配線に通じる接続孔への埋め込みに適用した例に基づ
いて説明する。まず、図3(a)に示すように、基板
(図示略)上の下層配線1を覆って形成された層間絶縁
膜2に、前記下層配線1に通じる接続孔3を形成する。
次に、該接続孔3覆って、密着層として機能する下地膜
4を形成する。この下地膜4としては、この例では通常
スパッタ法でTi、TiNをこの順に成膜し、TiN/
Tiの積層膜(下層がTi、上層がTiN)を形成して
これを下地膜4としている。A description will be given of an example in which an embedding technique by a high-pressure reflow method is applied to embedding in a connection hole leading to a lower wiring. First, as shown in FIG. 3A, a connection hole 3 communicating with the lower wiring 1 is formed in an interlayer insulating film 2 formed on the substrate (not shown) so as to cover the lower wiring 1.
Next, a base film 4 functioning as an adhesion layer is formed to cover the connection holes 3. In this example, as the base film 4, Ti and TiN are formed in this order by a normal sputtering method.
A laminated film of Ti (the lower layer is Ti and the upper layer is TiN) is formed and used as a base film 4.
【0005】次に、基板を400℃程度に加熱し、その
状態でAlあるいはAl合金等の配線材料5を成膜す
る。このとき、配線材料5からなる膜の厚さを接続孔3
の径に比べて厚くすることにより、図3(a)に示した
ように接続孔3の開口部上に配線材料5がブリッジし、
これにより該開口部が配線材料5によって覆われ、接続
孔3内にボイド6が残された状態となる。続いて、高真
空雰囲気中にて基板を400〜450℃程度に加熱し、
Alを軟化させ、かつ、これと同時にAr等の不活性ガ
スを高圧で導入し、図3(b)に示すように配線材料5
を流動させながら接続孔3内に押し込む。さらに、これ
を続けることにより、図3(c)に示すようにボイド6
が無くなる状態にまで、配線材料5を接続孔3内に埋め
込み充填する。このような高圧リフロー法による埋め込
み技術によれば、理想的な場合にアスペクト比が4〜5
程度の接続孔を埋め込むことができる。Next, the substrate is heated to about 400 ° C., and a wiring material 5 such as Al or an Al alloy is formed in that state. At this time, the thickness of the film made of the wiring material 5 is changed to the thickness of the connection hole 3.
The wiring material 5 bridges over the opening of the connection hole 3 as shown in FIG.
As a result, the opening is covered with the wiring material 5, and the void 6 is left in the connection hole 3. Subsequently, the substrate is heated to about 400 to 450 ° C. in a high vacuum atmosphere,
Al is softened, and at the same time, an inert gas such as Ar is introduced at a high pressure, and as shown in FIG.
Is pressed into the connection hole 3 while flowing. Further, by continuing this, as shown in FIG.
The wiring material 5 is buried and filled in the connection holes 3 until the state of disappearing. According to the embedding technique by such a high-pressure reflow method, the aspect ratio is 4 to 5 in an ideal case.
Degree of connection holes can be buried.
【0006】[0006]
【発明が解決しようとする課題】ところで、このような
高圧リフロー法による埋め込み技術では、図3(a)〜
(c)に示したようにこの技術が多層配線構造における
下層配線1と上層配線との接続用埋め込みに用いられた
場合に、特に下層配線1が低融点金属あるいは低融点合
金から形成されている場合には、高温での熱処理が行え
ないといった制限が加えられる。By the way, in such an embedding technique by the high-pressure reflow method, FIG.
As shown in (c), when this technique is used for embedding for connection between the lower wiring 1 and the upper wiring in a multilayer wiring structure, the lower wiring 1 is particularly formed of a low melting point metal or a low melting point alloy. In such a case, there is a limitation that heat treatment at a high temperature cannot be performed.
【0007】また、この高圧リフロー法による埋め込み
技術では、その埋め込み性が接続孔3を形成する層間絶
縁膜2の状態に非常に敏感であり、特に層間絶縁膜2が
水分を多く含有している場合には、埋め込み性が著しく
低下する。この理由は以下のように考えられる。高圧リ
フロー時に基板は400〜450℃程度に加熱される
が、この際、層間絶縁膜2から水分などが脱ガスし、図
4に示すように下地膜4のTiN表面に酸化層7が形成
される。すると、接続孔3内に押し込まれた配線材料5
と下地膜4におけるTiNとの界面に流動しにくい酸化
層7が形成されることから、この部分で接続孔3内への
配線材料5の入り込みが止まり、図4に示したように埋
め込み不良となってしまうのである。Further, in the filling technique by the high-pressure reflow method, the filling property is very sensitive to the state of the interlayer insulating film 2 forming the connection hole 3, and particularly the interlayer insulating film 2 contains a large amount of moisture. In this case, the embedding property is significantly reduced. The reason is considered as follows. During high-pressure reflow, the substrate is heated to about 400 to 450 ° C. At this time, moisture and the like are degassed from the interlayer insulating film 2, and an oxide layer 7 is formed on the TiN surface of the base film 4 as shown in FIG. You. Then, the wiring material 5 pushed into the connection hole 3
An oxide layer 7 that is difficult to flow is formed at the interface between the substrate and the base film 4 and TiN. It will be.
【0008】しかして、近年では超LSIの微細化、多
層配線化に伴う層間絶縁膜平坦化の要請から、O3 とテ
トラエトキシシラン(TEOS)とを反応ガスとして常
圧CVD法(化学気相成長法)で形成するSiO2 膜
(以下、O3 −TEOS・SiO2 膜と称する)や、ス
ピンオングラス膜(以下、SOG膜と称する)など、平
坦性には優れているものの吸湿性が高い材質の層間絶縁
膜が多く採用される傾向にある。したがって、このよう
に吸湿性の高い材質の層間絶縁膜を用いた場合において
も、良好な埋め込みが可能となるような改善対策の提供
が望まれているのである。However, in recent years, due to the demand for miniaturization of VLSI and flattening of an interlayer insulating film accompanying multilayer wiring, a normal pressure CVD method (chemical vapor phase) using O 3 and tetraethoxysilane (TEOS) as reaction gases has been demanded. An SiO 2 film (hereinafter, referred to as an O 3 -TEOS · SiO 2 film) or a spin-on-glass film (hereinafter, referred to as an SOG film) formed by a growth method) has excellent flatness but high moisture absorption. There is a tendency that an interlayer insulating film made of a material is often used. Therefore, it is desired to provide an improvement measure that enables good embedding even when an interlayer insulating film made of a material having high hygroscopicity is used.
【0009】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、低融点金属あるいは低融
点合金からなる下層配線に通じる接続孔内に低融点金属
あるいは低融点合金からなる配線材料を埋め込むに際し
て、下層配線に影響のない比較的低温の処理で埋め込み
を行うことができ、しかも層間絶縁膜が水分を多く含有
していてもこれに影響されることなく良好に埋め込みを
行うことのできる接続孔の埋め込み方法を提供すること
にある。The present invention has been made in view of the above circumstances, and an object thereof is to provide a wiring made of a low melting point metal or a low melting point alloy in a connection hole leading to a lower wiring formed of a low melting point metal or a low melting point alloy. When embedding a material, the embedding can be performed by a relatively low-temperature process that does not affect the lower wiring, and the embedding can be performed satisfactorily even if the interlayer insulating film contains a large amount of moisture. It is an object of the present invention to provide a method for filling a connection hole which can be performed.
【0010】[0010]
【課題を解決するための手段】本発明の多層配線構造に
おける接続孔の埋め込み方法では、基体上に低融点金属
あるいは低融点合金からなる下層配線を形成する工程
と、前記下層配線を覆って層間絶縁膜を形成する工程
と、前記下層配線に通じる接続孔を前記層間絶縁膜に形
成する工程と、前記接続孔内を覆って前記層間絶縁膜上
にチタンを成膜する工程と、前記チタン膜にプラズマ窒
化法による窒化処理を施し、チタン膜を窒化チタン膜に
する工程と、窒化処理後、低融点金属あるいは低融点合
金からなる配線材料を前記接続孔を覆った状態で成膜す
る工程と、前記配線材料からなる膜を高圧リフロー法に
よって前記接続孔内に埋め込む工程とを備えたことを前
記課題の解決手段とした。According to the present invention, there is provided a method for filling a connection hole in a multilayer wiring structure, comprising the steps of: forming a lower wiring made of a low melting point metal or a low melting point alloy on a substrate; Forming an insulating film, forming a connection hole communicating with the lower wiring in the interlayer insulating film, forming titanium on the interlayer insulating film to cover the inside of the connection hole, and forming the titanium film Performing a nitriding process by a plasma nitriding method to convert the titanium film into a titanium nitride film; and, after the nitriding process, forming a wiring material made of a low-melting-point metal or a low-melting-point alloy while covering the connection hole. And embedding a film made of the wiring material in the connection hole by a high-pressure reflow method.
【0011】この多層配線構造における接続孔の埋め込
み方法によれば、窒化処理を、低温で行うことのできる
プラズマ窒化法で行うので、下層配線に悪影響を及ぼす
ことなく窒化チタン膜を形成することが可能になる。ま
た、接続孔内を覆ってチタンを成膜し、次いでこのチタ
ン膜をプラズマ窒化法で窒化処理して窒化チタン膜にす
るので、このような窒化処理によって得られる窒化チタ
ン膜が反応性スパッタなどで得られる窒化チタン膜に比
べ緻密な膜となり、水分等に対するバリア性が高いもの
となる。したがって、層間絶縁膜として水分の高い膜を
用いても、水分等の脱ガスが接続孔内に透過してくるの
を前記窒化チタン膜で抑えることができ、これにより脱
ガスに起因する酸化層の形成を防止することが可能にな
る。According to this method of burying the connection holes in the multilayer wiring structure, the nitriding treatment is performed by the plasma nitridation method which can be performed at a low temperature, so that the titanium nitride film can be formed without adversely affecting the lower wiring. Will be possible. Further, a titanium film is formed so as to cover the inside of the connection hole, and then the titanium film is nitrided by a plasma nitridation method to form a titanium nitride film. The film becomes denser than the titanium nitride film obtained in the above, and has a high barrier property against moisture and the like. Therefore, even if a high moisture film is used as the interlayer insulating film, the titanium nitride film can suppress the permeation of outgas such as moisture into the connection holes, and thereby the oxide layer caused by the outgas can be suppressed. Formation can be prevented.
【0012】[0012]
【発明の実施の形態】以下、本発明を詳しく説明する。
図1(a)〜(e)は、本発明の多層配線構造における
接続孔の埋め込み方法の一実施形態例を説明するための
図であり、図1において符号10は基体である。なお、
基体10は、半導体装置の前駆体となるもので、シリコ
ンウエハに各種の半導体装置構成要素(図示略)を形成
ししたものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail.
FIGS. 1A to 1E are diagrams for explaining an embodiment of a method for burying connection holes in a multilayer wiring structure according to the present invention. In FIG. 1, reference numeral 10 denotes a base. In addition,
The base 10 is a precursor of a semiconductor device, and is formed by forming various semiconductor device components (not shown) on a silicon wafer.
【0013】まず、図1(a)に示すように基体10の
上に配線材料としてAl−Si合金を成膜し、さらにこ
れをパターニングして前記構成要素に接続する下層配線
11を形成した。続いて、下層配線11の形成によって
生じた段差をなくして平坦化するべく、O3 とテトラエ
トキシシランとを反応ガスとして常圧CVD法でSiO
2 を堆積し、O3 −TEOS・SiO2 膜からなる第一
の層間絶縁膜12を形成した。ここで、この第一の層間
絶縁膜12となるO3 −TEOS・SiO2 膜は、物理
的吸着による吸湿性が高く、したがって常温にて大気中
に放置した場合など、大気中の水分を容易に吸着してし
まう性質を有している。なお、この第一の層間絶縁膜1
2の厚さについては、下層配線11の上面から0.5μ
m程度とした。First, as shown in FIG. 1A, an Al--Si alloy was formed as a wiring material on a substrate 10 and then patterned to form a lower wiring 11 connected to the above components. Subsequently, in order to eliminate the step caused by the formation of the lower wiring 11 and to planarize it, O 3 and tetraethoxysilane are used as reaction gases to form SiO 2 by a normal pressure CVD method.
2 was deposited to form a first interlayer insulating film 12 made of an O 3 -TEOS.SiO 2 film. Here, the O 3 -TEOS.SiO 2 film serving as the first interlayer insulating film 12 has a high hygroscopic property due to physical adsorption, and therefore easily removes moisture in the atmosphere such as when left in the air at room temperature. It has the property of adsorbing to The first interlayer insulating film 1
2 is 0.5 μm from the upper surface of the lower wiring 11.
m.
【0014】次いで、プラズマCVD法によってSiO
2 を第一の層間絶縁膜12上に堆積して第二の層間絶縁
膜13を形成した。ここで、この第二の層間絶縁膜13
となるプラズマCVD法によるSiO2 膜は、その形成
条件にもよるものの、通常吸湿性が低く、したがって前
記O3 −TEOS・SiO2 膜からなる第一の層間絶縁
膜12に比べ、十分に吸湿性が低いものとなっている。
なお、この第二の層間絶縁膜13の厚さについては0.
4μm程度とした。Next, the SiO 2 is formed by plasma CVD.
2 was deposited on the first interlayer insulating film 12 to form a second interlayer insulating film 13. Here, the second interlayer insulating film 13
The SiO 2 film formed by the plasma CVD method has a low hygroscopic property, though depending on the forming conditions, and therefore has a sufficient moisture absorption compared to the first interlayer insulating film 12 made of the O 3 -TEOS.SiO 2 film. The nature is low.
Note that the thickness of the second interlayer insulating film 13 is set to 0.1.
It was about 4 μm.
【0015】次いで、公知のフォトリソグラフィー技
術、ドライエッチング技術によって第二の層間絶縁膜1
3、第一の層間絶縁膜12を開口し、下層配線11に通
じる接続孔14を形成した。ここで、この接続孔14に
ついては、開口径0.3μm程度、深さ0.9μm程度
とした。次いで、基体10をガスチャンバー内のヒータ
ステージに載せ、さらにガスチャンバー内にArを導入
してAr雰囲気とするとともにチャンバー内圧力を13
3Paに調整し、その状態で基体10に450℃で2分
間前加熱処理を施した。続いて、従来公知のArスパッ
タエッチングにより、接続孔14の底部にて下層配線1
1上面に形成された自然酸化膜(図示略)を除去した。Next, the second interlayer insulating film 1 is formed by known photolithography and dry etching techniques.
3. The first interlayer insulating film 12 was opened, and a connection hole 14 communicating with the lower wiring 11 was formed. Here, the connection hole 14 has an opening diameter of about 0.3 μm and a depth of about 0.9 μm. Next, the substrate 10 is placed on a heater stage in a gas chamber, and Ar is introduced into the gas chamber to make an Ar atmosphere, and the pressure in the chamber is reduced to 13 °.
The pressure was adjusted to 3 Pa, and in this state, the substrate 10 was subjected to a preheating treatment at 450 ° C. for 2 minutes. Subsequently, the lower wiring 1 is formed at the bottom of the connection hole 14 by a conventionally known Ar sputter etching.
1. The natural oxide film (not shown) formed on the upper surface was removed.
【0016】次いで、ECRCVD法によってTiを以
下の条件で成膜し、図1(b)に示すように接続孔14
の内壁面および該接続孔14内に臨む下層配線11の上
面を覆った状態でチタン膜15を0.7μm程度の膜厚
に形成した。 Ti成膜条件 マイクロ波 ;2.45GHz、2.8kW プロセスガス;TiCl4 /H2 /Ar=3/100/
170sccm 圧力 ;0.4Pa 基板温度 ;450℃ このようにCVD法によってTiを成膜したことによ
り、チタン膜15を良好なステップカバレージで形成す
ることができ、したがって接続孔14の内壁面にも十分
な厚さでチタン膜15を堆積形成することができた。Next, a film of Ti is formed by ECRCVD under the following conditions, and as shown in FIG.
A titanium film 15 having a thickness of about 0.7 μm was formed in a state of covering the inner wall surface and the upper surface of the lower wiring 11 facing the connection hole 14. Ti film formation conditions Microwave; 2.45 GHz, 2.8 kW Process gas; TiCl 4 / H 2 / Ar = 3/100 /
170 sccm pressure; 0.4 Pa Substrate temperature: 450 ° C. By forming the Ti film by the CVD method as described above, the titanium film 15 can be formed with good step coverage, and thus the inner wall surface of the connection hole 14 can be sufficiently formed. The titanium film 15 could be deposited and formed with a suitable thickness.
【0017】次いで、前記チタン膜15にプラズマ窒化
法による窒化処理を施し、図1(c)に示すようにチタ
ン膜15を密着層として機能する窒化チタン膜16にし
た。ここで、プラズマ窒化法による窒化処理としては、
以下の条件によるECR方式の方法を採用した。 プラズマ窒化処理条件 プロセスガス;H2 /NH3 /Ar=30/8/170
sccm 圧力 ;0.23Pa μ波パワー ;2800W 加熱温度 ;400℃Next, the titanium film 15 was subjected to a nitriding treatment by a plasma nitriding method to form a titanium nitride film 16 functioning as an adhesion layer as shown in FIG. Here, as the nitriding treatment by the plasma nitriding method,
An ECR method under the following conditions was employed. Plasma nitriding conditions Process gas; H 2 / NH 3 / Ar = 30/8/170
sccm pressure; 0.23 Pa μ wave power; 2800 W heating temperature; 400 ° C.
【0018】このようなプラズマ窒化法による窒化処理
にあっては、例えば熱窒化処理が900℃程度の加熱を
必要とするのに比べ200〜500℃の低温で処理を行
うことができるため、低融点合金であるAl−Si合金
からなる下層配線11に対して何等悪影響を及ぼすこと
なく、チタン膜15を良好に窒化することができる。ま
た、このようにして形成された窒化チタン膜16は、反
応性スパッタ等により形成された窒化チタン(TiN)
膜に比べて緻密な膜となり、水分等に対するバリア性が
高いものとなる。In such a nitriding treatment by the plasma nitriding method, the treatment can be performed at a low temperature of 200 to 500 ° C., for example, as compared with the thermal nitridation treatment requiring heating at about 900 ° C. The titanium film 15 can be satisfactorily nitrided without any adverse effect on the lower wiring 11 made of the Al-Si alloy which is a melting point alloy. Further, the titanium nitride film 16 formed in this manner is made of titanium nitride (TiN) formed by reactive sputtering or the like.
The film becomes denser than the film, and has a high barrier property against moisture and the like.
【0019】次いで、DCマグネトロンスパッタ法によ
ってAl−0.5%Cu合金を以下の条件で成膜し、図
1(d)に示すように前記窒化チタン膜16上に上層配
線となる配線材料膜17を厚さ0.5μm程度に形成し
た。 Al−0.5%Cu合金成膜条件 DCパワー ;15kW プロセスガス;Ar 100sccm 圧力 ;0.4Pa 成膜温度 ;400℃ このようにして配線材料膜17を形成すると、接続孔1
4内には、下地膜16と配線材料膜17との間にボイド
18が形成される。Next, an Al-0.5% Cu alloy is formed under the following conditions by a DC magnetron sputtering method, and a wiring material film serving as an upper wiring is formed on the titanium nitride film 16 as shown in FIG. 17 was formed to a thickness of about 0.5 μm. Al-0.5% Cu alloy film forming conditions DC power; 15 kW Process gas; Ar 100 sccm pressure; 0.4 Pa Film forming temperature: 400 ° C. When the wiring material film 17 is thus formed, the connection hole 1 is formed.
4, a void 18 is formed between the base film 16 and the wiring material film 17.
【0020】次いで、高圧リフロー法により、以下の条
件で配線材料膜17をリフロー処理し、図1(e)に示
すように該配線材料膜17を構成する配線材料を接続孔
14内に埋め込んだ。 高圧リフロー処理条件 プロセスガス;Ar 圧力 ;70MPa リフロー時間;1分間 基板温度 ;450℃ なお、前記のArスパッタエッチから高圧リフローまで
の一連の処理については、マルチチャンバー装置を用い
て真空中で連続的に行った。その後、リフロー処理後の
配線材料膜17をエッチングするなどにより、上層配線
(図示略)を形成して多層配線構造を得た。Next, the wiring material film 17 was subjected to a reflow process by the high-pressure reflow method under the following conditions, and the wiring material constituting the wiring material film 17 was embedded in the connection holes 14 as shown in FIG. . High-pressure reflow processing conditions Process gas; Ar pressure; 70 MPa Reflow time; 1 minute Substrate temperature: 450 ° C. Note that the series of processes from the Ar sputter etching to the high-pressure reflow are continuously performed in a vacuum using a multi-chamber apparatus. I went to. Thereafter, an upper layer wiring (not shown) was formed by etching the wiring material film 17 after the reflow treatment, and a multilayer wiring structure was obtained.
【0021】このような接続孔の埋め込み方法にあって
は、窒化処理をプラズマ窒化法で行っているので、温度
条件を200〜500℃程度の比較的低温にすることが
でき、したがって下層配線11に悪影響を及ぼすことな
く窒化チタン膜16を形成することができる。また、プ
ラズマ窒化法により形成されしたがって緻密な窒化チタ
ン膜16が、層間絶縁膜を構成する第一、第二の層間絶
縁膜12、13のうち特に吸湿性が高くしたがって含有
水分の多い第一の層間絶縁膜12からの水分等の脱ガス
を効果的にバリアするため、脱ガスに起因して配線材料
膜17に酸化層ができ、これにより配線材料の埋め込み
不良が起こるのを防止することができ、よって良好な埋
め込みを行うことができる。In such a method for filling the connection holes, since the nitriding is performed by the plasma nitriding method, the temperature condition can be set to a relatively low temperature of about 200 to 500 ° C. The titanium nitride film 16 can be formed without adversely affecting the structure. In addition, the dense titanium nitride film 16 formed by the plasma nitridation method and having the denseness among the first and second interlayer insulating films 12 and 13 constituting the interlayer insulating film has particularly high hygroscopicity and therefore contains a large amount of moisture. In order to effectively prevent outgas such as moisture from the interlayer insulating film 12, an oxide layer is formed on the wiring material film 17 due to the outgassing, thereby preventing a defective filling of the wiring material from occurring. Thus, good embedding can be performed.
【0022】そして、このように窒化チタン膜16が水
分等の脱ガスを効果的にバリアするため、層間絶縁膜と
して吸湿性が高くしたがって含有水分の多いO3 −TE
OS・SiO2 膜を用いることができ、これにより層間
絶縁膜による平坦化を容易にすることができる。また、
チタン膜15をCVD法で成膜しているので、例えばス
パッタ法で成膜した場合に比べて接続孔14の内壁面で
のステップカバレージが良好であり、したがってより確
実な水分のバリア効果を得ることができ、これにより一
層良好な埋め込みを可能にすることができる。Since the titanium nitride film 16 effectively barriers outgas such as moisture, the interlayer insulating film has high hygroscopicity and therefore contains a large amount of moisture, O 3 -TE.
An OS.SiO 2 film can be used, which facilitates planarization by an interlayer insulating film. Also,
Since the titanium film 15 is formed by the CVD method, the step coverage on the inner wall surface of the connection hole 14 is better than when the titanium film 15 is formed by, for example, the sputtering method, and thus a more reliable moisture barrier effect is obtained. This allows better embedding.
【0023】図2(a)、(b)は、図1(a)〜
(e)に示した実施形態例の変形例を説明するための図
である。この例が図1(a)〜(e)に示した実施形態
例と異なるところは、Arスパッタから高圧リフローま
でを一連の処理で行うことなく、チタン膜15を成膜し
た後、この成膜に用いた装置とは別の装置で窒化処理を
行った点と、窒化チタン膜16の上に下地膜としてさら
にTiN/Tiからなる積層膜19を形成した点にあ
る。FIGS. 2A and 2B show FIGS.
It is a figure for explaining the modification of the example of an embodiment shown to (e). This embodiment is different from the embodiment shown in FIGS. 1A to 1E in that a titanium film 15 is formed without performing a series of processes from Ar sputtering to high-pressure reflow, and then the film is formed. The point is that the nitriding process is performed by an apparatus different from the apparatus used in the above, and a laminated film 19 made of TiN / Ti is further formed on the titanium nitride film 16 as a base film.
【0024】すなわち、この例では、先の例と同様にし
て図2(a)に示すように接続孔14を開口し、次にA
rスパッタエッチによって下層配線11上面の自然酸化
膜を除去した。次いで、このArスパッタエッチを行っ
た装置から基体10を取り出して別のCVD装置に入
れ、先の例と同様の条件によるCVD法でチタンを成膜
してチタン膜16を形成した。次いで、基体10を取り
出して別のプラズマ処理装置に入れ、先の例と同様の条
件でプラズマ窒化処理を行い、チタン膜15を窒化チタ
ン膜16にした。That is, in this example, the connection hole 14 is opened as shown in FIG.
The natural oxide film on the upper surface of the lower wiring 11 was removed by r-sputter etching. Next, the substrate 10 was taken out of the apparatus subjected to the Ar sputter etching, put into another CVD apparatus, and a titanium film was formed by a CVD method under the same conditions as in the previous example to form a titanium film 16. Next, the substrate 10 was taken out and put into another plasma processing apparatus, and a plasma nitridation process was performed under the same conditions as in the previous example, and the titanium film 15 was changed to a titanium nitride film 16.
【0025】続いて、この窒化チタン膜16上に、DC
マグネトロンスパッタ法によって以下の条件でTi、T
iNをこの順に成膜し、積層下地膜19を形成した。 Ti成膜条件 DCパワー ;6kW プロセスガス;Ar 100sccm 圧力 ;0.4Pa 成膜温度 ;400℃ 膜厚 ;20nm TiN成膜条件 DCパワー ;12kW プロセスガス;Ar/N2 20/70sccm 圧力 ;0.4Pa 成膜温度 ;400℃ 膜厚 ;50nmSubsequently, a DC is formed on the titanium nitride film 16.
Ti, T under the following conditions by magnetron sputtering
iN was formed in this order to form a laminated base film 19. Ti film formation conditions DC power; 6 kW Process gas; Ar 100 sccm pressure; 0.4 Pa Film formation temperature: 400 ° C. Film thickness: 20 nm TiN film formation conditions DC power: 12 kW Process gas; Ar / N 2 20/70 sccm pressure; 4Pa Film forming temperature; 400 ° C Film thickness: 50 nm
【0026】次いで、先の例と同様にしてAl−0.5
%Cu合金からなる配線材料膜17を形成し、さらに高
圧リフロー処理を行うことにより、図2(b)に示すよ
うに該配線材料膜17を構成する配線材料を接続孔14
内に埋め込み、その後、リフロー処理後の配線材料膜1
7をエッチングするなどにより、上層配線(図示略)を
形成して多層配線構造を得た。Next, in the same manner as in the previous example, Al-0.5
2B, a wiring material film 17 made of a% Cu alloy is formed, and a high-pressure reflow process is performed to change the wiring material forming the wiring material film 17 into the connection holes 14 as shown in FIG.
Embedded in the wiring material film 1 after reflow processing
7 was etched to form an upper layer wiring (not shown) to obtain a multilayer wiring structure.
【0027】このような接続孔の埋め込み方法にあって
も、先の例と同様に、窒化処理を低温によるプラズマ窒
化法で行っているので、下層配線11に悪影響を及ぼす
ことなく窒化チタン膜16を形成することができ、ま
た、プラズマ窒化法で形成された緻密な窒化チタン膜1
6が水分等の脱ガスを効果的にバリアするため、配線材
料の埋め込み不良が起こるのを防止して良好な埋め込み
を行うことができる。また、この例では、先の例のごと
く高価なマルチチャンバー装置を用いることなく、既存
のCVD装置、プラズマ処理装置を用いてそれぞれチタ
ン(Ti)の成膜処理、プラズマ窒化処理を行うように
しているので、生産コストの低減化を図ることができ
る。ここで、この例では装置間を搬送する際、基体10
が当然大気中に曝されるものの、前述のごとく窒化チタ
ン膜16は水分等に対するバリア性が高いことから、埋
め込み性の低下を招くことなく良好に埋め込みを行うこ
とができる。In this method of filling the connection holes, the nitriding is performed by the plasma nitriding method at a low temperature as in the previous example. And a dense titanium nitride film 1 formed by a plasma nitriding method.
6 effectively barriers outgassing of moisture and the like, so that poor embedding of the wiring material can be prevented and good embedding can be performed. Further, in this example, a film forming process of titanium (Ti) and a plasma nitriding process are performed using an existing CVD device and a plasma processing device, respectively, without using an expensive multi-chamber device as in the previous example. As a result, production costs can be reduced. Here, in this example, when transporting between the apparatuses,
However, as described above, since the titanium nitride film 16 has a high barrier property against moisture and the like as described above, the titanium nitride film 16 can be buried well without lowering the burying property.
【0028】なお、前記実施形態例では、下層配線11
の材料としてAl−Si合金を用い、上層配線となる配
線材料膜17としてAl−0.5%Cu合金を用いた
が、本発明はこれらに限定されることなく、いずれにつ
いても低融点金属あるいは低融点合金であればよく、具
体的にはAl、Cu、Ag、Auなどの金属や、Al−
Si−Cu、Al−Ge等のAl合金、さらにはCu合
金などを用いることができる。また、プラズマ窒化法に
よる窒化処理条件についても、本発明は前記例に限定さ
れることなく、例えばプロセスガスとしてNH3 に代え
てにN2 を用いることができ、また、平行平板方式、マ
グネトロン方式等他のプラズマ処理方式を用いることも
できる。さらに、前記実施形態例では、チタン膜15の
形成をCVD法によって行ったが、通常のスパッタ法に
よって行ってもよいのはもちろんである。In the above embodiment, the lower wiring 11
Al-Si alloy was used as the material of the above, and the Al-0.5% Cu alloy was used as the wiring material film 17 to be the upper layer wiring. However, the present invention is not limited to these, and any of them has a low melting point metal or Any alloy having a low melting point may be used. Specifically, metals such as Al, Cu, Ag, and Au, and Al-
An Al alloy such as Si-Cu or Al-Ge, or a Cu alloy can be used. In addition, the present invention is not limited to the nitriding conditions by the plasma nitriding method, and the present invention is not limited to the above example. For example, N 2 can be used instead of NH 3 as a process gas. Other plasma processing methods can also be used. Further, in the above-described embodiment, the titanium film 15 is formed by the CVD method, but may be formed by a normal sputtering method.
【0029】[0029]
【発明の効果】以上説明したように本発明の多層配線構
造における接続孔の埋め込み方法は、窒化処理を、低温
で行うことのできるプラズマ窒化法で行う方法であるか
ら、下層配線に悪影響を及ぼすことなく窒化チタン膜を
形成することができる。また、プラズマ窒化法で窒化処
理することによって得られる窒化チタン膜が緻密にな
り、したがってこの窒化チタン膜が水分等に対するバリ
ア性が高いものとなることから、層間絶縁膜として水分
の高い膜を用いても、水分等の脱ガスが接続孔内に透過
してくるのを前記窒化チタン膜で抑えることができ、こ
れにより脱ガスに起因する酸化層の形成を防止し、配線
材料の埋め込み不良が起こるのを防止して良好な埋め込
みを行うことができる。そして、このように窒化チタン
膜が水分等の脱ガスを効果的にバリアするため、層間絶
縁膜として吸湿性が高くしたがって含有水分の多いO3
−TEOS・SiO2 膜やSOG膜を用いることがで
き、これにより層間絶縁膜による平坦化を容易にするこ
とができる。As described above, the method of embedding the connection hole in the multilayer wiring structure of the present invention is a method in which the nitriding treatment is performed by the plasma nitriding method which can be performed at a low temperature, so that the lower wiring is adversely affected. Thus, a titanium nitride film can be formed without the need. In addition, since a titanium nitride film obtained by performing a nitriding treatment by a plasma nitriding method becomes dense, and thus the titanium nitride film has a high barrier property against moisture and the like, a film having high moisture is used as an interlayer insulating film. However, the titanium nitride film can suppress the outgassing of moisture and the like into the connection holes, thereby preventing the formation of an oxide layer due to the outgassing and reducing the embedding failure of the wiring material. It is possible to prevent the occurrence and to perform a good embedding. In addition, since the titanium nitride film effectively blocks outgas such as moisture, the interlayer insulating film has high hygroscopicity, and thus O 3 containing a large amount of moisture.
Can be used -TEOS · SiO 2 film and SOG film, thereby to facilitate planarization by an interlayer insulating film.
【図1】(a)〜(e)は、本発明の多層配線構造にお
ける接続孔の埋め込み方法の一実施形態例を工程順に説
明するための要部側断面図である。FIGS. 1A to 1E are side sectional views of a main part for explaining an embodiment of a method for burying connection holes in a multilayer wiring structure according to the present invention in the order of steps.
【図2】(a)、(b)は、図1(a)〜(e)に示し
た実施形態例の変形例を説明するための要部側断面図で
ある。2 (a) and 2 (b) are cross-sectional views of a main part for describing a modification of the embodiment shown in FIGS. 1 (a) to 1 (e).
【図3】(a)〜(c)は、従来の配線材料の埋め込み
技術を工程順に説明するための要部側断面図である。3 (a) to 3 (c) are side sectional views for explaining a conventional wiring material embedding technique in the order of steps.
【図4】従来の埋め込み方法の課題を説明するための要
部側断面図である。FIG. 4 is a side sectional view of a main part for describing a problem of a conventional embedding method.
10 基体 11 下層配線 12 第一の層間絶
縁膜 13 第二の層間絶縁膜 14 接続孔 15 チ
タン膜 16 窒化チタン膜 17 配線材料膜DESCRIPTION OF SYMBOLS 10 Base 11 Lower wiring 12 First interlayer insulating film 13 Second interlayer insulating film 14 Connection hole 15 Titanium film 16 Titanium nitride film 17 Wiring material film
Claims (3)
からなる下層配線を形成する工程と、 前記下層配線を覆って層間絶縁膜を形成する工程と、 前記下層配線に通じる接続孔を前記層間絶縁膜に形成す
る工程と、 前記接続孔内を覆って前記層間絶縁膜上にチタンを成膜
する工程と、 前記チタン膜にプラズマ窒化法による窒化処理を施し、
チタン膜を窒化チタン膜にする工程と、 窒化処理後、低融点金属あるいは低融点合金からなる配
線材料を前記接続孔を覆った状態で成膜する工程と、 前記配線材料からなる膜を高圧リフロー法によって前記
接続孔内に埋め込む工程とを備えたことを特徴とする多
層配線構造における接続孔の埋め込み方法。A step of forming a lower layer wiring made of a low melting point metal or a low melting point alloy on a base; a step of forming an interlayer insulating film covering the lower layer wiring; and forming a connection hole leading to the lower layer wiring to the interlayer. Forming an insulating film, forming a titanium film on the interlayer insulating film covering the inside of the connection hole, performing a nitriding process on the titanium film by a plasma nitriding method,
A step of forming a titanium film into a titanium nitride film; a step of forming a wiring material made of a low melting point metal or a low melting point alloy after the nitriding treatment so as to cover the connection hole; Burying the connection hole in the connection hole by a method.
がオゾンとテトラエトキシシランとを反応ガスとしCV
D法で形成したSiO2 膜、あるいはスピンオングラス
膜であることを特徴とする請求項1記載の多層配線構造
における接続孔の埋め込み方法。2. The interlayer insulating film according to claim 1, wherein at least a part thereof uses ozone and tetraethoxysilane as a reaction gas and has a CV
2. The method according to claim 1, wherein the film is a SiO 2 film or a spin-on-glass film formed by a method D.
によってなされることを特徴とする請求項1記載の多層
配線構造における接続孔の埋め込み方法。3. The method according to claim 1, wherein the step of forming the titanium film is performed by a CVD method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4316897A JPH10242268A (en) | 1997-02-27 | 1997-02-27 | Method of filling connection hole in multilayer wiring structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4316897A JPH10242268A (en) | 1997-02-27 | 1997-02-27 | Method of filling connection hole in multilayer wiring structure |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10242268A true JPH10242268A (en) | 1998-09-11 |
Family
ID=12656361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4316897A Pending JPH10242268A (en) | 1997-02-27 | 1997-02-27 | Method of filling connection hole in multilayer wiring structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10242268A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031521A (en) * | 2001-06-28 | 2003-01-31 | Tobu Denshi Kk | Method and apparatus for manufacturing barrier layer of semiconductor device |
JP2007142450A (en) * | 2000-03-22 | 2007-06-07 | Matsushita Electric Ind Co Ltd | Manufacturing method of nonvolatile semiconductor storage |
US7317497B2 (en) | 2002-10-31 | 2008-01-08 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
-
1997
- 1997-02-27 JP JP4316897A patent/JPH10242268A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142450A (en) * | 2000-03-22 | 2007-06-07 | Matsushita Electric Ind Co Ltd | Manufacturing method of nonvolatile semiconductor storage |
JP2003031521A (en) * | 2001-06-28 | 2003-01-31 | Tobu Denshi Kk | Method and apparatus for manufacturing barrier layer of semiconductor device |
US7317497B2 (en) | 2002-10-31 | 2008-01-08 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5498768A (en) | Process for forming multilayer wiring | |
JPH10125782A (en) | Manufacturing method of semiconductor device | |
US20030001278A1 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
JPH08288392A (en) | Plug formation of contact hole | |
JPH0936230A (en) | Manufacture of semiconductor device | |
US7314828B2 (en) | Repairing method for low-k dielectric materials | |
JPH06349950A (en) | Semiconductor device and manufacture thereof | |
JP3911643B2 (en) | Method for forming buried conductive layer | |
JP2002203899A (en) | Method for forming copper interconnection structure | |
JPH10242268A (en) | Method of filling connection hole in multilayer wiring structure | |
JPH10256372A (en) | Manufacture of semiconductor device | |
JPH0982802A (en) | Manufacture of semiconductor device | |
JP2736370B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2001007049A (en) | Apparatus and method for manufacturing semiconductor integrated circuit device | |
JP2007165428A (en) | Manufacturing method of semiconductor device | |
JP2726438B2 (en) | Thin film forming equipment | |
JP3890722B2 (en) | Copper wiring of semiconductor devices | |
JPH05206282A (en) | Manufacturing method of multilayer wiring structure of semiconductor device | |
JPH1154507A (en) | Manufacture of semiconductor device | |
JPH0758199A (en) | Manufacture of semiconductor device | |
KR100325597B1 (en) | Method for forming contact hole in semiconductor device | |
JPH053254A (en) | Method of forming laminated wiring | |
JP2000323569A (en) | Semiconductor integrated circuit device, and manufacture thereof | |
JP3112755B2 (en) | Method of forming TiN film | |
JPH06151410A (en) | Forming method of titanium nitride film |