JPH10233444A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH10233444A JPH10233444A JP3489497A JP3489497A JPH10233444A JP H10233444 A JPH10233444 A JP H10233444A JP 3489497 A JP3489497 A JP 3489497A JP 3489497 A JP3489497 A JP 3489497A JP H10233444 A JPH10233444 A JP H10233444A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- interlayer insulating
- insulating film
- film
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に下層金属配線上に位置する層間絶縁
膜内に形成される開口部(ビアホール)への導電物質の
埋め込み技術に関するものである。The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a technique for embedding a conductive material into an opening (via hole) formed in an interlayer insulating film located on a lower metal wiring. .
【0002】[0002]
【従来の技術】次に、従来の技術による半導体装置の配
線間の接続部の断面構造及びその製造方法について説明
する。図10において、符号100は半導体基板、10
1は半導体基板100上にパターニングされたAlから
なる下層金属配線(以下、下層配線101とする。)、
102は下層配線101の表面に積層された反射防止
膜、103、104、105は下層配線101形成後に
順次所定の膜厚となるように積層された層間絶縁膜、1
06は下層配線102に当接するように層間絶縁膜10
3、104、105を部分的にエッチングすることで形
成されたビアホール、107はビアホール106の内壁
および層間絶縁膜105の表面に付着して形成されたバ
リアメタル層、108はビアホール106内に埋め込ま
れた金属からなる接続部、109はビアホール106内
に金属が十分に充填されずに生じたボイド、110は層
間絶縁膜105上にバリアメタル層107を介して積層
されたAlからなる上層金属配線(以下、上層配線11
0とする。)、111はAlからなる上層配線110上
に積層された反射防止膜をそれぞれ示している。2. Description of the Related Art Next, a cross-sectional structure of a connection portion between wirings of a semiconductor device according to a conventional technology and a method of manufacturing the same will be described. In FIG. 10, reference numeral 100 denotes a semiconductor substrate, 10
Reference numeral 1 denotes a lower metal wiring made of Al patterned on a semiconductor substrate 100 (hereinafter, referred to as lower wiring 101);
Reference numeral 102 denotes an anti-reflection film laminated on the surface of the lower wiring 101, 103, 104, and 105 denote an interlayer insulating film sequentially laminated to a predetermined thickness after the formation of the lower wiring 101,
Reference numeral 06 denotes an interlayer insulating film 10 so as to contact the lower wiring 102.
Via holes 107 formed by partially etching portions 3, 104 and 105, a barrier metal layer 107 attached to the inner wall of via hole 106 and the surface of interlayer insulating film 105, and 108 embedded in via hole 106 A connection portion made of metal, 109 is a void formed due to insufficient filling of metal in the via hole 106, and 110 is an upper metal wiring made of Al laminated on the interlayer insulating film 105 via the barrier metal layer 107. Hereinafter, the upper wiring 11
Set to 0. ) And 111 indicate antireflection films laminated on the upper wiring 110 made of Al.
【0003】次に、図10に示す半導体装置の製造方法
について、図11〜14を参照して説明する。まず、図
11に示すように、半導体基板100上に、表面に反射
防止膜102を有し、Alからなる下層配線101をパ
ターニングし、P−CVD法(plasma−CVD、CV
D:chemical vapor deposition)によって層間絶縁膜
103を積層し、さらにSOG膜からなる層間絶縁膜1
04を積層し、さらにP−CVD法で層間絶縁膜105
を積層する。次に、下層配線101に当接するように、
層間絶縁膜103、104、105に対し、選択的に異
方性エッチングを行い、所定の開口径を有するビアホー
ル106を形成する。Next, a method of manufacturing the semiconductor device shown in FIG. 10 will be described with reference to FIGS. First, as shown in FIG. 11, an anti-reflection film 102 is formed on a surface of a semiconductor substrate 100, a lower wiring 101 made of Al is patterned, and a P-CVD method (plasma-CVD, CV
D: chemical vapor deposition), and an interlayer insulating film 1 made of an SOG film.
04 is further laminated, and the interlayer insulating film 105 is further formed by a P-CVD method.
Are laminated. Next, so as to contact the lower wiring 101,
Anisotropic etching is selectively performed on the interlayer insulating films 103, 104, and 105 to form a via hole 106 having a predetermined opening diameter.
【0004】その後、熱処理が可能なチャンバーを設け
たスパッタリング装置を用いて、層間絶縁膜103、1
04、105を250〜350℃の温度に保ち、脱ガス
処理を行う。この脱ガス処理により、層間絶縁膜10
3、104、105の内部のガス112、即ち水分や水
素ガスを排出させる。Thereafter, the interlayer insulating films 103 and 1 are formed using a sputtering apparatus provided with a chamber capable of heat treatment.
04 and 105 are maintained at a temperature of 250 to 350 ° C., and degassing is performed. By this degassing process, the interlayer insulating film 10
The gas 112 inside 3, 104, and 105, that is, moisture and hydrogen gas are discharged.
【0005】次に、図12に示すように、被処理基板
(半導体基板100を含む、未完成の半導体装置を以
下、被処理基板と称する。)を、同じスパッタリング装
置内の別のチャンバーに移動させる。この別のチャンバ
ー内において、被処理基板の表面、即ちビアホール10
6の内壁及び層間絶縁膜105の表面に対し、スパッタ
リング法によってTiN/Ti膜からなるバリアメタル
層107を成膜する。Next, as shown in FIG. 12, a substrate to be processed (an unfinished semiconductor device including the semiconductor substrate 100 is hereinafter referred to as a substrate to be processed) is moved to another chamber in the same sputtering apparatus. Let it. In this separate chamber, the surface of the substrate to be processed, ie, via hole 10
A barrier metal layer 107 made of a TiN / Ti film is formed on the inner wall 6 and the surface of the interlayer insulating film 105 by a sputtering method.
【0006】なお、このときのチャンバー内の温度は、
一般的には100〜200℃程度であり、ここで成膜さ
れたTiN/Ti膜はバリアメタル層107としてだけ
ではなく、密着層として作用するものである。The temperature in the chamber at this time is:
Generally, the temperature is about 100 to 200 ° C., and the TiN / Ti film formed here acts not only as the barrier metal layer 107 but also as an adhesion layer.
【0007】その後、図13に示すように、ビアホール
106の内部を、導電物質、例えばタングステン膜10
8aをCVD法によって積層することで埋め込む。この
タングステン膜108aを積層する際には、脱ガス処
理、バリアメタル層107の成膜処理よりも高温(40
0〜450℃)で処理を行うため、主に層間絶縁膜10
4から、新たに水素を含んだガス112がバリアメタル
層107を介してビアホール106から排出される。After that, as shown in FIG. 13, the inside of the via hole 106 is filled with a conductive material, for example, a tungsten film 10.
8a is buried by stacking by CVD. When stacking the tungsten film 108a, the temperature is higher (40 degrees) than the degassing process and the film forming process of the barrier metal layer 107.
0-450 ° C.), so that the interlayer insulating film 10 is mainly used.
4, a gas 112 newly containing hydrogen is discharged from the via hole 106 via the barrier metal layer 107.
【0008】新たに発生したガスのため、ビアホール1
06内は、タングステン膜108aによって完全に埋設
されず、最終的に、中央にボイド109が形成される。
また層間絶縁膜105上にはバリアメタル層107を介
して接続部108を構成する物質と同じタングステン膜
108aが所定の膜厚に積層される。[0008] Due to the newly generated gas, the via hole 1
06 is not completely buried by the tungsten film 108a, and finally a void 109 is formed at the center.
On the interlayer insulating film 105, a tungsten film 108a, which is the same as the material forming the connection portion 108, is laminated with a predetermined thickness via the barrier metal layer 107.
【0009】その後、図14に示すように、層間絶縁膜
105上にバリアメタル層107を介して積層されたタ
ングステン膜108aに対して上方からドライエッチン
グを行い、ビアホール106内に埋設された接続部10
8となるタングステン膜108aのみを残し、他のタン
グステン膜108aを除去する。[0009] Thereafter, as shown in FIG. 14, dry etching is performed from above on the tungsten film 108 a laminated on the interlayer insulating film 105 via the barrier metal layer 107, and the connection portion embedded in the via hole 106 is formed. 10
The remaining tungsten film 108a is removed, leaving only the tungsten film 108a to be 8.
【0010】次に、スパッタリング法によってAlから
なる上層配線110、反射防止膜111をそれぞれ構成
する物質を積層し、パターニングを行うことによって所
定の形状とし、図10に示す構造の半導体装置を得るも
のである。[0010] Next, the upper layer wiring 110 made of Al and the material constituting the antireflection film 111 are laminated by sputtering and patterned to form a predetermined shape to obtain a semiconductor device having a structure shown in FIG. It is.
【0011】以上、示したような半導体装置の製造方法
によっては、層間絶縁膜104内から発し、ビアホール
106を通って排出されるガス112のため、ビアホー
ル106内にはボイド109が生じ、最終的に形成され
る半導体装置の接続部108の役割を十分に果たすこと
ができなくなり、上層配線110と下層配線102との
電気的接続を十分に行えず、また、余分なタングステン
膜108aのエッチング時に、ボイド109を介してエ
ッチングガスが下層配線101に触れて、エッチングダ
メージを与えてしまい、所望の電気特性が得られなくな
るという問題があった。この問題は、ビアホール径が
0.35μm以下のデバイスにおいて、特に顕著であ
る。As described above, depending on the method of manufacturing a semiconductor device as described above, a void 109 is generated in the via hole 106 due to the gas 112 emitted from the inside of the interlayer insulating film 104 and exhausted through the via hole 106. Cannot sufficiently fulfill the role of the connection portion 108 of the semiconductor device formed in the semiconductor device, the electrical connection between the upper layer wiring 110 and the lower layer wiring 102 cannot be sufficiently performed, and when the extra tungsten film 108a is etched, There is a problem in that the etching gas touches the lower wiring 101 via the void 109 and causes etching damage, so that desired electrical characteristics cannot be obtained. This problem is particularly remarkable in a device having a via hole diameter of 0.35 μm or less.
【0012】さらに、特開昭61−228623号公報
には、シリコン基板を超高真空下で加熱しながら脱ガス
処理を行い、シリコン基板上にタングステン膜を積層す
る技術が開示されているが、半導体装置の配線間の接続
部における、脱ガス処理については、この文献中では開
示されていない。Further, Japanese Patent Application Laid-Open No. 61-228623 discloses a technique in which a silicon substrate is degassed while being heated under an ultra-high vacuum, and a tungsten film is laminated on the silicon substrate. This document does not disclose a degassing process at a connection between wirings of a semiconductor device.
【0013】[0013]
【発明が解決しようとする課題】この発明は、ボイドを
生じさせることなく、ビアホール内に導電物質を充填
し、良好な構造の接続部とする半導体装置の製造方法を
得ることを目的とするものである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing a semiconductor device in which a conductive material is filled in a via hole without forming a void to form a connection portion having a good structure. It is.
【0014】[0014]
【課題を解決するための手段】この発明の請求項1に係
る半導体装置の製造方法は、半導体基板上に下層金属配
線を形成する工程、上記半導体基板の表面上に層間絶縁
膜を積層する工程、上記層間絶縁膜に対して選択的に異
方性エッチングを行い、上記下層金属配線の表面の少な
くとも一部を表出させるビアホールを形成する工程、上
記層間絶縁膜を加熱し、脱ガス処理を行う工程、上記ビ
アホールの内壁及び上記層間絶縁膜の表面にバリアメタ
ル層を付着形成する工程、上記層間絶縁膜を上記ビアホ
ール内を埋設する導電物質の成膜温度に加熱し、脱ガス
処理を行う工程、上記バリアメタル層上に上記導電物質
を積層することで、少なくとも上記ビアホール内を上記
導電物質で埋設し、接続部を得る工程、上記接続部に接
する上層金属配線を形成する工程を含むものである。According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a lower metal wiring on a semiconductor substrate; and laminating an interlayer insulating film on a surface of the semiconductor substrate. A step of selectively performing anisotropic etching on the interlayer insulating film to form a via hole that exposes at least a part of the surface of the lower metal wiring, heating the interlayer insulating film, and performing a degassing process. Performing a step of attaching a barrier metal layer to the inner wall of the via hole and the surface of the interlayer insulating film, and heating the interlayer insulating film to a film forming temperature of a conductive material filling the via hole to perform a degassing process. A step of laminating the conductive material on the barrier metal layer to bury at least the via hole with the conductive material to obtain a connection portion, and an upper metal wiring in contact with the connection portion It is intended to include the step of forming.
【0015】また、この発明の請求項2に係る半導体装
置の製造方法は、半導体基板上に下層金属配線を形成す
る工程、上記下層金属配線上及び上記半導体基板の表面
上に層間絶縁膜を積層する工程、上記層間絶縁膜に対し
て選択的に異方性エッチングを行い、上記下層金属配線
の表面の少なくとも一部を表出させるビアホールを形成
する工程、上記層間絶縁膜を加熱し、脱ガス処理を行う
工程、上記ビアホールの内壁及び上記層間絶縁膜の表面
にバリアメタル層を付着形成する工程、温度調整可能な
第一のチャンバー内において、上記ビアホール内に埋設
する導電物質の成膜温度よりも高温で、上記層間絶縁膜
を加熱し、脱ガス処理を行う工程、上記第一のチャンバ
ーと互いに真空連続であり、上記導電物質の成膜温度に
調整された第二のチャンバー内において、上記バリアメ
タル層上に上記導電物質を積層することで、少なくとも
上記ビアホール内を上記導電物質で埋設し、接続部を得
る工程、上記接続部に接する上層金属配線を形成する工
程を含むものである。According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a lower metal wiring on a semiconductor substrate; and laminating an interlayer insulating film on the lower metal wiring and on the surface of the semiconductor substrate. A step of selectively performing anisotropic etching on the interlayer insulating film to form a via hole for exposing at least a part of the surface of the lower metal wiring, heating the interlayer insulating film, and degassing. Performing a process, attaching and forming a barrier metal layer on the inner wall of the via hole and the surface of the interlayer insulating film, and in a first temperature-adjustable first chamber, a temperature higher than a film forming temperature of a conductive material embedded in the via hole. Also at a high temperature, a step of heating the interlayer insulating film and performing a degassing process, the first chamber and the second chamber being vacuum-continuous with each other and adjusted to a film forming temperature of the conductive material. In the chamber, by laminating the conductive material on the barrier metal layer, at least the via hole is buried with the conductive material to obtain a connection portion, and a step of forming an upper metal wiring in contact with the connection portion. Including.
【0016】さらに、この発明に3係る半導体装置の製
造方法は、上記のこの発明の請求項1若しくは請求項2
に係る半導体装置の製造方法に加え、さらに、層間絶縁
膜を、ビアホール内を埋設する導電物質の成膜温度、若
しくは上記導電物質の成膜温度以上の温度に加熱し、脱
ガス処理を行う工程において、上記脱ガス処理を行うチ
ャンバー若しくは第一のチャンバー内に不活性ガスを導
入後、上記チャンバー若しくは第一のチャンバー内のガ
スを排出する工程を繰り返し、上記層間絶縁膜から排出
されたガスを上記チャンバー若しくは第一のチャンバー
の外部に排出させるものである。Further, the method of manufacturing a semiconductor device according to the third aspect of the present invention is the first or second aspect of the present invention.
A step of heating the interlayer insulating film to a temperature higher than or equal to the film forming temperature of the conductive material for burying the via hole, or a temperature higher than or equal to the film forming temperature of the conductive material. In, after introducing an inert gas into the chamber for performing the degassing process or the first chamber, repeating the step of discharging the gas in the chamber or the first chamber, the gas discharged from the interlayer insulating film It is to be discharged to the outside of the chamber or the first chamber.
【0017】また、この発明の請求項4に係る半導体装
置の製造方法は、上記の請求項1ないし3のいずれか一
項の半導体装置の製造方法に加え、層間絶縁膜はSOG
膜を含む、複数の層からなる膜とするものである。According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to any one of the first to third aspects, wherein the interlayer insulating film is formed of SOG.
It is a film composed of a plurality of layers including a film.
【0018】さらに、この発明の請求項5に係る半導体
装置の製造方法は、上記の請求項2に係る発明の半導体
装置の製造方法に加え、さらに導電物質の成膜温度より
も高温で脱ガス処理された半導体基板は、第一のチャン
バーから搬出され、真空連続な状態で移動用真空チャン
バーに収納され、上記移動用真空チャンバーを上記第二
のチャンバーまで移動させ、上記移動用真空チャンバー
から真空連続な状態で上記第二のチャンバーへ搬入させ
るものである。Further, according to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the second aspect of the present invention, further comprising degassing at a temperature higher than a film forming temperature of a conductive material. The processed semiconductor substrate is unloaded from the first chamber and is housed in a vacuum chamber for movement in a vacuum continuous state, and the vacuum chamber for movement is moved to the second chamber, and vacuum is transferred from the vacuum chamber for movement. It is carried into the second chamber in a continuous state.
【0019】[0019]
実施の形態1.この発明の実施の形態1について説明す
る。図1はこの発明の半導体装置の製造方法によって形
成される半導体装置の断面図である。この図1におい
て、1は半導体基板、2は半導体基板1の表面にパター
ニングされたAl合金からなる下層金属配線(以下、下
層配線2とする。)、3は下層配線2の表面に積層され
た反射防止膜、4は下層配線2をパターニング後、半導
体基板1の表面上にCVD法によって積層された層間絶
縁膜、5は層間絶縁膜4上に回転塗布によって形成され
た絶縁物質であり、平坦な表面を持つSOG膜からなる
層間絶縁膜、6は層間絶縁膜5上にCVD法によって積
層された絶縁膜からなる層間絶縁膜を示している。な
お、半導体基板1とは単結晶シリコンに限るものではな
く、SOI(silicon on insulator)基板でも、その
他、半導体装置の基板となり得るものであればよい。Embodiment 1 FIG. Embodiment 1 of the present invention will be described. FIG. 1 is a sectional view of a semiconductor device formed by the method of manufacturing a semiconductor device according to the present invention. In FIG. 1, 1 is a semiconductor substrate, 2 is a lower metal wiring (hereinafter, referred to as lower wiring 2) made of an Al alloy patterned on the surface of the semiconductor substrate 1, and 3 is stacked on the surface of the lower wiring 2. The antireflection film 4 is an interlayer insulating film laminated on the surface of the semiconductor substrate 1 by a CVD method after patterning the lower wiring 2, and 5 is an insulating material formed on the interlayer insulating film 4 by spin coating. Reference numeral 6 denotes an interlayer insulating film made of an SOG film having an appropriate surface, and reference numeral 6 denotes an interlayer insulating film made of an insulating film laminated on the interlayer insulating film 5 by a CVD method. The semiconductor substrate 1 is not limited to single crystal silicon, but may be an SOI (silicon on insulator) substrate or any other substrate that can be used as a substrate of a semiconductor device.
【0020】さらに、符号7は、層間絶縁膜6、5、4
に対して選択的にエッチングを行い、下層配線2の表面
に当接するように形成されたビアホールの内壁及び層間
絶縁膜6の表面に積層されたTiN/Ti膜からなるバ
リアメタル層、8はビアホール内にバリアメタル層7を
介して埋設されたタングステン膜からなる接続部、9は
接続部8の上部に接し、バリアメタル層7を介して層間
絶縁膜6の表面に任意の形状にパターニングされたAl
合金からなる上層金属配線(以下、上層配線9とす
る。)、10は上層配線9の表面に積層された反射防止
膜を示している。Further, reference numeral 7 denotes an interlayer insulating film 6, 5, 4,
And a barrier metal layer made of a TiN / Ti film laminated on the inner wall of the via hole formed so as to contact the surface of the lower wiring 2 and the surface of the interlayer insulating film 6, and 8 is a via hole. A connection portion 9 made of a tungsten film buried therein via a barrier metal layer 7 contacts an upper portion of the connection portion 8 and is patterned into an arbitrary shape on the surface of the interlayer insulating film 6 via the barrier metal layer 7. Al
An upper metal wiring (hereinafter, referred to as an upper wiring 9) 10 made of an alloy denotes an antireflection film laminated on the surface of the upper wiring 9.
【0021】また、図1に示した半導体装置の接続部8
の寸法(開口径)は、径が0.35μm程度の、あるい
はそれ以下の大きさであり、その高さは層間絶縁膜4、
5、6の膜厚の合計と同程度である。その層間絶縁膜
4、5、6のうち、特に所定温度以上で水素を含むガス
を発生し、良好な形状の接続部の形成を阻害する主な原
因となる層間絶縁膜5の膜厚は例えば1800Å程度と
する。また、層間絶縁膜4、6の膜厚は、例えば165
0Å、6500Å程度とする。さらに、下層配線2、上
層配線9を構成す物質としては、Al合金が一般的であ
るが、同様の性質を持つ他の導電物質を用いることも可
能であり、他の構成部分についても、例示した物質の他
に同様の性質を有する異なる物質で構成することが可能
であることは言うまでもない。The connecting portion 8 of the semiconductor device shown in FIG.
Has a diameter of about 0.35 μm or less, and its height is between the interlayer insulating film 4 and
It is about the same as the sum of the film thicknesses of 5 and 6. Among the interlayer insulating films 4, 5, and 6, the thickness of the interlayer insulating film 5, which mainly generates hydrogen-containing gas at a predetermined temperature or higher and hinders formation of a well-shaped connection portion, is, for example, It is about 1800 °. The thickness of the interlayer insulating films 4 and 6 is, for example, 165.
0 °, about 6500 °. Further, as a material constituting the lower layer wiring 2 and the upper layer wiring 9, an Al alloy is generally used. However, other conductive materials having similar properties can be used. Needless to say, it is possible to use a different substance having similar properties in addition to the above substance.
【0022】なお、この発明は、半導体装置全般に用い
ることが可能であり、例えば、半導体記憶装置の周辺回
路の第一金属配線−第二金属配線間、若しくは第二金属
配線−第三金属配線間を接続する接続部に適応すること
が可能である。また、この発明を、接続部8の径が0.
35μm以下のデバイスに対して適応することが特に有
効である。The present invention can be used for a semiconductor device in general, for example, between a first metal wire and a second metal wire or a second metal wire-a third metal wire in a peripheral circuit of a semiconductor memory device. It is possible to adapt to the connections that connect them. Further, according to the present invention, the diameter of the connecting portion 8 is set to be equal to or less than 0.
It is particularly effective to apply to a device of 35 μm or less.
【0023】次に、図1に示す半導体装置の製造方法を
図2〜図6を用いて工程順に説明する。まず、図2に示
すように、半導体基板1上に下層配線2となる導電物質
及び反射防止膜3を積層後、所定の形状のレジストパタ
ーンをエッチングマスクとして用いるなどしてパターニ
ングを行い、下層配線2を得る。その後、P−CVD法
によって層間絶縁膜4を、回転塗布によってSOG膜か
らなる層間絶縁膜5を、さらに、P−CVD法によって
層間絶縁膜6を順次積層する。回転塗布によりSOG膜
を積層することで形成する層間絶縁膜5の表面は、下層
配線2の形成に起因する段差の影響を受けず、平坦な表
面を有するため、この上層に形成する層間絶縁膜6の表
面も平坦となる。Next, a method of manufacturing the semiconductor device shown in FIG. 1 will be described in the order of steps with reference to FIGS. First, as shown in FIG. 2, after a conductive material serving as a lower wiring 2 and an antireflection film 3 are laminated on a semiconductor substrate 1, patterning is performed by using a resist pattern of a predetermined shape as an etching mask, and the like. Get 2. Thereafter, an interlayer insulating film 4 made of an SOG film is formed by P-CVD, an interlayer insulating film 5 made of an SOG film is formed by spin coating, and an interlayer insulating film 6 is formed by P-CVD. Since the surface of the interlayer insulating film 5 formed by laminating the SOG films by spin coating has a flat surface without being affected by steps caused by the formation of the lower wiring 2, the surface of the interlayer insulating film 5 formed on this upper layer The surface of No. 6 is also flat.
【0024】層間絶縁膜6の表面上にビアホールの形状
の開口部を有するレジストパターンなどを形成し、これ
をエッチングマスクとして層間絶縁膜6、5、4及び反
射防止膜3に対して順次異方性エッチングを行い、下層
配線2の表面を少なくとも一部露出させるビアホール1
1を形成する。A resist pattern or the like having an opening in the form of a via hole is formed on the surface of the interlayer insulating film 6, and this is used as an etching mask for the interlayer insulating films 6, 5, 4 and the antireflection film 3 sequentially. Hole 1 for performing a reactive etching to expose at least a part of the surface of lower wiring 2
Form one.
【0025】その後、熱処理が可能な保持台14を備え
たチャンバー13aと、スパッタリング法による成膜が
可能なチャンバー13b、さらに、上記の2つのチャン
バー13a、13bの間を移動する移動用真空チャンバ
ーを設けたスパッタリング装置に被処理基板(半導体基
板1を含む、未完成の半導体装置を、以下、被処理基板
と称する。)を移動させ、チャンバー13a内の保持台
14上に半導体基板1を保持させる。この保持台14
は、あらかじめ温度を250〜350℃に調整してお
き、保持台14から発せられる熱源15を層間絶縁膜
4、5、6に導電させて加熱し、層間絶縁膜4、5、6
内に含まれる水分、水素等のガス12を排出させ、脱ガ
ス処理を行う。Thereafter, a chamber 13a provided with a holding table 14 capable of heat treatment, a chamber 13b capable of forming a film by a sputtering method, and a moving vacuum chamber moving between the two chambers 13a and 13b are provided. A substrate to be processed (an unfinished semiconductor device including the semiconductor substrate 1 is hereinafter referred to as a substrate to be processed) is moved to the provided sputtering apparatus, and the semiconductor substrate 1 is held on the holding table 14 in the chamber 13a. . This holding table 14
Is adjusted in advance to a temperature of 250 to 350 ° C., and the heat source 15 generated from the holding table 14 is heated by conducting the heat to the interlayer insulating films 4, 5, 6.
The gas 12 such as water and hydrogen contained therein is discharged to perform a degassing process.
【0026】その後、チャンバー13a内から被処理基
板の移動用に設けられた移動用真空チャンバー内に被処
理基板を移し、この移動用真空チャンバーを同スパッタ
リング装置内に設けられたスパッタリング法による成膜
が可能なチャンバー13bまで移動させ、真空状態を保
ったままでチャンバー13b内に収納する。Thereafter, the substrate to be processed is transferred from the chamber 13a to a vacuum chamber for moving the substrate to be processed, and the vacuum chamber for moving is formed by a sputtering method provided in the sputtering apparatus. Is moved to the chamber 13b capable of performing the above-described process, and housed in the chamber 13b while maintaining the vacuum state.
【0027】被処理基板をチャンバー13bに移動させ
た後、図3に示すように、スパッタリング法によって、
ビアホール11の内壁及び層間絶縁膜6の表面にTiN
/Ti層からなるバリアメタル層7を積層する。このバ
リアメタル層7はスパッタリング法によって形成するT
iN/Ti層に限らず、TiW層で構成することも可能
であり、さらに、バリアメタル層7として熱CVD法ま
たはプラズマCVD法によって形成するTi層、TiN
層等、バリア性を有する高融点金属を形成することが可
能であり、後に説明する実施の形態2、3のバリアメタ
ル層7についても同様である。ただし、CVD法によっ
てバリアメタル層7を形成する場合は、チャンバー13
a、13bを備えた成膜装置はCVD装置となる。After the substrate to be processed is moved to the chamber 13b, as shown in FIG.
TiN is applied to the inner wall of the via hole 11 and the surface of the interlayer insulating film 6.
A barrier metal layer 7 composed of a / Ti layer is laminated. This barrier metal layer 7 is formed by sputtering
Not only the iN / Ti layer but also a TiW layer can be used. Further, as the barrier metal layer 7, a Ti layer formed by a thermal CVD method or a plasma CVD method, a TiN
It is possible to form a high melting point metal having a barrier property such as a layer, and the same applies to the barrier metal layers 7 of the second and third embodiments described later. However, when the barrier metal layer 7 is formed by the CVD method, the chamber 13
The film forming apparatus provided with a and 13b is a CVD apparatus.
【0028】次に、図4に示すように、タングステンを
CVD法によって成膜することが可能なチャンバー13
cに被処理基板を移動させ、まず400〜450℃の温
度に調整された保持台14上に真空チャック方式で半導
体基板1の裏面を密着させる。保持台14の熱源15に
より、被処理基板をタングステン膜を成膜する温度と同
じ温度(400〜450℃)に数分間保持し、SOG膜
からなる層間絶縁膜5内のガス12をバリアメタル層7
を介し、ビアホール11から膜外に排出させ、十分に脱
ガス処理を行う。Next, as shown in FIG. 4, a chamber 13 in which tungsten can be formed by a CVD method.
The substrate to be processed is moved to c, and the back surface of the semiconductor substrate 1 is first brought into close contact with the holding table 14 adjusted to a temperature of 400 to 450 ° C. by a vacuum chuck method. The substrate to be processed is held at the same temperature (400 to 450 ° C.) for forming the tungsten film for several minutes by the heat source 15 of the holding table 14, and the gas 12 in the interlayer insulating film 5 made of the SOG film is changed to the barrier metal layer. 7
Through the via hole 11 to exhaust the film out of the via hole 11 and perform sufficient degassing.
【0029】その後、図5に示すように、脱ガス処理に
続いて、同チャンバー13c内にてタングステン膜8a
を所定の膜厚となるように、CVD法によって積層す
る。また、ここで成膜するタングステン膜8aの代わり
に、TiN膜、Ti膜、Al膜をCVD法で形成するこ
とも可能である。Then, as shown in FIG. 5, following the degassing process, the tungsten film 8a is formed in the chamber 13c.
Are stacked by a CVD method so as to have a predetermined film thickness. Further, instead of the tungsten film 8a formed here, a TiN film, a Ti film, and an Al film can be formed by a CVD method.
【0030】次に、図6に示すように、エッチング処理
が可能なチャンバー内に被処理基板を移動させ、上部か
らのドライエッチングにより、タングステン膜8aのう
ち、ビアホール11内に埋設された接続部8となる部分
のみを残し、他の、層間絶縁膜6の表面上に積層された
部分を選択的に除去する。また、ここでのエッチング処
理として、CMP(Chemical Mechanical Polishing )
法を用いたエッチングを行ってもよい。Next, as shown in FIG. 6, the substrate to be processed is moved into a chamber capable of performing an etching process, and the connection portion embedded in the via hole 11 in the tungsten film 8a by dry etching from above. 8, and other portions laminated on the surface of the interlayer insulating film 6 are selectively removed. In addition, as the etching process, CMP (Chemical Mechanical Polishing) is used.
Etching using a method may be performed.
【0031】その後、スパッタリング法によって、接続
部8に接するように、上層配線9となる導電物質を層間
絶縁膜6上にバリアメタル層7を介して積層し、さらに
上層に反射防止膜10を積層する。その後、反射防止膜
10上に上層配線9の形状のレジストパターン等からな
るエッチングマスクを形成し、これをエッチングマスク
として反射防止膜10及び導電物質に対して異方性エッ
チングを行い、上層配線9を得、図1に示す構造の半導
体装置を得る。(図1の場合は上層配線9は断面に沿っ
た状態に配置された状態となっている。)Thereafter, a conductive material to be the upper wiring 9 is laminated on the interlayer insulating film 6 via the barrier metal layer 7 so as to be in contact with the connection portion 8 by sputtering, and an antireflection film 10 is further laminated on the upper layer. I do. Thereafter, an etching mask made of a resist pattern or the like having the shape of the upper wiring 9 is formed on the antireflection film 10, and the antireflection film 10 and the conductive material are subjected to anisotropic etching using the etching mask as an etching mask. To obtain a semiconductor device having the structure shown in FIG. (In the case of FIG. 1, the upper wiring 9 is arranged along the cross section.)
【0032】このように形成された半導体装置は、ビア
ホール11内をタングステン膜8aで埋設する前に、タ
ングステン膜8aを積層する際の温度と同じ温度で脱ガ
ス処理を行い、層間絶縁膜5に含まれるガスを十分に排
出させている。従って、タングステン膜8a積層の際に
は、新たにガスが層間絶縁膜5から排出することなく、
ボイドのない良好な形状の接続部8を形成することが可
能となる。In the semiconductor device thus formed, before the via hole 11 is buried with the tungsten film 8a, a degassing process is performed at the same temperature as the temperature at which the tungsten film 8a is laminated. The contained gas is exhausted sufficiently. Therefore, when the tungsten film 8a is laminated, no new gas is discharged from the interlayer insulating film 5,
It is possible to form the connection portion 8 having a good shape without voids.
【0033】実施の形態2.次に、この発明の半導体装
置の製造方法の実施の形態2について説明する。最終的
に得る半導体装置は、既に説明した実施の形態1の図1
に示したものと同じ構造のものである。実施の形態1に
おいては、タングステン膜8aを積層する直前に行う脱
ガス処理と、タングステン膜8aの積層は、異なるタイ
ミングで、タングステン膜8aの成膜を行う温度に保っ
た同一のチャンバー13c内において行うものであると
述べた。Embodiment 2 FIG. Next, a second embodiment of the method of manufacturing a semiconductor device according to the present invention will be described. The finally obtained semiconductor device is the same as that of the first embodiment shown in FIG.
Has the same structure as that shown in FIG. In the first embodiment, the degassing process performed immediately before laminating the tungsten film 8a and the lamination of the tungsten film 8a are performed at different timings in the same chamber 13c maintained at a temperature at which the tungsten film 8a is formed. Said to do.
【0034】この実施の形態2においては、互いに真空
連続であり、それぞれ温度調整が可能な複数のチャンバ
ーを有するCVD装置を用い、一方のチャンバーにおい
て、チャンバー内の温度をタングステン膜8aの成膜温
度よりも高くなるように調整し、バリアメタル層7を成
膜した後に行う脱ガス処理を、タングステン膜8aの成
膜温度よりも高温で行うことを特徴としている。In the second embodiment, a CVD apparatus having a plurality of chambers which are vacuum continuous with each other and whose temperature can be adjusted is used. In one of the chambers, the temperature in the chamber is set to the film forming temperature of the tungsten film 8a. The degassing process performed after forming the barrier metal layer 7 is performed at a temperature higher than the film forming temperature of the tungsten film 8a.
【0035】次に、この実施の形態2の半導体装置の製
造方法を順を追って説明する。まず、実施の形態1の図
1〜図3に示す製造方法に従って同様の処理を行い、層
間絶縁膜4、5、6内に、ビアホール11を形成し、こ
のビアホール11の内壁及び層間絶縁膜6の表面にTi
N/Ti層からなるバリアメタル層7を積層する。Next, a method of manufacturing the semiconductor device according to the second embodiment will be described step by step. First, a similar process is performed in accordance with the manufacturing method of the first embodiment shown in FIGS. 1 to 3 to form a via hole 11 in interlayer insulating films 4, 5 and 6, and to form an inner wall of via hole 11 and interlayer insulating film 6. Ti on the surface
A barrier metal layer 7 composed of an N / Ti layer is laminated.
【0036】次に、図7に示すように、移動用真空チャ
ンバー18を介して被処理基板を移動させることで真空
連続とすることが可能なチャンバー16a、16bを有
し、少なくともタングステン膜をCVD法によって積層
することが可能なタングステンCVD装置17に被処理
基板を移動させる。Next, as shown in FIG. 7, there are provided chambers 16a and 16b which can be made to be in a continuous vacuum by moving the substrate to be processed through a moving vacuum chamber 18, and at least a tungsten film is formed by CVD. The substrate to be processed is moved to a tungsten CVD apparatus 17 that can be stacked by a method.
【0037】まず、被処理基板をチャンバー16a内に
搬入し、保持台14aの表面に半導体基板1の裏面を密
着させる。保持台14aはあらかじめタングステン膜を
成膜する際の温度よりも高温(451〜485℃)に調
整されており、このチャンバー16a内に保持されてい
る数分間の間に、保持台14aから発せられる熱源15
aにより、層間絶縁膜5が加熱され、新たに層間絶縁膜
5からガス12が膜外に排出され、脱ガス処理がなされ
る。First, the substrate to be processed is carried into the chamber 16a, and the back surface of the semiconductor substrate 1 is brought into close contact with the surface of the holding table 14a. The holding table 14a is previously adjusted to a temperature (451 to 485 ° C.) higher than the temperature at which the tungsten film is formed, and is emitted from the holding table 14a during several minutes held in the chamber 16a. Heat source 15
As a, the interlayer insulating film 5 is heated, a gas 12 is newly discharged from the interlayer insulating film 5 to the outside of the film, and a degassing process is performed.
【0038】十分な脱ガス処理を行った後、被処理基板
をチャンバー16aから移動用真空チャンバー18の庫
内へ移動させ、被処理基板を収納したまま移動用真空チ
ャンバー18をチャンバー16bへと移動させる。次
に、移動用真空チャンバー18内の被処理基板をチャン
バー16bへと搬送し、チャンバー16b内において、
CVD法により、被処理基板の表面にタングステン膜8
aを積層し、ビアホール11内の埋め込みを行う。この
とき、チャンバー16b内部の温度は、タングステン膜
8aの成膜温度に適した400〜450℃の温度に調整
されている。After performing sufficient degassing, the substrate to be processed is moved from the chamber 16a to the inside of the transfer vacuum chamber 18, and the transfer vacuum chamber 18 is moved to the chamber 16b while the substrate to be processed is stored. Let it. Next, the substrate to be processed in the transfer vacuum chamber 18 is transported to the chamber 16b, and in the chamber 16b,
The tungsten film 8 is formed on the surface of the substrate to be processed by the CVD method.
a, and the inside of the via hole 11 is buried. At this time, the temperature inside the chamber 16b is adjusted to a temperature of 400 to 450 ° C., which is suitable for forming the tungsten film 8a.
【0039】CVD法によってビアホール11内にタン
グステン膜8aを埋設する際の処理温度(400〜45
0℃)が、既に行った脱ガス処理時の温度(451〜4
85℃)よりも低温であるために、タングステン膜8a
の成膜時に新たに層間絶縁膜5中からガスが排出される
ことがなく、良好な埋め込みが可能となり、ボイドを形
成しない接続部を得ることが可能である。The processing temperature (400 to 45) when the tungsten film 8a is buried in the via hole 11 by the CVD method.
0 ° C.) is the temperature (451 to 4) at the time of the already performed degassing process.
85 ° C.), the tungsten film 8a
No gas is newly discharged from the interlayer insulating film 5 at the time of film formation, and good embedding can be performed, and a connection portion in which no void is formed can be obtained.
【0040】タングステン膜8aを積層後は、タングス
テンCVD装置17から被処理基板を搬出し、ドライエ
ッチング装置内に搬入する。以降の処理は実施の形態1
に示した処理と同様であり、ビアホール11内に埋設さ
れたタングステン膜8aのみを接続部8として残し、他
の層間絶縁膜6の表面上に積層されたタングステン膜8
aについてはドライエッチング処理によって除去する。
次に上層配線9と反射防止膜10を積層し、パターニン
グする点についても実施の形態1と同様であるので説明
は省略する。After laminating the tungsten film 8a, the substrate to be processed is carried out from the tungsten CVD apparatus 17 and carried into a dry etching apparatus. Subsequent processing is performed in the first embodiment.
Is the same as that shown in FIG. 2, except that only the tungsten film 8a buried in the via hole 11 is left as the connection portion 8 and the tungsten film 8 laminated on the surface of the other interlayer insulating film 6
a is removed by dry etching.
Next, since the upper wiring 9 and the antireflection film 10 are laminated and patterned as in the first embodiment, the description is omitted.
【0041】上記のような方法によっても図1に示すよ
うな良好な形状の接続部を有する半導体装置を得ること
が可能である。By the above method, it is possible to obtain a semiconductor device having a well-shaped connecting portion as shown in FIG.
【0042】この実施の形態2の半導体装置の製造方法
によれば、タングステンCVD装置17が真空連続であ
る少なくとも2つのチャンバー16a、16bを持ち、
それぞれのチャンバーをタングステン成膜温度以上の温
度、タングステン成膜温度に保ち、タングステン成膜温
度以上の温度で脱ガス処理を行った後、タングステン膜
の成膜を行うため、良好な埋め込みを行うことができ
る。According to the method of manufacturing a semiconductor device of the second embodiment, the tungsten CVD apparatus 17 has at least two chambers 16a and 16b which are continuous with vacuum,
After each chamber is maintained at a temperature equal to or higher than the tungsten film forming temperature and a tungsten film forming temperature, and after performing a degassing process at a temperature equal to or higher than the tungsten film forming temperature, a good filling is performed to form a tungsten film. Can be.
【0043】また、2つのチャンバー16a、16b間
を移動用真空チャンバー18を介して真空連続な状態と
し、それぞれ脱ガス処理、タングステン成膜処理を連続
して行えるようにしているため、効率の良い半導体装置
の製造が可能となる。Further, since the two chambers 16a and 16b are kept in a vacuum continuous state via the transfer vacuum chamber 18, and the degassing process and the tungsten film forming process can be performed continuously, respectively, the efficiency is high. It becomes possible to manufacture a semiconductor device.
【0044】また、実施の形態1の場合と同様に、接続
部8を構成する導電物質はタングステン膜8aに限ら
ず、TiN膜、Ti膜、Al膜をCVD法で形成して得
ることも可能であり、他の実施の形態についても同様の
置き換えが可能であることは言うまでもない。As in the case of the first embodiment, the conductive material forming the connecting portion 8 is not limited to the tungsten film 8a, but can be obtained by forming a TiN film, a Ti film, and an Al film by a CVD method. It goes without saying that the same replacement is possible for other embodiments.
【0045】実施の形態3.次に、この発明の実施の形
態3について説明する。実施の形態1では、チャンバー
13c内において、バリアメタル層7成膜後の二度目の
脱ガス処理を行い、その後、同じ温度で、同じチャンバ
ー13c内で接続部8となるタングステン膜8aの成膜
を行っていた。この実施の形態3においては、実施の形
態1に示したチャンバー13cに少なくとも不活性ガス
を導入する機能を設けたチャンバー13dを用いて二度
目の脱ガス処理及びタングステン膜8aの成膜処理を順
次行うことを特徴としている。Embodiment 3 Next, a third embodiment of the present invention will be described. In the first embodiment, the second degassing process after the formation of the barrier metal layer 7 is performed in the chamber 13c, and then the formation of the tungsten film 8a to be the connection portion 8 in the same chamber 13c at the same temperature. Had gone. In the third embodiment, the second degassing process and the film forming process of the tungsten film 8a are sequentially performed using the chamber 13d provided with the function of introducing at least the inert gas into the chamber 13c described in the first embodiment. It is characterized by performing.
【0046】この実施の形態3の半導体装置の製造方法
によれば、実施の形態1の図2〜3の工程に従って同様
に処理を行い、ビアホール11の内部及び層間絶縁膜6
の表面上にバリアメタル層7を積層する。次に、図8に
示すように、不活性ガスを導入することが可能であるタ
ングステンCVD装置内のチャンバー13d内に被処理
基板を搬入する。According to the method of manufacturing the semiconductor device of the third embodiment, the same processing is performed according to the steps of FIGS.
A barrier metal layer 7 on the surface of the substrate. Next, as shown in FIG. 8, the substrate to be processed is carried into a chamber 13d in a tungsten CVD apparatus into which an inert gas can be introduced.
【0047】この図8において、符号19は不活性ガス
導入口、20は不活性ガス導入口19からチャンバー1
3d内に導入された不活性ガス、21はチャンバー13
d内のガスを室外に排出するガス排出口をそれぞれ示し
ている。このチャンバー13d内には、被処理基板の半
導体基板1の裏面を真空チャック方式によって密着させ
て保持し、抵抗加熱方式のヒータ機能を備えた保持台1
4を有し、この保持台14から発せられる熱源15によ
って被処理基板の温度を調整することが可能である。In FIG. 8, reference numeral 19 denotes an inert gas inlet, and reference numeral 20 denotes a chamber 1 from the inert gas inlet 19.
Inert gas introduced into 3d, 21 is chamber 13
The gas outlets for discharging the gas in d outside the room are shown. In the chamber 13d, the back surface of the semiconductor substrate 1 to be processed is held in close contact with a vacuum chuck method, and the holding table 1 having a resistance heating type heater function is provided.
The temperature of the substrate to be processed can be adjusted by a heat source 15 generated from the holding table 14.
【0048】チャンバー13d内の、タングステン膜の
成膜温度(400〜450℃)に保持された保持台14上
に、被処理基板を数分間置くことで少なくとも層間絶縁
膜5をタングステン膜の成膜温度に加熱し、脱ガス処理
を行う。これと同時に、不活性ガス20を不活性ガス導
入口19よりチャンバー13d内に導入し、チャンバー
13dの庫内の気圧を上昇させ、一定の圧力に達した段
階で、ガス排出口21からチャンバー13dの内部のガ
ス(層間絶縁膜5から排出される水分及び水素ガスを含
んでいる)12を排出し、庫内の気圧を所定の圧力とな
るまで低減させる。The substrate to be processed is placed on a holding table 14 maintained at a temperature for forming a tungsten film (400 to 450 ° C.) in the chamber 13d for several minutes to form at least the interlayer insulating film 5 into a tungsten film. Heat to a temperature and perform degassing. At the same time, an inert gas 20 is introduced into the chamber 13d from the inert gas inlet 19, and the pressure inside the chamber of the chamber 13d is increased. (Including moisture and hydrogen gas discharged from the interlayer insulating film 5) is discharged to reduce the internal pressure of the storage to a predetermined pressure.
【0049】この不活性ガス20の導入とチャンバー1
3dの内部のガスの排出を繰り返すことで、チャンバー
13dの庫内に残存する、層間絶縁膜5から排出したガ
ス12の絶対量を低減することができる。層間絶縁膜5
から排出されるガス12である水分と水素ガスのうち、
特に水素ガスのチャンバー13d内での絶対量を低減す
ることで、タングステン膜8の成膜に用いるWF6ガス
との分圧比を、タングステン膜8aの成膜に最適となる
ように調整でき、より良好な埋め込みを実現することが
可能となる。The introduction of the inert gas 20 and the chamber 1
By repeating the discharge of the gas inside 3d, the absolute amount of the gas 12 discharged from the interlayer insulating film 5 and remaining in the chamber of the chamber 13d can be reduced. Interlayer insulating film 5
Of water and hydrogen gas, which are gases 12 discharged from
In particular, by reducing the absolute amount of the hydrogen gas in the chamber 13d, the partial pressure ratio with the WF 6 gas used for forming the tungsten film 8 can be adjusted so as to be optimal for forming the tungsten film 8a. Good embedding can be realized.
【0050】次に、図9に示すように、WF6と水素ガ
スとの分圧比が、WF6の反応律速領域にある状態でタ
ングステン膜8aの成膜を行うことで、ボイドを形成す
ることなく良好なカバレッジのタングステン膜8aを形
成することが可能である。タングステン膜8aの成膜に
最適な調整とは、チャンバー13d内の雰囲気をWF6
の反応律速領域となるように保つことが必要である。逆
にWF6の供給律速領域となった場合には、カバレッジ
が悪化し、ボイドが生じる原因となる。Next, as shown in FIG. 9, the tungsten film 8a is formed in a state where the partial pressure ratio between WF 6 and the hydrogen gas is in the reaction rate controlling region of WF 6 to form voids. It is possible to form the tungsten film 8a with good coverage without any problem. The optimal adjustment for forming the tungsten film 8a is that the atmosphere in the chamber 13d is changed to WF 6
It is necessary to keep the reaction rate control region. Conversely, in the case of the WF 6 supply rate control region, the coverage is deteriorated, which causes voids.
【0051】上記のように、不活性ガスの導入が可能な
チャンバー13dを用いることで、同じチャンバー13
d内において脱ガス処理後、タングステン膜8aの成膜
を行っても、層間絶縁膜5から排出されたガス12(特
に水素ガス)の残留量を低減し、タングステン膜8a成
膜のために必要なガスWF6との分圧比を最適化するこ
とで、ボイドを有しない良好な形状のタングステン膜を
成膜することが可能となる。また、実施の形態1の場合
と同様に、脱ガス処理とタングステン膜8aの成膜処理
を同じ温度で行うため、タングステン膜8aの成膜時
に、新たに層間絶縁膜5からガス12が排出されること
がなく、埋め込み特性が良好となる。As described above, by using the chamber 13d into which an inert gas can be introduced, the same chamber 13d can be used.
Even if the tungsten film 8a is formed after the degassing process in step d, the residual amount of the gas 12 (particularly, hydrogen gas) discharged from the interlayer insulating film 5 is reduced, and the tungsten film 8a is required for forming the tungsten film 8a. By optimizing the partial pressure ratio with respect to the appropriate gas WF 6 , it is possible to form a tungsten film having a good shape without voids. Since the degassing process and the film forming process of the tungsten film 8a are performed at the same temperature as in the first embodiment, the gas 12 is newly discharged from the interlayer insulating film 5 at the time of forming the tungsten film 8a. And the embedding characteristics are improved.
【0052】また、実施の形態2において示した図7の
タングステンCVD装置17のチャンバー16aに、こ
の実施の形態3のチャンバー13dと同様の機能を付加
することで、より効率的に脱ガス処理を行うことが可能
となることは言うまでもない。Further, by adding the same function as that of the chamber 13d of the third embodiment to the chamber 16a of the tungsten CVD apparatus 17 of the second embodiment shown in FIG. It goes without saying that it is possible to do so.
【0053】[0053]
【発明の効果】以下に、この発明の各請求項の効果につ
いて記載する。この発明の請求項1による半導体装置の
製造方法によれば、ビアホール内に導電物質の埋め込み
を行う前に、導電物質の成膜温度と同じ温度で脱ガス処
理を行うことで、導電物質の成膜時に層間絶縁膜内から
新たにガスが排出されることを抑制でき、埋め込み特性
が良くなり、ボイドが形成されていない良好な接続部を
得ることが可能となるという効果がある。The effects of each claim of the present invention will be described below. According to the method for manufacturing a semiconductor device according to the first aspect of the present invention, the degassing process is performed at the same temperature as the film forming temperature of the conductive material before the conductive material is buried in the via hole, thereby forming the conductive material. It is possible to suppress the discharge of a new gas from inside the interlayer insulating film at the time of film formation, to improve the filling characteristics, and to obtain a good connection portion in which no void is formed.
【0054】また、この発明の請求項2による半導体装
置の製造方法によれば、ビアホールの内壁にバリアメタ
ル層を積層後、接続部を構成する導電物質の成膜が可能
な装置に搬入し、その装置内の第一のチャンバー内にお
いて、導電物質の成膜温度よりも高温で脱ガス処理を行
い、次に、真空連続状態にある第二のチャンバー内に半
導体基板を移動させ、ビアホール内に導電物質を埋設
し、接続部を形成するため、導電物質積層時に、同じチ
ャンバー内に層間絶縁膜から排出されたガスが少なく、
また、脱ガス処理を行った温度よりも低温で導電物質を
成膜するため新たにガスが排出されることがなく、埋め
込み特性が向上し、良好な接続部を得ることが可能とな
るという効果がある。According to the method of manufacturing a semiconductor device according to the second aspect of the present invention, after the barrier metal layer is laminated on the inner wall of the via hole, the semiconductor device is carried into a device capable of forming a conductive material forming a connection portion. In the first chamber of the apparatus, degassing is performed at a temperature higher than the film forming temperature of the conductive material, and then, the semiconductor substrate is moved into the second chamber in a vacuum continuous state, and is placed in the via hole. Since the conductive material is buried and the connection portion is formed, a small amount of gas is discharged from the interlayer insulating film in the same chamber when the conductive material is laminated,
In addition, since a conductive material is formed at a temperature lower than the temperature at which the degassing process is performed, no new gas is discharged, the filling characteristics are improved, and a good connection portion can be obtained. There is.
【0055】さらに、この発明の請求項3による半導体
装置の製造方法によれば、請求項1の効果に加え、さら
に、バリアメタル層積層後の脱ガス処理を行うチャンバ
ー内に不活性ガス導入、チャンバー内のガスの排出を繰
り返し行うことで、チャンバー内に残留する、層間絶縁
膜から排出されたガスをチャンバー外に排出することが
でき、ビアホールの埋め込み特性を良好に行える雰囲気
とすることが可能となり、良好な形状の接続部が得られ
るという効果がある。Further, according to the method of manufacturing a semiconductor device according to the third aspect of the present invention, in addition to the effect of the first aspect, an inert gas is introduced into a chamber for performing a degassing process after laminating a barrier metal layer. By repeatedly discharging the gas in the chamber, the gas remaining in the chamber and discharged from the interlayer insulating film can be discharged to the outside of the chamber, and an atmosphere capable of satisfactorily filling via holes can be obtained. Thus, there is an effect that a connection portion having a good shape can be obtained.
【0056】また、この発明の請求項4による半導体装
置の製造方法によれば、層間絶縁膜がSOG膜を含む物
質から構成され、これを加熱した場合に水分、水素ガス
等のガスの発生が、ビアホール内への埋め込み特性に悪
影響を大きく与える場合においても、上記の請求項1、
2、3のいずれか一項に記載された製造方法を用いて接
続部の形成を行うことで、良好な形状の接続部を得るこ
とが可能になるという効果を奏するものである。According to the method of manufacturing a semiconductor device according to the fourth aspect of the present invention, the interlayer insulating film is made of a material including an SOG film, and when this is heated, gas such as moisture and hydrogen gas is generated. In the case where the embedding property in the via hole is significantly affected,
By forming the connection portion by using the manufacturing method described in any one of the items 2 and 3, there is an effect that a connection portion having a good shape can be obtained.
【0057】さらに、この発明の請求項5に係る半導体
装置の製造方法によれば、請求項2の発明の効果に加
え、第一のチャンバーと第二のチャンバー間に移動用真
空チャンバーを設置することで、2つのチャンバー間を
真空連続な状態とでき、それぞれ脱ガス処理、タングス
テン成膜処理を連続して行えるため、効率の良い半導体
装置の製造が可能となる。Further, according to the method of manufacturing a semiconductor device according to the fifth aspect of the present invention, in addition to the effect of the second aspect, a moving vacuum chamber is provided between the first chamber and the second chamber. Thus, the two chambers can be kept in a vacuum continuous state, and the degassing process and the tungsten film forming process can be performed continuously, so that an efficient semiconductor device can be manufactured.
【図1】 この発明の実施の形態1の半導体装置を示す
ものである。FIG. 1 shows a semiconductor device according to a first embodiment of the present invention.
【図2】 この発明の実施の形態1の製造フローを示す
ものである。FIG. 2 shows a manufacturing flow according to the first embodiment of the present invention.
【図3】 この発明の実施の形態1の製造フローを示す
ものである。FIG. 3 shows a manufacturing flow according to the first embodiment of the present invention.
【図4】 この発明の実施の形態1の製造フローを示す
ものである。FIG. 4 shows a manufacturing flow according to the first embodiment of the present invention.
【図5】 この発明の実施の形態1の製造フローを示す
ものである。FIG. 5 shows a manufacturing flow according to the first embodiment of the present invention.
【図6】 この発明の実施の形態1の製造フローを示す
ものである。FIG. 6 shows a manufacturing flow according to the first embodiment of the present invention.
【図7】 この発明の実施の形態2の製造フローを示す
ものである。FIG. 7 shows a manufacturing flow according to the second embodiment of the present invention.
【図8】 この発明の実施の形態3の製造フローを示す
ものである。FIG. 8 shows a manufacturing flow according to the third embodiment of the present invention.
【図9】 この発明の実施の形態3の製造フローを示す
ものである。FIG. 9 shows a manufacturing flow according to the third embodiment of the present invention.
【図10】 従来の技術を示す図である。FIG. 10 is a diagram showing a conventional technique.
【図11】 従来の技術を示す図である。FIG. 11 is a diagram showing a conventional technique.
【図12】 従来の技術を示す図である。FIG. 12 is a diagram showing a conventional technique.
【図13】 従来の技術を示す図である。FIG. 13 is a diagram showing a conventional technique.
【図14】 従来の技術を示す図である。FIG. 14 is a diagram showing a conventional technique.
1.半導体基板 2.下層配線 3、10.反射防止膜 4、5、6.層間絶縁膜 7.バリアメタル層 8.接続部 8a.タングステン膜 9.上層配線 11.ビアホール 12.ガス 13a、13b、13c、13d、16a、16b.チ
ャンバー 14、14a.保持台 15、15a.熱源 17.タングステンCVD装置 18.移動用真空チャンバー 19.不活性ガス導入口 20.不活性ガス 21.ガス排出口1. Semiconductor substrate 2. Lower layer wiring 3,10. Antireflection film 4, 5, 6. 6. interlayer insulating film 7. barrier metal layer Connection 8a. Tungsten film 9. Upper wiring 11. Via hole 12. Gases 13a, 13b, 13c, 13d, 16a, 16b. Chambers 14, 14a. Holder 15, 15a. Heat source 17. Tungsten CVD apparatus 18. Vacuum chamber for transfer 19. Inert gas inlet 20. Inert gas 21. Gas outlet
Claims (5)
工程、上記下層金属配線上及び上記半導体基板の表面上
に層間絶縁膜を積層する工程、上記層間絶縁膜に対して
選択的に異方性エッチングを行い、上記下層金属配線の
表面の少なくとも一部を表出させるビアホールを形成す
る工程、上記層間絶縁膜を加熱し、脱ガス処理を行う工
程、上記ビアホールの内壁及び上記層間絶縁膜の表面に
バリアメタル層を付着形成する工程、上記層間絶縁膜を
上記ビアホール内を埋設する導電物質の成膜温度に加熱
し、脱ガス処理を行う工程、上記バリアメタル層上に上
記導電物質を積層することで、少なくとも上記ビアホー
ル内を上記導電物質で埋設し、接続部を得る工程、上記
接続部に接する上層金属配線を形成する工程を含むこと
を特徴とする半導体装置の製造方法。A step of forming a lower metal wiring on the semiconductor substrate; a step of laminating an interlayer insulating film on the lower metal wiring and on the surface of the semiconductor substrate; Forming a via hole that exposes at least a part of the surface of the lower metal wiring, heating the interlayer insulating film, and performing a degassing process, the inner wall of the via hole and the interlayer insulating film. A step of attaching and forming a barrier metal layer on the surface, a step of heating the interlayer insulating film to a film forming temperature of a conductive substance filling the via hole and performing a degassing process, and laminating the conductive substance on the barrier metal layer A step of burying at least the inside of the via hole with the conductive material to obtain a connection portion, and a step of forming an upper metal wiring in contact with the connection portion. Device manufacturing method.
工程、上記下層金属配線上及び上記半導体基板の表面上
に層間絶縁膜を積層する工程、上記層間絶縁膜に対して
選択的に異方性エッチングを行い、上記下層金属配線の
表面の少なくとも一部を表出させるビアホールを形成す
る工程、上記層間絶縁膜を加熱し、脱ガス処理を行う工
程、上記ビアホールの内壁及び上記層間絶縁膜の表面に
バリアメタル層を付着形成する工程、温度調整可能な第
一のチャンバー内において、上記ビアホール内に埋設す
る導電物質の成膜温度よりも高温で、上記層間絶縁膜を
加熱し、脱ガス処理を行う工程、上記第一のチャンバー
と互いに真空連続であり、上記導電物質の成膜温度に調
整された第二のチャンバー内において、上記バリアメタ
ル層上に上記導電物質を積層することで、少なくとも上
記ビアホール内を上記導電物質で埋設し、接続部を得る
工程、上記接続部に接する上層金属配線を形成する工程
を含むことを特徴とする半導体装置の製造方法。A step of forming a lower metal wiring on the semiconductor substrate; a step of laminating an interlayer insulating film on the lower metal wiring and on the surface of the semiconductor substrate; Forming a via hole that exposes at least a part of the surface of the lower metal wiring, heating the interlayer insulating film, and performing a degassing process, the inner wall of the via hole and the interlayer insulating film. A step of attaching a barrier metal layer to the surface, and heating the interlayer insulating film in a first temperature-adjustable first chamber at a temperature higher than a film forming temperature of a conductive material embedded in the via hole to perform a degassing process. Performing the step, the first chamber and the second chamber are vacuum-continuous with each other, and in the second chamber adjusted to the film forming temperature of the conductive material, the conductive material is formed on the barrier metal layer. A method of manufacturing a semiconductor device, comprising the steps of: burying at least the inside of the via hole with the conductive material by laminating materials to obtain a connection portion; and forming an upper metal wiring in contact with the connection portion.
導電物質の成膜温度、若しくは上記導電物質の成膜温度
以上の温度に加熱し、脱ガス処理を行う工程において、
上記脱ガス処理を行うチャンバー若しくは第一のチャン
バー内に不活性ガスを導入後、上記チャンバー若しくは
上記第一のチャンバー内のガスを排出する工程を繰り返
し、上記層間絶縁膜から排出されたガスを上記チャンバ
ー若しくは上記第一のチャンバーの外部に排出させるこ
とを特徴とする請求項1ないし2のいずれか一項記載の
半導体装置の製造方法。3. A step of heating the interlayer insulating film to a temperature higher than or equal to a film forming temperature of a conductive material for burying the inside of the via hole and performing a degassing process.
After introducing an inert gas into the chamber or the first chamber for performing the degassing treatment, the step of discharging the gas in the chamber or the first chamber is repeated, and the gas discharged from the interlayer insulating film is discharged. The method according to claim 1, wherein the semiconductor device is discharged outside the chamber or the first chamber.
膜を含み、複数の層からなることを特徴とする請求項1
ないし3のいずれか一項記載の半導体装置の製造方法。4. The interlayer insulating film is made of SOG (spin on glass).
2. The method according to claim 1, further comprising a plurality of layers including a film.
4. The method for manufacturing a semiconductor device according to any one of claims 3 to 3.
処理された半導体基板は、第一のチャンバーから搬出さ
れ、真空連続な状態で移動用真空チャンバーに収納さ
れ、上記移動用真空チャンバーを上記第二のチャンバー
まで移動させ、上記移動用真空チャンバーから真空連続
な状態で上記第二のチャンバーへ搬入することを特徴と
する請求項2記載の半導体装置の製造方法。5. The semiconductor substrate degassed at a temperature higher than the film forming temperature of the conductive material is carried out of the first chamber, and is housed in a vacuum chamber for continuous movement in a vacuum state. 3. The method of manufacturing a semiconductor device according to claim 2, wherein the semiconductor device is moved to the second chamber, and is carried into the second chamber in a vacuum continuous state from the vacuum chamber for movement.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3489497A JPH10233444A (en) | 1997-02-19 | 1997-02-19 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3489497A JPH10233444A (en) | 1997-02-19 | 1997-02-19 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10233444A true JPH10233444A (en) | 1998-09-02 |
Family
ID=12426887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3489497A Pending JPH10233444A (en) | 1997-02-19 | 1997-02-19 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10233444A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6444571B1 (en) | 1998-11-27 | 2002-09-03 | Nec Corporation | Process for fabricating a semiconductor device with improved step coverage and reliability of a lower aluminum line |
JP2007067324A (en) * | 2005-09-02 | 2007-03-15 | Sony Corp | Method for manufacturing semiconductor device |
JP2010272898A (en) * | 2005-01-21 | 2010-12-02 | Toshiba Corp | Method of manufacturing semiconductor device |
US9376541B2 (en) | 2013-10-10 | 2016-06-28 | Samsung Electronics Co., Ltd. | Non-conductive film and non-conductive paste including zinc particles, semiconductor package including the same, and method of manufacturing the semiconductor package |
US10128168B2 (en) | 2013-11-18 | 2018-11-13 | Samsung Electronics Co., Ltd. | Integrated circuit device including through-silicon via structure and method of manufacturing the same |
-
1997
- 1997-02-19 JP JP3489497A patent/JPH10233444A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6444571B1 (en) | 1998-11-27 | 2002-09-03 | Nec Corporation | Process for fabricating a semiconductor device with improved step coverage and reliability of a lower aluminum line |
JP2010272898A (en) * | 2005-01-21 | 2010-12-02 | Toshiba Corp | Method of manufacturing semiconductor device |
JP2007067324A (en) * | 2005-09-02 | 2007-03-15 | Sony Corp | Method for manufacturing semiconductor device |
US9376541B2 (en) | 2013-10-10 | 2016-06-28 | Samsung Electronics Co., Ltd. | Non-conductive film and non-conductive paste including zinc particles, semiconductor package including the same, and method of manufacturing the semiconductor package |
US10128168B2 (en) | 2013-11-18 | 2018-11-13 | Samsung Electronics Co., Ltd. | Integrated circuit device including through-silicon via structure and method of manufacturing the same |
US20190013260A1 (en) * | 2013-11-18 | 2019-01-10 | Samsung Electronics Co., Ltd. | Integrated circuit device including through-silicon via structure and method of manufacturing the same |
US10777487B2 (en) | 2013-11-18 | 2020-09-15 | Samsung Electronics Co., Ltd. | Integrated circuit device including through-silicon via structure and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI236099B (en) | A method for depositing a metal layer on a semiconductor interconnect structure | |
KR100440832B1 (en) | Low temperature integrated metallization method and apparatus | |
TWI478281B (en) | Interconnection structure and manufacturing method of mosaic structure | |
US20060006538A1 (en) | Extreme low-K interconnect structure and method | |
EP1570517B1 (en) | A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
JPH08264530A (en) | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
JPH05102075A (en) | Method for forming tungsten contact having low resistance and low defect density for silicon semiconductor wafer | |
KR100259692B1 (en) | Manufacturing method of semiconductor device with buried contact structure | |
JP2000058544A (en) | Semiconductor device and manufacture of the same | |
JP4169950B2 (en) | Manufacturing method of semiconductor device | |
JP3208124B2 (en) | Semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device | |
JP2008060568A (en) | Manufacturing apparatus of semiconductor device and method of manufacturing semiconductor device using the same | |
KR100560666B1 (en) | Metal film deposition system for semiconductor device manufacturing and its operation method | |
US6844627B2 (en) | Metal film semiconductor device and a method for forming the same | |
JPH1140518A (en) | Film formation of cvd-titanium film | |
JP2003243497A (en) | Wiring structure and method of forming the same | |
JPH10233444A (en) | Manufacture of semiconductor device | |
US20090102053A1 (en) | Metal line stacking structure in semiconductor device and formation method thereof | |
US20060145269A1 (en) | Semiconductor device having a capping layer including cobalt and method of fabricating the same | |
TW201244044A (en) | Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same | |
KR20030027390A (en) | Method and apparatus for depositing a metal layer | |
JPH10261596A (en) | Manufacture of semiconductor device | |
KR100922905B1 (en) | Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium | |
US6566252B1 (en) | Method for simultaneous deposition and sputtering of TEOS and device thereby formed | |
JP2765625B2 (en) | Method of manufacturing semiconductor device and method of preventing corrosion of Ti film in through hole |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Effective date: 20040518 Free format text: JAPANESE INTERMEDIATE CODE: A02 |