[go: up one dir, main page]

JPH10229201A - 薄膜半導体装置の製造方法 - Google Patents

薄膜半導体装置の製造方法

Info

Publication number
JPH10229201A
JPH10229201A JP9047115A JP4711597A JPH10229201A JP H10229201 A JPH10229201 A JP H10229201A JP 9047115 A JP9047115 A JP 9047115A JP 4711597 A JP4711597 A JP 4711597A JP H10229201 A JPH10229201 A JP H10229201A
Authority
JP
Japan
Prior art keywords
thin film
silicon thin
silicon
sputtering
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9047115A
Other languages
English (en)
Inventor
Takashi Noguchi
隆 野口
Hajime Yagi
肇 矢木
Yasuhiro Kanetani
康弘 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9047115A priority Critical patent/JPH10229201A/ja
Priority to US09/021,826 priority patent/US6080643A/en
Publication of JPH10229201A publication Critical patent/JPH10229201A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 薄膜トランジスタの活性層となるシリコン薄
膜の成膜プロセスを改善し、品質及び生産性を高める。 【解決手段】 まず物理気相成長工程を行ない、真空中
で基板１上に非晶質のシリコン薄膜２を物理的に成膜す
る。次にレーザアニール工程を行ない、シリコン薄膜２
を成膜した後に連続して、水素を抜く処理を行なうこと
なく、レーザ光を照射してシリコン薄膜２を非晶質から
多結晶に転換する。この後、多結晶に転換されたシリコ
ン薄膜２を加工して薄膜トランジスタ８を形成する。物
理気相成長工程では、シリコン結晶又はシリコン焼結体
からなるターゲットを用いたスパッタにより非晶質のシ
リコン薄膜２を成膜する。このスパッタでは、あらかじ
め所望の濃度で不純物を混入したターゲットを用いるこ
ともでき、成膜段階でシリコン薄膜２に不純物を導入す
ることで、あらかじめ薄膜トランジスタ８の閾特性を制
御できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多結晶シリコンを活
性層とする薄膜トランジスタを基板上に集積形成した薄
膜半導体装置の製造方法に関する。より詳しくは、低温
プロセスで多結晶シリコン薄膜トランジスタを作成する
技術に関する。
【０００２】
【従来の技術】薄膜半導体装置は例えば表示用としてア
クティブマトリクス型液晶ディスプレイなどの駆動基板
に好適であり、現在盛んに開発が進められている。薄膜
トランジスタの活性層には多結晶シリコン又は非晶質シ
リコンが用いられる。特に、多結晶シリコン薄膜トラン
ジスタは小型で高精細のアクティブマトリクス型カラー
液晶表示装置が実現でき、注目を集めている。透明なガ
ラスなどからなる絶縁基板上に画素スイッチング素子と
して薄膜トランジスタを形成する為、従来の半導体技術
では電極材料や抵抗材料としてのみ活用されていた多結
晶シリコン薄膜を活性層に利用する技術である。市場で
求められる画像品位を実現する為の高密度設計が可能な
高性能のスイッチング素子用薄膜トランジスタを実現で
きる唯一の技術である。これは同時に、従来外付けのＩ
Ｃを用いていた周辺回路部を画素アレイ部と同一基板上
に同一プロセスで形成することも可能にした。非晶質シ
リコン薄膜トランジスタでは実現できなかった高精細で
且つ周辺回路部一体型のアクティブマトリクス液晶ディ
スプレイが実現できる。
【０００３】多結晶シリコンは非晶質シリコンに比べキ
ャリア移動度が大きい為、多結晶シリコン薄膜トランジ
スタの電流駆動能力が高くなり、高速駆動が必要な水平
走査回路及び垂直走査回路などの周辺回路部を画素スイ
ッチング用の薄膜トランジスタと同一基板上に同時に作
り込むことができる。従って、表示用薄膜半導体装置か
ら外部に取り出す信号線の本数を大幅に削減することが
できる。又、Ｎチャネル型及びＰチャネル型の薄膜トラ
ンジスタを集積形成したＣＭＯＳ回路をオンチップ化で
き、レベルシフト回路の内蔵が可能になりタイミング系
信号の低電圧駆動ができる。
【０００４】薄膜トランジスタのデバイス技術及びプロ
セス技術としては、従来から１０００℃以上の処理温度
を採用した高温プロセス技術が確立されている。この高
温プロセスの特徴は、石英など高耐熱性基板の上に成膜
された半導体薄膜を固相成長により改質する点である。
固相成長法は１０００℃以上の温度で半導体薄膜を熱処
理する方法であり、成膜段階では微小なシリコン結晶の
集合である多結晶シリコンに含まれる一個一個の結晶粒
を大きくする。この固相成長法により得られた多結晶シ
リコンは１００ｃｍ2 ／ｖ．ｓ程度の高いキャリア移動
度が得られる。この様な高温プロセスを実施する為には
耐熱性に優れた基板の採用が必須であり、従来から高価
な石英などを用いていた。しかしながら、石英は製造コ
スト低減化の観点からは不利である。
【０００５】上述した高温プロセスに代えて、６００℃
以下の処理温度を採用した低温プロセスが開発されてい
る。薄膜半導体装置の製造工程を低温プロセス化する方
法の一環として、レーザビームを用いたレーザアニール
が注目を集めている。これは、ガラスなどの低耐熱性絶
縁基板上に成膜された非晶質シリコンや多結晶シリコン
など非単結晶性の半導体薄膜にレーザビームを照射して
局部的に加熱溶融した後、その冷却過程で半導体薄膜を
結晶化するものである。この結晶化した半導体薄膜を活
性層（チャネル領域）として多結晶シリコン薄膜トラン
ジスタを集積形成する。結晶化した半導体薄膜はキャリ
アの移動度が高くなる為、薄膜トランジスタを高性能化
できる。
【０００６】
【発明が解決しようとする課題】ガラスなどからなる絶
縁基板を用いた周辺回路内蔵型（モノリシック）の液晶
表示パネルにおいて、均質な画像の表示を実現する上か
ら、多結晶シリコン薄膜トランジスタとしてはより均一
で且つ高い駆動電流のトランジスタ特性が求められてい
る。即ち、シリコン薄膜を改質して高移動度化する必要
がある。前述した様に、非晶質シリコン薄膜を結晶化さ
せて薄膜トランジスタの性能を向上させる。この場合、
結晶化法として現在エキシマレーザ光源を用いたレーザ
アニールが期待されている。その照射方法としては、ラ
イン状もしくは矩形状の均一なエネルギー密度を有する
エキシマレーザパルスをマルチスキャンショットする技
術が盛んに開発されている。この場合、非晶質シリコン
の成膜方法としては化学気相成長（ＣＶＤ）が一般的に
採用されている。特に、大面積のガラス板上にスループ
ットよく低温で非晶質シリコンを堆積できるＰＥ（Ｐｌ
ａｓｍａ Ｅｎｈａｎｃｅｄ）ＣＶＤ法が主流となって
いる。この場合、原料ガスとして水素化合物を用いる
為、シリコン薄膜中に水素が大量に含有される。その量
は約１０〜２０ａｔ％に達する。このまま、レーザアニ
ールを用いて直接結晶化すると、膜中の水素が凝集しボ
イド状の穴が生じる為、デバイス作成上都合が悪い。よ
って、通常結晶化の為のレーザアニール前に、一旦加熱
炉中で水素を抜く為の予備アニールを行なう。しかしな
がら、この前処理でも残留水素は依然として数ａｔ％程
度存在し、レーザアニールで急加熱される際、細かいボ
イドが発生する為シリコン薄膜が局部的に変質する恐れ
がある。又、ＰＥＣＶＤ法ではシリコン薄膜に不純物を
導入する為ＰＨ3 やＢ2 Ｈ6 などを気相で混入すること
がある。しかしながら、成膜チャンバの管壁に対する付
着やマスフローの制御性の限界がある為、比較的低濃度
でシリコン薄膜全体に対して均一且つ再現性よく不純物
を導入することは一般的に困難である。
【０００７】
【課題を解決する為の手段】上述した従来の技術の課題
を解決する為に以下の手段を講じた。即ち、本発明に従
って薄膜半導体装置は以下の工程により製造される。ま
ず、物理気相成長（ＰＶＤ）工程を行ない、真空中で基
板上に非晶質のシリコン薄膜を物理的に成膜する。次
に、レーザアニール工程を行ない、該シリコン薄膜を成
膜した後に連続して、水素を抜く処理を行なうことな
く、レーザ光を照射して該シリコン薄膜を非晶質から多
結晶に転換する。この後、多結晶に転換された該シリコ
ン薄膜を加工して薄膜トランジスタを形成する工程を行
なう。好ましくは、前記物理気相成長工程はシリコン結
晶又はシリコン焼結体からなるターゲットを用いたスパ
ッタにより非晶質のシリコン薄膜を成膜するスパッタ工
程である。又好ましくは、前記スパッタ工程は、あらか
じめ所望の濃度で不純物を混入したターゲットを用いて
スパッタを行ない、成膜段階でシリコン薄膜に不純物を
導入することで、あらかじめ薄膜トランジスタの閾特性
を制御しておく。
【０００８】本発明は表示装置の製造方法も包含してい
る。即ち、本発明に従って表示装置は以下の工程により
製造される。まず、真空中で一方の絶縁基板上に非晶質
のシリコン薄膜を物理的に成膜する。次に、該シリコン
薄膜を成膜した後に連続して、水素を抜く処理を行なう
ことなく、レーザ光を照射して該シリコン薄膜を非晶質
から多結晶に転換する。続いて、多結晶に転換された該
シリコン薄膜を加工して薄膜トランジスタを集積形成す
る。更に、個々の薄膜トランジスタに接続して画素電極
をマトリクス状に形成する。この後、あらかじめ対向電
極が形成された他方の絶縁基板を所定の間隙を介して該
一方の絶縁基板に接合する。最後に、該間隙に液晶など
の電気光学物質を配することで、表示装置を完成させ
る。
【０００９】本発明によれば、高真空中でターゲットを
スパッタすることで、純度がよく且つ水素濃度の小さな
シリコン薄膜が得られる。この為、水素を抜く処理を行
なうことなしにレーザアニールを連続して実施でき、工
程短縮が可能になる。又、シリコン結晶又は焼結体から
なるターゲットに、あらかじめ所望の濃度で不純物を混
入させることで、次に連続して行なうレーザアニールの
結晶化処理により、多結晶シリコン薄膜中のフェルミ準
位を精度よく制御できる。これにより、安定な閾特性を
有する薄膜トランジスタを得ることができ、大面積のガ
ラス板上に高性能な表示パネルを作り込むことが可能に
なる。即ち、従来のＣＶＤ法に代えてＰＶＤ法により水
素の少いシリコン薄膜を成膜し、これに連続してシリコ
ン薄膜に対しレーザアニールを行ない非晶質から多結晶
に転換する。これにより、ボイド（微細な穴）の少い、
均質で高品位のシリコン薄膜をスループットよく作成可
能である。ＰＶＤ（スパッタなど）とレーザアニールを
連続して行なう技術は、安定した性能の薄膜トランジス
タを基板上に集積形成可能であり、高性能な液晶表示パ
ネルの製造に応用できる。又、本方法は液晶表示パネル
の他、スタックＴＦＴ構造を採用したＳＲＡＭの製造に
も応用可能である。更には、不揮発性メモリのフローテ
ィングゲートなど各種のゲートを作成する際にも応用可
能である。更には、反射防止膜やシリサイド用のシリコ
ン薄膜を作成する際にも応用可能である。
【００１０】
【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。
【００１１】図１は本発明に係る薄膜半導体装置製造方
法を示す模式的な工程図である。まず（Ａ）に示す様
に、大面積のガラス板などからなる絶縁基板１の上にＳ
ｉＯ2及びＳｉＮを成膜し、パシベーション膜１ａとす
る。このパシベーション膜１ａはガラスなどからなる絶
縁基板１に含まれる不純物による汚染を防ぐ為に設けら
たものである。次に、スパッタ法により非晶質のシリコ
ン薄膜２を堆積する。その厚みは約５０ｎｍである。こ
の際、ターゲット中に所望の不純物を混入させておくこ
とで、特に追加のプロセスを要することなく、薄膜トラ
ンジスタの閾特性を高精度で制御することが可能であ
る。更に、この非晶質のシリコン薄膜２を高性能化する
目的でレーザアニールによる結晶化を行なう。この際、
スパッタ法によるシリコン薄膜２は原理的に水素の含有
量が少い。従って、従来の様に水素抜きのプロセスを行
なうことなく、そのままシリコン薄膜２に対してライン
状もしくは矩形状に光学的に整形されたレーザビームの
パルスを照射して、結晶化を行なう。照射方法はマルチ
スキャンショットもしくは一括ショットを採用できる。
ライン状のレーザビームを用いる場合、照射領域の形状
は例えば１５０ｍｍ×０．５ｍｍである。このライン状
のレーザビームを用いてマルチスキャンショットを行な
うと、安定的にスループットよくレーザアニール処理を
行なうことができる。この際、レーザビームのパルスの
周波数は２００Ｈｚ前後に設定する。このような方法で
レーザアニールを行なえば、シリコン薄膜２は元々水素
の含有量が少いので、ボイドなどを生じることなく安定
的且つ平坦性よく非晶質から多結晶に転換できる。以上
の様に、本実施形態では絶縁基板上にスパッタを用いて
非晶質のシリコン薄膜２を成膜している。これに連続し
て、レーザアニールを行ない非晶質を多結晶に転換す
る。この場合、スパッタとレーザアニールは同一チャン
バ内で行なってもよいし、あるいは、真空を破らず別室
で行なってもよい。スパッタは例えば１０-7Ｔｏｒｒ以
下の高真空で行なう。ターボポンプで成膜チャンバ内を
吸引し、ターゲットに照射するスパッタ原子はＡｒ、Ｈ
ｅ、Ｎｅ、Ｎなどの不活性原子を用いる。ターゲットに
はあらかじめＢなどの不純物を微量（１×１０16／ｃｍ
3 以下）混入させたシリコン結晶や焼結体を用いる。
【００１２】次に（Ｂ）に示す様に、結晶化されたシリ
コン薄膜２の上に二酸化シリコンなどからなるゲート絶
縁膜３及び金属のゲート電極４を下から順に重ね、トッ
プゲート型薄膜トランジスタの基本構造を形成する。続
いて（Ｃ）に示す様に、ゲート電極４をマスクとして不
純物７をイオンドーピングによりセルフアライメントで
シリコン薄膜２に注入し、薄膜トランジスタ８のソース
領域Ｓ及びドレイン領域Ｄを形成する。この結果、ゲー
ト電極４の直下には不純物の注入されていないチャネル
領域Ｃｈが残されることになる。最後に（Ｄ）に示す様
に、ゲート絶縁膜３をゲート電極４に合わせてカッティ
ングするとともに、シリコン薄膜２を個々の薄膜トラン
ジスタ８の素子領域に合わせてカッティングする。この
後薄膜トランジスタ８を層間絶縁膜１０で被覆し、ソー
ス領域Ｓ及びドレイン領域Ｄに連通するコンタクトホー
ルをエッチングで開口する。層間絶縁膜１０の上に信号
配線１１及び画素電極１２をパタニング形成する。以上
により、アクティブマトリクス型表示パネル用の薄膜半
導体装置が得られる。
【００１３】図２は、スパッタにより成膜された非晶質
シリコン薄膜の膜中水素濃度を測定した結果を示すグラ
フである。縦軸に濃度を示し、横軸に深さを取ってあ
る。この測定は膜中から放射される二次電子を計数して
濃度データを得ている。水素濃度に加えて酸素濃度及び
窒素濃度も図示してある。グラフから明らかな様に、ス
パッタにより成膜されたシリコン薄膜の水素濃度は１×
１０20／ｃｍ3 程度である。一方、図３はＰＥＣＶＤ法
により成膜されたシリコン薄膜の水素濃度を表わしてい
る。なお、このグラフは２６０℃の基板温度でＰＥＣＶ
Ｄにより成膜した後、窒素雰囲気中４００℃で２時間水
素抜きのアニールを行なった後測定したデータである。
グラフから明らかな様に、膜中の水素濃度は１×１０21
／ｃｍ3 程度である。従って、スパッタ法を用いたＰＶ
Ｄにより成膜されたシリコン薄膜に比べ、ＣＶＤにより
成膜されたシリコン薄膜は１０倍以上の水素を含有して
いる。なお、水素抜きの処理前の水素濃度は５×１０21
／ｃｍ3 程度である。
【００１４】以上の様に、ＰＶＤ（物理気相成長）はＣ
ＶＤ（化学気相成長）に比べ多くの利点を有している。
まず、スパッタでは２００℃程度の低温でシリコン薄膜
を成膜できる。又、ターボポンプを用いて成膜チャンバ
内を１０-6〜１０-7Ｔｏｒｒ程度に高真空引きし、成膜
することで高純度のシリコン薄膜が得られる。場合によ
っては、ターゲットに所望の不純物（Ｐ，Ｂ）を混入す
ることで、シリコン薄膜中における不純物濃度を精密に
制御可能である。又、シリコン薄膜の上に二酸化シリコ
ン薄膜を成膜する場合など、真空を破ることなく連続成
膜が可能であり、所謂クラスターツール化が実現でき
る。最大の利点として、スパッタなどのＰＶＤにより成
膜したシリコン薄膜はＰＥ−ＣＶＤにより成膜されたシ
リコン薄膜に比べて水素含有濃度が１桁以上低いことで
ある。これにより、何ら水素抜きの処理を追加すること
なく、非晶質のシリコン薄膜を成膜した後連続的にレー
ザアニール処理が行なえる。
【００１５】図４は、本発明の実施に用いられるスパッ
タ装置を参考の為に示したものである。図示する様に、
スパッタ装置は基本的に、排気系２０とガス導入系３０
と電極系４０とスパッタリング電源５０とから構成され
ている。電極系４０は成膜チャンバ内に装着されてい
る。チャンバ内において、処理対象となる基板は基板ホ
ルダ上に載置されている。その上部にはターゲット、Ｒ
Ｆ電極、カソードシールドなどを含んだ電極系４０が載
置されている。電極系４０にはスパッタリング電源５０
が接続されている。又、排気系２０は成膜チャンバ内を
高真空引きする。ガス導入系３０はスパッタ用のガスを
成膜チャンバ内に導入する。
【００１６】排気系２０については、僅かな油蒸気でも
問題となる時は、油拡散ポンプは使用できない。１０-7
Ｔｏｒｒ以下という背圧と生産性が要求される時はクラ
イオポンプが使用される。ガス導入系３０については、
Ａｒガスの導入と流量調整にバリアブルリークバルブを
用いる。簡便なものとしてはニードル型が使用される。
高精度の流量制御を行なう場合にはＡＦＣ（自動流量制
御器）が用いられる。電極系４０については、ターゲッ
トを除く電極は一定の距離を隔てた接地電位のカソード
シールドで覆う。シールドは陰極（カソード）のターゲ
ット面以外で放電が発生することを防止する。シールド
と電極間距離は短い方がよい。但し、この空間にゴミが
入ってショートしない程度の安全を見積もって決める。
スパッタリング電源５０については、例えば電波法で決
められた工業バンドの周波数１３．５６ＭＨｚで出力イ
ンピーダンス５０Ωの電源が使用される。ＲＦ電源と負
荷とのインピーダンス整合を取るため、陰極と電源の間
に整合回路が設けられる。ＲＦ電源出力部に挿入された
通過型電力計により進行波と反射波を観察しながら調整
を行ない反射波を最小に抑える。
【００１７】以上の説明では、ＰＶＤとして主にスパッ
タを説明したが、これ以外に真空蒸着もＰＶＤ（物理気
相成長）の範疇に含まれる。図５は、スパッタと電子ビ
ーム蒸着を比較して示した模式図である。（Ａ）がスパ
ッタの原理を示し、（Ｂ）が電子ビーム蒸着の原理を模
式的に表わしている。なお、本図において、●印の粒子
はスパッタ及び蒸着原子を示し、○印の粒子は高エネル
ギー中性原子を示し、○に＋の入ったものはイオンを表
わしている。一般に、薄膜を作る粒子の発生元をソース
と称し、その上に薄膜が成長する板やフィルムなどを基
板という。スパッタにおいては、プラズマ内のイオンが
陰極降下内で加速され、ターゲットを衝撃してスパッタ
を起こしている。即ち、ソースはこのターゲットで面状
である。陰極降下は普通４００Ｖ前後で、この値に近い
エネルギーのイオンがターゲットから引き出した原子も
約１０ｅＶ程度の値を持っている。この原子が基板上に
付着し薄膜となるのであるが、図示の様にイオンや高エ
ネルギー中性原子の照射を受けながら成長する。一方、
真空蒸着では電子ビーム加熱によって蒸発させる場合が
一般的である。従って、図示する様にソースは絞られた
電子ビームの系に相当し、点状である。蒸発した原子は
熱エネルギーを持つだけで、種類によって異なるが約
０．２ｅＶ位である。更に蒸着では、成長時に他の高エ
ネルギー粒子の衝撃を受けない。以上の原理的相違から
生じるスパッタ技術の特徴を挙げると次の通りである。
まず、成膜している時同時に基板を照射する高エネルギ
ー粒子の量とエネルギーを適当に制御すると、優れた性
質を持つ薄膜が得られる。即ち、緻密な高密度薄膜や、
バルクにない結晶構造を持つ薄膜や、基板との付着力が
大きい薄膜などである。次に、合金薄膜を作る時、蒸着
では蒸気圧の違いで一定比率とすることが困難だが、ス
パッタでは望む組成比のターゲットを用いると、その表
面から次々に飛び出すので、ほぼ同じ組成の薄膜が得ら
れる。更に、膜の成長速度はスパッタ電力にほぼ比例し
安定である。従って、時間制御のみで精度の高い厚さの
薄膜が得られる。蒸着の膜厚分布は点ソースからの余弦
則に従うので、一様とする為の操作が必要となるのに対
し、スパッタは面ソースに対向して成長するので、一様
な膜が容易に得られる。スパッタはターゲットの寿命が
比較的長く連続運転に適している。以上の様に、本発明
ではシリコン薄膜を成膜する為スパッタもしくは真空蒸
着などのＰＶＤを用いることができるが、好ましくは膜
質や生産性などの観点からスパッタ法を用いることが望
まれる。
【００１８】図６は、レーザアニール工程を参考の為に
模式的に表わしたものである。まず、レーザアニールに
先立ってガラスなどからなる絶縁基板１上に非晶質のシ
リコン薄膜２をスパッタなどのＰＶＤにより成膜する。
この後レーザアニールを行なうため、所定のビーム断面
形状を有するレーザビーム（ラインビーム）６３を用い
ている。但し本発明はラインビームの使用に限られるも
のではなく、矩形ビーム、正方形ビーム、円形ビームを
用いたスキャニング方式にも適用可能である。あるい
は、５０ｍｍ角以上の大面積を対象としたワンショット
照射方式に対しても有効である。本例では、ラインビー
ム６３を用いており、その照射領域６４は長尺型のビー
ム断面形状に対応して長手形状となっている。本例で
は、この照射領域６４を長手方向とは直角に一次元走査
して所定面積のシリコン薄膜２の結晶化を図っている。
この後加工工程を行ない、結晶化されたシリコン薄膜２
を活性層として薄膜トランジスタを集積形成する。
【００１９】ラインビーム６３は図示するラインビーム
光学系を用いて生成され且つ一次元的に走査される。こ
のラインビーム光学系はレーザ発振管７０、アッテネー
ター７１、ミラー７２、ビームホモジナイザー７３、シ
リンドリカルレンズ７４などから構成されている。レー
ザ発振管７０はエキシマレーザユニットなどからなりス
ポットビーム７５をパルス状に放射する。アッテネータ
ー７１はスポットビーム７５を減衰させ、照射エネルギ
ー強度を調節する。アッテネーター７１から出射したス
ポットビーム７５はミラー７２により反射されビームホ
モジナイザー７３に入射する。これは、スポットビーム
の断面強度分布を空間的に均一化させる光学素子であ
る。ビームホモジナイザー７３から出射したスポットビ
ームはシリンドリカルレンズ７４によりラインビーム６
３に変換される。ミラー７２、ビームホモジナイザー７
３、シリンドリカルレンズ７４は一体となって一次元的
に走査され、ラインビーム７３の照射領域６４が矢視の
方向に沿ってステップ状にスキャニングされる。この
際、照射領域６４は部分的にオーバーラップしながら一
次元的に走査される。
【００２０】図７は、本発明に従って製造された薄膜半
導体装置を駆動基板として用いたアクティブマトリクス
型表示パネルの一例を示している。本表示パネルは一方
の絶縁基板１と他方の絶縁基板１０２と両者の間に保持
された電気光学物質１０３とを備えている。電気光学物
質１０３としては液晶材料などが広く用いられている。
下側の絶縁基板１は大面積化が可能であり且つ比較的低
コストのガラス板を用いることができる。絶縁基板１に
は画素アレイ部１０４と駆動回路部とが集積形成されて
おり、モノリシック構造を採用できる。即ち、画素アレ
イ部１０４に加え周辺の駆動回路部を一体的に内蔵する
ことができる。駆動回路部は垂直走査回路１０５と水平
走査回路１０６とに分かれている。又、絶縁基板１の周
辺部上端には外部接続用の端子部１０７が形成されてい
る。端子部１０７は配線１０８を介して垂直走査回路１
０５及び水平走査回路１０６に接続している。一方、上
側の絶縁基板１０２の内表面には対向電極（図示せず）
が全面的に形成されている。画素アレイ部１０４には行
状のゲート配線４ａと列状の信号配線１１が形成されて
いる。ゲート配線４ａは垂直走査回路１０５に接続し、
信号配線１１は水平走査回路１０６に接続する。両配線
の交差部には画素電極１２とこれを駆動する薄膜トラン
ジスタ８が集積形成されている。又、垂直走査回路１０
５及び水平走査回路１０６にも薄膜トランジスタが集積
形成されている。
【００２１】本発明は表示用の薄膜半導体装置ばかりで
なく、他の用途に用いられる薄膜半導体装置を製造する
場合にも応用可能である。例えば、図８は本発明に従っ
て製造されるＳＲＡＭを模式的に表わしたものである。
このＳＲＡＭのメモリセルは入出力トランジスタ２０
１，２０２とフリップフロップを構成する４個のトラン
ジスタ２０３，２０４，２０５，２０６とから構成され
ている。６個のトランジスタの内Ｎチャネル型のトラン
ジスタ２０１〜２０４はバルクのシリコンウェハからな
る基板に形成されている一方、２個のＰチャネル型トラ
ンジスタ２０５，２０６は薄膜トランジスタ（ＴＦＴ）
として、シリコンウェハの上に集積形成されている。こ
の薄膜トランジスタ２０５，２０６を形成する際、本発
明に係るスパッタ及びレーザアニールの組み合わせが用
いられる。即ち、本発明はスタックＴＦＴ型のＳＲＡＭ
に応用可能である。更には、本発明は不揮発性メモリ用
のフローティングゲートなど各種ゲートの形成にも応用
可能である。あるいは、反射防止膜やシリサイド用のシ
リコン薄膜の作成にも応用可能である。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
物理気相成長工程とレーザアニール工程とを連続して行
なうことにより、高品位の多結晶シリコン薄膜を得てい
る。物理気相成長工程では、真空中で基板上に非晶質の
シリコン薄膜をスパッタなどで成膜する。レーザアニー
ル工程では、シリコン薄膜を成膜した後に連続して、水
素を抜く処理を行なうことなく、レーザ光を照射してシ
リコン薄膜を非晶質から多結晶に転換する。スパッタに
より成膜されたシリコン薄膜中には原理的に水素が少い
ので、水素抜きのアニールを行なう必要がなく、工程短
縮が可能である。又、レーザアニール後ボイドの少い多
結晶シリコン薄膜が得られる。更に、スパッタのターゲ
ットの選択により不純物をシリコン薄膜中に一定の濃度
でドーピングすることができ、これに対してレーザアニ
ールを施すことで閾特性の変動が少く安定で再現性のよ
い薄膜トランジスタが得られる。
【図面の簡単な説明】
【図１】本発明に係る薄膜半導体装置製造方法を示す工
程図である。
【図２】本発明に従って作成された非晶質シリコン薄膜
の水素濃度を示すグラフである。
【図３】従来の方法により成膜された非晶質シリコンの
水素濃度を示すグラフである。
【図４】本発明の実施に用いられるスパッタ装置の概要
を示す模式図である。
【図５】スパッタの原理と真空蒸着の原理を対比して説
明した模式図である。
【図６】本発明に係る薄膜半導体装置製造方法で行なわ
れるレーザアニールを示す模式図である。
【図７】本発明に従って製造された薄膜半導体装置の一
応用例を示す模式図である。
【図８】本発明に従って製造された薄膜半導体装置の他
の応用例を示す模式的な回路図である。
【符号の説明】
１・・・基板、２・・・シリコン薄膜、３・・・ゲート
絶縁膜、４・・・ゲート電極、８・・・薄膜トランジス
タ、１２・・・画素電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 真空中で基板上に非晶質のシリコン薄膜
    を物理的に成膜する物理気相成長工程と、 該シリコン薄膜を成膜した後に連続して、水素を抜く処
    理を行なうことなく、レーザ光を照射して該シリコン薄
    膜を非晶質から多結晶に転換するレーザアニール工程
    と、 多結晶に転換された該シリコン薄膜を加工して薄膜トラ
    ンジスタを形成する工程とを行なう薄膜半導体装置の製
    造方法。
  2. 【請求項２】 前記物理気相成長工程は、シリコン結晶
    又はシリコン焼結体からなるターゲットを用いたスパッ
    タにより非晶質のシリコン薄膜を成膜するスパッタ工程
    である請求項１記載の薄膜半導体装置の製造方法。
  3. 【請求項３】 前記スパッタ工程は、あらかじめ所望の
    濃度で不純物を混入したターゲットを用いてスパッタを
    行ない、成膜段階でシリコン薄膜に不純物を導入するこ
    とで、あらかじめ薄膜トランジスタの閾特性を制御して
    おく請求項２記載の薄膜半導体装置の製造方法。
  4. 【請求項４】 真空中で一方の絶縁基板上に非晶質のシ
    リコン薄膜を物理的に成膜する工程と、 該シリコン薄膜を成膜した後に連続して、水素を抜く処
    理を行なうことなく、レーザ光を照射して該シリコン薄
    膜を非晶質から多結晶に転換する工程と、 多結晶に転換された該シリコン薄膜を加工して薄膜トラ
    ンジスタを集積形成する工程と、 個々の薄膜トランジスタに接続して画素電極をマトリク
    ス状に形成する工程と、 あらかじめ対向電極が形成された他方の絶縁基板を所定
    の間隙を介して該一方の絶縁基板に接合する工程と、 該間隙に電気光学物質を配する工程とを行なう表示装置
    の製造方法。
JP9047115A 1997-02-14 1997-02-14 薄膜半導体装置の製造方法 Pending JPH10229201A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9047115A JPH10229201A (ja) 1997-02-14 1997-02-14 薄膜半導体装置の製造方法
US09/021,826 US6080643A (en) 1997-02-14 1998-02-11 Elimination of dehydrogenation step when forming a silicon thin film device by low-temperature laser-annealing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9047115A JPH10229201A (ja) 1997-02-14 1997-02-14 薄膜半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10229201A true JPH10229201A (ja) 1998-08-25

Family

ID=12766184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9047115A Pending JPH10229201A (ja) 1997-02-14 1997-02-14 薄膜半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6080643A (ja)
JP (1) JPH10229201A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020032392A (ko) * 2000-10-25 2002-05-03 마찌다 가쯔히꼬 폴리실리콘 막 및 그 형성 방법
KR100453311B1 (ko) * 2001-02-20 2004-10-20 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 및 그 제조 방법
US7126161B2 (en) 1998-10-13 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having El layer and sealing material

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
KR100284709B1 (ko) * 1998-01-24 2001-04-02 구본준, 론 위라하디락사 비정질실리콘박막을결정화하는방법
US6673126B2 (en) * 1998-05-14 2004-01-06 Seiko Epson Corporation Multiple chamber fabrication equipment for thin film transistors in a display or electronic device
US6380558B1 (en) * 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
US6506635B1 (en) 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
TW494444B (en) * 1999-08-18 2002-07-11 Semiconductor Energy Lab Laser apparatus and laser annealing method
US6548370B1 (en) * 1999-08-18 2003-04-15 Semiconductor Energy Laboratory Co., Ltd. Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces
JP2001091970A (ja) * 1999-09-22 2001-04-06 Sony Corp 液晶ディスプレイパネルの製造方法
US20020011205A1 (en) * 2000-05-02 2002-01-31 Shunpei Yamazaki Film-forming apparatus, method of cleaning the same, and method of manufacturing a light-emitting device
US7588795B2 (en) * 2000-08-24 2009-09-15 Samsung Mobile Display Co., Ltd. Manufacturing method of OLED display and apparatus for manufacturing the OLED display
JP2002093735A (ja) * 2000-09-13 2002-03-29 Sony Corp 半導体装置の製造方法
US6533907B2 (en) * 2001-01-19 2003-03-18 Symmorphix, Inc. Method of producing amorphous silicon for hard mask and waveguide applications
US7469558B2 (en) 2001-07-10 2008-12-30 Springworks, Llc As-deposited planar optical waveguides with low scattering loss and methods for their manufacture
US7404877B2 (en) 2001-11-09 2008-07-29 Springworks, Llc Low temperature zirconia based thermal barrier layer by PVD
US7378356B2 (en) 2002-03-16 2008-05-27 Springworks, Llc Biased pulse DC reactive sputtering of oxide films
US20030175142A1 (en) * 2002-03-16 2003-09-18 Vassiliki Milonopoulou Rare-earth pre-alloyed PVD targets for dielectric planar applications
US6884327B2 (en) 2002-03-16 2005-04-26 Tao Pan Mode size converter for a planar waveguide
US8404376B2 (en) 2002-08-09 2013-03-26 Infinite Power Solutions, Inc. Metal film encapsulation
US8394522B2 (en) 2002-08-09 2013-03-12 Infinite Power Solutions, Inc. Robust metal film encapsulation
US8021778B2 (en) 2002-08-09 2011-09-20 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8431264B2 (en) 2002-08-09 2013-04-30 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8236443B2 (en) 2002-08-09 2012-08-07 Infinite Power Solutions, Inc. Metal film encapsulation
US8535396B2 (en) 2002-08-09 2013-09-17 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8445130B2 (en) 2002-08-09 2013-05-21 Infinite Power Solutions, Inc. Hybrid thin-film battery
US20070264564A1 (en) 2006-03-16 2007-11-15 Infinite Power Solutions, Inc. Thin film battery on an integrated circuit or circuit board and method thereof
US7826702B2 (en) 2002-08-27 2010-11-02 Springworks, Llc Optically coupling into highly uniform waveguides
US7405114B2 (en) * 2002-10-16 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method of manufacturing semiconductor device
CN1756856B (zh) 2003-02-27 2011-10-12 希莫菲克斯公司 电介质阻挡层膜
US7238628B2 (en) 2003-05-23 2007-07-03 Symmorphix, Inc. Energy conversion and storage films and devices by physical vapor deposition of titanium and titanium oxides and sub-oxides
US8728285B2 (en) 2003-05-23 2014-05-20 Demaray, Llc Transparent conductive oxides
KR100624427B1 (ko) * 2004-07-08 2006-09-19 삼성전자주식회사 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법
US9150953B2 (en) * 2004-08-13 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including organic semiconductor
DE602005017512D1 (de) 2004-12-08 2009-12-17 Symmorphix Inc Abscheidung von licoo2
US7959769B2 (en) 2004-12-08 2011-06-14 Infinite Power Solutions, Inc. Deposition of LiCoO2
US7838133B2 (en) 2005-09-02 2010-11-23 Springworks, Llc Deposition of perovskite and other compound ceramic films for dielectric applications
US8477121B2 (en) * 2006-04-19 2013-07-02 Ignis Innovation, Inc. Stable driving scheme for active matrix displays
KR20090069323A (ko) 2006-09-29 2009-06-30 인피니트 파워 솔루션스, 인크. 가요성 기판의 마스킹 및 가요성 기판에 배터리 층을 증착하기 위한 재료의 구속
US8197781B2 (en) 2006-11-07 2012-06-12 Infinite Power Solutions, Inc. Sputtering target of Li3PO4 and method for producing same
KR20100102180A (ko) 2007-12-21 2010-09-20 인피니트 파워 솔루션스, 인크. 전해질 막을 위한 표적을 스퍼터링하는 방법
US8268488B2 (en) 2007-12-21 2012-09-18 Infinite Power Solutions, Inc. Thin film electrolyte for thin film batteries
JP5705549B2 (ja) 2008-01-11 2015-04-22 インフィニット パワー ソリューションズ， インコーポレイテッド 薄膜電池および他のデバイスのための薄膜カプセル化
EP2266183B1 (en) 2008-04-02 2018-12-12 Sapurast Research LLC Passive over/under voltage control and protection for energy storage devices associated with energy harvesting
JP2012500610A (ja) 2008-08-11 2012-01-05 インフィニット パワー ソリューションズ， インコーポレイテッド 電磁エネルギー獲得ための統合コレクタ表面を有するエネルギーデバイスおよびその方法
EP2332127A4 (en) 2008-09-12 2011-11-09 Infinite Power Solutions Inc ENERGY DEVICE HAVING AN INTEGRATED CONDUCTIVE SURFACE FOR DATA COMMUNICATION VIA ELECTROMAGNETIC ENERGY AND ASSOCIATED METHOD
WO2010042594A1 (en) 2008-10-08 2010-04-15 Infinite Power Solutions, Inc. Environmentally-powered wireless sensor module
KR101792287B1 (ko) 2009-09-01 2017-10-31 사푸라스트 리써치 엘엘씨 집적된 박막 배터리를 갖는 인쇄 회로 보드
JP2013528912A (ja) 2010-06-07 2013-07-11 インフィニット パワー ソリューションズ， インコーポレイテッド 再充電可能高密度電気化学素子
US9741921B2 (en) 2013-11-13 2017-08-22 The United States Of America As Represented By The Secretary Of The Navy Hydrogen free amorphous silicon as insulating dielectric material for superconducting quantum bits
US9530535B2 (en) * 2013-11-13 2016-12-27 The United States Of America, As Represented By The Secretary Of The Navy Hydrogen-free amorphous dielectric insulating thin films with no tunneling states
US9466484B1 (en) 2015-09-21 2016-10-11 United Microelectronics Corp. Manufacturing method of semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2923700B2 (ja) * 1991-03-27 1999-07-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5567967A (en) * 1993-06-28 1996-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a crystallized island semiconductor layer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126161B2 (en) 1998-10-13 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having El layer and sealing material
US7449725B2 (en) 1998-10-13 2008-11-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix EL device with sealing structure housing the device
US7629624B2 (en) 1998-10-13 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Active matrix EL device with sealing structure housing the device and the peripheral driving circuits
US8148743B2 (en) 1998-10-13 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor circuit made from semiconductor element and manufacturing method thereof
US8421114B2 (en) 1998-10-13 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Active matrix electroluminescent device within resin sealed housing
US8969906B2 (en) 1998-10-13 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix electroluminescent device within resin sealed housing
KR20020032392A (ko) * 2000-10-25 2002-05-03 마찌다 가쯔히꼬 폴리실리콘 막 및 그 형성 방법
KR100453311B1 (ko) * 2001-02-20 2004-10-20 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
US6080643A (en) 2000-06-27

Similar Documents

Publication Publication Date Title
JPH10229201A (ja) 薄膜半導体装置の製造方法
US6391690B2 (en) Thin film semiconductor device and method for producing the same
US5210050A (en) Method for manufacturing a semiconductor device comprising a semiconductor film
US6494162B1 (en) Method for annealing a semiconductor
US5956581A (en) Method of manufacturing a semiconductor device
US5352291A (en) Method of annealing a semiconductor
US6972433B2 (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US6066516A (en) Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices
US5403756A (en) Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor
EP0485233A2 (en) A method of manufacturing insulated-gate field effect transistors
US5965904A (en) Semiconductor device comprising silicon semiconductor layer
JPH1117191A (ja) 薄膜トランジスタの製造方法
EP0810640A1 (en) Thin film semiconductor device, method for manufacturing thin film semiconductor device, liquid crystal display, method for manufacturing liquid crystal display, electronic apparatus, method for manufacturing electronic apparatus, and method for depositing thin film
JP2001131741A (ja) 触媒スパッタリングによる薄膜形成方法及び薄膜形成装置並びに半導体装置の製造方法
US6933182B1 (en) Method of manufacturing a semiconductor device and manufacturing system thereof
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
CN100470740C (zh) 一种制造薄膜晶体管和电子器件的方法
US20020197829A1 (en) Method of manufacturing polycrystalline film and semiconductor device
JP3881715B2 (ja) 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法
KR20110009872A (ko) 전자빔 조사를 이용한 박막의 특성을 변환하는 장치 및 방법
JPH05259458A (ja) 半導体装置の製法
JPH11186165A (ja) 多結晶薄膜の製造方法および半導体装置の製造方法
JP3288968B2 (ja) 薄膜トランジスタの製造方法およびそれを用いた液晶表示装置の製造方法
JPH1117190A (ja) 薄膜トランジスタの製造方法
JP2001223361A (ja) 電界効果トランジスタの製造方法