JPH10229153A - リードフレームの製造方法 - Google Patents
リードフレームの製造方法Info
- Publication number
- JPH10229153A JPH10229153A JP9044762A JP4476297A JPH10229153A JP H10229153 A JPH10229153 A JP H10229153A JP 9044762 A JP9044762 A JP 9044762A JP 4476297 A JP4476297 A JP 4476297A JP H10229153 A JPH10229153 A JP H10229153A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- lead frame
- films
- base material
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】
【課題】 エッチング時のサイドエッチングの発生を防
止することにより、より微細なファインパターンを有す
るリードフレームを製造することができる方法を提供す
る。 【解決手段】 リードフレームを製造するに際し、保護
膜形成工程、パタ−ニング工程、現像工程を経て、エッ
チングを途中まで行い、その後ポジ型の感光性レジスト
を前記エッチングされた金属表面上に塗布し、上面より
露光、現像を行い、次に所望深さまでエッチングをする
微細エッチング工程を１回以上実施した後、前記レジス
トを剥離するリードフレームの製造方法を特徴とする。
止することにより、より微細なファインパターンを有す
るリードフレームを製造することができる方法を提供す
る。 【解決手段】 リードフレームを製造するに際し、保護
膜形成工程、パタ−ニング工程、現像工程を経て、エッ
チングを途中まで行い、その後ポジ型の感光性レジスト
を前記エッチングされた金属表面上に塗布し、上面より
露光、現像を行い、次に所望深さまでエッチングをする
微細エッチング工程を１回以上実施した後、前記レジス
トを剥離するリードフレームの製造方法を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に用い
る先端リード形状が超ファインパターンのリードフレー
ムの製造方法に関するものである。
る先端リード形状が超ファインパターンのリードフレー
ムの製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体チップの高集積化に伴い、
半導体チップを実装し、半導体チップと外部との電気信
号の交換の役目をするリードフレームにおいても、リー
ドフレーム先端のリード間隔が狭く、多ピン化できるも
のへの要求が強まっている。現在、リードフレームの製
造法は、金型を用いて、スタンピングで打ち抜く、スタ
ンピング法とフォトレジストを用いてパターンエッチン
グするエッチング法が用いられている。
半導体チップを実装し、半導体チップと外部との電気信
号の交換の役目をするリードフレームにおいても、リー
ドフレーム先端のリード間隔が狭く、多ピン化できるも
のへの要求が強まっている。現在、リードフレームの製
造法は、金型を用いて、スタンピングで打ち抜く、スタ
ンピング法とフォトレジストを用いてパターンエッチン
グするエッチング法が用いられている。
【０００３】スタンピング法は一度金型ができあがると
大量に製造ができるため大量生産方式に向いているのに
対し、エッチング法は設計変更やデザインが短時間でで
きるため、多品種少量生産方式に向いており、かつスタ
ンピング法よりファインパターンが得られるとされてい
る。
大量に製造ができるため大量生産方式に向いているのに
対し、エッチング法は設計変更やデザインが短時間でで
きるため、多品種少量生産方式に向いており、かつスタ
ンピング法よりファインパターンが得られるとされてい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、エッチ
ング法においては、エッチングがリードフレーム基材の
板厚方向に進行するだけでなく、横方向へ進行する、い
わゆるサイドエッチングも発生するため、ファインパタ
ーンになるとエッチング後のリードフレーム先端の平坦
幅が設計値よりも小さくなるという問題を有するもので
あった。従って、現在のエッチング法による加工限界
は、例えば図２に示すピッチαが１７０μｍのリードフ
レームでは、７５μｍの平坦幅βと８０μｍのリード間
隔γを有するようなリードフレーム先端形状が限界であ
った。
ング法においては、エッチングがリードフレーム基材の
板厚方向に進行するだけでなく、横方向へ進行する、い
わゆるサイドエッチングも発生するため、ファインパタ
ーンになるとエッチング後のリードフレーム先端の平坦
幅が設計値よりも小さくなるという問題を有するもので
あった。従って、現在のエッチング法による加工限界
は、例えば図２に示すピッチαが１７０μｍのリードフ
レームでは、７５μｍの平坦幅βと８０μｍのリード間
隔γを有するようなリードフレーム先端形状が限界であ
った。
【０００５】本発明は、上記の問題点を解決するために
なされたもので、エッチング時のサイドエッチングの発
生を防止することにより、より微細なファインパターン
を有するリードフレームを製造することが可能な方法を
提供することを目的とするものである。
なされたもので、エッチング時のサイドエッチングの発
生を防止することにより、より微細なファインパターン
を有するリードフレームを製造することが可能な方法を
提供することを目的とするものである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明による超ファインパターンを有するリードフ
レームの製造方法は、通常のリ−ドフレームのエッチン
グ工程において、レジストパタ−ニング後にエッチング
する処理を多段にするものであり、具体的には、リード
フレームを製造するに際し、保護膜形成工程、パタ−ニ
ング工程、現像工程を経て、エッチングを途中まで行
い、その後ポジ型の感光性レジストを前記エッチングさ
れた金属表面上に塗布し、上面より露光、現像を行い、
次に所望深さまでエッチングをする微細エッチング工程
を１回以上実施した後、前記レジストを剥離するリード
フレームの製造方法を特徴とするものであり、また、前
記ポジ型の感光性レジストにＥＤ（電着）レジストを使
用することが好ましい。
に、本発明による超ファインパターンを有するリードフ
レームの製造方法は、通常のリ−ドフレームのエッチン
グ工程において、レジストパタ−ニング後にエッチング
する処理を多段にするものであり、具体的には、リード
フレームを製造するに際し、保護膜形成工程、パタ−ニ
ング工程、現像工程を経て、エッチングを途中まで行
い、その後ポジ型の感光性レジストを前記エッチングさ
れた金属表面上に塗布し、上面より露光、現像を行い、
次に所望深さまでエッチングをする微細エッチング工程
を１回以上実施した後、前記レジストを剥離するリード
フレームの製造方法を特徴とするものであり、また、前
記ポジ型の感光性レジストにＥＤ（電着）レジストを使
用することが好ましい。
【０００７】本発明においてこのような構成をとること
により、リードフレームをエッチング時のサイドエッチ
ングを防止し、従来加工不可能であつた超ファインパタ
ーンを有するリードフレームを得ることができる。
により、リードフレームをエッチング時のサイドエッチ
ングを防止し、従来加工不可能であつた超ファインパタ
ーンを有するリードフレームを得ることができる。
【０００８】
【発明の実施の形態】本発明は、リードフレーム基材に
ラミネートした保護膜としての感光性フィルム上に、パ
ターンを形成したマスクを乗せマスク上面から露光した
後、現像し、パタ−ニングを施し、その後リードフレー
ムのパターンエッチングを途中まで施し、次いでレジス
トパタ−ニング後にエッチングする処理を多段にするも
のであって、引き続きレジストを剥離してリードフレー
ムを製造するものである。この際に、使用するマスキン
グ、露光、現像、エッチングなどの各工程は従来のリー
ドフレーム製造に用いる工程を適用することができる。
ラミネートした保護膜としての感光性フィルム上に、パ
ターンを形成したマスクを乗せマスク上面から露光した
後、現像し、パタ−ニングを施し、その後リードフレー
ムのパターンエッチングを途中まで施し、次いでレジス
トパタ−ニング後にエッチングする処理を多段にするも
のであって、引き続きレジストを剥離してリードフレー
ムを製造するものである。この際に、使用するマスキン
グ、露光、現像、エッチングなどの各工程は従来のリー
ドフレーム製造に用いる工程を適用することができる。
【０００９】次に図１（ａ）〜（ｇ）に基づき本発明に
よる超ファインパターンを有するリードフレームを得る
ための具体的な製造工程を説明する。
よる超ファインパターンを有するリードフレームを得る
ための具体的な製造工程を説明する。
【００１０】図１（ａ）ではリードフレーム基材１に感
光性フィルム２をラミネートし、次いで、図１（ｂ）に
示す通り、感光性フィルム２上に、パターンを形成した
マスクを乗せマスク上面から露光後、現像し、パタ−ニ
ングを施す。その後第１エッチングとして、図１（ｃ）
に示すようにリードフレームのパターンエッチングを途
中まで施した後、図１（ｄ）に示すようにエッチング表
面３にポジ型レジストを塗布して乾燥し、感光性被膜４
を形成する。
光性フィルム２をラミネートし、次いで、図１（ｂ）に
示す通り、感光性フィルム２上に、パターンを形成した
マスクを乗せマスク上面から露光後、現像し、パタ−ニ
ングを施す。その後第１エッチングとして、図１（ｃ）
に示すようにリードフレームのパターンエッチングを途
中まで施した後、図１（ｄ）に示すようにエッチング表
面３にポジ型レジストを塗布して乾燥し、感光性被膜４
を形成する。
【００１１】なお、前記ポジ型レジストは一般のポジ型
レジストの他、ＥＤ（電着）レジストも使用できる。−
般のポジ型レジストを使用する場合は、レジストがリー
ドフレーム基材全面にコーティングされるが、ＥＤレジ
ストを使用した場合は、金属が露出した部分にのみレジ
ストがコーティングされるためレジストの使用量を節約
できる利点がある。またレジストのコーティング方法に
ついては使用するレジストの種類によりスピンコート法
やスプレー法または電着法などが適宜使用できる。
レジストの他、ＥＤ（電着）レジストも使用できる。−
般のポジ型レジストを使用する場合は、レジストがリー
ドフレーム基材全面にコーティングされるが、ＥＤレジ
ストを使用した場合は、金属が露出した部分にのみレジ
ストがコーティングされるためレジストの使用量を節約
できる利点がある。またレジストのコーティング方法に
ついては使用するレジストの種類によりスピンコート法
やスプレー法または電着法などが適宜使用できる。
【００１２】次いで図１（ｅ）に図示するように感光性
フィルム２をマスクとして使用し、上面から露光現像
し、パターニングしてエッチング側面にサイドエッチン
グ防止膜５を形成して、最後までエッチングを終了して
図１（ｆ）に示す形状のものをを得るのである。なおエ
ッチング液については従来のエッチング液を使用するこ
とができる。
フィルム２をマスクとして使用し、上面から露光現像
し、パターニングしてエッチング側面にサイドエッチン
グ防止膜５を形成して、最後までエッチングを終了して
図１（ｆ）に示す形状のものをを得るのである。なおエ
ッチング液については従来のエッチング液を使用するこ
とができる。
【００１３】そしてエッチング処理が終了後に、レジス
トを除去して図１（ｇ）に断面図で示されるような本発
明による超ファインパターンのリードフレームを得るこ
とができるのである。このようにして本発明の超ファイ
ンパターンを有するリードフレームが作製される。
トを除去して図１（ｇ）に断面図で示されるような本発
明による超ファインパターンのリードフレームを得るこ
とができるのである。このようにして本発明の超ファイ
ンパターンを有するリードフレームが作製される。
【００１４】
（実施例１）感光性ドライフィルム（日立化成製 Ｈ−
Ｋ８１５）を厚さ０．１５ｍｍの銅系のリードフレーム
用材料上にラミネートし、１５０μｍのピッチのリード
フレームのパターンを形成したマスクを乗せ、該マスク
上面から露光後、現像した。その後、塩化第二銅水溶液
を用い、両面からエッチングを行い、片側約５０μｍの
深さまでエッチングした。次に、スピンコーターによっ
て約１０００ｒｐｍの回転速度で、前記エッチングした
側面にポジ型レジスト（東京応化製ＰＭＥＲ）をコーテ
ィングした。その後９０℃で１０分間乾燥し、感光性被
膜を形成した。次に感光性ドライフィルムをマスクとし
て上部より約３０ｍｊ／ｃｍ２の照度で露光した後、約
１％炭酸ナトリウム水溶液を用いて現像処理を行い、パ
ターニングしてエッチング側面にサイドエッチ防止膜を
形成した。続いて再度塩化第二銅水溶液により、所望の
形状が得られるまでエッチングし、さらに３％水酸化ナ
トリウム水溶液でレジストを剥離した後、水洗、乾燥
し、目的とするリードフレームを得た。
Ｋ８１５）を厚さ０．１５ｍｍの銅系のリードフレーム
用材料上にラミネートし、１５０μｍのピッチのリード
フレームのパターンを形成したマスクを乗せ、該マスク
上面から露光後、現像した。その後、塩化第二銅水溶液
を用い、両面からエッチングを行い、片側約５０μｍの
深さまでエッチングした。次に、スピンコーターによっ
て約１０００ｒｐｍの回転速度で、前記エッチングした
側面にポジ型レジスト（東京応化製ＰＭＥＲ）をコーテ
ィングした。その後９０℃で１０分間乾燥し、感光性被
膜を形成した。次に感光性ドライフィルムをマスクとし
て上部より約３０ｍｊ／ｃｍ２の照度で露光した後、約
１％炭酸ナトリウム水溶液を用いて現像処理を行い、パ
ターニングしてエッチング側面にサイドエッチ防止膜を
形成した。続いて再度塩化第二銅水溶液により、所望の
形状が得られるまでエッチングし、さらに３％水酸化ナ
トリウム水溶液でレジストを剥離した後、水洗、乾燥
し、目的とするリードフレームを得た。
【００１５】（実施例２）実施例１と同様に両面からエ
ッチングを行い、片側約５０μｍの深さまでエッチング
をした後に、電着（ＥＤ）レジスト（日本ぺイント製）
をエッチングした側面に２００Ｖ、１００ｍＡで５秒間
電着処理を施し、水洗した後乾燥した。乾燥後、約２０
０ｍｊ／ｃｍ２の照度で上部より露光を行い、次いで、
１％メタケイ酸ナトリウム水溶液を用いて現像し、パタ
−ニングした。その後は実施例１と同様に所望の形状が
得られるまでエッチングを行い、レジストの剥離、水
洗、乾燥を経て目的とするリードフレームを得た。
ッチングを行い、片側約５０μｍの深さまでエッチング
をした後に、電着（ＥＤ）レジスト（日本ぺイント製）
をエッチングした側面に２００Ｖ、１００ｍＡで５秒間
電着処理を施し、水洗した後乾燥した。乾燥後、約２０
０ｍｊ／ｃｍ２の照度で上部より露光を行い、次いで、
１％メタケイ酸ナトリウム水溶液を用いて現像し、パタ
−ニングした。その後は実施例１と同様に所望の形状が
得られるまでエッチングを行い、レジストの剥離、水
洗、乾燥を経て目的とするリードフレームを得た。
【００１６】（実施例３）実施例１と同様に両面からエ
ッチングを行い、片側約３０μｍの深さまでエッチング
をした後に、実施例２と同様に、電着レジストを塗布
し、露光、現像し、その後、さらに片側３０μｍエッチ
ングした後に、再度電着レジストを塗布し、露光、現像
し、パタ−ニングした。その後は実施例１と同様に所望
の形状が得られるまでエッチングを行い、レジストの剥
離、水洗、乾燥を経て目的とするリードフレームを得
た。
ッチングを行い、片側約３０μｍの深さまでエッチング
をした後に、実施例２と同様に、電着レジストを塗布
し、露光、現像し、その後、さらに片側３０μｍエッチ
ングした後に、再度電着レジストを塗布し、露光、現像
し、パタ−ニングした。その後は実施例１と同様に所望
の形状が得られるまでエッチングを行い、レジストの剥
離、水洗、乾燥を経て目的とするリードフレームを得
た。
【００１７】上記実施例で作製した１５０μｍピッチの
リードフレームの先端ピッチの測定結果を、従来のエッ
チング法で作製したものと対比して表１に示す。測定し
た寸法は作製したリードフレーム先端の平坦幅とリード
間隔である。リード先端の平坦幅が大きく、その間隔が
狭いほど、より微細なファインパターンを有するリード
フレームが加工できたということができる。
リードフレームの先端ピッチの測定結果を、従来のエッ
チング法で作製したものと対比して表１に示す。測定し
た寸法は作製したリードフレーム先端の平坦幅とリード
間隔である。リード先端の平坦幅が大きく、その間隔が
狭いほど、より微細なファインパターンを有するリード
フレームが加工できたということができる。
【００１８】
【表１】
【００１９】表１から分かる通り、従来のエッチング法
では、リードフレーム先端の平坦幅が平均５５μｍ、リ
ード間隔が平均６０μｍであるのに対して、本発明の実
施例１および２においては、リードフレーム先端の平坦
幅の平均がそれぞれ８８と９３μｍ、リード間隔の平均
がそれぞれ５６と５２μｍで、従来のエッチング法に比
ベ、平均の先端平坦幅が、３３から３８μｍ大きく形成
され、またリード間隔４から８μｍ狭く形成され、した
がって本発明の方法によりエッチング加工精度が大きく
改善されていることが分る。
では、リードフレーム先端の平坦幅が平均５５μｍ、リ
ード間隔が平均６０μｍであるのに対して、本発明の実
施例１および２においては、リードフレーム先端の平坦
幅の平均がそれぞれ８８と９３μｍ、リード間隔の平均
がそれぞれ５６と５２μｍで、従来のエッチング法に比
ベ、平均の先端平坦幅が、３３から３８μｍ大きく形成
され、またリード間隔４から８μｍ狭く形成され、した
がって本発明の方法によりエッチング加工精度が大きく
改善されていることが分る。
【００２０】また、実施例３においては、リードフレー
ム先端の平坦幅が９５μｍ、リード間隔が５３μｍとさ
らに改善されており、本発明にかかるエッチング方法を
複数回行うことにより、エッチング加工精度がさらに向
上することが分る。
ム先端の平坦幅が９５μｍ、リード間隔が５３μｍとさ
らに改善されており、本発明にかかるエッチング方法を
複数回行うことにより、エッチング加工精度がさらに向
上することが分る。
【００２１】
【発明の効果】本発明による超ファインパターンを有す
るリードフレームの製造方法を用いれば、サイドエッチ
ング防止膜の効果により、エッチング中のサイドエッチ
ングを抑えることが可能になるため、従来加工不可能と
されていた超ファインパターンを有するリードフレーム
を製造できるなどの効果がある。また本発明は半導体装
置のリードフレームの製造に限ったものではなく、マス
キング加工などの金属をエッチングする際にも適用して
ファインパターンの加工が可能になる。
るリードフレームの製造方法を用いれば、サイドエッチ
ング防止膜の効果により、エッチング中のサイドエッチ
ングを抑えることが可能になるため、従来加工不可能と
されていた超ファインパターンを有するリードフレーム
を製造できるなどの効果がある。また本発明は半導体装
置のリードフレームの製造に限ったものではなく、マス
キング加工などの金属をエッチングする際にも適用して
ファインパターンの加工が可能になる。
【図１】本発明の一実施例の断面図で、（ａ）〜（ｇ）
は製造方法における各工程を順次示す図である。
は製造方法における各工程を順次示す図である。
【図２】現行のエッチング法により作製されたリードフ
レームのリード先端の斜視図である。
レームのリード先端の斜視図である。
１ リードフレーム基材 ２ 感光性フィルム ３ エッチング表面 ４ 感光性被膜 ５ サイドエッチング防止膜 α ピッチ β 平坦幅 γ リード間隔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 濱田 陽一郎 シンガポール共和国．ジュロン．タウン. ツアス．アベニュー．４．ナンバー．11 ポセール．スミコー．エレクトロニクス. シンガポール．ピーティーエー．リミテッ ド内
Claims (2)
- 【請求項１】 リードフレームを製造するに際し、保護
膜形成工程、パタ−ニング工程、現像工程を経て、エッ
チングを途中まで行い、その後ポジ型の感光性レジスト
を前記エッチングされた金属表面上に塗布し、上面より
露光、現像を行い、次に所望深さまでエッチングをする
微細エッチング工程を１回以上実施した後、前記レジス
トを剥離することを特徴とするリードフレームの製造方
法。 - 【請求項２】 前記ポジ型の感光性レジストにＥＤ（電
着）レジストを使用することを特徴とする請求項１に記
載のリードフレームの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9044762A JPH10229153A (ja) | 1997-02-13 | 1997-02-13 | リードフレームの製造方法 |
| US09/018,475 US6130027A (en) | 1997-02-13 | 1998-02-04 | Process for producing lead frames |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9044762A JPH10229153A (ja) | 1997-02-13 | 1997-02-13 | リードフレームの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10229153A true JPH10229153A (ja) | 1998-08-25 |
Family
ID=12700442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9044762A Pending JPH10229153A (ja) | 1997-02-13 | 1997-02-13 | リードフレームの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6130027A (ja) |
| JP (1) | JPH10229153A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7454832B2 (en) | 2005-08-18 | 2008-11-25 | Shinko Electric Industries Co., Ltd. | Method of forming metal plate pattern and circuit board |
| JP2021163854A (ja) * | 2020-03-31 | 2021-10-11 | 大口マテリアル株式会社 | 半導体素子搭載用基板 |
| WO2022102357A1 (ja) * | 2020-11-10 | 2022-05-19 | 日本発條株式会社 | 回路パターン、回路基板用半製品基材、金属ベース回路基板、回路パターンの製造方法、及び回路パターンの製造装置 |
| WO2022176599A1 (ja) * | 2021-02-16 | 2022-08-25 | 株式会社フジクラ | 配線板の製造方法、及び、フレキシブルプリント配線板 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7005241B2 (en) * | 2003-06-09 | 2006-02-28 | Shinko Electric Industries Co., Ltd. | Process for making circuit board or lead frame |
| US20050124091A1 (en) * | 2003-06-09 | 2005-06-09 | Shinko Electric Industries Co., Ltd. | Process for making circuit board or lead frame |
| CN101425468B (zh) * | 2007-10-29 | 2012-07-04 | 飞思卡尔半导体（中国）有限公司 | 经过涂敷的引线框 |
| CN102224586B (zh) * | 2008-09-25 | 2013-12-11 | Lg伊诺特有限公司 | 多行引线框架和半导体封装的结构和制造方法 |
| KR101036351B1 (ko) * | 2008-09-26 | 2011-05-23 | 엘지이노텍 주식회사 | 반도체 패키지용 다열형 리드리스 프레임 및 그 제조방법 |
| US9129951B2 (en) | 2013-10-17 | 2015-09-08 | Freescale Semiconductor, Inc. | Coated lead frame bond finger |
| CN113257681B (zh) * | 2021-05-11 | 2023-08-22 | 林英洪 | 引线框制造工艺 |
| CN114724958B (zh) * | 2022-03-29 | 2025-01-17 | 昆山一鼎工业科技有限公司 | 半导体引线框架的制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3960561A (en) * | 1975-04-10 | 1976-06-01 | International Business Machines Corporation | Method for making electrical lead frame devices |
| JPH0234984A (ja) * | 1988-04-13 | 1990-02-05 | Mitsubishi Electric Corp | プリント回路基板の製造方法 |
| US5834159A (en) * | 1996-04-22 | 1998-11-10 | Advanced Micro Devices, Inc. | Image reversal technique for forming small structures in integrated circuits |
| KR100231836B1 (ko) * | 1997-05-12 | 1999-12-01 | 유무성 | 리드프레임의 식각방법 |
-
1997
- 1997-02-13 JP JP9044762A patent/JPH10229153A/ja active Pending
-
1998
- 1998-02-04 US US09/018,475 patent/US6130027A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7454832B2 (en) | 2005-08-18 | 2008-11-25 | Shinko Electric Industries Co., Ltd. | Method of forming metal plate pattern and circuit board |
| JP2021163854A (ja) * | 2020-03-31 | 2021-10-11 | 大口マテリアル株式会社 | 半導体素子搭載用基板 |
| WO2022102357A1 (ja) * | 2020-11-10 | 2022-05-19 | 日本発條株式会社 | 回路パターン、回路基板用半製品基材、金属ベース回路基板、回路パターンの製造方法、及び回路パターンの製造装置 |
| WO2022176599A1 (ja) * | 2021-02-16 | 2022-08-25 | 株式会社フジクラ | 配線板の製造方法、及び、フレキシブルプリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6130027A (en) | 2000-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5683943A (en) | Process for etching a semiconductor lead frame | |
| WO2004065660A1 (ja) | 金属フォトエッチング製品及びその製造方法 | |
| JPH10229153A (ja) | リードフレームの製造方法 | |
| US6008068A (en) | Process for etching a semiconductor lead frame | |
| JPH0936084A (ja) | パターン形成方法 | |
| JP6366034B2 (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| JP2004221450A (ja) | プリント配線板およびその製造方法 | |
| JP3804534B2 (ja) | リードフレームの製造方法 | |
| KR100231836B1 (ko) | 리드프레임의 식각방법 | |
| JP2637175B2 (ja) | 半導体用多ピンリードフレームの製造方法 | |
| JPH0548928B2 (ja) | ||
| KR100431991B1 (ko) | 레티클 및 이를 이용한 반도체소자의 제조방법 | |
| JP3674238B2 (ja) | リードフレームの製造方法 | |
| JPS6372889A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH1041448A (ja) | リードフレーム | |
| JPH11126859A (ja) | リードフレームの製造方法 | |
| KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
| JPH06163774A (ja) | リードフレーム | |
| JPH10116957A (ja) | リードフレーム部材とその製造方法 | |
| JPH05129490A (ja) | リードフレームの製造方法 | |
| JPH09181246A (ja) | リードフレーム及びその製造方法 | |
| JPH0263292B2 (ja) | ||
| JPH11195739A (ja) | リードフレームの製造方法 | |
| JPH0574864A (ja) | テープキヤリアの製造方法 | |
| JPS60211862A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050301 |