JPH1022494A - Ohmic electrode and method for forming the same - Google Patents
Ohmic electrode and method for forming the sameInfo
- Publication number
- JPH1022494A JPH1022494A JP19281896A JP19281896A JPH1022494A JP H1022494 A JPH1022494 A JP H1022494A JP 19281896 A JP19281896 A JP 19281896A JP 19281896 A JP19281896 A JP 19281896A JP H1022494 A JPH1022494 A JP H1022494A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ohmic electrode
- forming
- heat treatment
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000010438 heat treatment Methods 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 150000001875 compounds Chemical class 0.000 claims abstract description 45
- 150000004767 nitrides Chemical class 0.000 claims abstract description 44
- 229910021364 Al-Si alloy Inorganic materials 0.000 claims abstract description 35
- 229910015365 Au—Si Inorganic materials 0.000 claims abstract description 17
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 15
- 239000000956 alloy Substances 0.000 claims abstract description 15
- 229910000676 Si alloy Inorganic materials 0.000 claims description 8
- 230000008018 melting Effects 0.000 description 17
- 238000002844 melting Methods 0.000 description 17
- 230000008901 benefit Effects 0.000 description 12
- 230000005496 eutectics Effects 0.000 description 10
- 239000000203 mixture Substances 0.000 description 9
- 238000001771 vacuum deposition Methods 0.000 description 8
- 230000002776 aggregation Effects 0.000 description 6
- 238000004220 aggregation Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000004931 aggregating effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000001112 coagulating effect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体に対
する低接触比抵抗のオーミック電極およびその形成方法
を提供する。
【解決手段】 低キャリア濃度のｎ型ＧａＮ層１上にオ
ーミック電極を形成する場合には、このｎ型ＧａＮ層１
上にＡｌ−Ｓｉ合金膜またはＡｌ／Ｓｉ多層膜２を形成
した後、５００〜６６０℃の温度で熱処理を行うことに
よりＡｌ−Ｓｉ合金膜またはＡｌ／Ｓｉ多層膜２中のＳ
ｉをｎ型ＧａＮ層１中に拡散させ、高キャリア濃度のｎ
+ 型層３を形成する。Ａｌ−Ｓｉ合金膜またはＡｌ／Ｓ
ｉ多層膜２の代わりにＡｕ−Ｓｉ合金膜またはＡｕ／Ｓ
ｉ多層膜を用いてもよい。高キャリア濃度のｎ型ＧａＮ
層上にオーミック電極を形成する場合には、このｎ型Ｇ
ａＮ層上にＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を順次
形成した後、７００〜１１００℃の温度で熱処理を行
う。
[PROBLEMS] To provide an ohmic electrode having low contact resistivity with respect to an n-type nitride III-V compound semiconductor and a method for forming the same. SOLUTION: When an ohmic electrode is formed on an n-type GaN layer 1 having a low carrier concentration, the n-type GaN layer 1
After the Al-Si alloy film or the Al / Si multilayer film 2 is formed thereon, heat treatment is performed at a temperature of 500 to 660 ° C. so that the S—S
i is diffused into the n-type GaN layer 1 and n of high carrier concentration
The + type layer 3 is formed. Al-Si alloy film or Al / S
Au—Si alloy film or Au / S in place of the i multilayer film 2
An i multilayer film may be used. High carrier concentration n-type GaN
When an ohmic electrode is formed on the layer, the n-type G
After a Ti film, an Al film, a Pt film, and an Au film are sequentially formed on the aN layer, a heat treatment is performed at a temperature of 700 to 1100 ° C.
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、オーミック電極
およびその形成方法に関し、特に、ｎ型ＧａＮなどのｎ
型窒化物系ＩＩＩ−Ｖ族化合物半導体に対するオーミッ
ク電極に適用して好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ohmic electrode and a method for forming the same, and more particularly, to an ohmic electrode such as n-type GaN.
It is suitably applied to an ohmic electrode for a type nitride III-V compound semiconductor.
【０００２】[0002]
【従来の技術】ＧａＮ、ＡｌＧａＮなどの窒化物（ナイ
トライド）系ＩＩＩ−Ｖ族化合物半導体は青色発光素子
の材料として有力視され、すでにこの材料を用いて発光
ダイオード（ＬＥＤ）が実用化されている。さらに、現
在は、この材料を用いた半導体レーザの実現を目的とし
て研究開発が活発に進められており、最近では室温での
パルスレーザ発振が報告されている（例えば、日経エレ
クトロニクス、１９９６年１月１５日号、第１３頁）。2. Description of the Related Art Nitride (nitride) III-V group compound semiconductors such as GaN and AlGaN are considered to be promising materials for blue light emitting devices, and light emitting diodes (LEDs) have already been put to practical use using these materials. I have. Further, at present, research and development are being actively promoted for the purpose of realizing a semiconductor laser using this material, and recently, pulsed laser oscillation at room temperature has been reported (for example, Nikkei Electronics, January 1996). 15th, p. 13).
【０００３】このような窒化物系ＩＩＩ−Ｖ族化合物半
導体を用いたＬＥＤや半導体レーザを製造する上でオー
ミック電極形成技術は大変重要な技術である。特に、大
量の電流を注入する半導体レーザの場合には、少しでも
低い接触抵抗値を有する電極材料が必要とされる。An ohmic electrode forming technique is a very important technique for manufacturing an LED or a semiconductor laser using such a nitride III-V compound semiconductor. Particularly, in the case of a semiconductor laser in which a large amount of current is injected, an electrode material having a low contact resistance is required.
【０００４】ｎ型の窒化物系ＩＩＩ−Ｖ族化合物半導
体、特にｎ型ＧａＮに対するオーミック電極材料として
これまでに報告されているものとしては、Ｔｉ／Ａｌが
最も低い接触比抵抗値８×１０-6Ωｃｍ2 （９００℃、
３０秒の熱処理後の値）を示している（Appl.Phys.Let
t.64(1994)1003)。この場合、ｎ型ＧａＮのキャリア濃
度（電子濃度）は１０17ｃｍ-3程度とされている。As an ohmic electrode material reported to date for an n-type nitride III-V compound semiconductor, particularly n-type GaN, Ti / Al has the lowest contact specific resistance of 8 × 10 −. 6 Ωcm 2 (900 ° C,
(Value after heat treatment for 30 seconds) (Appl. Phys. Let)
t.64 (1994) 1003). In this case, the carrier concentration (electron concentration) of n-type GaN is about 10 17 cm −3 .
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、本発明
者の知見によれば、上述のＴｉ／Ａｌは、キャリア濃度
が１０17ｃｍ-3以下の低キャリア濃度のｎ型ＧａＮに対
する電極材料として用いた場合には、接触抵抗が高く、
良好なオーミック接触が得られないという問題があっ
た。However, according to the knowledge of the present inventor, the above-mentioned Ti / Al is used as an electrode material for n-type GaN having a low carrier concentration of 10 17 cm -3 or less. If the contact resistance is high,
There is a problem that good ohmic contact cannot be obtained.
【０００６】また、電極材料としてＴｉ／Ａｌを用いた
場合、低い接触比抵抗値を得るためには９００℃という
高温の熱処理が必要であることから、この熱処理後には
Ａｌ膜が部分的にしか残らず、電極表面が不均一にな
り、接触比抵抗が不均一になるという問題があった。こ
こで、熱処理後にＡｌ膜が部分的にしか残らないのは、
Ａｌの融点が約６６０℃と熱処理温度より低いため、こ
の熱処理時にＡｌ膜が液状化し、その表面張力によりＡ
ｌが部分的に凝集してしまうからであると考えられる。When Ti / Al is used as an electrode material, a high-temperature heat treatment of 900 ° C. is required to obtain a low contact specific resistance. As a result, there is a problem that the electrode surface becomes non-uniform and the contact specific resistance becomes non-uniform. Here, the reason that the Al film only partially remains after the heat treatment is as follows.
Since the melting point of Al is about 660 ° C., which is lower than the heat treatment temperature, the Al film liquefies during this heat treatment, and A
It is considered that this is because l partially aggregates.
【０００７】したがって、この発明の目的は、ｎ型Ｇａ
Ｎなどのｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体のキャ
リア濃度が低い場合でも十分に低い接触比抵抗を得るこ
とができるオーミック電極およびその形成方法を提供す
ることにある。Therefore, an object of the present invention is to provide an n-type Ga
An object of the present invention is to provide an ohmic electrode capable of obtaining a sufficiently low contact resistivity even when the carrier concentration of an n-type nitride III-V compound semiconductor such as N is low, and a method for forming the same.
【０００８】この発明の他の目的は、ｎ型ＧａＮなどの
ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体のキャリア濃度
が十分に高い場合に、十分に低い接触比抵抗を得ること
ができ、かつ電極表面および接触比抵抗の均一性が良好
なオーミック電極およびその形成方法を提供することに
ある。Another object of the present invention is to obtain a sufficiently low contact resistivity when the carrier concentration of an n-type nitride III-V compound semiconductor such as n-type GaN is sufficiently high, and An object of the present invention is to provide an ohmic electrode having good uniformity of the electrode surface and the contact resistivity, and a method of forming the same.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、ｎ型窒化物系ＩＩＩ−Ｖ
族化合物半導体に対するオーミック電極において、ｎ型
窒化物系ＩＩＩ−Ｖ族化合物半導体上のＳｉを含む導電
膜を有し、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体とＳ
ｉを含む導電膜との界面の近傍におけるｎ型窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体中にＳｉを含む導電膜からＳｉ
が拡散されていることを特徴とするものである。To achieve the above object, a first invention of the present invention is to provide an n-type nitride III-V
An ohmic electrode for a group III compound semiconductor, comprising a conductive film containing Si on an n-type nitride group III-V compound semiconductor, comprising an n-type nitride group III-V compound semiconductor and S
n-type nitride system I near the interface with the conductive film containing i
From a conductive film containing Si in a II-V compound semiconductor,
Are diffused.
【００１０】この発明の第２の発明は、ｎ型窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体に対するオーミック電極の形成
方法において、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体
上にＳｉを含む導電膜を形成する工程と、熱処理を行う
ことによりＳｉを含む導電膜中のＳｉをｎ型窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体中に拡散させる工程とを有する
ことを特徴とするものである。A second invention of the present invention is an n-type nitride-based I
In the method for forming an ohmic electrode with respect to a II-V compound semiconductor, a step of forming a conductive film containing Si on an n-type nitride III-V compound semiconductor, Si is n-type nitride-based I
And a step of diffusing the compound into a group II-V compound semiconductor.
【００１１】この発明の第１の発明および第２の発明に
おいて、Ｓｉを含む導電膜は、例えば、Ａｌ−Ｓｉ合金
膜またはＡｌ膜とＳｉ膜との多層膜、あるいは、Ａｕ−
Ｓｉ合金膜またはＡｕ膜とＳｉ膜との多層膜である。In the first and second aspects of the present invention, the conductive film containing Si is, for example, an Al—Si alloy film, a multilayer film of an Al film and a Si film, or an Au—Si film.
It is a multilayer film of a Si alloy film or an Au film and a Si film.
【００１２】この発明の第２の発明において、Ｓｉを含
む導電膜がＡｌ−Ｓｉ合金膜またはＡｌ膜とＳｉ膜との
多層膜である場合、好適には、それらのＡｌとＳｉとの
比率は、Ａｌ−Ｓｉ系の共晶点に対応する比率、具体的
には、Ａｌ組成は８８〜８７重量％、Ｓｉ組成は１２〜
１３重量％に選ばれる。この共晶組成のＡｌ−Ｓｉ合金
膜またはＡｌ膜とＳｉ膜との多層膜は、Ａｌの融点６６
０℃より低い５７７℃で融け始めるので、熱処理温度の
低減を図ることができる。同様に、Ｓｉを含む導電膜が
Ａｕ−Ｓｉ合金膜またはＡｕ膜とＳｉ膜との多層膜であ
る場合、好適には、それらのＡｕとＳｉとの比率は、Ａ
ｕ−Ｓｉ系の共晶点に対応する比率、具体的には、Ａｕ
組成は約９７重量％、Ｓｉ組成は約３重量％に選ばれ
る。この共晶組成のＡｕ−Ｓｉ合金膜またはＡｕ膜とＳ
ｉ膜との多層膜は、Ａｕの融点１０６４℃より低い３６
３℃で融け始めるので、熱処理温度の低減を図ることが
できる。In the second invention of the present invention, when the conductive film containing Si is an Al—Si alloy film or a multilayer film of an Al film and a Si film, preferably, the ratio of Al to Si is , The ratio corresponding to the eutectic point of the Al-Si system, specifically, the Al composition is 88 to 87% by weight, and the Si composition is 12 to
13% by weight is chosen. The eutectic Al—Si alloy film or the multilayer film of the Al film and the Si film has a melting point of Al of 66.
Since melting starts at 577 ° C. lower than 0 ° C., the heat treatment temperature can be reduced. Similarly, when the conductive film containing Si is an Au—Si alloy film or a multilayer film of an Au film and a Si film, preferably, the ratio of Au to Si is A
The ratio corresponding to the eutectic point of the u-Si system, specifically, Au
The composition is selected to be about 97% by weight, and the Si composition is selected to be about 3% by weight. This eutectic Au—Si alloy film or Au film and S
The multilayer film with the i-film has a melting point of Au lower than 1064 ° C.
Since melting starts at 3 ° C., the heat treatment temperature can be reduced.
【００１３】この発明の第２の発明において、Ｓｉを含
む導電膜がＡｌ−Ｓｉ合金膜またはＡｌ膜とＳｉ膜との
多層膜である場合には、電極材料の凝集を防止しつつＳ
ｉをｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体中に拡散さ
せるために、好適には、５００〜６６０℃の温度で熱処
理を行う。同様に、Ｓｉを含む導電膜がＡｕ−Ｓｉ合金
膜またはＡｕ膜とＳｉ膜との多層膜である場合には、好
適には、３００〜１０６４℃の温度で熱処理を行う。In the second invention of the present invention, when the conductive film containing Si is an Al-Si alloy film or a multilayer film of an Al film and a Si film, the conductive film containing S is formed while preventing aggregation of the electrode material.
In order to diffuse i into the n-type nitride III-V compound semiconductor, heat treatment is preferably performed at a temperature of 500 to 660 ° C. Similarly, when the Si-containing conductive film is an Au—Si alloy film or a multilayer film of an Au film and a Si film, the heat treatment is preferably performed at a temperature of 300 to 1064 ° C.
【００１４】この発明の第２の発明において、Ｓｉを含
む導電膜がＡｌ−Ｓｉ合金膜またはＡｌ膜とＳｉ膜との
多層膜である場合、熱処理によりそれらが融けたときに
表面張力により凝集が起きるのを防止するために、好適
には、そのＡｌ−Ｓｉ合金膜またはＡｌ膜とＳｉ膜との
多層膜上にさらにＡｌ膜を形成する。より好適には、こ
のＡｌ膜上にさらにＰｔ膜およびＡｕ膜を順次形成す
る。このとき、最上層のＡｕ膜によりＡｕ線によるワイ
ヤボンディングが容易となり、その下のＰｔ膜によりこ
のＡｕ膜を用いたときにこのＡｕ膜のＡｕが下層に拡散
して不良を生ずるのを防止することができる。また、こ
のようにＰｔ膜およびＡｕ膜を形成する場合には、Ｐｔ
膜により上述の凝集を防止することができるため、Ａｌ
膜は、省略することも可能である。In the second aspect of the present invention, when the conductive film containing Si is an Al—Si alloy film or a multilayer film of an Al film and a Si film, when they are melted by heat treatment, aggregation occurs due to surface tension. In order to prevent the occurrence, a further Al film is preferably formed on the Al-Si alloy film or the multilayer film of the Al film and the Si film. More preferably, a Pt film and an Au film are sequentially formed on the Al film. At this time, the uppermost Au film facilitates wire bonding with an Au wire, and the Pt film therebelow prevents the Au film of the Au film from diffusing into the lower layer when the Au film is used, thereby preventing defects. be able to. When the Pt film and the Au film are formed in this manner, the Pt film
Since the above-mentioned aggregation can be prevented by the film, Al
The membrane can be omitted.
【００１５】この発明の第２の発明において、Ｓｉを含
む導電膜がＡｕ−Ｓｉ合金膜またはＡｕ膜とＳｉ膜との
多層膜である場合、熱処理によりそれらが融けたときに
表面張力により凝集が起きるのを防止するために、好適
には、そのＡｕ−Ｓｉ合金膜またはＡｕ膜とＳｉ膜との
多層膜上にさらにＡｕ膜を形成する。In the second aspect of the present invention, when the Si-containing conductive film is an Au—Si alloy film or a multilayer film of an Au film and a Si film, when they are melted by heat treatment, aggregation occurs due to surface tension. In order to prevent the occurrence, an Au film is preferably further formed on the Au-Si alloy film or the multilayer film of the Au film and the Si film.
【００１６】この発明の第２の発明において、Ｓｉを含
む導電膜、例えば、Ａｌ−Ｓｉ合金膜またはＡｌ膜とＳ
ｉ膜との多層膜、あるいは、Ａｕ−Ｓｉ合金膜またはＡ
ｕ膜とＳｉ膜との多層膜は、それらの下地に対する濡れ
性の改善などにより接触比抵抗のより一層の低減を図る
ために、好適には、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半
導体上にＴｉ膜を形成した後、そのＴｉ膜上に形成す
る。In a second aspect of the present invention, a conductive film containing Si, for example, an Al—Si alloy film or an Al film and S
i-layer or Au-Si alloy film or A
The multilayer film of the u film and the Si film is preferably formed on an n-type nitride III-V compound semiconductor in order to further reduce the contact resistivity by improving the wettability of the underlayer or the like. After forming a Ti film, a Ti film is formed on the Ti film.
【００１７】この発明の第３の発明は、ｎ型窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体に対するオーミック電極におい
て、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体上に順次Ｔ
ｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を有することを特徴
とするものである。A third aspect of the present invention is directed to an n-type nitride-based
In an ohmic electrode for a II-V compound semiconductor, T is sequentially formed on an n-type nitride-based III-V compound semiconductor.
It has an i film, an Al film, a Pt film and an Au film.
【００１８】この発明の第４の発明は、ｎ型窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体に対するオーミック電極の形成
方法において、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体
上に順次Ｔｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を形成す
る工程と、７００〜１１００℃の温度で熱処理を行う工
程とを有することを特徴とするものである。According to a fourth aspect of the present invention, there is provided an n-type nitride-based
In the method of forming an ohmic electrode for a II-V compound semiconductor, a step of sequentially forming a Ti film, an Al film, a Pt film, and an Au film on an n-type nitride III-V compound semiconductor; Performing a heat treatment at a temperature.
【００１９】この発明の第４の発明において、熱処理温
度を低く抑えつつ接触比抵抗の十分な低減を図るため
に、好適には、７００〜１０００℃の温度で熱処理を行
う。In the fourth aspect of the present invention, the heat treatment is preferably performed at a temperature of 700 to 1000 ° C. in order to sufficiently reduce the contact resistivity while keeping the heat treatment temperature low.
【００２０】この発明において、窒化物系ＩＩＩ−Ｖ族
化合物半導体は、Ａｌ、ＧａおよびＩｎからなる群より
選ばれた少なくとも一種のＩＩＩ族元素とＮとからな
り、具体例を挙げると、ＧａＮ、ＡｌＧａＮ、ＧａＩｎ
Ｎなどである。In the present invention, the nitride-based III-V compound semiconductor comprises at least one group III element selected from the group consisting of Al, Ga and In and N, and specific examples include GaN, AlGaN, GaIn
N.
【００２１】上述のように構成されたこの発明の第１の
発明および第２の発明においては、ｎ型窒化物系ＩＩＩ
−Ｖ族化合物半導体とＳｉを含む導電膜との界面の近傍
におけるｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体中に、
窒化物系ＩＩＩ−Ｖ族化合物半導体に対してドナー不純
物として働くＳｉが拡散されてこの部分のキャリア濃度
が高くなることにより、もともとのｎ型窒化物系ＩＩＩ
−Ｖ族化合物半導体のキャリア濃度が低い場合でも、接
触比抵抗が十分に低いオーミック電極を得ることができ
る。In the first and second aspects of the present invention configured as described above, the n-type nitride III
In the n-type nitride III-V compound semiconductor in the vicinity of the interface between the -V compound semiconductor and the conductive film containing Si,
Si, which acts as a donor impurity, is diffused into the nitride III-V compound semiconductor to increase the carrier concentration in this portion, whereby the original n-type nitride III
Even when the carrier concentration of the -V compound semiconductor is low, an ohmic electrode with sufficiently low contact specific resistance can be obtained.
【００２２】上述のように構成されたこの発明の第３の
発明および第４の発明においては、ｎ型窒化物系ＩＩＩ
−Ｖ族化合物半導体上に順次Ｔｉ膜、Ａｌ膜、Ｐｔ膜お
よびＡｕ膜を有するので、高融点のＰｔ膜により、熱処
理を高温で行っても、Ａｌ膜が融けて凝集してしまうの
を防止することができる。このため、例えば９００℃前
後の高温で熱処理を行うことにより、Ａｌの凝集を防止
しつつ、接触比抵抗を十分に低くすることができる。In the third and fourth aspects of the present invention configured as described above, the n-type nitride III
-Since a Ti film, an Al film, a Pt film and an Au film are sequentially formed on the group V compound semiconductor, the high melting point Pt film prevents the Al film from melting and agglomerating even when heat treatment is performed at a high temperature. can do. Therefore, by performing the heat treatment at a high temperature of, for example, about 900 ° C., the contact specific resistance can be sufficiently reduced while preventing the aggregation of Al.
【００２３】[0023]
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２４】図１はこの発明の第１の実施形態によるオ
ーミック電極の形成方法を示す。この第１の実施形態に
おいては、まず、図１Ａに示すように、図示省略した基
板上に成長されたｎ型ＧａＮ層１の表面をフッ酸系のエ
ッチング液（例えば、いわゆるＳＯ−１など）を用いて
ウエットエッチングすることにより表面の酸化膜を除去
した後、このｎ型ＧａＮ層１上に真空蒸着法によりＡｌ
−Ｓｉ合金膜またはＡｌ／Ｓｉ多層膜２を形成する。こ
のＡｌ−Ｓｉ合金膜またはＡｌ／Ｓｉ多層膜２は、必要
に応じて、金属マスクやレジストマスクなどを用いて所
望の形状に形成してもよい。ここで、ｎ型ＧａＮ層１に
はドナー不純物として例えばＳｉがドープされ、そのキ
ャリア濃度は例えば１０14〜１０17ｃｍ-3と低い。ま
た、Ａｌ−Ｓｉ合金膜またはＡｌ／Ｓｉ多層膜２は、好
適には、共晶組成、すなわちＡｌが８８〜８７重量％、
Ｓｉが１２〜１３重量％に選ばれる。それは、この共晶
組成のＡｌ−Ｓｉ合金膜またはＡｌ／Ｓｉ多層膜２は、
Ａｌの融点６６０℃よりも低い５７７℃で融け始めるた
め（図４）、その後に行われる熱処理の温度を低減する
ことができるからである。また、このＡｌ−Ｓｉ合金膜
またはＡｌ／Ｓｉ多層膜２の厚さは例えば１００〜２０
０ｎｍである。このときのエネルギーバンド図を図２に
示す。図２において、Ｅc は伝導帯の下端のエネルギ
ー、Ｅv は価電子帯の上端のエネルギー、ＥF はフェル
ミ準位を示す。FIG. 1 shows a method of forming an ohmic electrode according to a first embodiment of the present invention. In the first embodiment, first, as shown in FIG. 1A, the surface of an n-type GaN layer 1 grown on a substrate (not shown) is treated with a hydrofluoric acid-based etchant (eg, so-called SO-1). After removing the oxide film on the surface by wet etching using Al, an Al film is formed on the n-type GaN layer 1 by a vacuum evaporation method.
-Forming an Si alloy film or an Al / Si multilayer film 2; The Al-Si alloy film or the Al / Si multilayer film 2 may be formed in a desired shape using a metal mask, a resist mask, or the like, if necessary. Here, the n-type GaN layer 1 is doped with, for example, Si as a donor impurity, and its carrier concentration is as low as, for example, 10 14 to 10 17 cm −3 . Preferably, the Al-Si alloy film or the Al / Si multilayer film 2 has a eutectic composition, that is, 88 to 87% by weight of Al,
Si is selected to be 12 to 13% by weight. The eutectic Al—Si alloy film or Al / Si multilayer film 2 is
This is because melting starts at 577 ° C., which is lower than the melting point of 660 ° C. of Al (FIG. 4), so that the temperature of the heat treatment performed thereafter can be reduced. The thickness of the Al—Si alloy film or the Al / Si multilayer film 2 is, for example, 100 to 20.
0 nm. FIG. 2 shows an energy band diagram at this time. In FIG. 2, E c is the energy, E v at the lower end of the conduction band at the upper end of the energy of the valence band, the E F shows the Fermi level.
【００２５】次に、例えば５００〜６６０℃の温度で熱
処理を行う。この熱処理は、その際のｎ型ＧａＮ層１か
らのＮの脱離を防止するために、好適には、例えば窒素
ガス雰囲気中においてＲＴＡ（Rapid Thermal Annealin
g)により行われる。この熱処理により、図１Ｂに示すよ
うに、Ａｌ−Ｓｉ合金膜またはＡｌ／Ｓｉ多層膜２中の
ＳｉがこのＡｌ−Ｓｉ合金膜またはＡｌ／Ｓｉ多層膜２
が接触しているｎ型ＧａＮ層１中に高濃度に拡散する。Next, a heat treatment is performed at a temperature of, for example, 500 to 660 ° C. This heat treatment is preferably performed by, for example, RTA (Rapid Thermal Annealin) in a nitrogen gas atmosphere in order to prevent the desorption of N from the n-type GaN layer 1 at that time.
g). By this heat treatment, as shown in FIG. 1B, Si in the Al—Si alloy film or the Al / Si multilayer film 2 is changed to Si in the Al—Si alloy film or the Al / Si multilayer film 2.
Diffuses into the n-type GaN layer 1 in high concentration.
【００２６】このようにして、図１Ｃに示すように、ｎ
型ＧａＮ層１とＡｌ−Ｓｉ合金膜またはＡｌ／Ｓｉ多層
膜２との界面の近傍におけるｎ型ＧａＮ層１中に、Ｓｉ
が高濃度にドープされたｎ+ 型層３が形成される。この
ｎ+ 型層３のキャリア濃度は、例えば１０18ｃｍ-3また
はそれ以上である。このときのエネルギーバンド図を図
３に示す。図３に示すように、ｎ+ 型層３の形成によ
り、ｎ型ＧａＮ層１とＡｌ−Ｓｉ合金膜またはＡｌ／Ｓ
ｉ多層膜２との界面における障壁層の幅が狭くなってト
ンネル電流が多くなることにより、オーミック特性が強
くなり、接触比抵抗の大幅な低減を図ることができる。Thus, as shown in FIG. 1C, n
In the n-type GaN layer 1 near the interface between the n-type GaN layer 1 and the Al-Si alloy film or the Al / Si multilayer film 2, Si
Is formed at a high concentration to form an n + -type layer 3. The carrier concentration of this n + -type layer 3 is, for example, 10 18 cm −3 or more. FIG. 3 shows an energy band diagram at this time. As shown in FIG. 3, the formation of the n + -type layer 3 allows the n-type GaN layer 1 and an Al—Si alloy film or Al / S
Since the width of the barrier layer at the interface with the i-multilayer film 2 is reduced and the tunnel current is increased, the ohmic characteristics are enhanced and the contact resistivity can be significantly reduced.
【００２７】以上のように、この第１の実施形態によれ
ば、ｎ型ＧａＮ層１上に共晶組成のＡｌ−Ｓｉ合金膜ま
たはＡｌ／Ｓｉ多層膜２を形成した後、５００〜６６０
℃の温度で熱処理を行うことによりこのＡｌ−Ｓｉ合金
膜またはＡｌ／Ｓｉ多層膜２中のＳｉをｎ型ＧａＮ層１
中に拡散させてキャリア濃度が例えば１０18ｃｍ-3また
はそれ以上のｎ+ 型層３を形成していることにより、も
ともとのｎ型ＧａＮ層１のキャリア濃度が例えば１０14
〜１０17ｃｍ-3と低くても、このｎ型ＧａＮ層１に対し
て低接触比抵抗で良好にオーミック接触したオーミック
電極を得ることができる。As described above, according to the first embodiment, after the Al-Si alloy film or the Al / Si multilayer film 2 having the eutectic composition is formed on the n-type GaN layer 1, 500 to 660
C. by performing heat treatment at a temperature of .degree. C. to convert the Si in this Al--Si alloy film or Al / Si multilayer film 2 into an n-type GaN layer
Since the n + -type layer 3 having a carrier concentration of, for example, 10 18 cm −3 or more is formed by being diffused therein, the original carrier concentration of the n-type GaN layer 1 is, for example, 10 14
Even if it is as low as -10 17 cm -3 , it is possible to obtain an ohmic electrode which is in good ohmic contact with the n-type GaN layer 1 with low contact specific resistance.
【００２８】次に、この発明の第２の実施形態によるオ
ーミック電極の形成方法について説明する。この第２の
実施形態においては、図５に示すように、Ａｌ−Ｓｉ合
金膜またはＡｌ／Ｓｉ多層膜２上にさらにＡｌ膜４を真
空蒸着法により形成する。このＡｌ膜４は、上述の共晶
組成を有するＡｌ−Ｓｉ合金膜またはＡｌ／Ｓｉ多層膜
２より融点が高く、かつ、伝導性も高い。この後、５０
０〜６６０℃の温度で熱処理を行うことにより、Ａｌ−
Ｓｉ合金膜またはＡｌ／Ｓｉ多層膜２中のＳｉをｎ型Ｇ
ａＮ層１中に拡散させてｎ+ 型層３を形成する。Next, a method of forming an ohmic electrode according to a second embodiment of the present invention will be described. In the second embodiment, as shown in FIG. 5, an Al film 4 is further formed on the Al-Si alloy film or the Al / Si multilayer film 2 by a vacuum evaporation method. The Al film 4 has a higher melting point and higher conductivity than the Al-Si alloy film or the Al / Si multilayer film 2 having the eutectic composition described above. After this, 50
By performing a heat treatment at a temperature of 0 to 660 ° C, Al-
Si in the Si alloy film or the Al / Si multilayer film 2 is converted into n-type G
The n + -type layer 3 is formed by diffusing into the aN layer 1.
【００２９】この第２の実施形態によれば、第１の実施
形態と同様な利点に加えて、Ａｌ−Ｓｉ合金膜またはＡ
ｌ／Ｓｉ多層膜２上により融点の高いＡｌ膜４が形成さ
れていることにより、熱処理時にＡｌ−Ｓｉ合金膜また
はＡｌ／Ｓｉ多層膜２が融けて凝集するのを防止するこ
とができ、これによって電極表面の不均一および接触比
抵抗の不均一が生じるのを防止することができるという
利点を得ることができる。According to the second embodiment, in addition to the same advantages as those of the first embodiment, an Al—Si alloy film or A
Since the Al film 4 having a higher melting point is formed on the 1 / Si multilayer film 2, it is possible to prevent the Al—Si alloy film or the Al / Si multilayer film 2 from melting and coagulating during the heat treatment. Accordingly, it is possible to obtain an advantage that non-uniformity of the electrode surface and non-uniformity of the contact resistivity can be prevented.
【００３０】次に、この発明の第３の実施形態によるオ
ーミック電極の形成方法について説明する。この第３の
実施形態においては、図６に示すように、真空蒸着法に
よりＡｌ膜４上にさらにＰｔ膜５およびＡｕ膜６を順次
形成する。ここで、Ｐｔ膜５の厚さは例えば約１００ｎ
ｍ、Ａｕ膜６の厚さは例えば約３００ｎｍである。な
お、ＰｔおよびＡｕの融点はそれぞれ１７７２℃および
１０６４℃でＡｌの融点より十分に高い。この後、５０
０〜６６０℃の温度で熱処理を行うことにより、Ａｌ−
Ｓｉ合金膜またはＡｌ／Ｓｉ多層膜２中のＳｉをｎ型Ｇ
ａＮ層１中に拡散させてｎ+ 型層３を形成する。Next, a method for forming an ohmic electrode according to a third embodiment of the present invention will be described. In the third embodiment, as shown in FIG. 6, a Pt film 5 and an Au film 6 are sequentially formed on an Al film 4 by a vacuum evaporation method. Here, the thickness of the Pt film 5 is, for example, about 100 n.
m, the thickness of the Au film 6 is, for example, about 300 nm. The melting points of Pt and Au are 1772 ° C. and 1064 ° C., respectively, which are sufficiently higher than those of Al. After this, 50
By performing a heat treatment at a temperature of 0 to 660 ° C, Al-
Si in the Si alloy film or the Al / Si multilayer film 2 is converted into n-type G
The n + -type layer 3 is formed by diffusing into the aN layer 1.
【００３１】この第３の実施形態によれば、第２の実施
形態と同様な利点に加えて、次のような利点を得ること
ができる。すなわち、オーミック電極の最上層がＡｕ膜
６であることにより、このオーミック電極に対するＡｕ
線によるワイヤボンディングを容易かつ良好に行うこと
ができる。また、Ａｕ膜６とＡｌ膜４との間にＰｔ膜５
が形成されていることにより、熱処理時にＡｕ膜４のＡ
ｕが下層のＡｌ膜４、Ａｌ−Ｓｉ合金膜またはＡｌ／Ｓ
ｉ多層膜２、ｎ型ＧａＮ層１などに拡散して不良が生じ
るのを防止することができる。According to the third embodiment, the following advantages can be obtained in addition to the same advantages as the second embodiment. That is, since the uppermost layer of the ohmic electrode is the Au film 6, the Au film 6
Wire bonding with wires can be performed easily and well. Further, a Pt film 5 is provided between the Au film 6 and the Al film 4.
Is formed, the A of the Au film 4 during the heat treatment is reduced.
u is the lower Al film 4, Al-Si alloy film or Al / S
It is possible to prevent the occurrence of defects due to diffusion into the i-multilayer film 2, the n-type GaN layer 1, and the like.
【００３２】次に、この発明の第４の実施形態によるオ
ーミック電極の形成方法について説明する。この第４の
実施形態は、図７に示すように、Ａｌ膜４を形成しない
ことが、第３の実施形態と異なる。その他のことは、第
３の実施形態と同様である。Next, a method for forming an ohmic electrode according to a fourth embodiment of the present invention will be described. This fourth embodiment is different from the third embodiment in that the Al film 4 is not formed as shown in FIG. Others are the same as in the third embodiment.
【００３３】この第４の実施形態によれば、第１の実施
形態と同様な利点に加えて、Ａｕ膜６によりＡｕ線によ
るワイヤボンディングを容易かつ良好に行うことができ
るとともに、Ｐｔ膜５により、熱処理時にＡｌ−Ｓｉ合
金膜またはＡｌ／Ｓｉ多層膜２が融けて凝集するのを防
止し、かつ、Ａｕ膜６からのＡｕの拡散による不良を防
止することができるという利点を得ることができる。According to the fourth embodiment, in addition to the same advantages as those of the first embodiment, the Au film 6 can easily and favorably perform wire bonding with an Au wire, and the Pt film 5 can In addition, it is possible to obtain an advantage that the Al—Si alloy film or the Al / Si multilayer film 2 can be prevented from melting and aggregating at the time of heat treatment, and a defect due to diffusion of Au from the Au film 6 can be prevented. .
【００３４】次に、この発明の第５の実施形態によるオ
ーミック電極の形成方法について説明する。この第５の
実施形態においては、図８に示すように、ｎ型ＧａＮ層
１上に例えば厚さ１０ｎｍ程度の薄いＴｉ膜７を形成し
た後、このＴｉ膜７上にＡｌ−Ｓｉ合金膜またはＡｌ／
Ｓｉ多層膜２およびＡｌ膜４を順次形成する。その他の
ことは、第２の実施形態と同様である。Next, a method for forming an ohmic electrode according to a fifth embodiment of the present invention will be described. In the fifth embodiment, as shown in FIG. 8, after forming a thin Ti film 7 having a thickness of, for example, about 10 nm on the n-type GaN layer 1, an Al—Si alloy film or Al /
An Si multilayer film 2 and an Al film 4 are sequentially formed. The other points are the same as in the second embodiment.
【００３５】この場合、Ｔｉ膜７により、その上のＡｌ
−Ｓｉ合金膜またはＡｌ／Ｓｉ多層膜２およびＡｌ膜４
の下地に対する濡れ性が改善されるとともに、熱処理時
にこのＴｉ膜７のＴｉとｎ型ＧａＮ層１のＮとが反応
し、さらにＡｌとも反応するため、接触比抵抗が低減さ
れる。このＴｉ膜７の有効性については、先に挙げた文
献（Appl. Phys. Lett. 64(1994)1003）において報告さ
れている。この文献においてはＡｌの有効性も示されて
おり、Ｔｉ／Ａｌ電極の方がＴｉ／Ａｕ電極よりも低い
接触比抵抗を示すことが報告されている。Ａｌの仕事関
数を考えたフェルミ準位の位置が、Ａｕの場合よりＧａ
Ｎの伝導帯の底のエネルギー値に近いことから、この効
果が現れるものと考えられる。In this case, the Ti film 7 allows the Al
-Si alloy film or Al / Si multilayer film 2 and Al film 4
And the N of the n-type GaN layer 1 reacts with the N of the n-type GaN layer 1 during the heat treatment, and also reacts with the Al, so that the contact specific resistance is reduced. The effectiveness of the Ti film 7 is reported in the above-mentioned reference (Appl. Phys. Lett. 64 (1994) 1003). This document also shows the effectiveness of Al, and reports that the Ti / Al electrode exhibits a lower contact specific resistance than the Ti / Au electrode. The position of the Fermi level considering the work function of Al is Ga
It is considered that this effect appears because the energy value is close to the energy value at the bottom of the conduction band of N.
【００３６】次に、この発明の第６の実施形態によるオ
ーミック電極の形成方法について説明する。この第６の
実施形態は、図９に示すように、ｎ型ＧａＮ層１上に例
えば厚さ１０ｎｍ程度の薄いＴｉ膜７を形成した後、こ
のＴｉ膜７上にＡｌ−Ｓｉ合金膜またはＡｌ／Ｓｉ多層
膜２、Ａｌ膜４、Ｐｔ膜５およびＡｕ膜６を順次形成す
ることを除いて、第３の実施形態と同様である。Next, a method for forming an ohmic electrode according to a sixth embodiment of the present invention will be described. In the sixth embodiment, as shown in FIG. 9, after a thin Ti film 7 having a thickness of, for example, about 10 nm is formed on an n-type GaN layer 1, an Al—Si alloy film or an Al film is formed on the Ti film 7. / Si multilayer film 2, Al film 4, Pt film 5, and Au film 6 are formed in the same manner as in the third embodiment except that they are formed sequentially.
【００３７】この第６の実施形態によれば、第３の実施
形態と同様な利点に加えて、接触比抵抗のより一層の低
減を図ることができるという利点を得ることができる。According to the sixth embodiment, in addition to the same advantages as the third embodiment, an advantage that the contact specific resistance can be further reduced can be obtained.
【００３８】次に、この発明の第７の実施形態によるオ
ーミック電極の形成方法について説明する。この第７の
実施形態は、図１０に示すように、ｎ型ＧａＮ層１上に
例えば厚さ１０ｎｍ程度の薄いＴｉ膜７を形成した後、
このＴｉ膜７上にＡｌ−Ｓｉ合金膜またはＡｌ／Ｓｉ多
層膜２、Ｐｔ膜５およびＡｕ膜６を順次形成することを
除いて、第４の実施形態と同様である。Next, a method of forming an ohmic electrode according to a seventh embodiment of the present invention will be described. In the seventh embodiment, as shown in FIG. 10, after a thin Ti film 7 having a thickness of, for example, about 10 nm is formed on an n-type GaN layer 1,
This is the same as the fourth embodiment except that an Al—Si alloy film or an Al / Si multilayer film 2, a Pt film 5, and an Au film 6 are sequentially formed on the Ti film 7.
【００３９】この第７の実施形態によれば、第４の実施
形態と同様な利点に加えて、接触比抵抗のより一層の低
減を図ることができるという利点を得ることができる。According to the seventh embodiment, in addition to the same advantages as the fourth embodiment, an advantage that the contact resistivity can be further reduced can be obtained.
【００４０】次に、この発明の第８の実施形態によるオ
ーミック電極の形成方法について説明する。この第８の
実施形態においては、図１１に示すように、ｎ型ＧａＮ
層１上にＡｕ−Ｓｉ合金膜またはＡｕ／Ｓｉ多層膜８お
よびＡｕ膜６を真空蒸着法により順次形成した後、３０
０〜１０６４℃の温度で熱処理を行うことによりＡｕ−
Ｓｉ合金膜またはＡｕ／Ｓｉ多層膜８中のＳｉをｎ型Ｇ
ａＮ層１中に拡散させてｎ+型層３を形成する。ここ
で、Ａｕ−Ｓｉ合金膜またはＡｕ／Ｓｉ多層膜８は、好
適には、共晶組成、すなわちＡｕが約９７重量％、Ｓｉ
が約３重量％に選ばれる。それは、この共晶組成のＡｕ
−Ｓｉ合金膜またはＡｕ／Ｓｉ多層膜８は、Ａｕの融点
１０６４℃よりも低い３６３℃で融け始めるため（図１
２）、その後に行われる熱処理の温度を低減することが
できるからである。このＡｕ−Ｓｉ合金膜またはＡｕ／
Ｓｉ多層膜８の厚さは例えば１００〜２００ｎｍであ
る。また、Ａｕ膜６の厚さは例えば２００〜３００ｎｍ
である。Next, a method for forming an ohmic electrode according to the eighth embodiment of the present invention will be described. In the eighth embodiment, as shown in FIG.
After an Au—Si alloy film or an Au / Si multilayer film 8 and an Au film 6 are sequentially formed on the layer 1 by vacuum evaporation, 30
By performing a heat treatment at a temperature of 0 to 1064 ° C, Au-
Si in the Si alloy film or the Au / Si multilayer film 8 is replaced with n-type G
The n + -type layer 3 is formed by diffusing into the aN layer 1. Here, the Au—Si alloy film or the Au / Si multilayer film 8 preferably has a eutectic composition, that is, about 97% by weight of Au,
Is selected to be about 3% by weight. It is the Au of this eutectic composition
Since the -Si alloy film or the Au / Si multilayer film 8 starts melting at 363 ° C., which is lower than the melting point of Au of 1064 ° C. (FIG. 1)
2) It is because the temperature of the heat treatment performed thereafter can be reduced. This Au—Si alloy film or Au /
The thickness of the Si multilayer film 8 is, for example, 100 to 200 nm. The thickness of the Au film 6 is, for example, 200 to 300 nm.
It is.
【００４１】次に、この発明の第９の実施形態によるオ
ーミック電極の形成方法について説明する。この第９の
実施形態においては、図１３に示すように、ｎ型ＧａＮ
層１上に例えば厚さ１０ｎｍ程度の薄いＴｉ膜７を形成
した後、このＴｉ膜７上にＡｕ−Ｓｉ合金膜またはＡｕ
／Ｓｉ多層膜８およびＡｕ膜６を真空蒸着法により順次
形成することを除いて、第８の実施形態と同様である。Next, a method for forming an ohmic electrode according to the ninth embodiment of the present invention will be described. In the ninth embodiment, as shown in FIG.
After forming a thin Ti film 7 having a thickness of, for example, about 10 nm on the layer 1, an Au—Si alloy film or Au is formed on the Ti film 7.
This is the same as the eighth embodiment except that the / Si multilayer film 8 and the Au film 6 are sequentially formed by a vacuum evaporation method.
【００４２】この第９の実施形態によれば、第８の実施
形態と同様な利点に加えて、接触比抵抗のより一層の低
減を図ることができるという利点を得ることができる。According to the ninth embodiment, in addition to the same advantages as in the eighth embodiment, an advantage that the contact resistivity can be further reduced can be obtained.
【００４３】次に、この発明の第１０の実施形態による
オーミック電極の形成方法について説明する。この第１
０の実施形態においては、キャリア濃度が高いｎ+ 型Ｇ
ａＮ層に対するＴｉ／Ａｌ／Ｐｔ／Ａｕ構造のオーミッ
ク電極の形成について説明する。Next, a method for forming an ohmic electrode according to the tenth embodiment of the present invention will be described. This first
0, the n + type G having a high carrier concentration
The formation of an ohmic electrode having a Ti / Al / Pt / Au structure on the aN layer will be described.
【００４４】すでに述べたように、ｎ型ＧａＮ層に対す
るオーミック電極の材料としては、Ｔｉ／Ａｌが有効で
あり、キャリア濃度が１０17ｃｍ-3程度のｎ型ＧａＮ層
上にＴｉ／Ａｌ電極を真空蒸着法により形成した後、９
００℃、３０秒の熱処理を行うことにより、８×１０-6
Ωｃｍ2 と極めて低い接触比抵抗が得られる（Appl.Phy
s.Lett.64(1994)1003)）。しかしながら、このように高
温で熱処理を行うと、液状化したＡｌが部分的に凝集す
ることにより、Ａｌは部分的にしかｎ型ＧａＮ層上に残
らず、電極表面の不均一や接触比抵抗の不均一を生じる
こともすでに述べた。As described above, Ti / Al is effective as a material of the ohmic electrode for the n-type GaN layer, and the Ti / Al electrode is formed on the n-type GaN layer having a carrier concentration of about 10 17 cm −3. After forming by vacuum evaporation method, 9
By performing a heat treatment at 00 ° C. for 30 seconds, 8 × 10 −6
An extremely low contact specific resistance of Ωcm 2 can be obtained (Appl.Phy
s. Lett. 64 (1994) 1003)). However, when the heat treatment is performed at such a high temperature, the liquefied Al is partially agglomerated, so that the Al is only partially left on the n-type GaN layer, and the nonuniformity of the electrode surface and the contact resistivity are reduced. It has already been mentioned that non-uniformity occurs.
【００４５】このＴｉ／Ａｌ電極の接触比抵抗を実際に
測定した結果について説明する。この測定に用いた試料
は、図１４に示すように、ｃ面サファイア基板１１上に
Ｓｉを高濃度にドープしたｎ+ 型ＧａＮ層１２を成長さ
せ、その上に厚さ１０ｎｍのＴｉ膜１３および厚さ３０
０ｎｍのＡｌ膜１４を真空蒸着法により順次形成するこ
とにより形成した。ｎ+ 型ＧａＮ層１２の自由電子濃度
（キャリア濃度）をホール（Hall）測定により測定した
ところ、ｎ＝１０18ｃｍ-3であった。Ｔｉ膜１３の形成
に先立ち、アセトンでｎ+ 型ＧａＮ層１２の表面の脱脂
を行った後、フッ酸系のエッチング液、具体的にはいわ
ゆるＳＯ−１を用いてウエットエッチングすることによ
りｎ+ 型ＧａＮ層１２の表面の酸化膜を除去した。The result of actually measuring the contact specific resistance of the Ti / Al electrode will be described. As shown in FIG. 14, the sample used for this measurement is to grow an n + -type GaN layer 12 doped with Si at a high concentration on a c-plane sapphire substrate 11 and to form a 10 nm thick Ti film 13 thereon. Thickness 30
The Al film 14 was formed by sequentially forming a 0 nm Al film 14 by a vacuum evaporation method. When the free electron concentration (carrier concentration) of the n + -type GaN layer 12 was measured by Hall measurement, n = 10 18 cm −3 . Prior to the formation of the Ti film 13, the surface of the n + -type GaN layer 12 is degreased with acetone, and then wet-etched with a hydrofluoric acid-based etchant, specifically, so-called SO-1, to obtain n +. The oxide film on the surface of the type GaN layer 12 was removed.
【００４６】次に、接触比抵抗を測定するために、リソ
グラフィーおよびエッチングによりＴｉ膜１３およびＡ
ｌ膜１４をパターニングして、図１５に示すような電極
パターンを形成する。各円形電極とその外側の電極との
間隔は、４μｍ、８μｍ、１６μｍ、・・・と、４μｍ
の整数倍に変化させた。そして、各円形電極とその外側
の電極との間の抵抗値を４端子法で測定することによ
り、接触比抵抗を測定した。この測定には、Solid Stat
e Electronics, 25(1982)91 を参考にした。この接触比
抵抗の測定結果を図１６に示す。図１６に示すように、
Ｔｉ／Ａｌ電極形成直後は４×１０-1Ωｃｍ2 と高い接
触比抵抗を示していたが、熱処理をすることにより接触
比抵抗が急激に低下することがわかった。ただし、熱処
理時間は３０秒、熱処理の雰囲気は窒素ガスで、ランプ
を用いたＲＴＡを行った。また、８００℃、３０秒の熱
処理後は、１．２×１０-5Ωｃｍ2 と低い接触比抵抗値
が得られたが、この温度では電極表面のＡｌが部分的に
凝集してしまう。この接触比抵抗の値は、Ａｌが残って
いた部分の接触比抵抗値であり、Ａｌが残っていない部
分ではこのような低い接触比抵抗値は得られていない。
このように、Ｔｉ／Ａｌ電極の場合、熱処理後に電極表
面および接触比抵抗の不均一が起きることが確認され
た。Next, in order to measure the contact specific resistance, the Ti film 13 and the A
The l film 14 is patterned to form an electrode pattern as shown in FIG. 4 μm, 8 μm, 16 μm,..., 4 μm
Was changed to an integral multiple of. Then, the contact specific resistance was measured by measuring the resistance value between each circular electrode and the electrode outside the circular electrode by a four-terminal method. This measurement includes the Solid Stat
e Electronics, 25 (1982) 91. FIG. 16 shows the measurement result of the contact specific resistance. As shown in FIG.
Immediately after the formation of the Ti / Al electrode, the contact resistivity was as high as 4 × 10 −1 Ωcm 2 , but it was found that the contact resistivity dropped sharply by the heat treatment. However, the heat treatment time was 30 seconds, the heat treatment atmosphere was nitrogen gas, and RTA using a lamp was performed. After the heat treatment at 800 ° C. for 30 seconds, a low contact specific resistance value of 1.2 × 10 −5 Ωcm 2 was obtained, but at this temperature, Al on the electrode surface was partially aggregated. The value of the contact specific resistance is a contact specific resistance value in a portion where Al remains, and such a low contact specific resistance value is not obtained in a portion where Al does not remain.
As described above, in the case of the Ti / Al electrode, it was confirmed that the electrode surface and the contact resistivity became non-uniform after the heat treatment.
【００４７】そこで、この第１０の実施形態において
は、図１７に示すように、ｎ+ 型ＧａＮ層１２上にＴｉ
膜１３およびＡｌ膜１４を形成し、さらにその上にＰｔ
膜１５およびＡｕ膜１６を真空蒸着法により順次形成し
た後、熱処理を行う。ここで、最上層のＡｕ膜１６はＡ
ｕ線によるワイヤボンディングを容易とするためのもの
であり、Ｐｔ膜１５は熱処理時にＡｌ膜１４が融けて凝
集してしまうのを防止するほか、Ａｕ膜１６のＡｕが下
地層に拡散することによる不良を防止するためのもので
ある。[0047] Therefore, in this tenth embodiment, as shown in FIG. 17, Ti on the n + -type GaN layer 12
A film 13 and an Al film 14 are formed, and Pt is further formed thereon.
After the film 15 and the Au film 16 are sequentially formed by a vacuum evaporation method, a heat treatment is performed. Here, the uppermost Au film 16 is made of A
The Pt film 15 prevents the Al film 14 from melting and aggregating during the heat treatment, and the Au of the Au film 16 is diffused into the underlying layer. This is to prevent defects.
【００４８】このＴｉ／Ａｌ／Ｐｔ／Ａｕ電極の接触比
抵抗の値を測定した。この測定に用いた試料のＴｉ膜１
３、Ａｌ膜１４、Ｐｔ膜１５およびＡｕ膜１６の厚さは
それぞれ１０ｎｍ、１００ｎｍ、１００ｎｍおよび３０
０ｎｍである。この試料のその他のことは、上述のＴｉ
／Ａｌ電極の接触比抵抗の測定に用いた試料と同様であ
る。この接触比抵抗の測定結果を図１８に示す。図１８
からわかるように、７００℃以上の温度で熱処理を行う
ことにより接触比抵抗が急激に低下し、９００℃、３０
秒の熱処理後には１．４×１０-5Ωｃｍ2 と低い接触比
抵抗値が得られた。このときの熱処理条件はＴｉ／Ａｌ
電極の場合と同様である。The value of the specific contact resistance of the Ti / Al / Pt / Au electrode was measured. Ti film 1 of the sample used for this measurement
3. The thicknesses of the Al film 14, the Pt film 15 and the Au film 16 are 10 nm, 100 nm, 100 nm and 30 nm, respectively.
0 nm. The other thing about this sample is that
This is the same as the sample used for measuring the contact specific resistance of the / Al electrode. FIG. 18 shows the measurement results of the contact specific resistance. FIG.
As can be seen from the graph, the heat treatment at a temperature of 700 ° C. or more sharply lowers the contact specific resistance.
After the heat treatment for 2 seconds, a contact resistivity as low as 1.4 × 10 −5 Ωcm 2 was obtained. The heat treatment conditions at this time are Ti / Al
It is the same as the case of the electrode.
【００４９】９００℃、３０秒の熱処理後の電極表面に
は多少の凹凸は見られたが、Ｔｉ／Ａｌ電極の場合のよ
うに、接触比抵抗の不均一は観察されず、どの場所に針
を立てて測定を行っても、同様な接触比抵抗値が得られ
た。したがって、Ｔｉ／Ａｌ／Ｐｔ／Ａｕ電極を用いる
ことにより、熱処理後のＡｌの凝集に起因した電極表面
および接触比抵抗の不均一性を改善することができるこ
とがわかる。Although some unevenness was observed on the electrode surface after the heat treatment at 900 ° C. for 30 seconds, non-uniformity of the contact specific resistance was not observed as in the case of the Ti / Al electrode. , The same contact resistivity was obtained. Therefore, it can be seen that the use of the Ti / Al / Pt / Au electrode can improve the non-uniformity of the electrode surface and the contact resistivity caused by the aggregation of Al after the heat treatment.
【００５０】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above embodiments, and various modifications based on the technical concept of the present invention are possible.
【００５１】例えば、上述の実施形態において挙げた数
値はあくまでも例に過ぎず、必要に応じてこれと異なる
数値を用いてもよい。また、上述の実施形態において
は、真空蒸着法を用いて成膜を行っているが、例えばス
パッタリング法により成膜を行ってもよい。For example, the numerical values given in the above embodiment are merely examples, and different numerical values may be used as needed. Further, in the above-described embodiment, the film is formed by using the vacuum evaporation method, but the film may be formed by, for example, a sputtering method.
【００５２】[0052]
【発明の効果】以上説明したように、この発明によれ
ば、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体上のＳｉを
含む導電膜を有し、そのｎ型窒化物系ＩＩＩ−Ｖ族化合
物半導体とＳｉを含む導電膜との界面の近傍におけるｎ
型窒化物系ＩＩＩ−Ｖ族化合物半導体中にＳｉを含む導
電膜からＳｉが拡散されてこの部分のキャリア濃度が高
くなることにより、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半
導体のキャリア濃度が低い場合でも、接触比抵抗が十分
に低いオーミック電極を得ることができる。As described above, according to the present invention, a conductive film containing Si on an n-type nitride III-V compound semiconductor is provided, and the n-type nitride III-V compound is provided. N near the interface between the semiconductor and the conductive film containing Si
Si is diffused from the conductive film containing Si in the n-type nitride III-V compound semiconductor and the carrier concentration in this portion is increased, so that the carrier concentration of the n-type nitride III-V compound semiconductor is low. Even in this case, an ohmic electrode having a sufficiently low contact specific resistance can be obtained.
【００５３】また、この発明によれば、ｎ型窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体上に順次Ｔｉ膜、Ａｌ膜、Ｐｔ
膜およびＡｕ膜を有することにより、ｎ型窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体のキャリア濃度が十分に高い場合
に、接触比抵抗が十分に低く、かつ電極表面および接触
比抵抗の均一性が良好なオーミック電極を得ることがで
きる。According to the present invention, the n-type nitride-based I
Ti film, Al film, Pt on II-V compound semiconductor sequentially
N-type nitride-based II by having a film and an Au film
When the carrier concentration of the IV group compound semiconductor is sufficiently high, it is possible to obtain an ohmic electrode having sufficiently low contact resistivity and good uniformity of the electrode surface and the contact resistivity.
【図１】この発明の第１の実施形態によるオーミック電
極の形成方法を説明するための断面図である。FIG. 1 is a cross-sectional view for explaining a method for forming an ohmic electrode according to a first embodiment of the present invention.
【図２】この発明の第１の実施形態によるオーミック電
極の形成方法を説明するためのエネルギーバンド図であ
る。FIG. 2 is an energy band diagram for explaining a method of forming an ohmic electrode according to the first embodiment of the present invention.
【図３】この発明の第１の実施形態によるオーミック電
極の形成方法を説明するためのエネルギーバンド図であ
る。FIG. 3 is an energy band diagram for explaining a method of forming an ohmic electrode according to the first embodiment of the present invention.
【図４】Ａｌ−Ｓｉ系の相図である。FIG. 4 is an Al-Si phase diagram.
【図５】この発明の第２の実施形態によるオーミック電
極の形成方法を説明するための断面図である。FIG. 5 is a cross-sectional view for explaining a method for forming an ohmic electrode according to a second embodiment of the present invention.
【図６】この発明の第３の実施形態によるオーミック電
極の形成方法を説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a method for forming an ohmic electrode according to a third embodiment of the present invention.
【図７】この発明の第４の実施形態によるオーミック電
極の形成方法を説明するための断面図である。FIG. 7 is a cross-sectional view for explaining a method of forming an ohmic electrode according to a fourth embodiment of the present invention.
【図８】この発明の第５の実施形態によるオーミック電
極の形成方法を説明するための断面図である。FIG. 8 is a cross-sectional view for explaining a method for forming an ohmic electrode according to a fifth embodiment of the present invention.
【図９】この発明の第６の実施形態によるオーミック電
極の形成方法を説明するための断面図である。FIG. 9 is a cross-sectional view for explaining a method of forming an ohmic electrode according to a sixth embodiment of the present invention.
【図１０】この発明の第７の実施形態によるオーミック
電極の形成方法を説明するための断面図である。FIG. 10 is a cross-sectional view for explaining a method of forming an ohmic electrode according to a seventh embodiment of the present invention.
【図１１】この発明の第８の実施形態によるオーミック
電極の形成方法を説明するための断面図である。FIG. 11 is a cross-sectional view for explaining a method for forming an ohmic electrode according to an eighth embodiment of the present invention.
【図１２】Ａｕ−Ｓｉ系の相図である。FIG. 12 is a phase diagram of an Au—Si system.
【図１３】この発明の第９の実施形態によるオーミック
電極の形成方法を説明するための断面図である。FIG. 13 is a cross-sectional view for explaining a method for forming an ohmic electrode according to a ninth embodiment of the present invention.
【図１４】Ｔｉ／Ａｌ電極の接触比抵抗の測定に用いら
れた試料を示す断面図である。FIG. 14 is a cross-sectional view showing a sample used for measuring a contact specific resistance of a Ti / Al electrode.
【図１５】Ｔｉ／Ａｌ電極の接触比抵抗の測定に用いら
れた試料の電極パターンを示す平面図である。FIG. 15 is a plan view showing an electrode pattern of a sample used for measuring a contact specific resistance of a Ti / Al electrode.
【図１６】Ｔｉ／Ａｌ電極の接触比抵抗およびシート抵
抗の熱処理温度依存性を示す略線図である。FIG. 16 is a schematic diagram illustrating the dependence of the contact specific resistance and sheet resistance of a Ti / Al electrode on the heat treatment temperature.
【図１７】この発明の第１０の実施形態によるオーミッ
ク電極の形成方法を説明するための断面図である。FIG. 17 is a cross-sectional view for explaining the method for forming the ohmic electrode according to the tenth embodiment of the present invention.
【図１８】この発明の第１０の実施形態により形成され
たオーミック電極の接触比抵抗およびシート抵抗の熱処
理温度依存性を示す略線図である。FIG. 18 is a schematic diagram illustrating the heat treatment temperature dependence of the contact specific resistance and the sheet resistance of the ohmic electrode formed according to the tenth embodiment of the present invention.
１・・・ｎ型ＧａＮ層、２・・・Ａｌ−Ｓｉ合金膜また
はＡｌ／Ｓｉ多層膜、３・・・ｎ+ 型層、４、１４・・
・Ａｌ膜、５、１５・・・Ｐｔ膜、６、１６・・・Ａｕ
膜、７、１３・・・Ｔｉ膜、８・・・Ａｕ−Ｓｉ合金膜
またはＡｕ／Ｓｉ多層膜、１１・・・ｃ面サファイア基
板、１２・・・ｎ+ 型ＧａＮ層1 ... n-type GaN layer, 2 ... Al-Si alloy film or Al / Si multilayer film, 3 ... n + -type layer, 4, 14, ...
-Al film, 5, 15, ... Pt film, 6, 16, ... Au
Film, 7, 13 ... Ti film, 8 ... Au-Si alloy film or Au / Si multilayer film, 11 ... C-plane sapphire substrate, 12 ... N + type GaN layer
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成８年１０月２３日[Submission date] October 23, 1996
【手続補正１】[Procedure amendment 1]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】図１６[Correction target item name] FIG.
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図１６】 FIG. 16
【手続補正２】[Procedure amendment 2]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】図１８[Correction target item name] FIG.
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図１８】 FIG.
Claims (17)
に対するオーミック電極において、 上記ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体上のＳｉを
含む導電膜を有し、 上記ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体と上記Ｓｉ
を含む導電膜との界面の近傍における上記ｎ型窒化物系
ＩＩＩ−Ｖ族化合物半導体中に上記Ｓｉを含む導電膜か
らＳｉが拡散されていることを特徴とするオーミック電
極。1. An ohmic electrode for an n-type nitride III-V compound semiconductor, comprising: a conductive film containing Si on the n-type nitride III-V compound semiconductor; III-V compound semiconductor and Si
An ohmic electrode, wherein Si is diffused from the conductive film containing Si in the n-type nitride III-V compound semiconductor in the vicinity of the interface with the conductive film containing Si.
膜またはＡｌ膜とＳｉ膜との多層膜であることを特徴と
する請求項１記載のオーミック電極。2. The ohmic electrode according to claim 1, wherein the conductive film containing Si is an Al—Si alloy film or a multilayer film of an Al film and a Si film.
膜またはＡｕ膜とＳｉ膜との多層膜であることを特徴と
する請求項１記載のオーミック電極。3. The ohmic electrode according to claim 1, wherein the conductive film containing Si is an Au—Si alloy film or a multilayer film of an Au film and a Si film.
に対するオーミック電極の形成方法において、 上記ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体上にＳｉを
含む導電膜を形成する工程と、 熱処理を行うことにより上記Ｓｉを含む導電膜中のＳｉ
を上記ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体中に拡散
させる工程とを有することを特徴とするオーミック電極
の形成方法。4. A method of forming an ohmic electrode for an n-type nitride III-V compound semiconductor, comprising: forming a conductive film containing Si on the n-type nitride III-V compound semiconductor; Is performed, the Si in the conductive film containing Si is removed.
In the n-type nitride III-V compound semiconductor.
膜またはＡｌ膜とＳｉ膜との多層膜であることを特徴と
する請求項４記載のオーミック電極の形成方法。5. The method for forming an ohmic electrode according to claim 4, wherein said conductive film containing Si is an Al—Si alloy film or a multilayer film of an Al film and a Si film.
行うようにしたことを特徴とする請求項５記載のオーミ
ック電極の形成方法。6. The method for forming an ohmic electrode according to claim 5, wherein said heat treatment is performed at a temperature of 500 to 660 ° C.
ｉ膜との多層膜上にさらにＡｌ膜を形成するようにした
ことを特徴とする請求項５記載のオーミック電極の形成
方法。7. An Al—Si alloy film or an Al film and S
6. The method for forming an ohmic electrode according to claim 5, wherein an Al film is further formed on the multilayer film with the i film.
ｉ膜との多層膜上にさらにＡｌ膜、Ｐｔ膜およびＡｕ膜
を順次形成するようにしたことを特徴とする請求項５記
載のオーミック電極の形成方法。8. An Al—Si alloy film or an Al film and S
6. The method for forming an ohmic electrode according to claim 5, wherein an Al film, a Pt film, and an Au film are further formed sequentially on the multilayer film with the i film.
ｉ膜との多層膜上にさらにＰｔ膜およびＡｕ膜を順次形
成するようにしたことを特徴とする請求項５記載のオー
ミック電極の形成方法。9. An Al—Si alloy film or Al film and S
6. The method for forming an ohmic electrode according to claim 5, wherein a Pt film and an Au film are sequentially formed on the multilayer film with the i film.
半導体上にＴｉ膜を形成した後、上記Ｔｉ膜上に上記Ａ
ｌ−Ｓｉ合金膜またはＡｌ膜とＳｉ膜との多層膜を形成
するようにしたことを特徴とする請求項５記載のオーミ
ック電極の形成方法。10. After forming a Ti film on said n-type nitride III-V compound semiconductor, said A film is formed on said Ti film.
6. The method for forming an ohmic electrode according to claim 5, wherein a multi-layer film of an l-Si alloy film or an Al film and a Si film is formed.
金膜またはＡｕ膜とＳｉ膜との多層膜であることを特徴
とする請求項４記載のオーミック電極の形成方法。11. The method for forming an ohmic electrode according to claim 4, wherein said conductive film containing Si is an Au—Si alloy film or a multilayer film of an Au film and a Si film.
理を行うようにしたことを特徴とする請求項１１記載の
オーミック電極の形成方法。12. The method for forming an ohmic electrode according to claim 11, wherein said heat treatment is performed at a temperature of 300 to 1064 ° C.
Ｓｉ膜との多層膜上にさらにＡｕ膜を形成するようにし
たことを特徴とする請求項１１記載のオーミック電極の
形成方法。13. The method for forming an ohmic electrode according to claim 11, wherein an Au film is further formed on the Au—Si alloy film or the multilayer film of the Au film and the Si film.
半導体上にＴｉ膜を形成した後、上記Ｔｉ膜上に上記Ａ
ｕ−Ｓｉ合金膜またはＡｕ膜とＳｉ膜との多層膜を形成
するようにしたことを特徴とする請求項１１記載のオー
ミック電極の形成方法。14. After forming a Ti film on the n-type nitride III-V compound semiconductor, the A film is formed on the Ti film.
The method for forming an ohmic electrode according to claim 11, wherein a multilayer film of a u-Si alloy film or an Au film and a Si film is formed.
体に対するオーミック電極において、 上記ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体上に順次Ｔ
ｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を有することを特徴
とするオーミック電極。15. An ohmic electrode for an n-type nitride III-V compound semiconductor, wherein T is sequentially formed on the n-type nitride III-V compound semiconductor.
An ohmic electrode having an i film, an Al film, a Pt film, and an Au film.
体に対するオーミック電極の形成方法において、 上記ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体上に順次Ｔ
ｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を形成する工程と、 ７００〜１１００℃の温度で熱処理を行う工程とを有す
ることを特徴とするオーミック電極の形成方法。16. A method for forming an ohmic electrode on an n-type nitride III-V compound semiconductor, comprising:
A method for forming an ohmic electrode, comprising: forming an i film, an Al film, a Pt film, and an Au film; and performing a heat treatment at a temperature of 700 to 1100 ° C.
理を行うようにしたことを特徴とする請求項１６記載の
オーミック電極の形成方法。17. The method for forming an ohmic electrode according to claim 16, wherein said heat treatment is performed at a temperature of 700 to 1000 ° C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19281896A JPH1022494A (en) | 1996-07-03 | 1996-07-03 | Ohmic electrode and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19281896A JPH1022494A (en) | 1996-07-03 | 1996-07-03 | Ohmic electrode and method for forming the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1022494A true JPH1022494A (en) | 1998-01-23 |
Family
ID=16297502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19281896A Pending JPH1022494A (en) | 1996-07-03 | 1996-07-03 | Ohmic electrode and method for forming the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1022494A (en) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10247747A (en) * | 1997-03-05 | 1998-09-14 | Toshiba Corp | Semiconductor light emitting device and method of manufacturing the same |
| JPH1140852A (en) * | 1997-07-16 | 1999-02-12 | Sanyo Electric Co Ltd | N-type nitride semiconductor electrode, semiconductor device having the electrode, and method of manufacturing the same |
| JP2000286213A (en) * | 1999-03-30 | 2000-10-13 | Furukawa Electric Co Ltd:The | Electrode forming method on iii-v nitride base compound semiconductor |
| JP2003077862A (en) * | 2001-09-06 | 2003-03-14 | Toyoda Gosei Co Ltd | N-type electrode for group III nitride compound semiconductor device |
| US6577006B1 (en) | 1998-12-28 | 2003-06-10 | Sanyo Electric Co., Ltd. | III-V nitride based semiconductor light emitting device |
| JP2003297855A (en) * | 2002-04-01 | 2003-10-17 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device, and semiconductor device |
| JP2003332259A (en) * | 2002-05-08 | 2003-11-21 | Fujitsu Ltd | Semiconductor device and manufacturing method thereof |
| JP2004055840A (en) * | 2002-07-19 | 2004-02-19 | Furukawa Electric Co Ltd:The | Group iii-v nitride compound semiconductor device and method for forming its electrode |
| JP2004228134A (en) * | 2003-01-20 | 2004-08-12 | Sharp Corp | Oxide semiconductor light emitting element and its manufacturing method |
| KR100563264B1 (en) * | 1998-12-21 | 2006-05-25 | 재단법인 포항산업과학연구원 | Electrode manufacturing method of surface acoustic wave filter with improved durability |
| KR100638825B1 (en) | 2005-05-23 | 2006-10-27 | 삼성전기주식회사 | Vertical structure semiconductor light emitting device and manufacturing method thereof |
| WO2006129553A1 (en) * | 2005-06-03 | 2006-12-07 | The Furukawa Electric Co., Ltd. | Group iii-v nitride compound semiconductor device and electrode-forming method |
| US7323783B2 (en) | 2003-12-08 | 2008-01-29 | Nec Corporation | Electrode, method for producing same and semiconductor device using same |
| JP2011054809A (en) * | 2009-09-03 | 2011-03-17 | Mitsubishi Electric Corp | Nitride semiconductor device, and method of manufacturing the same |
| JP2011084469A (en) * | 1997-10-30 | 2011-04-28 | Sumitomo Electric Ind Ltd | METHOD AND INGOT FOR MANUFACTURING GaN SINGLE CRYSTAL SUBSTRATE |
| JP2013175674A (en) * | 2012-02-27 | 2013-09-05 | Nano Material Kenkyusho:Kk | Semiconductor device |
| CN103636001A (en) * | 2011-06-03 | 2014-03-12 | 雷声公司 | Gold-free ohmic contacts |
| JP2014146726A (en) * | 2013-01-30 | 2014-08-14 | Mitsubishi Electric Corp | Hetero junction field effect transistor and manufacturing method of the same |
| WO2015080107A1 (en) * | 2013-11-27 | 2015-06-04 | 株式会社村田製作所 | Semiconductor device and method for manufacturing semiconductor device |
| CN108376703A (en) * | 2018-01-11 | 2018-08-07 | 北京华碳科技有限责任公司 | A kind of Ohm contact production method suitable for AlGaN/GaN devices |
| JP2018206817A (en) * | 2017-05-30 | 2018-12-27 | 豊田合成株式会社 | Light-emitting element |
| JP2018206818A (en) * | 2017-05-30 | 2018-12-27 | 豊田合成株式会社 | Light-emitting element and method of manufacturing the same |
| KR20190113647A (en) * | 2018-03-28 | 2019-10-08 | 니치아 카가쿠 고교 가부시키가이샤 | Nitride semiconductor light emitting element |
-
1996
- 1996-07-03 JP JP19281896A patent/JPH1022494A/en active Pending
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10247747A (en) * | 1997-03-05 | 1998-09-14 | Toshiba Corp | Semiconductor light emitting device and method of manufacturing the same |
| JPH1140852A (en) * | 1997-07-16 | 1999-02-12 | Sanyo Electric Co Ltd | N-type nitride semiconductor electrode, semiconductor device having the electrode, and method of manufacturing the same |
| JP2011084469A (en) * | 1997-10-30 | 2011-04-28 | Sumitomo Electric Ind Ltd | METHOD AND INGOT FOR MANUFACTURING GaN SINGLE CRYSTAL SUBSTRATE |
| KR100563264B1 (en) * | 1998-12-21 | 2006-05-25 | 재단법인 포항산업과학연구원 | Electrode manufacturing method of surface acoustic wave filter with improved durability |
| US6577006B1 (en) | 1998-12-28 | 2003-06-10 | Sanyo Electric Co., Ltd. | III-V nitride based semiconductor light emitting device |
| JP2000286213A (en) * | 1999-03-30 | 2000-10-13 | Furukawa Electric Co Ltd:The | Electrode forming method on iii-v nitride base compound semiconductor |
| WO2003023838A1 (en) * | 2001-09-06 | 2003-03-20 | Toyoda Gosei Co., Ltd. | n ELECTRODE FOR III GROUP NITRIDE BASED COMPOUND SEMICONDUCTOR ELEMENT |
| JP2003077862A (en) * | 2001-09-06 | 2003-03-14 | Toyoda Gosei Co Ltd | N-type electrode for group III nitride compound semiconductor device |
| US7872274B2 (en) | 2001-09-06 | 2011-01-18 | Toyoda Gosei Co., Ltd. | n-Electrode for III group nitride based compound semiconductor element |
| JP2003297855A (en) * | 2002-04-01 | 2003-10-17 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device, and semiconductor device |
| JP2003332259A (en) * | 2002-05-08 | 2003-11-21 | Fujitsu Ltd | Semiconductor device and manufacturing method thereof |
| JP2004055840A (en) * | 2002-07-19 | 2004-02-19 | Furukawa Electric Co Ltd:The | Group iii-v nitride compound semiconductor device and method for forming its electrode |
| JP2004228134A (en) * | 2003-01-20 | 2004-08-12 | Sharp Corp | Oxide semiconductor light emitting element and its manufacturing method |
| US7615868B2 (en) | 2003-12-08 | 2009-11-10 | Nec Corporation | Electrode, method for producing same and semiconductor device using same |
| US7323783B2 (en) | 2003-12-08 | 2008-01-29 | Nec Corporation | Electrode, method for producing same and semiconductor device using same |
| KR100638825B1 (en) | 2005-05-23 | 2006-10-27 | 삼성전기주식회사 | Vertical structure semiconductor light emitting device and manufacturing method thereof |
| EP1887618A4 (en) * | 2005-06-03 | 2009-07-22 | Furukawa Electric Co Ltd | III-V GROUP NITRIDE COMPOUND SEMICONDUCTOR DEVICE AND ELECTRODE FORMATION METHOD |
| EP1887618A1 (en) * | 2005-06-03 | 2008-02-13 | The Furukawa Electric Co., Ltd. | Group iii-v nitride compound semiconductor device and electrode-forming method |
| WO2006129553A1 (en) * | 2005-06-03 | 2006-12-07 | The Furukawa Electric Co., Ltd. | Group iii-v nitride compound semiconductor device and electrode-forming method |
| JP5242156B2 (en) * | 2005-06-03 | 2013-07-24 | 古河電気工業株式会社 | III-V nitride compound semiconductor device and electrode forming method |
| JP2011054809A (en) * | 2009-09-03 | 2011-03-17 | Mitsubishi Electric Corp | Nitride semiconductor device, and method of manufacturing the same |
| CN103636001A (en) * | 2011-06-03 | 2014-03-12 | 雷声公司 | Gold-free ohmic contacts |
| JP2014515562A (en) * | 2011-06-03 | 2014-06-30 | レイセオン カンパニー | Gold-free ohmic contact |
| JP2013175674A (en) * | 2012-02-27 | 2013-09-05 | Nano Material Kenkyusho:Kk | Semiconductor device |
| JP2014146726A (en) * | 2013-01-30 | 2014-08-14 | Mitsubishi Electric Corp | Hetero junction field effect transistor and manufacturing method of the same |
| WO2015080107A1 (en) * | 2013-11-27 | 2015-06-04 | 株式会社村田製作所 | Semiconductor device and method for manufacturing semiconductor device |
| JP6090474B2 (en) * | 2013-11-27 | 2017-03-08 | 株式会社村田製作所 | Semiconductor device and manufacturing method of semiconductor device |
| JP2018206818A (en) * | 2017-05-30 | 2018-12-27 | 豊田合成株式会社 | Light-emitting element and method of manufacturing the same |
| JP2018206817A (en) * | 2017-05-30 | 2018-12-27 | 豊田合成株式会社 | Light-emitting element |
| CN108376703A (en) * | 2018-01-11 | 2018-08-07 | 北京华碳科技有限责任公司 | A kind of Ohm contact production method suitable for AlGaN/GaN devices |
| KR20190113647A (en) * | 2018-03-28 | 2019-10-08 | 니치아 카가쿠 고교 가부시키가이샤 | Nitride semiconductor light emitting element |
| JP2019176016A (en) * | 2018-03-28 | 2019-10-10 | 日亜化学工業株式会社 | Nitride semiconductor light-emitting device |
| US10804434B2 (en) | 2018-03-28 | 2020-10-13 | Nichia Corporation | Nitride semiconductor light emitting element |
| JP2022019963A (en) * | 2018-03-28 | 2022-01-27 | 日亜化学工業株式会社 | Nitride semiconductor light emitting device |
| US11302847B2 (en) | 2018-03-28 | 2022-04-12 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element |
| US11824140B2 (en) | 2018-03-28 | 2023-11-21 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1022494A (en) | Ohmic electrode and method for forming the same | |
| US8323999B2 (en) | Gallium nitride-based III-V group compound semiconductor device and method of manufacturing the same | |
| US6130446A (en) | Electrode of n-type nitridide semiconductor, semiconductor device having the electrode, and method of fabricating the same | |
| JP3739951B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP2803741B2 (en) | Gallium nitride based compound semiconductor electrode forming method | |
| CN102007576B (en) | Nitride-based semiconductor device and method for fabricating the same | |
| US20030073274A1 (en) | Compound semiconductor device and method for manufacturing the same | |
| JP3299145B2 (en) | Gallium nitride based semiconductor p-type electrode and method of forming the same | |
| JP4023121B2 (en) | N-type electrode, group III nitride compound semiconductor device, method for manufacturing n-type electrode, and method for manufacturing group III nitride compound semiconductor device | |
| US6774449B1 (en) | Semiconductor device and method for fabricating the same | |
| JPH11177134A (en) | Manufacture of semiconductor element, semiconductor, manufacture of light emitting element, and light emitting element | |
| JP4494567B2 (en) | Method of forming electrode on n-type gallium nitride compound semiconductor layer | |
| JP2002151737A (en) | Gallium nitride compound semiconductor device | |
| JP2002368270A (en) | Method for manufacturing group III nitride compound semiconductor device | |
| US6936487B2 (en) | Semiconductor device with ohmic electrode formed on compound semiconductor having wide band gap and its manufacture method | |
| JP2000286412A (en) | Semiconductor device structure and method of manufacturing the same | |
| US6586328B1 (en) | Method to metallize ohmic electrodes to P-type group III nitrides | |
| JPH0831767A (en) | Method of manufacturing electrode structure | |
| KR100293467B1 (en) | blue emitting device and method for fabricating the same | |
| JP3490977B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6103614A (en) | Hydrogen ambient process for low contact resistivity PdGe contacts to III-V materials | |
| JPH02196421A (en) | Electrode forming method for silicon carbide semiconductor element | |
| JP2000150417A (en) | Method for heat-treating silicon carbide semiconductor and manufacture thereof | |
| WO2012032960A1 (en) | Method for producing group iii nitride semiconductor light emitting element and group iii nitride semiconductor light emitting element | |
| Readinger et al. | Environmental sensitivity of Au diodes on n-AlGaN |