JPH10223819A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10223819A JPH10223819A JP9028831A JP2883197A JPH10223819A JP H10223819 A JPH10223819 A JP H10223819A JP 9028831 A JP9028831 A JP 9028831A JP 2883197 A JP2883197 A JP 2883197A JP H10223819 A JPH10223819 A JP H10223819A
- Authority
- JP
- Japan
- Prior art keywords
- sealing
- sealing resin
- resin
- semiconductor element
- bonding wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】封止樹脂による封止時の半導体素子のシフト量
を抑えてボンディングワイヤが封止樹脂の表面に露出す
るのを防止し、かつ耐湿性を向上させて性能や信頼性が
悪化するのを防止する。 【解決手段】封止樹脂５による封止前の複数のインナー
リード１のボンディングワイヤ４設置面側に、高さがボ
ンディングワイヤ４の設置高さより高いポッティング樹
脂６を固着する。 【効果】ポッティング樹脂により半導体素子等のシフト
が止まりボンディングワイヤが封止樹脂の表面に露出し
なくなり、ポッティング樹脂と封止樹脂との間がよく密
着して耐湿性が向上する。
を抑えてボンディングワイヤが封止樹脂の表面に露出す
るのを防止し、かつ耐湿性を向上させて性能や信頼性が
悪化するのを防止する。 【解決手段】封止樹脂５による封止前の複数のインナー
リード１のボンディングワイヤ４設置面側に、高さがボ
ンディングワイヤ４の設置高さより高いポッティング樹
脂６を固着する。 【効果】ポッティング樹脂により半導体素子等のシフト
が止まりボンディングワイヤが封止樹脂の表面に露出し
なくなり、ポッティング樹脂と封止樹脂との間がよく密
着して耐湿性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に樹脂封止型の半導体装置に関する。
特に樹脂封止型の半導体装置に関する。
【０００２】
【従来の技術】樹脂封止型の半導体装置においては、複
数のインナーリードを備えたリードフレームの所定の位
置に、ボンディングパッド等の複数の電極を備えた半導
体素子を固定し、この半導体素子の複数の電極とリード
フレームの複数のインナーリードとをボンディングワイ
ヤで対応接続し、これら複数のインナーリード，半導体
素子及び複数のボンディングワイヤを封止樹脂により封
止する構造となっている。
数のインナーリードを備えたリードフレームの所定の位
置に、ボンディングパッド等の複数の電極を備えた半導
体素子を固定し、この半導体素子の複数の電極とリード
フレームの複数のインナーリードとをボンディングワイ
ヤで対応接続し、これら複数のインナーリード，半導体
素子及び複数のボンディングワイヤを封止樹脂により封
止する構造となっている。
【０００３】このような従来の半導体装置の第１の例を
図２に示す。
図２に示す。
【０００４】この半導体装置は、図２（ａ）に示すよう
に、複数のインナーリード１を備えたリードフレーム
と、このリードフレームの複数のインナーリード１の下
面側に貼り付けられた両面の接着テープ２と、この接着
テープ２に圧接着され複数の電極を備えた半導体素子３
と、この半導体素子３の複数の電極と複数のインナーリ
ード１とを対応接続する複数のボンディングワイヤ４
と、複数のインナーリード１、接着テープ２で複数のイ
ンナーリード１（リードフレーム）に接着固定された半
導体素子３及び複数のボンディングワイヤ４を封止する
封止樹脂５とを有する構造となっている。
に、複数のインナーリード１を備えたリードフレーム
と、このリードフレームの複数のインナーリード１の下
面側に貼り付けられた両面の接着テープ２と、この接着
テープ２に圧接着され複数の電極を備えた半導体素子３
と、この半導体素子３の複数の電極と複数のインナーリ
ード１とを対応接続する複数のボンディングワイヤ４
と、複数のインナーリード１、接着テープ２で複数のイ
ンナーリード１（リードフレーム）に接着固定された半
導体素子３及び複数のボンディングワイヤ４を封止する
封止樹脂５とを有する構造となっている。
【０００５】この半導体装置において、封止樹脂５によ
り複数のインナーリード１等を封止する場合、図２
（ｂ）に示すように、封止治具７内に複数のインナーリ
ード１等を配置しこの封止治具７の封止ゲート７１から
封止樹脂５を注入して行う。このとき、インナーリード
１や半導体素子３の形状，配置、封止樹脂５の注入条件
等によって、半導体素子３の上面側，下面側の封止樹脂
５の注入量に差が生じやすく、特にこの例では下面側に
多く注入されやすいので、半導体素子３が上方にシフト
し、ボンディングワイヤ４が封止樹脂５の表面に露出し
てしまう、という問題点があった。
り複数のインナーリード１等を封止する場合、図２
（ｂ）に示すように、封止治具７内に複数のインナーリ
ード１等を配置しこの封止治具７の封止ゲート７１から
封止樹脂５を注入して行う。このとき、インナーリード
１や半導体素子３の形状，配置、封止樹脂５の注入条件
等によって、半導体素子３の上面側，下面側の封止樹脂
５の注入量に差が生じやすく、特にこの例では下面側に
多く注入されやすいので、半導体素子３が上方にシフト
し、ボンディングワイヤ４が封止樹脂５の表面に露出し
てしまう、という問題点があった。
【０００６】このような問題点を解決するために、例え
ば、特開平５−４７９７９号公報記載のように、リード
フレームに支持リードを設け、半導体素子がシフトする
のを防止するようにした例がある。
ば、特開平５−４７９７９号公報記載のように、リード
フレームに支持リードを設け、半導体素子がシフトする
のを防止するようにした例がある。
【０００７】支持リードを設けた半導体装置の例（第２
の例）を図３に示す。
の例）を図３に示す。
【０００８】この半導体装置では、リードフレームのア
イランド８１に半導体素子３が搭載固着され、封止樹脂
５による封止時に、アイランド８１及び半導体素子３が
シフトしないように、リードフレームの所定の位置（ア
イランド８１等）に、絶縁テープで被覆された支持リー
ド９ａ，９ｂが設けられている。
イランド８１に半導体素子３が搭載固着され、封止樹脂
５による封止時に、アイランド８１及び半導体素子３が
シフトしないように、リードフレームの所定の位置（ア
イランド８１等）に、絶縁テープで被覆された支持リー
ド９ａ，９ｂが設けられている。
【０００９】封止樹脂５による封止時に、支持リード９
ａ，９ｂにより、アイランド８１等と封止治具の内壁面
との間が一定の距離に保たれるので、アイランド８１等
がシフトすることなく、従って、ボンディングワイヤ４
が封止樹脂５の表面に露出するのを防止することができ
る。
ａ，９ｂにより、アイランド８１等と封止治具の内壁面
との間が一定の距離に保たれるので、アイランド８１等
がシフトすることなく、従って、ボンディングワイヤ４
が封止樹脂５の表面に露出するのを防止することができ
る。
【００１０】
【発明が解決しようとする課題】上述した従来の半導体
装置は、第１の例では、封止樹脂５による封止時に、半
導体素子３等が上方にシフトしてボンディングワイヤ４
が封止樹脂５の表面に露出してしまい、性能や信頼性や
悪化するという問題点があり、第２の例では、支持リー
ド９ａ，９ｂによりアイランド８１及び半導体素子のシ
フトはなくなるものの、支持リード９ａ，９ｂが封止樹
脂５の表面に露出しているため、この支持リード９ａ，
９ｂを伝って外部から水分が侵入しやすく、耐湿性に問
題があり、第１の例と同様に、性能や信頼性が悪化しや
すいという問題点がある。
装置は、第１の例では、封止樹脂５による封止時に、半
導体素子３等が上方にシフトしてボンディングワイヤ４
が封止樹脂５の表面に露出してしまい、性能や信頼性や
悪化するという問題点があり、第２の例では、支持リー
ド９ａ，９ｂによりアイランド８１及び半導体素子のシ
フトはなくなるものの、支持リード９ａ，９ｂが封止樹
脂５の表面に露出しているため、この支持リード９ａ，
９ｂを伝って外部から水分が侵入しやすく、耐湿性に問
題があり、第１の例と同様に、性能や信頼性が悪化しや
すいという問題点がある。
【００１１】本発明の目的は、封止樹脂による封止時の
半導体素子のシフト量を抑えてボンディングワイヤが封
止樹脂の表面に露出するのを防止すると共に耐湿性を向
上させ、性能や信頼性が悪化するのを防止することがで
きる半導体装置を提供することにある。
半導体素子のシフト量を抑えてボンディングワイヤが封
止樹脂の表面に露出するのを防止すると共に耐湿性を向
上させ、性能や信頼性が悪化するのを防止することがで
きる半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
複数のインナーリードを備えたリードフレームの所定の
位置に半導体素子を固定し、前記半導体素子の複数の電
極と前記複数のインナーリードとをボンディングワイヤ
で対応接続した後、封止樹脂により、前記複数のインナ
ーリード，半導体素子及び複数のボンディングワイヤを
封止して形成される半導体装置において、前記封止樹脂
による前記複数のインナーリード，半導体素子及び複数
のボンディングワイヤの封止前の前記リードフレームの
前記封止樹脂内に封止される所定の複数箇所の前記ボン
ディングワイヤ設置面側に、高さが前記ボンディングワ
イヤの設置高さより高いポッティング樹脂を固着させて
構成される。また、前記ポッティング樹脂の高さの上限
及び設置位置を、前記半導体素子の上面側及び下面側そ
れぞれに所定の厚さの前記封止樹脂が形成されるような
高さ及び位置として構成される。
複数のインナーリードを備えたリードフレームの所定の
位置に半導体素子を固定し、前記半導体素子の複数の電
極と前記複数のインナーリードとをボンディングワイヤ
で対応接続した後、封止樹脂により、前記複数のインナ
ーリード，半導体素子及び複数のボンディングワイヤを
封止して形成される半導体装置において、前記封止樹脂
による前記複数のインナーリード，半導体素子及び複数
のボンディングワイヤの封止前の前記リードフレームの
前記封止樹脂内に封止される所定の複数箇所の前記ボン
ディングワイヤ設置面側に、高さが前記ボンディングワ
イヤの設置高さより高いポッティング樹脂を固着させて
構成される。また、前記ポッティング樹脂の高さの上限
及び設置位置を、前記半導体素子の上面側及び下面側そ
れぞれに所定の厚さの前記封止樹脂が形成されるような
高さ及び位置として構成される。
【００１３】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
図面を参照して説明する。
【００１４】図１は本発明の一実施の形態の完成品及び
封止樹脂注入時の状態を示す断面図である。
封止樹脂注入時の状態を示す断面図である。
【００１５】この実施の形態は、図２に示された従来の
半導体装置の第１の例（以下従来例１という）に本発明
を適用したものであって、リードフレームを形成する複
数のインナーリード１のうちの所定の複数（例えば４）
のインナーリードの上面側に、ボンディングワイヤ４の
設置高さより高く、封止樹脂５により封止されたときの
予め定められた封止樹脂５の表面までの高さより低い高
さのポッティング樹脂６を固着させた構造となってい
る。
半導体装置の第１の例（以下従来例１という）に本発明
を適用したものであって、リードフレームを形成する複
数のインナーリード１のうちの所定の複数（例えば４）
のインナーリードの上面側に、ボンディングワイヤ４の
設置高さより高く、封止樹脂５により封止されたときの
予め定められた封止樹脂５の表面までの高さより低い高
さのポッティング樹脂６を固着させた構造となってい
る。
【００１６】このような構造とすることにより、封止樹
脂５の注入時に、図１（ｂ）に示すように、封止樹脂５
が半導体素子３の上面側及び下面側に不均一に注入され
たとしても、ポッティング樹脂６の先端が封止治具７の
内壁に当ってストッパの役割をはたし、半導体素子３が
それ以上シフトしなくなるので、ボンディングワイヤ４
が封止樹脂５の表面に露出することはなくなる。
脂５の注入時に、図１（ｂ）に示すように、封止樹脂５
が半導体素子３の上面側及び下面側に不均一に注入され
たとしても、ポッティング樹脂６の先端が封止治具７の
内壁に当ってストッパの役割をはたし、半導体素子３が
それ以上シフトしなくなるので、ボンディングワイヤ４
が封止樹脂５の表面に露出することはなくなる。
【００１７】また、ポッティング樹脂６と封止樹脂５と
は互いに密着するので、ポッティング樹脂６が封止樹脂
５の表面に露出していたとしても、これらの間には隙間
がなく、水分等が内部に侵入することもない。なお、ポ
ッティング樹脂６及び封止樹脂５は同質のものが望まし
いことは言うまでもない。
は互いに密着するので、ポッティング樹脂６が封止樹脂
５の表面に露出していたとしても、これらの間には隙間
がなく、水分等が内部に侵入することもない。なお、ポ
ッティング樹脂６及び封止樹脂５は同質のものが望まし
いことは言うまでもない。
【００１８】また、上述の実施の形態では、半導体素子
３をインナーリード１の下面側に接着固定する構造とな
っていて、封止樹脂５がその注入時に半導体素子３の下
面側に入りやすく、半導体素子３が上方へシフトする場
合が多いため、ポッティング樹脂６をインナーリード１
の上面側のみに設置したが、半導体素子３が下方へシフ
トすることが考えられる場合には、インナーリード１等
の下面側にもポッティング樹脂６を設ければよく、こう
すれば半導体素子３の上面側及び下面側の封止樹脂５の
厚さを均一化することができる。
３をインナーリード１の下面側に接着固定する構造とな
っていて、封止樹脂５がその注入時に半導体素子３の下
面側に入りやすく、半導体素子３が上方へシフトする場
合が多いため、ポッティング樹脂６をインナーリード１
の上面側のみに設置したが、半導体素子３が下方へシフ
トすることが考えられる場合には、インナーリード１等
の下面側にもポッティング樹脂６を設ければよく、こう
すれば半導体素子３の上面側及び下面側の封止樹脂５の
厚さを均一化することができる。
【００１９】
【発明の効果】以上説明したように本発明は、封止樹脂
による封止前のリードフレームの封止樹脂内に封止され
る所定の複数箇所のボンディングワイヤ設置面側に、高
さがボンディングワイヤの設置高さより高いポッティン
グ樹脂を固着させた構造とすることにより、封止樹脂注
入時、半導体素子等のシフトがこれらポッティング樹脂
により止まるので、ボンディングワイヤが封止樹脂の表
面に露出することはなく、また、ポッティング樹脂と封
止樹脂との間の密着性がよくこれらの間に隙間も生じな
いので、ポッティング樹脂が封止樹脂の表面に露出して
いたとしても耐湿性に優れ、従って、性能や信頼性が悪
化するのを防止することができる効果がある。
による封止前のリードフレームの封止樹脂内に封止され
る所定の複数箇所のボンディングワイヤ設置面側に、高
さがボンディングワイヤの設置高さより高いポッティン
グ樹脂を固着させた構造とすることにより、封止樹脂注
入時、半導体素子等のシフトがこれらポッティング樹脂
により止まるので、ボンディングワイヤが封止樹脂の表
面に露出することはなく、また、ポッティング樹脂と封
止樹脂との間の密着性がよくこれらの間に隙間も生じな
いので、ポッティング樹脂が封止樹脂の表面に露出して
いたとしても耐湿性に優れ、従って、性能や信頼性が悪
化するのを防止することができる効果がある。
【図１】本発明の一実施の形態の完成品及び封止樹脂注
入時の状態を示す断面図である。
入時の状態を示す断面図である。
【図２】従来の半導体装置の第１の例の完成品及び封止
樹脂注入時の状態を示す断面図である。
樹脂注入時の状態を示す断面図である。
【図３】従来の半導体装置の第２の例の完成品及び封止
樹脂注入時の状態を示す断面図である。
樹脂注入時の状態を示す断面図である。
１ インナーリード ２ 接着テープ ３ 半導体素子 ４ ボンディングワイヤ ５ 封止樹脂 ６ ポッティング樹脂 ７ 封止治具 ９ａ，９ｂ 支持リード ８１ アイランド
Claims (2)
- 【請求項１】 複数のインナーリードを備えたリードフ
レームの所定の位置に半導体素子を固定し、前記半導体
素子の複数の電極と前記複数のインナーリードとをボン
ディングワイヤで対応接続した後、封止樹脂により、前
記複数のインナーリード，半導体素子及び複数のボンデ
ィングワイヤを封止して形成される半導体装置におい
て、前記封止樹脂による前記複数のインナーリード，半
導体素子及び複数のボンディングワイヤの封止前の前記
リードフレームの前記封止樹脂内に封止される所定の複
数箇所の前記ボンディングワイヤ設置面側に、高さが前
記ボンディングワイヤの設置高さより高いポッティング
樹脂を固着させたことを特徴とする半導体装置。 - 【請求項２】 前記ポッティング樹脂の高さの上限及び
設置位置を、前記半導体素子の上面側及び下面側それぞ
れに所定の厚さの前記封止樹脂が形成されるような高さ
及び位置とした請求項１記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9028831A JPH10223819A (ja) | 1997-02-13 | 1997-02-13 | 半導体装置 |
| US09/022,275 US6028368A (en) | 1997-02-13 | 1998-02-11 | Semiconductor device with potting resin structures |
| KR1019980004332A KR19980071342A (ko) | 1997-02-13 | 1998-02-13 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9028831A JPH10223819A (ja) | 1997-02-13 | 1997-02-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223819A true JPH10223819A (ja) | 1998-08-21 |
Family
ID=12259340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9028831A Pending JPH10223819A (ja) | 1997-02-13 | 1997-02-13 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6028368A (ja) |
| JP (1) | JPH10223819A (ja) |
| KR (1) | KR19980071342A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329705B1 (en) | 1998-05-20 | 2001-12-11 | Micron Technology, Inc. | Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes |
| TW368707B (en) * | 1998-10-27 | 1999-09-01 | Tech Field Co Ltd | Packaging method for semiconductor die and the product of the same |
| US6384487B1 (en) | 1999-12-06 | 2002-05-07 | Micron Technology, Inc. | Bow resistant plastic semiconductor package and method of fabrication |
| US6700210B1 (en) * | 1999-12-06 | 2004-03-02 | Micron Technology, Inc. | Electronic assemblies containing bow resistant semiconductor packages |
| CN100532059C (zh) * | 2001-08-22 | 2009-08-26 | 索尼公司 | 用于形成模块化电子器件的方法和装置以及模块化电子器件 |
| JP4177571B2 (ja) * | 2001-09-20 | 2008-11-05 | 三菱電機株式会社 | 半導体装置 |
| US20030145316A1 (en) * | 2002-01-25 | 2003-07-31 | Mckinlay Eric | System, method and computer program product for initiating a software download |
| JP2005311321A (ja) * | 2004-03-22 | 2005-11-04 | Sharp Corp | 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール |
| US20060122879A1 (en) * | 2004-12-07 | 2006-06-08 | O'kelley Brian | Method and system for pricing electronic advertisements |
| DE102005038755B4 (de) * | 2005-08-17 | 2016-03-10 | Robert Bosch Gmbh | Mikromechanisches Bauelement |
| US20070117268A1 (en) * | 2005-11-23 | 2007-05-24 | Baker Hughes, Inc. | Ball grid attachment |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547979A (ja) * | 1991-08-21 | 1993-02-26 | Nec Corp | 樹脂封止型半導体装置 |
| JPH08264685A (ja) * | 1995-03-27 | 1996-10-11 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
-
1997
- 1997-02-13 JP JP9028831A patent/JPH10223819A/ja active Pending
-
1998
- 1998-02-11 US US09/022,275 patent/US6028368A/en not_active Expired - Fee Related
- 1998-02-13 KR KR1019980004332A patent/KR19980071342A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US6028368A (en) | 2000-02-22 |
| KR19980071342A (ko) | 1998-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3163961B2 (ja) | 半導体装置 | |
| KR19990086513A (ko) | 멀티 칩 패키지 | |
| JPH1174440A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH10223819A (ja) | 半導体装置 | |
| JP2001015668A (ja) | 樹脂封止型半導体パッケージ | |
| US6002181A (en) | Structure of resin molded type semiconductor device with embedded thermal dissipator | |
| JP3198889B2 (ja) | 半導体装置 | |
| JPH10116954A (ja) | 半導体装置 | |
| JPH0382059A (ja) | 樹脂封止型半導体装置 | |
| KR100373891B1 (ko) | 반도체장치 | |
| JP3229816B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3006546B2 (ja) | 半導体装置及びリードフレーム | |
| JP2542274Y2 (ja) | 半導体装置 | |
| JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
| JP2527803Y2 (ja) | 樹脂封止型電子部品用リードフレーム | |
| JP2749153B2 (ja) | 半導体デバイス | |
| KR100282414B1 (ko) | 바텀 리디드 타입의 브이·씨·에이 패키지 | |
| JPS60217651A (ja) | 半導体装置 | |
| KR200173050Y1 (ko) | 초박형 반도체 패키지 | |
| JP3514516B2 (ja) | 半導体装置の製造方法 | |
| KR100268925B1 (ko) | 리드프레임및이를이용한반도체패키지 | |
| KR200169834Y1 (ko) | 반도체 패키지 | |
| JPH09116076A (ja) | リードフレーム及び半導体装置 | |
| KR970003888A (ko) | 반도체 리이드 프레임 및 이를 이용한 반도체 소자의 패키징방법 | |
| JPS61144853A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990525 |