[go: up one dir, main page]

JPH10215285A - Data slicer - Google Patents

Data slicer

Info

Publication number
JPH10215285A
JPH10215285A JP9018114A JP1811497A JPH10215285A JP H10215285 A JPH10215285 A JP H10215285A JP 9018114 A JP9018114 A JP 9018114A JP 1811497 A JP1811497 A JP 1811497A JP H10215285 A JPH10215285 A JP H10215285A
Authority
JP
Japan
Prior art keywords
switch
turned
data
time constant
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9018114A
Other languages
Japanese (ja)
Inventor
Futoshi Hirao
太 平尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9018114A priority Critical patent/JPH10215285A/en
Publication of JPH10215285A publication Critical patent/JPH10215285A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Manipulation Of Pulses (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide the data slicer that extracts an optimum base band signal independently of a state of data being a radio demodulation output. SOLUTION: The data slicer comprises a time constant circuit section 106 consisting of combinations at least two sets of resistors 109, 110 and capacitors 107, 108, switches 102-105, and a control section 111, and the control section 111 controls the time constant circuit section 106 such that charging of one time constant circuit (integration circuit) is stopped and then charging or the other time constant circuit is stopped after the lapse of time of one set of data being the radio demodulation output to add outputs of both the time constant circuits in the time constant circuit section 106, slice levels 115, 116 are set to a midpoint of the amplitude of the data being the radio demodulation output and an optimum base band signal 112 is extracted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、0,1の連続信号
(プリアンブル)の状態にかかわらず最適なベースバン
ド信号を取り出すデータスライサに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data slicer for extracting an optimum baseband signal irrespective of the state of a continuous 0, 1 signal (preamble).

【0002】[0002]

【従来の技術】図9に従来のデータスライサのブロック
図を示す。図9において、1は基準電圧と入力電圧との
電圧レベルを比較し、その結果を出力するコンパレー
タ、2は抵抗、3はコンデンサ、4はスイッチ、5は制
御部、6はコンパレータから出力されるベースバンド信
号、7は無線復調信号、8はスイッチ4のON/OFF
を制御する制御信号であり、抵抗2とコンデンサ3で時
定数回路(積分回路)を構成している。9はスライスレ
ベル(コンパレータ1の基準電圧)であり、コンパレー
タ1はスライスレベル9と無線復調信号7との電圧レベ
ルを比較して結果をベースバンド信号6として出力す
る。上記の様に構成されたデータスライサについて以下
動作を説明する。
2. Description of the Related Art FIG. 9 shows a block diagram of a conventional data slicer. In FIG. 9, 1 is a comparator for comparing the voltage levels of the reference voltage and the input voltage and outputting the result, 2 is a resistor, 3 is a capacitor, 4 is a switch, 5 is a control unit, and 6 is output from the comparator. Baseband signal, 7 is a radio demodulation signal, 8 is ON / OFF of switch 4
, And a time constant circuit (integrating circuit) is constituted by the resistor 2 and the capacitor 3. Reference numeral 9 denotes a slice level (reference voltage of the comparator 1). The comparator 1 compares the voltage level of the slice level 9 with the voltage level of the radio demodulation signal 7 and outputs the result as a baseband signal 6. The operation of the data slicer configured as described above will be described below.

【0003】図10、図11、図12は、従来のデータ
スライサの無線復調信号、スライスレベル、ベースバン
ド信号、時定数の関係図であって、ベースバンド信号
6、無線復調信号7、制御信号8と抵抗2、コンデンサ
3で構成される時定数回路の関係を示したものである。
電圧レベル10は無線復調信号7の振幅の中点であり、
スイッチ4がON状態で無線復調信号7のかわりに電圧
レベル10の直流電圧が抵抗2及びコンデンサ3に印加
されると、スライスレベル9は曲線11の様なカーブを
描いて電圧レベル10に到達する。図10は時定数が小
の場合、図11は時定数が中の場合、図12は時定数が
大の場合である。
FIGS. 10, 11 and 12 are diagrams showing the relationship between a radio demodulation signal, a slice level, a baseband signal, and a time constant of a conventional data slicer, and show a baseband signal 6, a radio demodulation signal 7, and a control signal. 8 shows the relationship between a time constant circuit composed of a resistor 8, a resistor 2, and a capacitor 3.
Voltage level 10 is the midpoint of the amplitude of wireless demodulated signal 7,
When the DC voltage of the voltage level 10 is applied to the resistor 2 and the capacitor 3 in place of the wireless demodulation signal 7 while the switch 4 is in the ON state, the slice level 9 reaches the voltage level 10 by forming a curve like a curve 11. . 10 shows a case where the time constant is small, FIG. 11 shows a case where the time constant is medium, and FIG. 12 shows a case where the time constant is large.

【0004】図9において、無線復調信号7はコンパレ
ータ1の(+)側入力とスイッチ4に接続されている。
制御信号8がイネーブルの場合にのみスイッチ4はON
状態となり、ディセーブルの場合はスイッチ4はOFF
となる。スイッチ4がON状態の時に抵抗2及びコンデ
ンサ3で充電され、抵抗2及びコンデンサ3の出力がコ
ンパレータ1の(−)側入力に接続されている。スイッ
チ4がOFF状態となるとスライスレベル9が固定さ
れ、この固定されたスライスレベル9よりコンパレータ
1の(+)側入力(無線復調信号7)の電圧レベルが高
いか低いかが判定され、その結果がベースバンド信号6
として出力される。
In FIG. 9, a radio demodulated signal 7 is connected to a (+) side input of a comparator 1 and a switch 4.
Switch 4 is ON only when control signal 8 is enabled
Switch 4 is OFF when disabled.
Becomes When the switch 4 is in the ON state, it is charged by the resistor 2 and the capacitor 3, and the outputs of the resistor 2 and the capacitor 3 are connected to the (−) side input of the comparator 1. When the switch 4 is turned off, the slice level 9 is fixed, and it is determined whether the voltage level of the (+) side input (wireless demodulation signal 7) of the comparator 1 is higher or lower than the fixed slice level 9. Baseband signal 6
Is output as

【0005】抵抗2及びコンデンサ3の時定数が小とな
る様な値を取った場合は、図10の様になる。時定数が
小であるのでスイッチ4がONされてから無線復調信号
7の振幅の中点(電圧レベル10)にすぐに到達する
が、無線復調信号7の波形に追従しすぎる。その為、任
意の点でスイッチ4をOFFとすると、無線復調信号7
の振幅の中点(電圧レベル10)からずれた所にスライ
スレベル9が固定されてしまい、結果として出力される
ベースバンド信号6のデューティ比が50%ではなくな
ってしまう。デューティ比が50%でないと、クロック
の再生やデータの認識にエラーを生じ、結果として通話
品質等が劣下する。
FIG. 10 shows a case where the time constants of the resistor 2 and the capacitor 3 are small. Since the time constant is small, the amplitude of the wireless demodulated signal 7 immediately reaches the midpoint (voltage level 10) after the switch 4 is turned on, but follows the waveform of the wireless demodulated signal 7 too much. Therefore, when the switch 4 is turned off at any point, the wireless demodulated signal 7
, The slice level 9 is fixed at a position deviated from the middle point of the amplitude (voltage level 10), and the duty ratio of the baseband signal 6 output as a result is not 50%. If the duty ratio is not 50%, errors occur in clock reproduction and data recognition, resulting in poor communication quality and the like.

【0006】抵抗2及びコンデンサ3の時定数が大とな
る様な値を取った場合は、図12の様になる。時定数が
大であるのでスイッチ4がONされてから無線復調信号
7の振幅の中点(電圧レベル10)にすぐに到達しない
が、無線復調信号7の波形には殆ど追従しない。その
為、任意の場所でスイッチ4をOFFしても、無線復調
信号7の振幅のほぼ中点(電圧レベル10)の所にスラ
イスレベル9が固定され、結果として出力されるベース
バンド信号6のデューティ比がほぼ50%となる。しか
し、この場合は、無線復調信号7の振幅の中点(電圧レ
ベル10)に到達するのに十分な時間が必要であり、こ
の時間以前にスイッチをOFFすると、無線復調信号7
の振幅の中点(電圧レベル10)より低いレベルがスラ
イスレベル9となるので、このときのベースバンド信号
6のディーティ比も50%とならない。
FIG. 12 shows a case where the time constants of the resistor 2 and the capacitor 3 are large. Since the time constant is large, the amplitude of the wireless demodulation signal 7 does not immediately reach the midpoint (voltage level 10) after the switch 4 is turned on, but hardly follows the waveform of the wireless demodulation signal 7. Therefore, even if the switch 4 is turned off at an arbitrary position, the slice level 9 is fixed at a position substantially at the midpoint (voltage level 10) of the amplitude of the radio demodulation signal 7, and the resulting baseband signal 6 is output. The duty ratio becomes approximately 50%. However, in this case, a sufficient time is required to reach the middle point (voltage level 10) of the amplitude of the radio demodulation signal 7, and if the switch is turned off before this time, the radio demodulation signal 7
Is lower than the midpoint of the amplitude (voltage level 10), the slice level 9 is obtained, and the duty ratio of the baseband signal 6 at this time is not 50%.

【0007】抵抗2及びコンデンサ3の時定数が中とな
る様な値を取った場合は、図11の様になる。時定数が
中であるのでスイッチ4がONされてから無線復調信号
7の振幅の中点(電圧レベル10)には、時定数小の場
合より遅く時定数大の場合より早く到達し、無線復調信
号7の波形には、時定数小の場合より追従せず時定数大
の場合より追従する。通常は、ある程度の時間で無線復
調信号7の振幅の中点(電圧レベル10)に到達し、無
線復調信号7の波形に追従し任意の点でスイッチ4をO
FFしてもスライスレベル9が中点に近いレベルとなる
様に抵抗2及びコンデンサ3の値(時定数中)を決定し
ている。
FIG. 11 shows a case where the time constants of the resistor 2 and the capacitor 3 are set to be medium. Since the time constant is medium, the middle point (voltage level 10) of the amplitude of the wireless demodulation signal 7 after the switch 4 is turned on reaches later than the case where the time constant is small and earlier than the case where the time constant is large. The waveform of the signal 7 does not follow when the time constant is small, but follows when the time constant is large. Normally, it reaches the middle point (voltage level 10) of the amplitude of the wireless demodulation signal 7 within a certain period of time, follows the waveform of the wireless demodulation signal 7, and switches the switch 4 at any point.
The values of the resistor 2 and the capacitor 3 (within the time constant) are determined so that the slice level 9 becomes a level close to the middle point even after flip-flop.

【0008】[0008]

【発明が解決しようとする課題】上記従来のデータスラ
イサでは、電波状況により0,1の連続信号(プリアン
ブル)が欠けてしまうと無線復調信号7の振幅の中点
(電圧レベル10)に到達せず、無線復調信号7の波形
にある程度追従している為、ベースバンド信号6はディ
ーティ比50%とならずに通話品質等が劣化する事にな
る。
In the above-mentioned conventional data slicer, if a continuous signal of 0 and 1 (preamble) is lost due to the radio wave condition, it reaches the middle point (voltage level 10) of the amplitude of the radio demodulated signal 7. However, since the baseband signal 6 follows the waveform of the wireless demodulation signal 7 to some extent, the duty ratio of the baseband signal 6 does not reach 50%, and the communication quality and the like deteriorate.

【0009】従って、本発明では係る問題点を解消し、
0,1の連続信号(プリアンブル)の状態にかかわら
ず、最適なベースバンド信号を取り出すことができるデ
ータスライサを提供することを目的とする。
Therefore, the present invention solves such a problem,
It is an object of the present invention to provide a data slicer capable of extracting an optimum baseband signal regardless of the state of a continuous signal (preamble) of 0 and 1.

【0010】[0010]

【課題を解決するための手段】請求項1記載の発明は、
無線復調信号を、基準電圧と入力電圧との電圧レベルを
比較しその結果を出力するコンパレータの一方の入力と
第1のスイッチ及び第2のスイッチの入力に接続し、前
記第1のスイッチ及び前記第2のスイッチの出力を少な
くとも2組の抵抗及びコンデンサから構成された時定数
回路部の入力に接続し、前記時定数回路部の出力を第3
のスイッチ及び前記第4のスイッチの入力に接続し、前
記第3のスイッチ及び前記第4のスイッチの出力を前記
コンパレータのもう一方の入力に接続し、制御部におい
て、0,1の信号が連続する期間に前記第1のスイッチ
及び前記第2のスイッチをONにして前記時定数回路部
に充電し、前記第1のスイッチをOFFにした後、デー
タ1つ分の時間経過後、前記第2のスイッチをOFF
し、前記第3のスイッチ及び前記第4のスイッチをON
する様に制御する。
According to the first aspect of the present invention,
The wireless demodulation signal is connected to one input of a comparator for comparing a voltage level between a reference voltage and an input voltage and outputting the result and an input of a first switch and a second switch, and the first switch and the An output of the second switch is connected to an input of a time constant circuit unit including at least two sets of resistors and capacitors, and an output of the time constant circuit unit is connected to a third terminal.
And the input of the fourth switch are connected to the input of the third switch and the output of the fourth switch to the other input of the comparator. After turning on the first switch and the second switch to charge the time constant circuit section during the period of turning on, turning off the first switch, and after a lapse of one data, the second switch Switch off
And turns on the third switch and the fourth switch.
Control so that

【0011】請求項2記載の発明は、前記コンパレータ
の出力をデータ1つ分の時間等、様々な時間を計測する
時間計測部の入力に接続し、前記時間計測部の出力を前
記制御部に接続し、前記制御部において、0,1の信号
が連続する期間に前記第1のスイッチ及び前記第2のス
イッチをONにして前記時定数回路部に充電し、前記第
1のスイッチをOFFにした後、前記時間計測部で計測
されたデータ1つ分の時間経過後、前記第2のスイッチ
をOFFし、前記第3のスイッチ及び前記第4のスイッ
チをONする様に制御する。
According to a second aspect of the present invention, the output of the comparator is connected to the input of a time measuring unit for measuring various times such as the time for one data, and the output of the time measuring unit is sent to the control unit. And the control unit charges the time constant circuit unit by turning on the first switch and the second switch while the signals of 0 and 1 are continuous, and turns off the first switch. Then, after a lapse of one data measured by the time measuring unit, the second switch is turned off and the third switch and the fourth switch are controlled to be turned on.

【0012】請求項3記載の発明は、前記第1のスイッ
チをOFFした後、データ1つ分の時間の奇数倍の時間
経過後、前記第2のスイッチをOFFし、前記第3のス
イッチ及び前記第4のスイッチをONする様に制御す
る。
According to a third aspect of the present invention, after the first switch is turned off, the second switch is turned off after an elapse of an odd multiple of the time for one data, and the third switch and the third switch are turned off. Control is performed so as to turn on the fourth switch.

【0013】請求項4記載の発明は、前記第3のスイッ
チまたは前記第4のスイッチを常にONしておく様に制
御する。
According to a fourth aspect of the present invention, the control is performed such that the third switch or the fourth switch is always turned on.

【0014】請求項5記載の発明は、前記スイッチが複
数あり、前記時定数回路部が複数の抵抗及びコンデンサ
から成る。
According to a fifth aspect of the present invention, there are provided a plurality of switches, and the time constant circuit section comprises a plurality of resistors and capacitors.

【0015】請求項6記載の発明は、前記スイッチにト
ランジスタ回路部を用いる。
According to a sixth aspect of the present invention, a transistor circuit is used for the switch.

【0016】[0016]

【発明の実施の形態】請求項1に記載の発明は、時定数
回路部、スイッチ、制御部を有しており、制御部におい
て、時定数回路部の抵抗及びコンデンサで構成される2
組の積分回路の入力スイッチをONして充電し、どちら
か一方の積分回路の入力スイッチをOFFした後、デー
タ1つ分の時間経過後、もう一方の積分回路の入力スイ
ッチをOFFするので、2つの積分回路の出力を加算す
るとコンパレータの基準信号が常に無線復調信号の振幅
の中点となり、デューティ比が50%となる最適なベー
スバンド信号を取り出すことができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 has a time constant circuit section, a switch, and a control section. The control section includes a resistor and a capacitor of the time constant circuit section.
After the input switch of one set of integration circuits is turned on and charged, and the input switch of one of the integration circuits is turned off, and after the lapse of one data, the input switch of the other integration circuit is turned off. When the outputs of the two integrators are added, the reference signal of the comparator is always at the midpoint of the amplitude of the wireless demodulated signal, and an optimal baseband signal having a duty ratio of 50% can be extracted.

【0017】請求項2に記載の発明は、時定数回路部、
スイッチ、時間計測部、制御部を有しており、時間計測
部で0,1のデータ1つ分の時間を計測しておき、制御
部において、時定数回路部の抵抗及びコンデンサで構成
される2つの積分回路の入力スイッチをONして充電
し、どちらか一方の積分回路の入力スイッチをOFFし
た後、時間計測部で計測されたデータ1つ分の時間経過
後、もう一方の積分回路の入力スイッチをOFFするの
で、2つの積分回路の出力を加算するとコンパレータの
基準信号が常に無線復調信号の振幅の中点となりデュー
ティ比が50%となる最適なベースバンド信号を取り出
すことができる。
According to a second aspect of the present invention, there is provided a time constant circuit unit,
It has a switch, a time measurement unit, and a control unit. The time measurement unit measures the time corresponding to one data of 0 and 1, and the control unit includes a resistor and a capacitor of a time constant circuit unit. After the input switches of the two integrating circuits are turned on to charge the battery, the input switch of one of the integrating circuits is turned off, and after the time of one data measured by the time measuring unit has elapsed, the other integrating circuit is charged. Since the input switch is turned off, when the outputs of the two integrators are added, the reference signal of the comparator is always at the midpoint of the amplitude of the wireless demodulated signal, and an optimum baseband signal having a duty ratio of 50% can be extracted.

【0018】請求項3に記載の発明は、時定数回路部、
スイッチ、制御部を有しており、制御部において、時定
数回路部の抵抗及びコンデンサで構成される2つの積分
回路の入力スイッチをONして充電し、どちらか一方の
積分回路の入力スイッチをOFFした後、データ1つ分
の奇数倍の時間経過後、もう一方の積分回路の入力スイ
ッチをOFFするので、2つの積分回路の出力を加算す
るとコンパレータの基準信号が常に無線復調信号の振幅
の中点となりデューティ比が50%となる最適なベース
バンド信号を取り出すことができる。
According to a third aspect of the present invention, there is provided a time constant circuit section,
A switch and a control unit. In the control unit, the input switch of the two integration circuits including the resistor and the capacitor of the time constant circuit unit is turned on to charge, and the input switch of one of the integration circuits is turned on. After turning OFF, the input switch of the other integrating circuit is turned OFF after a lapse of an odd multiple of one data. Therefore, when the outputs of the two integrating circuits are added, the reference signal of the comparator always becomes the amplitude of the radio demodulated signal. An optimum baseband signal having a middle point and a duty ratio of 50% can be extracted.

【0019】請求項4に記載の発明は、時定数回路部、
スイッチ、制御部を有しており、制御部において、時定
数回路部の抵抗及びコンデンサで構成される2つの積分
回路の入力スイッチをONして充電し、どちらか一方の
積分回路の出力スイッチをONしておき、積分回路の入
力スイッチをOFFした後、データ1つ分の時間経過
後、もう一方の積分回路の入力スイッチをOFFするの
で、2つの積分回路の出力を加算するとコンパレータの
基準信号が常に無線復調信号の振幅の中点となりデュー
ティ比が50%となる最適なベースバンド信号を取り出
すことができる。
According to a fourth aspect of the present invention, there is provided a time constant circuit section,
A switch and a control unit. The control unit turns on the input switches of the two integration circuits each configured by a resistor and a capacitor of the time constant circuit unit to charge them, and sets the output switch of one of the integration circuits to ON. After turning on the input switch of the integrating circuit and turning off the input switch of the other integrating circuit after a lapse of one data, the reference signal of the comparator is obtained by adding the outputs of the two integrating circuits. Can always be at the midpoint of the amplitude of the wireless demodulated signal, and an optimum baseband signal with a duty ratio of 50% can be extracted.

【0020】請求項5に記載の発明は、時定数回路部、
スイッチ、制御部を有しており、制御部において、時定
数回路部の抵抗及びコンデンサで構成される複数の積分
回路の入力スイッチをONして充電し、時定数回路部を
構成する積分回路のうちの半数の入力スイッチをOFF
した後、データ1つ分の時間経過後、残り半数の積分回
路の入力スイッチをOFFするので、時定数回路部を構
成する抵抗及びコンデンサの値のバラツキを吸収でき、
全ての積分回路の出力を加算するとコンパレータの基準
信号が常に無線復調信号の振幅の中点となりデューティ
比が50%となる最適なベースバンド信号を取り出すこ
とができる。
According to a fifth aspect of the present invention, there is provided a time constant circuit section,
A switch and a control unit. The control unit turns on input switches of a plurality of integration circuits each including a resistor and a capacitor of the time constant circuit unit to charge the integration circuit. Turn off half of the input switches
After that, the input switches of the remaining half of the integrating circuits are turned off after the lapse of one data, so that the variation in the values of the resistors and capacitors constituting the time constant circuit can be absorbed.
By summing the outputs of all the integrating circuits, it is possible to extract the optimum baseband signal in which the reference signal of the comparator always becomes the middle point of the amplitude of the radio demodulated signal and the duty ratio becomes 50%.

【0021】請求項6に記載の発明は、時定数回路部、
トランジスタ回路部、制御部を有しており、制御部にお
いて、時定数回路部の抵抗及びコンデンサで構成される
2つの積分回路に無線復調信号を入力して充電する様に
トランジスタ回路を制御し、どちらか一方の積分回路に
無線復調信号を入力しない様に制御した後、データ1つ
分の時間経過後、もう一方の積分回路に無線復調信号を
入力しない様にし、2つの積分回路の出力をコンパレー
タの基準電圧に入力する様に制御する事で、コンパレー
タの基準電圧が常に無線復調信号の振幅の中点となりデ
ューティ比が50%となる最適なベースバンド信号を取
り出すことができる。
According to a sixth aspect of the present invention, there is provided a time constant circuit section,
A transistor circuit unit and a control unit, wherein the control unit controls the transistor circuit so that the wireless demodulation signal is input and charged to two integration circuits each configured by a resistor and a capacitor of the time constant circuit unit; After controlling so as not to input the wireless demodulation signal to one of the integrating circuits, after the lapse of one data, the wireless demodulating signal is not input to the other integrating circuit, and the outputs of the two integrating circuits are changed. By controlling so as to input to the reference voltage of the comparator, it is possible to take out the optimum baseband signal in which the reference voltage of the comparator always becomes the middle point of the amplitude of the radio demodulation signal and the duty ratio becomes 50%.

【0022】(実施の形態1)図1は、本発明の実施の
形態1のデータスライサのブロック図、図2は同データ
スライサの無線復調信号、スライスレベル、ベースバン
ド信号の関係図である。
(Embodiment 1) FIG. 1 is a block diagram of a data slicer according to Embodiment 1 of the present invention, and FIG. 2 is a relationship diagram of a radio demodulated signal, a slice level, and a baseband signal of the data slicer.

【0023】図1において、101は基準電圧と入力電
圧との電圧レベルを比較し、その結果を出力するコンパ
レータ、102,103,104,105はスイッチ、
109,110は抵抗、107,108はコンデンサ、
106は抵抗109,110及びコンデンサ107,1
08からなる時定数回路部、111はスイッチ102,
103,104,105を制御する制御部、112はコ
ンパレータ101から出力されるベースバンド信号、1
13は無線復調信号、114はスイッチ102,10
3,104,105のON/OFFを制御する為の制御
信号、115,116はそれぞれ抵抗109及びコンデ
ンサ107、抵抗110及びコンデンサ108で構成さ
れる時定数回路(積分回路)からの出力であるスライス
レベルである。図2は無線復調信号113、ベースバン
ド信号112、制御信号114、スライスレベル11
5,116の関係を示したものである。
In FIG. 1, reference numeral 101 denotes a comparator for comparing the voltage levels of a reference voltage and an input voltage and outputting the result, 102, 103, 104, and 105 switches,
109 and 110 are resistors, 107 and 108 are capacitors,
106 denotes resistors 109 and 110 and capacitors 107 and 1
08, a time constant circuit section 111, a switch 102,
A control unit that controls 103, 104, and 105 includes a baseband signal output from the comparator 101,
13 is a radio demodulated signal, 114 is switches 102 and 10
Control signals 115 and 116 for controlling ON / OFF of 3, 104 and 105 are slices which are outputs from a time constant circuit (integrating circuit) composed of a resistor 109 and a capacitor 107 and a resistor 110 and a capacitor 108, respectively. Level. FIG. 2 shows a wireless demodulation signal 113, a baseband signal 112, a control signal 114, and a slice level 11.
5, 116 are shown.

【0024】上記の様に構成されたデータスライサにつ
いて以下動作の説明を行う。図2において、117は無
線復調信号113の振幅の中点の電圧レベルである。ス
イッチ104,105がON状態で無線復調信号113
のかわりに電圧レベル117の直流電圧が抵抗109及
びコンデンサ106に印加されると、スライスレベル1
15,116は曲線118の様なカーブを描いて電圧レ
ベル117に到達する。ここで便宜上、0,1の連続デ
ータ(プリアンブル)の2回分の期間だけスイッチ10
4,105がONされているとスライスレベル115,
116が電圧レベル117に到達する様に抵抗109,
110及びコンデンサ107,108の値が決められて
いるとする。
The operation of the data slicer configured as described above will be described below. 2, reference numeral 117 denotes a voltage level at the midpoint of the amplitude of the wireless demodulation signal 113. When the switches 104 and 105 are ON, the wireless demodulated signal 113
Instead, when a DC voltage of voltage level 117 is applied to the resistor 109 and the capacitor 106, the slice level 1
15 and 116 reach a voltage level 117 in a curve such as a curve 118. Here, for convenience, the switch 10 is used only for two periods of continuous data (preamble) of 0,1.
If 4,105 is ON, the slice level 115,
So that resistor 116 reaches voltage level 117,
It is assumed that the values of 110 and capacitors 107 and 108 are determined.

【0025】制御方法を説明すると、制御部111は、
0,1の連続データ(プリアンブル)の予め決められた
位置または任意の位置でスイッチ104,105をON
する。0,1の連続データ(プリアンブル)の2回分の
期間だけスイッチ104,105がONされているとス
ライスレベル115,116が電圧レベル117に到達
する様に抵抗109,110及びコンデンサ107,1
08の値が決められているので、0,1の連続データ
(プリアンブル)の2回分以上の時間が経過するとスイ
ッチ104をOFFする。そして、スイッチ104をO
FFしてからデータの1ビット分の時間経過後、スイッ
チ105をOFFしスイッチ102,103をONする
様に制御する。
The control method will be described.
Switches 104 and 105 are turned ON at a predetermined position or an arbitrary position of continuous data (preamble) of 0 and 1
I do. If the switches 104 and 105 are turned on only for two periods of continuous data (preamble) of 0 and 1, the resistors 109 and 110 and the capacitors 107 and 1 are set so that the slice levels 115 and 116 reach the voltage level 117.
Since the value of 08 is determined, the switch 104 is turned off when the time equal to or more than two times of continuous data (preamble) of 0 and 1 has elapsed. Then, switch 104 is set to O
After a lapse of one bit of data from the FF, the switch 105 is turned off and the switches 102 and 103 are turned on.

【0026】この様に制御することで、スイッチ104
を任意の時間でOFFしても、スイッチ105をデータ
1ビット分の時間経過後にOFFすると、スイッチ10
4をOFFした時点でのスライスレベル115と無線復
調信号113の振幅の中点(電圧レベル117)との電
位差と、スイッチ105をOFFした時点でのスライス
レベル116と無線復調信号113の振幅の中点(電圧
レベル117)との電位差は図2の様に常に等しくな
る。従って、スイッチ102,103をONする事によ
りスライスレベル115,116が加算されコンパレー
タ101の(−)側入力は常に無線復調信号113の振
幅の中点(電圧レベル117)と等しくなる。故にコン
パレータ101から出力されるベースバンド信号112
はディーティ比が50%となる。
By controlling in this manner, the switch 104
Is turned off at an arbitrary time, the switch 10 is turned off after a lapse of one bit of data.
4 and the potential difference between the slice level 115 when the switch 105 is turned off and the midpoint (voltage level 117) of the amplitude of the wireless demodulated signal 113 and the amplitude between the slice level 116 and the amplitude of the wireless demodulated signal 113 when the switch 105 is turned off. The potential difference from the point (voltage level 117) is always equal as shown in FIG. Therefore, when the switches 102 and 103 are turned on, the slice levels 115 and 116 are added, and the (−) side input of the comparator 101 is always equal to the midpoint of the amplitude of the wireless demodulation signal 113 (voltage level 117). Therefore, the baseband signal 112 output from the comparator 101
Has a duty ratio of 50%.

【0027】ここでは、スイッチ104をOFFした後
スイッチ105をOFFする場合を説明したが、スイッ
チ105をOFFした後スイッチ104をOFFする場
合も同様にコンパレータ101から出力されるベースバ
ンド信号112はディーティ比が50%となる。
Here, the case where the switch 105 is turned off after the switch 104 is turned off has been described. However, when the switch 104 is turned off after the switch 105 is turned off, the baseband signal 112 output from the comparator 101 is also a duty. The ratio becomes 50%.

【0028】(実施の形態2)図3は、本発明の実施の
形態2のデータスライサのブロック図である。201は
ベースバンド信号112の0,1のデータ1ビット分の
時間を計測する時間計測部であり、他の構成は実施の形
態1と同様である。
(Embodiment 2) FIG. 3 is a block diagram of a data slicer according to Embodiment 2 of the present invention. Reference numeral 201 denotes a time measuring unit that measures the time for one bit of the data of 0 and 1 of the baseband signal 112, and the other configuration is the same as that of the first embodiment.

【0029】上記の様に構成されたデータスライサにつ
いて以下動作の説明を行う。時間計測部201はベース
バンド信号112の0,1のデータ1ビット分の時間を
計測し、その結果を制御部111に通知する。制御部1
11は、0,1の連続データ(プリアンブル)の予め決
められた位置または任意の位置でスイッチ104,10
5をONする。0,1の連続データ(プリアンブル)の
2回分の期間だけスイッチ104,105がONされて
いるとスライスレベル115,116が電圧レベル11
7に到達する様に抵抗109,110及びコンデンサ1
07,108の値が決められているので、0,1の連続
データ(プリアンブル)の2回分以上の時間が経過する
とスイッチ104をOFFする。そして、スイッチ10
4をOFFしてから、時間計測部201で計測されたデ
ータの1ビット分の時間経過後、スイッチ105をOF
Fしスイッチ102,103をONする様に制御する。
The operation of the data slicer configured as described above will be described below. The time measuring unit 201 measures the time corresponding to one bit of the data of 0 and 1 of the baseband signal 112 and notifies the control unit 111 of the result. Control unit 1
Reference numeral 11 denotes a switch 104, 10 at a predetermined position of the continuous data (preamble) of 0, 1 or at an arbitrary position.
Turn 5 ON. When the switches 104 and 105 are turned ON only for two periods of continuous data (preamble) of 0 and 1, the slice levels 115 and 116 become the voltage level 11
7 and the resistors 109 and 110 and the capacitor 1
Since the values of 07 and 108 are determined, the switch 104 is turned off when a time equal to or more than two times of continuous data (preamble) of 0 and 1 has elapsed. And the switch 10
4 is turned off, and after a lapse of one bit of data measured by the time measuring unit 201, the switch 105 is turned off.
F. Control is performed so that switches 102 and 103 are turned on.

【0030】この様に制御することで、スイッチ104
をOFFした時点でのスライスレベル115と無線復調
信号113の振幅の中点(電圧レベル117)との電位
差と、スイッチ105をOFFした時点でのスライスレ
ベル116と無線復調信号113の振幅の中点(電圧レ
ベル117)との電位差は図2の様に常に等しくなる。
従って、スイッチ102,103をONする事によりス
ライスレベル115,116が加算されコンパレータ1
01の(−)側入力は常に無線復調信号113の振幅の
中点(電圧レベル117)と等しくなる。これにより
0,1の連続データ(プリアンブル)1ビット分の時間
が不明の場合や変化した場合等でもコンパレータ101
から出力されるベースバンド信号112はディーティ比
が50%となる。
By controlling in this manner, the switch 104
And the potential difference between the slice level 115 and the midpoint of the amplitude of the wireless demodulation signal 113 (voltage level 117) when the switch 105 is turned off, and the midpoint between the slice level 116 and the amplitude of the radio demodulation signal 113 when the switch 105 is turned off. The potential difference from (voltage level 117) is always equal as shown in FIG.
Therefore, by turning on the switches 102 and 103, the slice levels 115 and 116 are added and the comparator 1
The (−) side input of 01 is always equal to the midpoint (voltage level 117) of the amplitude of the wireless demodulation signal 113. Accordingly, even when the time of one bit of continuous data (preamble) of 0 and 1 is unknown or has changed, the comparator 101 does not.
Has a duty ratio of 50%.

【0031】(実施の形態3)図4は、本発明の実施の
形態3のデータスライサの無線復調信号、スライスレベ
ル、ベースバンド信号の関係図である。図4において、
制御部111は、0,1の連続データ(プリアンブル)
の予め決められた位置または任意の位置でスイッチ10
4,105をONする。0,1の連続データ(プリアン
ブル)の2回分の期間だけスイッチ104,105がO
Nされているとスライスレベル115,116が電圧レ
ベル117に到達する様に抵抗109,110及びコン
デンサ107,108の値が決められているので、0,
1の連続データ(プリアンブル)の2回分以上の時間が
経過するとスイッチ104をOFFする。そして、スイ
ッチ104をOFFしてからデータの1ビット分の時間
を奇数倍した時間経過後(ここでは3ビット分)、スイ
ッチ105をOFFしスイッチ102,103をONす
る様に制御する。
(Embodiment 3) FIG. 4 is a diagram showing a relationship among a radio demodulated signal, a slice level, and a baseband signal of a data slicer according to Embodiment 3 of the present invention. In FIG.
The control unit 111 performs continuous data of 0 and 1 (preamble).
Switch 10 at a predetermined position or an arbitrary position.
4, 105 is turned ON. The switches 104 and 105 are turned off only during a period of two consecutive data (preamble) of 0 and 1
When N is set, the values of the resistors 109 and 110 and the capacitors 107 and 108 are determined so that the slice levels 115 and 116 reach the voltage level 117.
When a time equal to or more than two times of one continuous data (preamble) has elapsed, the switch 104 is turned off. Then, after elapse of an odd multiple of the time of one bit of data after turning off the switch 104 (here, three bits), control is performed so that the switch 105 is turned off and the switches 102 and 103 are turned on.

【0032】この様に制御することで、スイッチ104
をOFFした時点でのスライスレベル115と無線復調
信号113の振幅の中点(電圧レベル117)との電位
差と、スイッチ105をOFFした時点でのスライスレ
ベル116と無線復調信号113の振幅の中点(電圧レ
ベル117)との電位差は図4の様に常に等しくなる。
従って、スイッチ102,103をONする事によりス
ライスレベル115,116が加算されコンパレータ1
01の(−)側入力は常に無線復調信号113の振幅の
中点(電圧レベル117)と等しくなる。故にコンパレ
ータ101から出力されるベースバンド信号112はデ
ィーティ比が50%となる。
By controlling in this manner, the switch 104
And the potential difference between the slice level 115 and the midpoint of the amplitude of the wireless demodulation signal 113 (voltage level 117) when the switch 105 is turned off, and the midpoint between the slice level 116 and the amplitude of the radio demodulation signal 113 when the switch 105 is turned off. The potential difference from (voltage level 117) is always equal as shown in FIG.
Therefore, by turning on the switches 102 and 103, the slice levels 115 and 116 are added and the comparator 1
The (−) side input of 01 is always equal to the midpoint (voltage level 117) of the amplitude of the wireless demodulation signal 113. Therefore, the duty ratio of the baseband signal 112 output from the comparator 101 is 50%.

【0033】(実施の形態4)図5は、本発明の実施の
形態4のデータスライサの無線復調信号、スライスレベ
ル、ベースバンド信号の関係図である。図5において、
制御部111は、スイッチ102を常時ONしておき、
0,1の連続データ(プリアンブル)の予め決められた
位置または任意の位置でスイッチ104,105をON
する。0,1の連続データ(プリアンブル)の2回分の
期間だけスイッチ104,105がONされているとス
ライスレベル115,116が電圧レベル117に到達
する様に抵抗109,110及びコンデンサ107,1
08の値が決められているので、0,1の連続データ
(プリアンブル)の2回分以上の時間が経過するとスイ
ッチ104をOFFする。そして、スイッチ104をO
FFしてからデータの1ビット分の時間経過後、スイッ
チ105をOFFしスイッチ103をONする様に制御
する。
(Embodiment 4) FIG. 5 is a diagram showing a relationship among a radio demodulated signal, a slice level, and a baseband signal of a data slicer according to Embodiment 4 of the present invention. In FIG.
The control unit 111 keeps the switch 102 ON at all times,
Switches 104 and 105 are turned ON at a predetermined position or an arbitrary position of continuous data (preamble) of 0 and 1
I do. If the switches 104 and 105 are turned on only for two periods of continuous data (preamble) of 0 and 1, the resistors 109 and 110 and the capacitors 107 and 1 are set so that the slice levels 115 and 116 reach the voltage level 117.
Since the value of 08 is determined, the switch 104 is turned off when the time equal to or more than two times of continuous data (preamble) of 0 and 1 has elapsed. Then, switch 104 is set to O
After a lapse of one bit of data from the FF, the switch 105 is turned off and the switch 103 is turned on.

【0034】この様に制御することで、スイッチ104
をOFFした時点でのスライスレベル115と無線復調
信号113の振幅の中点(電圧レベル117)との電位
差と、スイッチ105をOFFした時点でのスライスレ
ベル116と無線復調信号113の振幅の中点(電圧レ
ベル117)との電位差は図5の様に常に等しくなる。
従って、スイッチ103をONする事によりスライスレ
ベル115,116が加算されコンパレータ101の
(−)側入力は常に無線復調信号113の振幅の中点
(電圧レベル117)と等しくなる。故にコンパレータ
101から出力されるベースバンド信号112はディー
ティ比が50%となる。
By controlling as described above, the switch 104
And the potential difference between the slice level 115 and the midpoint of the amplitude of the wireless demodulation signal 113 (voltage level 117) when the switch 105 is turned off, and the midpoint between the slice level 116 and the amplitude of the radio demodulation signal 113 when the switch 105 is turned off. The potential difference from (voltage level 117) is always equal as shown in FIG.
Therefore, when the switch 103 is turned on, the slice levels 115 and 116 are added, and the (−) side input of the comparator 101 always becomes equal to the middle point (voltage level 117) of the amplitude of the wireless demodulation signal 113. Therefore, the duty ratio of the baseband signal 112 output from the comparator 101 is 50%.

【0035】(実施の形態5)図6は、本発明の実施の
形態5のデータスライサのブロック図、図7は同データ
スライサの無線復調信号、スライスレベル、ベースバン
ド信号の関係図である。図6において、301,30
2,303,304,305,306,307,308
はスイッチ、313,314,315,316は抵抗、
309,310,311,312はコンデンサ、31
7,318,319,320はスライスレベルであり、
他の構成は実施の形態1と同様である。ここで便宜上、
0,1の連続データ(プリアンブル)の2回分の期間だ
けスイッチ305,306,307,308がONされ
ているとスライスレベル317,318,319,32
0が電圧レベル117に到達する様に抵抗313,31
4,315,316及びコンデンサ309,310,3
11,312の値が決められているとする。
(Embodiment 5) FIG. 6 is a block diagram of a data slicer according to Embodiment 5 of the present invention, and FIG. 7 is a diagram showing a relationship between a radio demodulated signal, a slice level, and a baseband signal of the data slicer. In FIG. 6, 301, 30
2,303,304,305,306,307,308
Are switches, 313, 314, 315, 316 are resistors,
309, 310, 311 and 312 are capacitors, 31
7,318,319,320 are slice levels,
Other configurations are the same as in the first embodiment. Here, for convenience,
When the switches 305, 306, 307, and 308 are turned ON only for two periods of continuous data (preamble) of 0 and 1, the slice levels 317, 318, 319, and 32 are set.
The resistances 313 and 31 are set so that 0 reaches the voltage level 117.
4,315,316 and capacitors 309,310,3
It is assumed that the values of 11, 312 have been determined.

【0036】上記の様に構成されたデータスライサにつ
いて以下動作の説明を行う。制御部111は、0,1の
連続データ(プリアンブル)の予め決められた位置また
は任意の位置でスイッチ305,306,307,30
8をONする。0,1の連続データ(プリアンブル)の
2回分の期間だけスイッチ305,306,307,3
08がONされているとスライスレベル317,31
8,319,320が電圧レベル117に到達する様に
抵抗313,314,315,316及びコンデンサ3
09,310,311,312の値が決められているの
で、0,1の連続データ(プリアンブル)の2回分以上
の時間が経過するとスイッチ305,306,307,
308の半数のスイッチ305,306をOFFする。
そして、スイッチ305,306をOFFしてから、デ
ータの1ビット分の時間経過後、残り半数のスイッチ3
07,308をOFFしスイッチ301,302,30
3,304をONする様に制御する。
The operation of the data slicer configured as described above will be described below. The control unit 111 controls the switches 305, 306, 307, 30 at predetermined positions or arbitrary positions of continuous data (preamble) of 0, 1
8 is turned ON. Switches 305, 306, 307, 3 only for two periods of continuous data (preamble) of 0, 1
08 is ON, the slice level 317, 31
8, 319, 320 reach voltage level 117, resistors 313, 314, 315, 316 and capacitor 3
Since the values of 09, 310, 311 and 312 are determined, the switches 305, 306, 307,
The switches 305 and 306 of the half of 308 are turned off.
After turning off the switches 305 and 306, the remaining half of the switches 3
07, 308 and switches 301, 302, 30
Control is performed so that 3, 304 is turned on.

【0037】この様に制御することで、スイッチ30
5,306をOFFした時点でのスライスレベル31
7,318と無線復調信号113の振幅の中点(電圧レ
ベル117)との電位差と、スイッチ307,308を
OFFした時点でのスライスレベル319,320と無
線復調信号113の振幅の中点(電圧レベル117)と
の電位差は図7の様に常に等しくなる。従って、スイッ
チ301,302,303,304をONする事により
スライスレベル317,318,319,320が加算
されコンパレータ101の(−)側入力は常に無線復調
信号113の振幅の中点(電圧レベル117)と等しく
なる。これにより抵抗313,314,315,316
及びコンデンサ309,310,311,312の値に
バラツキがある場合でも、コンパレータ101から出力
されるベースバンド信号112はディーティ比が50%
となる。
By controlling in this manner, the switch 30
Slice level 31 when 5,306 is turned off
7, 318 and the midpoint (voltage level 117) between the slice levels 319, 320 and the amplitude of the radio demodulation signal 113 when the switches 307, 308 are turned off. The potential difference from level 117) is always equal as shown in FIG. Therefore, when the switches 301, 302, 303, 304 are turned on, the slice levels 317, 318, 319, 320 are added, and the (−) side input of the comparator 101 is always at the midpoint of the amplitude of the radio demodulated signal 113 (voltage level 117). ). Thereby, the resistors 313, 314, 315, 316
Even when the values of the capacitors 309, 310, 311 and 312 vary, the duty ratio of the baseband signal 112 output from the comparator 101 is 50%.
Becomes

【0038】ここでは時定数回路部106を構成する時
定数回路(積分回路)が4組の場合を説明したが、更に
多数の組の場合も同様にコンパレータ101から出力さ
れるベースバンド信号112はディーティ比が50%と
なる。
Here, the case where the number of time constant circuits (integrating circuits) constituting the time constant circuit unit 106 is four has been described. However, the baseband signal 112 output from the comparator 101 is similarly used in the case of a larger number of sets. The duty ratio becomes 50%.

【0039】(実施の形態6)図8は、本発明の実施の
形態6のデータスライサのブロック図である。401,
402,403,404はトランジスタ回路部であり、
他の構成は実施の形態1と同様である。ここで便宜上、
0,1の連続データ(プリアンブル)の2回分の期間だ
けトランジスタ回路部403,404がONされている
とスライスレベル115,116が電圧レベル117に
到達する様に抵抗109,110及びコンデンサ10
7,108の値が決められているとする。
(Embodiment 6) FIG. 8 is a block diagram of a data slicer according to Embodiment 6 of the present invention. 401,
402, 403, and 404 are transistor circuit units;
Other configurations are the same as in the first embodiment. Here, for convenience,
If the transistor circuits 403 and 404 are ON only for two periods of continuous data (preamble) of 0 and 1, the resistors 109 and 110 and the capacitor 10 are connected so that the slice levels 115 and 116 reach the voltage level 117.
It is assumed that the values of 7, 108 are determined.

【0040】上記の様に構成されたデータスライサにつ
いて以下動作の説明を行う。制御部111は、0,1の
連続データ(プリアンブル)の予め決められた位置また
は任意の位置でトランジスタ回路部403,404をO
Nする。0,1の連続データ(プリアンブル)の2回分
の期間だけトランジスタ回路部403,404がONさ
れているとスライスレベル115,116が電圧レベル
117に到達する様に抵抗109,110及びコンデン
サ107,108の値が決められているので、0,1の
連続データ(プリアンブル)の2回分以上の時間が経過
するとトランジスタ回路部403をOFFする。そし
て、トランジスタ回路部403をOFFしてからデータ
の1ビット分の時間経過後、トランジスタ回路部404
をOFFしトランジスタ回路部401,402をONす
る様に制御する。
The operation of the data slicer configured as described above will be described below. The control unit 111 activates the transistor circuit units 403 and 404 at predetermined positions of the continuous data (preamble) of 0 and 1 or at an arbitrary position.
N. If the transistor circuit units 403 and 404 are turned ON only for two periods of continuous data (preamble) of 0 and 1, the resistors 109 and 110 and the capacitors 107 and 108 make the slice levels 115 and 116 reach the voltage level 117. Is determined, the transistor circuit portion 403 is turned off when a time equal to or more than two times of continuous data (preamble) of 0 and 1 has elapsed. After a lapse of one bit of data after turning off the transistor circuit portion 403, the transistor circuit portion 404
Is turned off and the transistor circuits 401 and 402 are turned on.

【0041】この様に制御することで、トランジスタ回
路部403をOFFした時点でのスライスレベル115
と無線復調信号113の振幅の中点(電圧レベル11
7)との電位差と、トランジスタ回路部スイッチ105
をOFFした時点でのスライスレベル116と無線復調
信号113の振幅の中点(電圧レベル117)との電位
差は図2の様に常に等しくなる。従って、トランジスタ
回路部401,402をONする事によりスライスレベ
ル115,116が加算されコンパレータ101の
(−)側入力は常に無線復調信号113の振幅の中点
(電圧レベル117)と等しくなる。故にコンパレータ
101から出力されるベースバンド信号112はディー
ティ比が50%となる。
By controlling in this manner, the slice level 115 at the time when the transistor circuit unit 403 is turned off is set.
And the midpoint of the amplitude of the radio demodulated signal 113 (voltage level 11
7) and the transistor circuit unit switch 105
The potential difference between the slice level 116 and the midpoint of the amplitude of the wireless demodulation signal 113 (voltage level 117) at the time when is turned off is always equal as shown in FIG. Therefore, by turning on the transistor circuits 401 and 402, the slice levels 115 and 116 are added, and the (−) side input of the comparator 101 is always equal to the midpoint of the amplitude of the radio demodulation signal 113 (voltage level 117). Therefore, the duty ratio of the baseband signal 112 output from the comparator 101 is 50%.

【0042】[0042]

【発明の効果】本発明によれば、時定数回路部、時間計
測部、トランジスタ回路部などを設けたことにより、
0,1の連続信号(プリアンブル)の状態にかかわら
ず、最適なベースバンド信号を取り出すことができる。
According to the present invention, by providing a time constant circuit section, a time measuring section, a transistor circuit section, and the like,
An optimum baseband signal can be extracted regardless of the state of a continuous signal (preamble) of 0 and 1.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1のデータスライサのブロ
ック図
FIG. 1 is a block diagram of a data slicer according to a first embodiment of the present invention.

【図2】本発明の実施の形態1のデータスライサの無線
復調信号、スライスレベル、ベースバンド信号の関係図
FIG. 2 is a relationship diagram of a wireless demodulated signal, a slice level, and a baseband signal of the data slicer according to the first embodiment of the present invention.

【図3】本発明の実施の形態2のデータスライサのブロ
ック図
FIG. 3 is a block diagram of a data slicer according to a second embodiment of the present invention;

【図4】本発明の実施の形態3のデータスライサの無線
復調信号、スライスレベル、ベースバンド信号の関係図
FIG. 4 is a diagram illustrating a relationship among a wireless demodulated signal, a slice level, and a baseband signal of a data slicer according to a third embodiment of the present invention.

【図5】本発明の実施の形態4のデータスライサの無線
復調信号、スライスレベル、ベースバンド信号の関係図
FIG. 5 is a relationship diagram of a wireless demodulated signal, a slice level, and a baseband signal of a data slicer according to a fourth embodiment of the present invention.

【図6】本発明の実施の形態5のデータスライサのブロ
ック図
FIG. 6 is a block diagram of a data slicer according to a fifth embodiment of the present invention.

【図7】本発明の実施の形態5のデータスライサの無線
復調信号、スライスレベル、ベースバンド信号の関係図
FIG. 7 is a relationship diagram of a wireless demodulated signal, a slice level, and a baseband signal of a data slicer according to a fifth embodiment of the present invention.

【図8】本発明の実施の形態6のデータスライサのブロ
ック図
FIG. 8 is a block diagram of a data slicer according to a sixth embodiment of the present invention.

【図9】従来のデータスライサのブロック図FIG. 9 is a block diagram of a conventional data slicer.

【図10】従来のデータスライサの無線復調信号、スラ
イスレベル、ベースバンド信号、時定数の関係図
FIG. 10 is a diagram showing a relationship among a radio demodulation signal, a slice level, a baseband signal, and a time constant of a conventional data slicer.

【図11】従来のデータスライサの無線復調信号、スラ
イスレベル、ベースバンド信号、時定数の関係図
FIG. 11 is a diagram showing the relationship between a radio demodulated signal, a slice level, a baseband signal, and a time constant of a conventional data slicer.

【図12】従来のデータスライサの無線復調信号、スラ
イスレベル、ベースバンド信号、時定数の関係図
FIG. 12 is a relational diagram of a radio demodulation signal, a slice level, a baseband signal, and a time constant of a conventional data slicer.

【符号の説明】[Explanation of symbols]

101 コンパレータ 102,103,104,105 スイッチ 106 時定数回路部 107,108 コンデンサ 109,110 抵抗 111 制御部 112 ベースバンド信号 113 無線復調信号 114 制御信号 115,116 スライスレベル 401,402,403,404 トランジスタ回路部 101 Comparator 102, 103, 104, 105 Switch 106 Time constant circuit unit 107, 108 Capacitor 109, 110 Resistance 111 Control unit 112 Baseband signal 113 Radio demodulation signal 114 Control signal 115, 116 Slice level 401, 402, 403, 404 Transistor Circuit section

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】無線復調信号を、基準電圧と入力電圧との
電圧レベルを比較しその結果を出力するコンパレータの
一方の入力と第1のスイッチ及び第2のスイッチの入力
に接続し、前記第1のスイッチ及び前記第2のスイッチ
の出力を少なくとも2組の抵抗及びコンデンサから構成
された時定数回路部の入力に接続し、前記時定数回路部
の出力を第3のスイッチ及び前記第4のスイッチの入力
に接続し、前記第3のスイッチ及び前記第4のスイッチ
の出力を前記コンパレータのもう一方の入力に接続し、
制御部において、0,1の信号が連続する期間に前記第
1のスイッチ及び前記第2のスイッチをONにして前記
時定数回路部に充電し、前記第1のスイッチをOFFに
した後、データ1つ分の時間経過後、前記第2のスイッ
チをOFFし、前記第3のスイッチ及び前記第4のスイ
ッチをONする様に制御することを特徴とするデータス
ライサ。
A first demodulator for comparing a voltage level between a reference voltage and an input voltage and outputting the result to one input of a comparator and an input of a first switch and a second switch; The outputs of the first switch and the second switch are connected to the inputs of a time constant circuit section composed of at least two sets of resistors and capacitors, and the outputs of the time constant circuit section are connected to the third switch and the fourth switch. Connecting the output of the third switch and the output of the fourth switch to the other input of the comparator;
In a control unit, the time constant circuit unit is charged by turning on the first switch and the second switch while the signals of 0 and 1 are continuous, and after turning off the first switch, A data slicer which controls to turn off the second switch and turn on the third switch and the fourth switch after a lapse of one time.
【請求項2】前記コンパレータの出力をデータ1つ分の
時間等、様々な時間を計測する時間計測部の入力に接続
し、前記時間計測部の出力を前記制御部に接続し、前記
制御部において、0,1の信号が連続する期間に前記第
1のスイッチ及び前記第2のスイッチをONにして前記
時定数回路部に充電し、前記第1のスイッチをOFFに
した後、前記時間計測部で計測されたデータ1つ分の時
間経過後、前記第2のスイッチをOFFし、前記第3の
スイッチ及び前記第4のスイッチをONする様に制御す
ることを特徴とする請求項1に記載のデータスライサ。
2. An output of the comparator is connected to an input of a time measuring unit for measuring various times such as a time for one data, and an output of the time measuring unit is connected to the control unit. In the above, during the period in which the signals of 0 and 1 are continuous, the first switch and the second switch are turned on to charge the time constant circuit unit, and after the first switch is turned off, the time measurement is performed. 2. The control of turning off the second switch and turning on the third switch and the fourth switch after a time corresponding to one data measured by the unit has elapsed. 3. Data slicer as described.
【請求項3】前記第1のスイッチをOFFした後、デー
タ1つ分の時間の奇数倍の時間経過後、前記第2のスイ
ッチをOFFし、前記第3のスイッチ及び前記第4のス
イッチをONする様に制御することを特徴とする請求項
1または2に記載のデータスライサ。
3. After turning off the first switch, after a lapse of an odd multiple of the time of one data, the second switch is turned off, and the third switch and the fourth switch are turned off. 3. The data slicer according to claim 1, wherein the data slicer is controlled to be turned on.
【請求項4】前記第3のスイッチまたは前記第4のスイ
ッチを常にONしておく様に制御することを特徴とする
請求項1から3のいずれかに記載のデータスライサ。
4. The data slicer according to claim 1, wherein the control is performed such that the third switch or the fourth switch is always turned on.
【請求項5】前記スイッチが複数あり、前記時定数回路
部が複数の抵抗及びコンデンサから成ることを特徴とす
る請求項1から4のいずれかに記載のデータスライサ。
5. The data slicer according to claim 1, wherein there are a plurality of said switches, and said time constant circuit section comprises a plurality of resistors and capacitors.
【請求項6】前記スイッチにトランジスタ回路部を用い
ることを特徴とする請求項1から5のいずれかに記載の
データスライサ。
6. The data slicer according to claim 1, wherein a transistor circuit section is used for said switch.
JP9018114A 1997-01-31 1997-01-31 Data slicer Pending JPH10215285A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9018114A JPH10215285A (en) 1997-01-31 1997-01-31 Data slicer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9018114A JPH10215285A (en) 1997-01-31 1997-01-31 Data slicer

Publications (1)

Publication Number Publication Date
JPH10215285A true JPH10215285A (en) 1998-08-11

Family

ID=11962598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9018114A Pending JPH10215285A (en) 1997-01-31 1997-01-31 Data slicer

Country Status (1)

Country Link
JP (1) JPH10215285A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7463309B2 (en) 2004-03-29 2008-12-09 Renesas Technology Corp. Data slicer for generating a reference voltage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7463309B2 (en) 2004-03-29 2008-12-09 Renesas Technology Corp. Data slicer for generating a reference voltage

Similar Documents

Publication Publication Date Title
KR860000638B1 (en) A receiver
EP1981235A2 (en) ASK demodulator with multiple operating modes
US20080139160A1 (en) Apparatus and method for tuning a band pass filter
US4963840A (en) Delay-controlled relaxation oscillator with reduced power consumption
US4453258A (en) Automatic gain control circuit
KR970000160B1 (en) Fm stereo demodulator
US20030039313A1 (en) Data communication system, controller device and data communication method
US20110012689A1 (en) Impedance Adjustment Circuit for Adjusting Terminal Resistance and Related Method
US4201942A (en) Data conversion system
US20020140523A1 (en) Signal filter with adjustable analog impedance selected by digital control
US7279962B2 (en) Frequency tuning loop for active RC filters
US6823024B2 (en) Compensation circuit and method for compensating for an offset
JPH10215285A (en) Data slicer
US4592077A (en) NRZ digital data recovery
JP3632327B2 (en) Data slicer
JP3181458B2 (en) Gain switching type optical receiving amplifier
US5406218A (en) Phase demodulator receiving inputs from phase detector and binary phase detector
JP4460182B2 (en) Signal compensation circuit and demodulation circuit
US4983972A (en) Video delta modulation encoder
JP3482031B2 (en) FSK demodulation circuit
JP2000151404A (en) D/a conversion circuit
KR920009378B1 (en) Waveform Shaping Circuit of Wireless Receiver
JP4436242B2 (en) Data slicer
JP2850844B2 (en) Operating frequency switchable transmission system
JPH03195170A (en) signal receiving circuit