[go: up one dir, main page]

JPH10214923A - チップ・オン・ボード遮蔽構造およびその製造方法 - Google Patents

チップ・オン・ボード遮蔽構造およびその製造方法

Info

Publication number
JPH10214923A
JPH10214923A JP9014180A JP1418097A JPH10214923A JP H10214923 A JPH10214923 A JP H10214923A JP 9014180 A JP9014180 A JP 9014180A JP 1418097 A JP1418097 A JP 1418097A JP H10214923 A JPH10214923 A JP H10214923A
Authority
JP
Japan
Prior art keywords
chip
board
bare chip
shielding
shielding member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9014180A
Other languages
English (en)
Other versions
JP3082905B2 (ja
Inventor
Koji Nakahara
浩二 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP09014180A priority Critical patent/JP3082905B2/ja
Publication of JPH10214923A publication Critical patent/JPH10214923A/ja
Application granted granted Critical
Publication of JP3082905B2 publication Critical patent/JP3082905B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】 ベアチップをプリント配線板へ直接実装する
チップ・オン・ボード（Chip・On・Board）構造に係わ
り、特にベアチップを外来ノイズから保護する遮蔽構造
を備えたチップ・オン・ボードおよびこのチップ・オン
・ボードの製造方法に関し、十分な遮蔽効果を得ること
ができ、小型化，高密度実装化を可能にすることができ
るチップ・オン・ボード遮蔽構造およびその製造方法を
提供することを目的とする。 【解決手段】 プリント配線板上にベアチップを搭載す
るとともに、ベアチップの周囲に、ベアチップを外来ノ
イズから保護する導電性の遮蔽部材を形成してなるチッ
プ・オン・ボード遮蔽構造において、ベアチップの周囲
に、ベアチップを保護する封止部材に対する流れ止め用
枠を形成し、封止部材を覆って遮蔽部材を形成し、遮蔽
部材をプリント配線板の接地部に電気的に接続してなる
ことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ベアチップをプリ
ント配線板へ直接実装するチップ・オン・ボード（Chip
・On・Board）構造に係わり、特にベアチップを外来ノイ
ズから保護する遮蔽構造を備えたチップ・オン・ボード
およびこのチップ・オン・ボードの製造方法に関する。
【０００２】
【従来の技術】近時、電子機器装置の小型化に伴い、プ
リント配線板上に電子部品が高密度に実装されるように
なってきており、ベアチップをプリント配線板上に直接
搭載するチップ・オン・ボード技術が使用されるように
なってきている。また、プリント配線板上に搭載したベ
アチップを、外来ノイズから保護するためのチップ・オ
ン・ボード遮蔽構造が開発されている。
【０００３】図２０および図２１は、このようなチップ
・オン・ボード遮蔽構造を有するチップ・オン・ボード
を示しており、符号１はプリント配線板である。プリン
ト配線板１上には、導体パターン１ａが形成され、この
導体パターン１ａ上に、ベアチップ３が固着されてい
る。そして、ベアチップ３に形成されるボンディングパ
ッド３ａとベアチップ３の周囲に形成される導体パター
ン１ｂとが、ボンディングワイヤ７により接続されてい
る。
【０００４】また、ベアチップ３の周囲には、絶縁性の
流れ止め用枠９が形成されている。流れ止め用枠９の内
側には、封止部材１１が形成され、ベアチップ３がプリ
ント配線板１の上に封止されている。この封止部材１１
の周囲には、容器状の遮蔽ケース１３が配置され、この
遮蔽ケース１３とプリント配線板１上の接地パターン１
ｃとが、はんだ１５により接続されている。
【０００５】そして、遮蔽ケース１３が、プリント配線
板１に形成される接地部１ｄに電気的に接続されること
で、ベアチップ３が遮蔽され、外来ノイズから保護され
ている。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の遮蔽ケース１３を配置したチップ・オン・ボ
ードでは、遮蔽ケース１３が容器状をしているため、体
積が大きくなり、また、遮蔽ケース１３をはんだ付けに
よりプリント配線板１に固定し、気密封止しているた
め、接地パターン１ｃを十分に広い幅に形成する必要が
あり、チップ・オン・ボードの小型化の弊害になってい
るという問題があった。
【０００７】さらに、遮蔽ケース１３を配置する領域、
および接地パターン１ｃを形成する領域には、他の実装
部品を搭載できないため、チップ・オン・ボードの高密
度実装化の弊害になっているという問題があった。本発
明は、かかる従来の問題点を解決するためになされたも
ので、外来ノイズに対して十分な遮蔽効果を得ることが
でき、チップ・オン・ボードの小型化，高密度実装化を
可能にすることができるチップ・オン・ボード遮蔽構造
およびその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１のチップ・オン
・ボード遮蔽構造は、プリント配線板上にベアチップを
搭載するとともに、前記ベアチップの周囲に、前記ベア
チップを外来ノイズから保護する導電性の遮蔽部材を形
成してなるチップ・オン・ボード遮蔽構造において、前
記ベアチップの周囲に、前記ベアチップを保護する封止
部材に対する流れ止め用枠を形成し、前記封止部材を覆
って前記遮蔽部材を形成し、前記遮蔽部材を前記プリン
ト配線板の接地部に電気的に接続してなることを特徴と
する。
【０００９】請求項２のチップ・オン・ボード遮蔽構造
は、請求項１記載のチップ・オン・ボード遮蔽構造にお
いて、前記流れ止め用枠を導電性材料で形成し、前記プ
リント配線板の前記接地部に接続するとともに、前記遮
蔽部材を前記流れ止め用枠の内側に形成し、前記遮蔽部
材を前記流れ止め用枠に電気的に接続してなることを特
徴とする。
【００１０】請求項３のチップ・オン・ボード遮蔽構造
は、請求項１記載のチップ・オン・ボード遮蔽構造にお
いて、前記プリント配線板上の前記流れ止め用枠の周囲
に、前記接地部に接続される接地パターンを形成し、前
記遮蔽部材を前記接地パターンの内側に形成し、前記遮
蔽部材を前記接地パターンに接続してなることを特徴と
する。
【００１１】請求項４のチップ・オン・ボード遮蔽構造
は、請求項１記載のチップ・オン・ボード遮蔽構造にお
いて、前記プリント配線板上の前記流れ止め用枠の周囲
に、前記遮蔽部材を接地するための遮蔽部材用枠を導電
性材料で形成し、前記プリント配線板の前記接地部に接
続するとともに、前記遮蔽部材を前記遮蔽部材用枠の内
側に形成し、前記遮蔽部材を前記遮蔽部材用枠に電気的
に接続してなることを特徴とする。
【００１２】請求項５のチップ・オン・ボード遮蔽構造
は、請求項１記載のチップ・オン・ボード遮蔽構造にお
いて、前記流れ止め用枠を導電性材料で形成し、前記プ
リント配線板の前記接地部に接続するとともに、前記流
れ止め用枠の周囲に、前記遮蔽部材の前記流れ止め用の
遮蔽部材用枠を形成し、前記遮蔽部材を前記遮蔽部材用
枠の内側に形成し、前記遮蔽部材を前記流れ止め用枠に
電気的に接続してなることを特徴とする。
【００１３】請求項６のチップ・オン・ボード遮蔽構造
は、プリント配線板にベアチップのパッド部を向けた状
態で搭載するフリップチップ方式のチップ・オン・ボー
ド遮蔽構造において、前記パッド部にバンプ電極を形成
した前記ベアチップを、前記プリント配線板に接着し、
前記ベアチップと前記プリント配線板との間に形成する
隙間に絶縁性の樹脂を充填し、前記ベアチップを覆っ
て、前記ベアチップに接する状態で遮蔽部材を形成し、
前記遮蔽部材を前記プリント配線板の接地部に電気的に
接続してなることを特徴とする。
【００１４】請求項７のチップ・オン・ボード製造方法
は、プリント配線板上にベアチップを搭載するととも
に、前記ベアチップの周囲に、前記ベアチップを外来ノ
イズから保護する遮蔽部材を形成してなるチップ・オン
・ボードの製造方法において、前記プリント配線板上に
導電性の流れ止め用枠を形成し、この流れ止め用枠を前
記プリント配線板の接地部に接続する枠形成工程と、前
記プリント配線板上に前記ベアチップを固着するベアチ
ップ固着工程と、前記ベアチップに形成されるボンディ
ングパッドと前記ベアチップの周囲に形成される導体パ
ターンとをボンディングワイヤで接続するボンディング
工程と、前記ベアチップを覆って前記流れ止め用枠の内
側に封止部材を供給し、前記ベアチップを封止する封止
工程と、前記封止部材を覆って、前記遮蔽部材を形成
し、前記流れ止め用枠に接続する遮蔽工程とを有するこ
とを特徴とする。
【００１５】請求項８のチップ・オン・ボード製造方法
は、プリント配線板上にベアチップを搭載するととも
に、前記ベアチップの周囲に、前記ベアチップを外来ノ
イズから保護する遮蔽部材を形成してなるチップ・オン
・ボードの製造方法において、前記プリント配線板上に
流れ止め用枠を形成する枠形成工程と、前記プリント配
線板上に前記ベアチップを固着するベアチップ固着工程
と、前記ベアチップに形成されるボンディングパッドと
前記ベアチップの周囲に形成される導体パターンとをボ
ンディングワイヤで接続するボンディング工程と、前記
ベアチップを覆って前記流れ止め用枠の内側に封止部材
を供給し、前記ベアチップを封止する封止工程と、前記
封止部材を覆って、前記遮蔽部材を形成し、前記プリン
ト配線板上の前記流れ止め用枠の周囲に形成した接地パ
ターンに接続する遮蔽工程とを有することを特徴とす
る。
【００１６】請求項９のチップ・オン・ボード製造方法
は、プリント配線板上にベアチップを搭載するととも
に、前記ベアチップの周囲に、前記ベアチップを外来ノ
イズから保護する遮蔽部材を形成してなるチップ・オン
・ボードの製造方法において、前記流れ止め用枠の周囲
に、遮蔽部材用枠を形成する遮蔽枠形成工程と、前記プ
リント配線板上に流れ止め用枠を形成する枠形成工程
と、前記プリント配線板上に前記ベアチップを固着する
ベアチップ固着工程と、前記ベアチップに形成されるボ
ンディングパッドと前記ベアチップの周囲に形成される
導体パターンとをボンディングワイヤで接続するボンデ
ィング工程と、前記ベアチップを覆って前記流れ止め用
枠の内側に封止部材を供給し、前記ベアチップを封止す
る封止工程と、前記封止部材を覆って、前記遮蔽部材を
形成し、前記プリント配線板上の接地部に電気的に接続
する遮蔽工程とを有することを特徴とする。
【００１７】請求項１０のチップ・オン・ボード製造方
法は、ベアチップのパッド部をプリント配線板に向けた
状態で搭載するフリップチップ方式のチップ・オン・ボ
ードの製造方法において、前記ベアチップの前記パッド
部にバンプ電極を形成するバンプ工程と、前記ベアチッ
プの前記パッド部を前記プリント配線板に接着するベア
チップ接着工程と、前記ベアチップと前記プリント配線
板との間に形成する隙間に絶縁性の樹脂を充填する充填
工程と、前記ベアチップを覆って遮蔽部材を形成し、前
記プリント配線板上の前記ベアチップの周囲に形成した
接地パターンに接続する遮蔽工程とを有することを特徴
とする。
【００１８】請求項１１のチップ・オン・ボード製造方
法は、ベアチップのパッド部をプリント配線板に向けた
状態で搭載するフリップチップ方式のチップ・オン・ボ
ードの製造方法において、前記プリント配線板の前記ベ
アチップを搭載する領域の周囲に、導電性の遮蔽部材用
枠を形成し、この遮蔽部材用枠を前記プリント配線板の
接地部に接続するする遮蔽枠形成工程と、前記ベアチッ
プの前記パッド部にバンプ電極を形成するバンプ工程
と、前記ベアチップの前記パッド部を前記プリント配線
板に接着するベアチップ接着工程と、前記ベアチップと
前記プリント配線板との間に形成する隙間に絶縁性の樹
脂を充填する充填工程と、前記ベアチップを覆って遮蔽
部材を形成し、前記遮蔽部材用枠に接続する遮蔽工程と
を有することを特徴とする。
【００１９】請求項１２のチップ・オン・ボード製造方
法は、請求項７ないし請求項１１のいずれか１項記載の
チップ・オン・ボードの製造方法において、前記遮蔽工
程の前記遮蔽部材の形成は、スパッタリングにより行う
ことを特徴とする。
【００２０】請求項１３のチップ・オン・ボード製造方
法は、請求項７ないし請求項１１のいずれか１項記載の
チップ・オン・ボードの製造方法において、前記遮蔽工
程の前記遮蔽部材の形成は、シート状の板材を、熱圧着
することにより行うことを特徴とする。請求項１４のチ
ップ・オン・ボード製造方法は、請求項９または請求項
１１記載のチップ・オン・ボードの製造方法において、
前記遮蔽工程の前記遮蔽部材の形成は、導電性樹脂材料
を、塗布することにより行うことを特徴とする。
【００２１】（作用）請求項１のチップ・オン・ボード
遮蔽構造では、プリント配線板上に搭載されるベアチッ
プが、封止部材により封止され、この封止部材を覆っ
て、ベアチップの周囲に導電性を有する遮蔽部材が形成
される。そして、遮蔽部材がプリント配線板の接地部に
接続され、ベアチップが外来ノイズから保護される。
【００２２】請求項２のチップ・オン・ボード遮蔽構造
では、接地部に接続される導電性の流れ止め用枠が形成
される。そして、流れ止め用枠の内側に形成される遮蔽
部材が、流れ止め用枠に接続されることで接地され、ベ
アチップが外来ノイズから保護される。請求項３のチッ
プ・オン・ボード遮蔽構造では、流れ止め用枠の周囲
に、接地部に接続される接地パターンが形成される。
【００２３】そして、接地パターンの内側に形成される
遮蔽部材が、接地パターンに接続されることで接地さ
れ、ベアチップが外来ノイズから保護される。請求項４
のチップ・オン・ボード遮蔽構造では、流れ止め用枠の
周囲に、接地部に接続される導電性の遮蔽部材用枠が形
成される。そして、遮蔽部材用枠の内側に形成される遮
蔽部材が、遮蔽部材用枠に接続されることで接地され、
ベアチップが外来ノイズから保護される。
【００２４】請求項５のチップ・オン・ボード遮蔽構造
では、接地部に接続される導電性の流れ止め用枠が形成
され、この流れ止め用枠の周囲に、遮蔽部材用枠が形成
される。そして、遮蔽部材用枠の内側に形成される遮蔽
部材が、流れ止め用枠に接続されることで接地され、ベ
アチップが外来ノイズから保護される。
【００２５】請求項６のチップ・オン・ボード遮蔽構造
では、ベアチップが、パッド部をプリント配線板に向け
た状態で接着され、ベアチップとプリント配線板との間
に形成される隙間に絶縁性の樹脂が充填される。そし
て、ベアチップを覆って形成される遮蔽部材が、プリン
ト配線板の接地部に接続され、ベアチップが外来ノイズ
から保護される。
【００２６】請求項７のチップ・オン・ボードの製造方
法では、先ず、プリント配線板上のベアチップ搭載領域
の周囲に、接地部に接続される導電性材料の流れ止め用
枠が形成される枠形成工程が行われる。次に、プリント
配線板上にベアチップが固着されるベアチップ固着工程
が行われる。
【００２７】そして、ベアチップに形成されるボンディ
ングパッドとベアチップの周囲に形成される導体パター
ンとが、ボンディングワイヤにより接続されるボンディ
ング工程が行われる。次に、ベアチップを覆って流れ止
め用枠の内側に封止部材が供給され、熱処理によりベア
チップが封止される封止工程が行われる。
【００２８】そして、流れ止め用枠の内側に遮蔽部材が
形成され、遮蔽部材が流れ止め用枠に接続されることで
接地される遮蔽工程が行われる。請求項８のチップ・オ
ン・ボードの製造方法では、先ず、プリント配線板上の
ベアチップ搭載領域の周囲に、流れ止め用枠が形成され
る枠形成工程が行われる。
【００２９】次に、プリント配線板上にベアチップが固
着されるベアチップ固着工程が行われる。そして、ベア
チップに形成されるボンディングパッドとベアチップの
周囲に形成される導体パターンとが、ボンディングワイ
ヤにより接続されるボンディング工程が行われる。
【００３０】次に、ベアチップを覆って流れ止め用枠の
内側に封止部材が供給され、熱処理によりベアチップが
封止される封止工程が行われる。そして、流れ止め用枠
の周囲に形成した接地パターンの内側に遮蔽部材が形成
され、遮蔽部材が接地パターンに接続されることで接地
される遮蔽工程が行われる。
【００３１】請求項９のチップ・オン・ボードの製造方
法では、先ず、プリント配線板上のベアチップ搭載領域
の周囲に、遮蔽部材用枠が形成される遮蔽枠形成工程が
行われる。次に、遮蔽部材用枠の内側に流れ止め用枠が
形成される枠形成工程が行われる。次に、プリント配線
板上にベアチップが固着されるベアチップ固着工程が行
われる。
【００３２】そして、ベアチップに形成されるボンディ
ングパッドとベアチップの周囲に形成される導体パター
ンとが、ボンディングワイヤにより接続されるボンディ
ング工程が行われる。次に、ベアチップを覆って流れ止
め用枠の内側に封止部材が供給され、熱処理によりベア
チップが封止される封止工程が行われる。
【００３３】そして、遮蔽部材用枠の内側に遮蔽部材が
形成され、遮蔽部材がプリント配線板の接地部に接続さ
れることで接地される遮蔽工程が行われる。請求項１０
のチップ・オン・ボードの製造方法では、先ず、ベアチ
ップのパッド部にバンプ電極が形成されるバンプ工程が
行われる。
【００３４】次に、ベアチップのパッド部がプリント配
線板に接着されるベアチップ接着工程が行われる。次
に、ベアチップとプリント配線板との間に形成される隙
間に絶縁性の樹脂が充填される充填工程が行われる。そ
して、ベアチップを覆って遮蔽部材が形成され、遮蔽部
材がベアチップの周囲に形成される接地パターンに接続
されることで接地される遮蔽工程が行われる。
【００３５】請求項１１のチップ・オン・ボードの製造
方法では、先ず、プリント配線板上のベアチップ搭載領
域の周囲に、導電性の遮蔽部材用枠が形成される遮蔽枠
形成工程が行われる。また、ベアチップのパッド部にバ
ンプ電極が形成されるバンプ工程が行われる。次に、ベ
アチップのパッド部がプリント配線板に接着されるベア
チップ接着工程が行われる。
【００３６】次に、ベアチップとプリント配線板との間
に形成される隙間に絶縁性の樹脂が充填される充填工程
が行われる。そして、ベアチップを覆って遮蔽部材用枠
の内側に遮蔽部材が形成され、遮蔽部材が遮蔽部材用枠
に接続されることで接地される遮蔽工程が行われる。請
求項１２のチップ・オン・ボードの製造方法では、遮蔽
工程の遮蔽部材の形成が、スパッタリングにより行われ
る。
【００３７】請求項１３のチップ・オン・ボードの製造
方法では、遮蔽工程の遮蔽部材の形成が、シート状の板
材を、熱圧着することにより行われる。請求項１４のチ
ップ・オン・ボードの製造方法では、遮蔽工程の遮蔽部
材の形成が、導電性樹脂材料を、塗布することにより行
われる。
【００３８】
【発明の実施の形態】以下、本発明の実施形態を図面を
用いて詳細に説明する。
【００３９】図１および図２は、本発明のチップ・オン
・ボード遮蔽構造を備えたチップ・オン・ボードの第１
の実施形態（請求項１，請求項２，および請求項７，請
求項１２，請求項１３に対応する）を示しており、符号
２１は、プリント配線板である。プリント配線板２１上
には、ベアチップ２３が搭載される導体パターン２１ａ
が形成されている。
【００４０】導体パターン２１ａの周囲には、複数の導
体パターン２１ｂが形成され、さらに、導体パターン２
１ｂの周囲には、接地パターン２１ｃが環状に形成され
ている。この接地パターン２１ｃは、プリント配線板２
１の導体パターン２１ｄを介して、接地部２１ｅに接続
されている。
【００４１】また、接地パターン２１ｃの上には、導電
性部材３１が形成され、この導電性部材３１により流れ
止め用枠３３が形成されている。この実施形態では、導
電性部材３１は、例えば、はんだを用いて形成されてい
る。そして、導体パターン２１ａの上には、図示しない
接着剤を介して、例えば、ＬＳＩ等のベアチップ２３が
固着されている。
【００４２】また、ベアチップ２３に形成されるボンデ
ィングパッド２３ａと導体パターン２１ｂとが、ボンデ
ィングワイヤ２９により接続されている。そして、流れ
止め用枠３３の内側に充填される封止部材３５により、
ベアチップ２３が封止されている。さらに、封止部材３
５を覆って、封止部材３５に接する状態で、遮蔽部材３
７が形成されている。
【００４３】この遮蔽部材３７は、例えば、金(Au)によ
り構成されている。そして、遮蔽部材３７が、流れ止め
用枠３３に接続され、プリント配線板２１の接地部２１
ｅと電気的に接続されている。以上のように構成された
チップ・オン・ボード遮蔽構造を備えたチップ・オン・
ボードは、以下に述べる方法で製造される。
【００４４】この製造方法では、枠形成工程，ベアチッ
プ固着工程，ボンディング工程，封止工程および遮蔽工
程が、順次行われる。すなわち、先ず、枠形成工程で
は、図３（ａ）に示すように、予め導体パターン２１
ａ，２１ｂ，接地パターン２１ｃ，および接地部２１ｅ
が形成されるプリント配線板２１の上に、メタルマスク
３９が載置される。
【００４５】このメタルマスク３９には、接地パターン
２１ｃの形状に合わせて穴部３９ａが形成されている。
そして、図３（ｂ）に示すように、メタルマスク３９の
穴部３９ａを通して、プリント配線板２１の接地パター
ン２１ｃ上に、導電性部材３１が印刷され、流れ止め用
枠３３が形成される。
【００４６】次に、ベアチップ固着工程では、図３
（ｃ）に示すように、導体パターン２１ａ上に図示しな
い接着剤が塗布され、プリント配線板２１上にベアチッ
プ２３が固着される。次に、ボンディング工程では、図
４（ａ）に示すように、ベアチップ２３の上に形成され
るボンディングパッド２３ａとベアチップ２３の周囲に
形成される導体パターン２１ｂとが、ボンディングワイ
ヤ２９により接続される。
【００４７】そして、封止工程では、図４（ｂ）に示す
ように、封止部材３５が、流れ止め用枠３３の内側に充
填され、熱処理により、封止部材３５が硬化され、ベア
チップ２３が封止部材３５により封止される。次に、遮
蔽工程では、図４（ｃ）に示すように、プリント配線板
２１に形成される封止部材３５および流れ止め用枠３３
の形状の開口部４１ａを有するマスク４１が、プリント
配線板２１の上に配置される。
【００４８】この後、図５に示すように、マスク４１を
配置した状態でプリント配線板２１が、スパッタリング
装置４３の内部に配置される。そして、例えば、金が、
封止部材３５および流れ止め用枠３３の表面にスパッタ
リングされ、遮蔽部材３７が形成され、チップ・オン・
ボード遮蔽構造を備えたチップ・オン・ボードが形成さ
れる。
【００４９】以上のようにして形成された遮蔽構造を備
えたチップ・オン・ボードでは、遮蔽部材３７によりベ
アチップ２３を完全に気密封止し、また、遮蔽部材３７
を最小限の大きさで形成したので、外来ノイズに対して
十分な遮蔽効果を得ることができ、チップ・オン・ボー
ドの小型化を可能にすることができる。また、遮蔽部材
３７を導電性の流れ止め用枠を介して接地し、プリント
配線板２１へ接地するための領域を最小限にしたので、
ベアチップ２３の近隣する領域に部品を実装することが
でき、チップ・オン・ボードの高密度実装化を可能にす
ることができる。
【００５０】また、導電性の遮蔽部材３７を用いて、ベ
アチップ２３を気密封止したので、ベアチップ２３への
水分の侵入を完全に防ぐことができ、さらに、ベアチッ
プ２３から発生する熱を効果的に放熱することができ
る。すなわち、信頼性の高いチップ・オン・ボードを構
成することができる。そして、上述したチップ・オン・
ボードの製造方法では、枠形成工程により、導電性の流
れ止め用枠３３の形成と、流れ止め用枠３３のプリント
配線板２１への接地とを、同時に行うことができるの
で、作業性良く遮蔽構造を備えたチップ・オン・ボード
を製造することができる。
【００５１】また、遮蔽工程の遮蔽部材３７の形成を、
スパッタリングにより行ったので、均一な膜質の遮蔽部
材３７を形成することができる。そして、スパッタリン
グのターゲット材料を交換することで、様々な膜を形成
することができるので、最適な材質の遮蔽部材３７を、
容易に形成することができる。
【００５２】すなわち、チップ・オン・ボードに複数の
ベアチップ２３を搭載する場合、それぞれのベアチップ
２３の特性に対応した遮蔽部材３７を、容易に形成する
ことができる。さらに、ターゲット材料を変えて、複数
回スパッタリングすることで、複数の層を有する遮蔽部
材３７を形成することができ、より遮蔽効果のある遮蔽
構造を備えたチップ・オン・ボードを製造することがで
きる。
【００５３】図６および図７は、本発明の第２の実施形
態（請求項１，請求項３，および請求項８，請求項１
２，請求項１３に対応する）を示しており、符号５１は
プリント配線板である。プリント配線板５１上には、ベ
アチップ２３が搭載される導体パターン５１ａが形成さ
れている。
【００５４】導体パターン５１ａの周囲には、複数の導
体パターン５１ｂが形成され、さらに、導体パターン５
１ｂの周囲には、絶縁性の流れ止め用枠５３が環状に形
成されている。この実施形態では、流れ止め用枠５３
は、例えば、シリコン樹脂により形成されている。
【００５５】流れ止め用枠５３の周囲には、接地パター
ン５１ｃが環状に形成されている。この接地パターン５
１ｃは、プリント配線板５１の導体パターン５１ｄを介
して、接地部５１ｅに接続されている。そして、導体パ
ターン５１ａ上には、第１の実施形態と同じベアチップ
２３が固着され、封止部材３５により封止されている。
【００５６】さらに、封止部材３５を覆って、封止部材
３５に接する状態で、遮蔽部材５５が形成されている。
そして、遮蔽部材５５は、接地パターン５１ｃに接地さ
れている。以上のように構成されたチップ・オン・ボー
ド遮蔽構造を備えたチップ・オン・ボードは、以下に述
べる方法で製造される。
【００５７】この製造方法では、枠形成工程，ベアチッ
プ固着工程，ボンディング工程，封止工程および遮蔽工
程が、順次行われる。すなわち、先ず、枠形成工程で
は、図８（ａ）に示すように、環状の接地パターン５１
ｃの内側に沿って、絶縁性の流れ止め用枠５３が、例え
ば、ディスペンサー５７を用いて形成される。
【００５８】次に、ベアチップ固着工程，ボンディング
工程および封止工程では、第１の実施形態と同様に、図
８（ｂ），（ｃ）に示すように、プリント配線板５１上
にベアチップ２３が固着され、ボンディングされた後、
ベアチップ２３が封止部材３５により封止される。次
に、遮蔽工程では、図９（ａ）に示すように、プリント
配線板５１上の接地パターン５１ｃの上に異方性導電膜
５９が配置される。
【００５９】この異方性導電膜５９には、例えば、金粒
等を含有する導電性のエポキシ系樹脂が用いられてい
る。この後、シート状の遮蔽部材５５が、異方性導電膜
５９を介して、接地パターン５１ｃの上に配置される。
この遮蔽部材５５には、例えば、はんだシートが用いら
れている。
【００６０】そして、図９（ｂ）に示すように、接地パ
ターン５１ｃ上の遮蔽部材５５が、熱圧着工具６１によ
り、加熱されながら押圧されることで、異方性導電膜５
９を介して接地パターン５１ｃに接続され、チップ・オ
ン・ボード遮蔽構造が形成される。
【００６１】以上のようにして形成された遮蔽構造を備
えたチップ・オン・ボードでは、第１の実施形態と略同
様の効果を得ることができるが、この実施形態では、従
来と同一の枠形成工程，ベアチップ固着工程，ボンディ
ング工程および封止工程を行い、この後に、遮蔽部材５
５を形成する遮蔽工程を行ったので、既存の製造ライン
をそのまま活用して、遮蔽構造を備えたチップ・オン・
ボードを製造することができる。
【００６２】また、遮蔽工程の遮蔽部材５５の形成を、
シート状の板材を熱圧着することにより行ったので、簡
易な設備で遮蔽構造を備えたチップ・オン・ボードを製
造することができる。そして、流れ止め用枠の周囲に、
プリント配線板の接地部に接続した接地パターンを形成
し、この接地パターンに遮蔽部材を接続したので、流れ
止め用枠と略同じ大きさで遮蔽部材を形成することがで
き、チップ・オン・ボードの小型化，高密度実装化を可
能にすることができる。
【００６３】図１０および図１１は、本発明の第３の実
施形態（請求項１，請求項４および請求項５，請求項１
２ないし請求項１４に対応する）を示しており、符号５
１はプリント配線板である。このプリント配線板５１お
よび流れ止め用枠５３は、第２の実施形態と同一のもの
であり、流れ止め用枠５３は、例えば、シリコン樹脂に
より形成されている。
【００６４】流れ止め用枠５３の周囲に形成される接地
パターン５１ｃの上には、導電性の遮蔽部材用枠７３が
形成されている。この遮蔽部材用枠７３は、例えば、は
んだにより形成されている。そして、導体パターン５１
ａ上には、第１の実施形態と同じベアチップ２３が固着
され、封止部材３５により封止されている。
【００６５】さらに、封止部材３５を覆って、封止部材
３５に接する状態で、遮蔽部材７５が形成されている。
この遮蔽部材７５には、例えば、銀(Ag)粒を含有する熱
硬化性のエポキシ系樹脂が用いられている。そして、遮
蔽部材７５は、遮蔽部材用枠７３に接続され、プリント
配線板５１の接地部５１ｅと電気的に接続されている。
【００６６】以上のように構成されたチップ・オン・ボ
ード遮蔽構造を備えたチップ・オン・ボードは、以下に
述べる方法で製造される。この製造方法では、遮蔽枠形
成工程，枠形成工程，ベアチップ固着工程，ボンディン
グ工程，封止工程および遮蔽工程が、順次行われる。す
なわち、先ず、遮蔽枠形成工程では、図１２（ａ）に示
すように、予め導体パターン５１ａ，５１ｂ，接地パタ
ーン５１ｃ，および５１ｅが形成されるプリント配線板
５１の上に、メタルマスク７７が載置される。
【００６７】このメタルマスク７７には、接地パターン
５１ｃの形状に合わせて穴部７７ａが形成されている。
そして、図１２（ｂ）に示すように、メタルマスク７７
の穴部７７ａを通して、プリント配線板５１の接地パタ
ーン５１ｃ上に、はんだが印刷され、遮蔽部材用枠７３
が形成される。
【００６８】次に、枠形成工程では、図１２（ｃ）に示
すように、環状の接地パターン５１ｃの内側に沿って、
絶縁性の流れ止め用枠５３が、例えば、ディスペンサー
５７を用いて形成される。次に、ベアチップ固着工程，
ボンディング工程および封止工程では、第１の実施形態
と同様に、図１３（ａ），（ｂ）に示すように、プリン
ト配線板５１上にベアチップ２３が配置され、ベアチッ
プ２３が封止部材３５により封止される。
【００６９】次に、遮蔽工程では、図１３（ｃ）に示す
ように、ディスペンサー７９により、熱硬化性を有する
遮蔽部材７５が、封止部材３５を覆って、遮蔽部材用枠
７３の内側に形成され、熱処理されることで硬化し、図
１０に示したチップ・オン・ボード遮蔽構造が形成され
る。
【００７０】以上のようにして形成された遮蔽構造を備
えたチップ・オン・ボードでは、第１の実施形態と略同
様の効果を得ることができるが、この実施形態では、遮
蔽部材用枠７３の高さを変えることで、遮蔽部材７５の
膜厚を変えることができるので、ベアチップ２３の特性
に対応する最適な遮蔽部材７５を形成することができ
る。
【００７１】また、プリント配線板５１の接地部５１ｅ
に接続した導電性の流れ止め用枠５３を形成し、この流
れ止め用枠５３の周囲に遮蔽部材用枠７３を形成したの
で、流れ止め用枠５３と略同じ大きさで遮蔽部材７５が
形成でき、チップ・オン・ボードの小型化，高密度実装
化を可能にすることができる。そして、上述したチップ
・オン・ボードの製造方法では、遮蔽枠形成工程の後
に、従来と同一の枠形成工程，ベアチップ固着工程，ボ
ンディング工程および封止工程を行い、この後に、ベア
チップ２３を覆って、遮蔽部材７５を形成する遮蔽工程
を行ったので、既存の製造ラインをそのまま活用して、
遮蔽構造を備えたチップ・オン・ボードを製造すること
ができる。
【００７２】また、遮蔽部材用枠が流れ止めの役目をす
るので、遮蔽工程では、例えば、流動性のある熱硬化性
導電材料を、ディスペンサー７９により塗布することで
遮蔽部材７５を形成することができ、簡易な設備で遮蔽
構造を備えたチップ・オン・ボードを製造することがで
きる。図１４および図１５は、本発明の第４の実施形態
（請求項６，請求項１０，請求項１２および請求項１３
に対応する）を示しており、符号８１はプリント配線板
である。
【００７３】プリント配線板８１上には、ベアチップ８
３が接続される導体パターン８１ａが複数形成されてい
る。この導体パターン８１ａの周囲には、接地パターン
８１ｂが環状に形成されている。
【００７４】接地パターン８１ｂは、プリント配線板８
１の導体パターン８１ｃを介して、接地部８１ｄに接続
されている。また、ベアチップ８３の図示しないパッド
部８３ａには、例えば、金により形成されるバンプ電極
８３ｂが取り付けられている。そして、ベアチップ８３
のバンプ電極８３ｂ側をプリント配線板８１に向けた状
態で、バンプ電極８３ｂと導体パターン８１ａとが接続
され、ベアチップ８３が、プリント配線板８１に接着さ
れている。
【００７５】さらに、ベアチップ８３とプリント配線板
８１との間に形成される隙間には、絶縁性の樹脂８５が
充填されている。そして、ベアチップ８３を覆って、遮
蔽部材８７が、ベアチップ８３の裏面部８３ｃに接する
状態で形成されている。この遮蔽部材８７は、例えば、
金により構成されている。
【００７６】そして、遮蔽部材８７は、接地パターン８
１ｂに接続され、プリント配線板８１の接地部８１ｄと
電気的に接続されている。以上のように形成されたチッ
プ・オン・ボード遮蔽構造を備えたチップ・オン・ボー
ドは、以下に述べる方法で製造される。この製造方法で
は、バンプ工程，ベアチップ接着工程，充填工程および
遮蔽工程が、順次行われる。
【００７７】すなわち、先ず、バンプ工程では、図１６
（ａ）に示すように、ベアチップ８３のパッド部８３ａ
に、バンプ電極８３ｂが取り付けられる。次に、ベアチ
ップ接着工程では、図１６（ｂ）に示すように、ベアチ
ップ８３のバンプ電極８３ｂ部分が、導電性樹脂８９の
溶融槽９１に浸漬される。この導電性樹脂８９には、例
えば、銀を含有するエポキシ系樹脂が用いられている。
【００７８】この後、図１６（ｃ）に示すように、導電
性樹脂８９を付着したバンプ電極８３ｂが導体パターン
８１ａ上に接するように、ベアチップ８３が、プリント
配線板８１上に配置される。そして、バンプ電極８３ｂ
と導体パターン８１ａとが加熱されることで、導電性樹
脂８９を介して接着される。
【００７９】次に、充填工程では、図１７（ａ）に示す
ように、ベアチップ８３とプリント配線板８１との間に
形成される隙間に、絶縁性の樹脂８５が充填される。次
に、遮蔽工程では、図１７（ｂ）に示すように、プリン
ト配線板８１上の導体パターン８１ａおよびベアチップ
８３の形状に合わせた開口部９３ａを有するマスク９３
が、プリント配線板８１の上に配置される。
【００８０】この後、プリント配線板８１が、マスク９
３を配置した状態でスパッタリング装置４３の内部に配
置される。そして、例えば、金が、導体パターン８１ａ
およびベアチップ８３の裏面部８３ｃにスパッタリング
され、チップ・オン・ボード遮蔽構造を備えたチップ・
オン・ボードが形成される。
【００８１】以上のようにして形成された遮蔽構造を備
えたチップ・オン・ボードでは、第１および第２の実施
形態と略同様の効果を得ることができるが、この実施形
態では、遮蔽部材８７をベアチップ８３の周囲に形成し
た接地パターン８１ｂに接続することで、ベアチップ８
３を完全に気密封止し、また、遮蔽部材８７を略ベアチ
ップ８３と同一の大きさで形成したので、十分な遮蔽効
果を得ることができ、チップ・オン・ボードのさらなる
小型化，高密度実装化を可能にすることができる。
【００８２】そして、上述したチップ・オン・ボードの
製造方法では、従来と同一のバンプ工程，接着工程，充
填工程を行い、この後に、ベアチップ８３を覆って、遮
蔽部材８７を形成する遮蔽工程を行ったので、既存の製
造ラインをそのまま活用して、遮蔽構造を備えたチップ
・オン・ボードを製造することができる。図１８は、本
発明の第５の実施形態（請求項６，請求項１１ないし請
求項１４に対応する）を示しており、符号８１はプリン
ト配線板である。
【００８３】プリント配線板８１およびベアチップ８３
には、第４の実施形態と同じものが使用され、ベアチッ
プ８３のバンプ電極８３ｂをプリント配線板８１に向け
た状態で、ベアチップ８３がプリント配線板８１に接着
されている。また、プリント配線板８１とベアチップ８
３との間に形成される隙間には、絶縁性の樹脂８５が充
填されている。
【００８４】そして、プリント配線板８１の接地パター
ン８１ｂの上には、導電性の遮蔽部材用枠７３が形成さ
れている。さらに、ベアチップ８３を覆って、遮蔽部材
７５が、ベアチップ８３の裏面部８３ｃに接する状態で
形成されている。この遮蔽部材７５は、例えば、銀粒等
を含有する導電性のエポキシ系樹脂が用いられている。
【００８５】そして、遮蔽部材７５は、遮蔽部材用枠７
３に接続され、プリント配線板８１の接地部８１ｄと電
気的に接続されている。以上のように構成されたチップ
・オン・ボード遮蔽構造を備えたチップ・オン・ボード
は、以下に述べる方法で製造される。この製造方法で
は、遮蔽枠形成工程，バンプ工程，ベアチップ接着工
程，充填工程および遮蔽工程が、順次行われる。
【００８６】すなわち、先ず、第３の実施形態の遮蔽枠
形成工程と同様にメタルマスクを用いて遮蔽部材用枠７
３が形成される。次に、第４の実施形態と同様にして、
バンプ工程，接着工程および充填工程が行われ、ベアチ
ップ８３がプリント配線板８１に接着される。
【００８７】この後、第４の実施形態の充填工程と同様
にして、ベアチップ８３とプリント配線板８１との間に
形成される隙間に絶縁性の樹脂が充填される。そして、
第３の実施形態と遮蔽工程と同様に、ディスペンサー７
９を用いて、遮蔽部材７５が、遮蔽部材用枠７３の内側
に形成され、チップ・オン・ボード遮蔽構造が形成され
る。
【００８８】以上のようにして形成された遮蔽構造を備
えたチップ・オン・ボードでは、第１，第３および第４
の実施形態と略同様の効果を得ることができる。また、
上述したチップ・オン・ボードの製造方法では、遮蔽枠
形成工程の後に、従来と同一のバンプ工程，接着工程，
充填工程を行い、この後に、ベアチップ８３を覆って、
遮蔽部材７５を形成する遮蔽工程を行ったので、既存の
製造ラインをそのまま活用して、遮蔽構造を備えたチッ
プ・オン・ボードを製造することができる。
【００８９】なお、上述した第１および第４の実施形態
では、スパッタリングのターゲット材料に金を用いた例
について述べたが、本発明はかかる実施形態に限定され
るものではなく、例えば、アルミニウム(Al)，銅(Cu)，
あるいはニッケル(Ni)，鉄(Fe)等を用いても良い。この
場合、金，アルミニウム，銅を用いることにより、高周
波ノイズに対して顕著な遮蔽効果を有する遮蔽部材３
７，８７を形成することができ、ニッケル，鉄を用いる
ことにより、低周波ノイズに対して顕著な遮蔽効果を有
する遮蔽部材３７，８７を形成することができる。
【００９０】さらに、図１９に示すように、例えば、金
を用いて１層目の遮蔽部材３７ａを形成し、ニッケルを
用いて２層目の遮蔽部材３７ｂを形成することにより、
高周波および低周波ノイズの両方に遮蔽効果を有するチ
ップ・オン・ボードを構成することができる。
【００９１】なお、上述した第１の実施形態では、導電
性部材３１に、はんだを用いた例について述べたが、本
発明はかかる実施形態に限定されるものではなく、例え
ば、導電性のエポキシ系樹脂を用いても良い。また、上
述した第１の実施形態では、遮蔽部材３７の形成をスパ
ッタリングにより行った例について述べたが、本発明は
かかる実施形態に限定されるものではなく、例えば、第
２の実施形態で述べたように熱圧着により行っても良
い。
【００９２】また、上述した第２の実施形態では、遮蔽
部材５５に、はんだシートを用いた例について述べた
が、本発明はかかる実施形態に限定されるものではな
く、例えば、表面にポリイミド樹脂層を有し、内部に金
あるいはニッケル，銅，アルミニウム等の薄層を有する
フレキシブル基板を用いても良い。このフレキシブル基
板の表面のポリイミド樹脂層は絶縁性を有するため、例
えば、ベアチップ２３の基板電位が接地電位以外の電圧
の場合にも、短絡させることなくベアチップを遮蔽する
ことができる。
【００９３】そして、上述した第２の実施形態では、遮
蔽部材５５の形成を熱圧着により行った例について述べ
たが、本発明はかかる実施形態に限定されるものではな
く、例えば、第１の実施形態で述べたようにスパッタリ
ングにより行っても良い。なお、上述した第３の実施形
態では、遮蔽部材７５の接地を、導電性の遮蔽部材用枠
７３を介して行った例について述べたが、本発明はかか
る実施形態に限定されるものではなく、例えば、流れ止
め用枠５３の下に接地パターンを形成し、導電性の流れ
止め用枠５３を形成し、遮蔽部材７５の接地を、流れ止
め用枠５３を介して行っても良い。
【００９４】そして、上述した第３の実施形態では、遮
蔽部材７５の形成をディスペンサー７９を用いて行った
例について述べたが、本発明はかかる実施形態に限定さ
れるものではなく、例えば、第１の実施形態で述べたよ
うにスパッタリングにより行っても良く、あるいは、第
２の実施形態で述べたように熱圧着により行っても良
い。
【００９５】また、上述した第４の実施形態では、遮蔽
部材８７の形成をスパッタリングにより行った例につい
て述べたが、本発明はかかる実施形態に限定されるもの
ではなく、例えば、第２の実施形態で述べたように熱圧
着により行っても良い。そして、上述した第５の実施形
態では、遮蔽部材７５の形成をディスペンサー７９を用
いて行った例について述べたが、本発明はかかる実施形
態に限定されるものではなく、例えば、第１の実施形態
で述べたようにスパッタリングにより行っても良く、あ
るいは、第２の実施形態で述べたように熱圧着により行
っても良い。
【００９６】
【発明の効果】以上述べたように、請求項１のチップ・
オン・ボード遮蔽構造では、遮蔽部材により、ベアチッ
プを完全に気密封止し、また、遮蔽部材を最小限の大き
さで形成したので、外来ノイズに対して十分な遮蔽効果
を得ることができ、チップ・オン・ボードの小型化を可
能にすることができる。
【００９７】また、遮蔽部材のプリント配線板へ接地す
るための領域を最小限にできるので、ベアチップに隣接
する領域に部品を実装することができ、チップ・オン・
ボードの高密度実装化を可能にすることができる。ま
た、導電性の遮蔽部材を用いて、ベアチップを気密封止
したので、ベアチップへの水分の侵入を完全に防ぐこと
ができ、さらに、ベアチップから発生する熱を効果的に
放熱することができる。
【００９８】すなわち、信頼性の高いチップ・オン・ボ
ードを構成することができる。請求項２のチップ・オン
・ボード遮蔽構造では、流れ止め用枠を導電性材料で形
成し、この流れ止め用枠をプリント配線板の接地部に接
続したので、流れ止め用枠を、封止部材の流れ止めと遮
蔽部材の接地とに兼用することができ、チップ・オン・
ボードの小型化，高密度実装化を可能にすることができ
る。
【００９９】請求項３のチップ・オン・ボード遮蔽構造
では、流れ止め用枠の周囲に、プリント配線板の接地部
に接続した接地パターンを形成し、この接地パターンに
遮蔽部材を接続したので、流れ止め用枠と略同じ大きさ
で遮蔽部材を形成することができ、チップ・オン・ボー
ドの小型化，高密度実装化を可能にすることができる。
請求項４のチップ・オン・ボード遮蔽構造では、流れ止
め用枠の周囲に、プリント配線板の接地部に接続した接
地パターンを形成し、この接地パターン上に導電性の遮
蔽部材用枠を形成したので、流れ止め用枠と略同じ大き
さで遮蔽部材を形成でき、チップ・オン・ボードの小型
化，高密度実装化を可能にすることができる。
【０１００】また、遮蔽部材用枠の高さを変えること
で、遮蔽部材の膜厚を変えることができるので、ベアチ
ップの特性に対応する最適な遮蔽部材を形成することが
できる。請求項５のチップ・オン・ボード遮蔽構造で
は、プリント配線板の接地部に接続した導線性の流れ止
め用枠を形成し、この流れ止め用枠の周囲に遮蔽部材用
枠を形成したので、流れ止め用枠と略同じ大きさで遮蔽
部材が形成でき、チップ・オン・ボードの小型化，高密
度実装化を可能にすることができる。
【０１０１】請求項６のチップ・オン・ボード遮蔽構造
では、遮蔽部材をベアチップの周囲に形成した接地パタ
ーンに接続することで、ベアチップを完全に気密封止
し、また、遮蔽部材を略ベアチップと同一の大きさで形
成したので、十分な遮蔽効果を得ることができ、チップ
・オン・ボードのさらなる小型化，高密度実装化を可能
にすることができる。
【０１０２】請求項７のチップ・オン・ボードの製造方
法では、枠形成工程により、導電性の流れ止め用枠の形
成と、流れ止め用枠のプリント配線板への接地とを、同
時に行うことができるので、作業性良く遮蔽構造を備え
たチップ・オン・ボードを製造することができる。請求
項８のチップ・オン・ボードの製造方法では、従来と同
一の枠形成工程，ベアチップ固着工程，ボンディング工
程および封止工程を行い、この後に、遮蔽部材を形成す
る遮蔽工程を行ったので、既存の製造ラインをそのまま
活用して、遮蔽構造を備えたチップ・オン・ボードを製
造することができる。
【０１０３】請求項９のチップ・オン・ボードの製造方
法では、遮蔽枠形成工程の後に、従来と同一の枠形成工
程，ベアチップ固着工程，ボンディング工程および封止
工程を行い、この後に、ベアチップを覆って、遮蔽部材
を形成する遮蔽工程を行ったので、既存の製造ラインを
そのまま活用して、遮蔽構造を備えたチップ・オン・ボ
ードを製造することができる。
【０１０４】また、遮蔽部材用枠が流れ止めの役目をす
るので、遮蔽工程では、例えば、流動性のある熱硬化性
導電材料を塗布することで遮蔽部材を形成することがで
き、簡易な設備で遮蔽構造を備えたチップ・オン・ボー
ドを製造することができる。請求項１０のチップ・オン
・ボードの製造方法では、従来と同一のバンプ工程，接
着工程，充填工程を行い、この後に、ベアチップを覆っ
て、遮蔽部材を形成する遮蔽工程を行ったので、既存の
製造ラインをそのまま活用して、遮蔽構造を備えたチッ
プ・オン・ボードを製造することができる。
【０１０５】請求項１１のチップ・オン・ボードの製造
方法では、遮蔽枠形成工程の後に、従来と同一のバンプ
工程，接着工程，充填工程を行い、この後に、ベアチッ
プを覆って、遮蔽部材を形成する遮蔽工程を行ったの
で、既存の製造ラインをそのまま活用して、遮蔽構造を
備えたチップ・オン・ボードを製造することができる。
請求項１２のチップ・オン・ボードの製造方法では、遮
蔽工程の遮蔽部材の形成を、スパッタリングにより行っ
たので、均一な膜質の遮蔽部材を形成することができ
る。
【０１０６】また、スパッタリングのターゲット材料を
交換することで、様々な膜を形成することができるの
で、ベアチップの特性に対応する最適な材質の遮蔽部材
を形成することができる。
【０１０７】請求項１３のチップ・オン・ボードの製造
方法では、遮蔽工程の遮蔽部材の形成を、シート状の板
材を、熱圧着することにより行ったので、簡易な設備で
遮蔽構造を備えたチップ・オン・ボードを製造すること
ができる。請求項１４のチップ・オン・ボードの製造方
法では、遮蔽部材の形成を、導電性樹脂材料を塗布する
ことにより行ったので、簡易な設備で遮蔽構造を備えた
チップ・オン・ボードを製造することができる。また、
容易に遮蔽部材の膜厚を調整できるので、ベアチップの
特性に対応する最適な遮蔽部材を形成することができ
る。
【図面の簡単な説明】
【図１】本発明のチップ・オン・ボード遮蔽構造の第１
の実施形態を示す断面図である。
【図２】図１の上面図である。
【図３】本発明のチップ・オン・ボード遮蔽構造の第１
の実施形態における枠形成工程，ベアチップ固着工程を
示す説明図である。
【図４】本発明のチップ・オン・ボード遮蔽構造の第１
の実施形態におけるボンディング工程，封止工程および
遮蔽工程を示す説明図である。
【図５】本発明のチップ・オン・ボード遮蔽構造の第１
の実施形態における遮蔽工程を示す説明図である。
【図６】本発明のチップ・オン・ボード遮蔽構造の第２
の実施形態を示す断面図である。
【図７】図６の上面図である。
【図８】本発明のチップ・オン・ボード遮蔽構造の第２
の実施形態における枠形成工程，ベアチップ固着工程，
ボンディング工程および封止工程を示す説明図である。
【図９】本発明のチップ・オン・ボード遮蔽構造の第２
の実施形態における遮蔽工程を示す説明図である。
【図１０】本発明のチップ・オン・ボード遮蔽構造の第
３の実施形態を示す断面図である。
【図１１】図１０上面図である。
【図１２】本発明のチップ・オン・ボード遮蔽構造の第
３の実施形態における遮蔽枠形成工程および枠形成工程
を示す説明図である。
【図１３】本発明のチップ・オン・ボード遮蔽構造の第
３の実施形態におけるベアチップ固着工程，ボンディン
グ工程，封止工程および遮蔽工程を示す説明図である。
【図１４】本発明のチップ・オン・ボード遮蔽構造の第
４の実施形態を示す断面図である。
【図１５】図１４の上面図である。
【図１６】本発明のチップ・オン・ボード遮蔽構造の第
４の実施形態におけるバンプ工程およびベアチップ接着
工程を示す説明図である。
【図１７】本発明のチップ・オン・ボード遮蔽構造の第
４の実施形態における充填工程および遮蔽工程を示す説
明図である。
【図１８】本発明のチップ・オン・ボード遮蔽構造の第
５の実施形態を示す断面図である。
【図１９】スパッタリングにより複数の層の遮蔽部材を
形成した状態を示す断面図である。
【図２０】従来のチップ・オン・ボード遮蔽構造を示す
断面図である。
【図２１】図２０の上面図である。
【符号の説明】
２１，５１，８１ プリント配線板 ２１ｂ，５１ｂ 導体パターン ２１ｃ，５１ｃ，８１ｂ 接地パターン ２１ｅ，５１ｅ，８１ｄ 接地部 ２３，８３ ベアチップ ２３ａ ボンディングパッド ２９ ボンディングワイヤ ３３，５３ 流れ止め用枠 ３５ 封止部材 ３７，５５，７５，８７ 遮蔽部材 ４３ スパッタリング装置（スパッタリング） ７３ 遮蔽部材用枠 ７９ ディスペンサー ８３ａ パッド部 ８３ｂ バンプ電極 ８５ 樹脂

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 プリント配線板上にベアチップを搭載す
    るとともに、前記ベアチップの周囲に、前記ベアチップ
    を外来ノイズから保護する導電性の遮蔽部材を形成して
    なるチップ・オン・ボード遮蔽構造において、 前記ベアチップの周囲に、前記ベアチップを保護する封
    止部材に対する流れ止め用枠を形成し、前記封止部材を
    覆って前記遮蔽部材を形成し、前記遮蔽部材を前記プリ
    ント配線板の接地部に電気的に接続してなることを特徴
    とするチップ・オン・ボード遮蔽構造。
  2. 【請求項２】 請求項１記載のチップ・オン・ボード遮
    蔽構造において、 前記流れ止め用枠を導電性材料で形成し、前記プリント
    配線板の前記接地部に接続するとともに、前記遮蔽部材
    を前記流れ止め用枠の内側に形成し、前記遮蔽部材を前
    記流れ止め用枠に電気的に接続してなることを特徴とす
    るチップ・オン・ボード遮蔽構造。
  3. 【請求項３】 請求項１記載のチップ・オン・ボード遮
    蔽構造において、 前記プリント配線板上の前記流れ止め用枠の周囲に、前
    記接地部に接続される接地パターンを形成し、前記遮蔽
    部材を前記接地パターンの内側に形成し、前記遮蔽部材
    を前記接地パターンに接続してなることを特徴とするチ
    ップ・オン・ボード遮蔽構造。
  4. 【請求項４】 請求項１記載のチップ・オン・ボード遮
    蔽構造において、 前記プリント配線板上の前記流れ止め用枠の周囲に、前
    記遮蔽部材を接地するための遮蔽部材用枠を導電性材料
    で形成し、前記プリント配線板の前記接地部に接続する
    とともに、前記遮蔽部材を前記遮蔽部材用枠の内側に形
    成し、前記遮蔽部材を前記遮蔽部材用枠に電気的に接続
    してなることを特徴とするチップ・オン・ボード遮蔽構
    造。
  5. 【請求項５】 請求項１記載のチップ・オン・ボード遮
    蔽構造において、 前記流れ止め用枠を導電性材料で形成し、前記プリント
    配線板の前記接地部に接続するとともに、前記流れ止め
    用枠の周囲に、前記遮蔽部材の流れ止め用の遮蔽部材用
    枠を形成し、前記遮蔽部材を前記遮蔽部材用枠の内側に
    形成し、前記遮蔽部材を前記流れ止め用枠に電気的に接
    続してなることを特徴とするチップ・オン・ボード遮蔽
    構造。
  6. 【請求項６】 プリント配線板にベアチップのパッド部
    を向けた状態で搭載するフリップチップ方式のチップ・
    オン・ボード遮蔽構造において、 前記パッド部にバンプ電極を形成した前記ベアチップ
    を、前記プリント配線板に接着し、前記ベアチップと前
    記プリント配線板との間に形成する隙間に絶縁性の樹脂
    を充填し、前記ベアチップを覆って、前記ベアチップに
    接する状態で遮蔽部材を形成し、前記遮蔽部材を前記プ
    リント配線板の接地部に電気的に接続してなることを特
    徴とするチップ・オン・ボード遮蔽構造。
  7. 【請求項７】 プリント配線板上にベアチップを搭載す
    るとともに、前記ベアチップの周囲に、前記ベアチップ
    を外来ノイズから保護する遮蔽部材を形成してなるチッ
    プ・オン・ボードの製造方法において、 前記プリント配線板上に導電性の流れ止め用枠を形成
    し、この流れ止め用枠を前記プリント配線板の接地部に
    接続する枠形成工程と、 前記プリント配線板上に前記ベアチップを固着するベア
    チップ固着工程と、 前記ベアチップに形成されるボンディングパッドと前記
    ベアチップの周囲に形成される導体パターンとをボンデ
    ィングワイヤで接続するボンディング工程と、 前記ベアチップを覆って前記流れ止め用枠の内側に封止
    部材を供給し、前記ベアチップを封止する封止工程と、 前記封止部材を覆って、前記遮蔽部材を形成し、前記流
    れ止め用枠に接続する遮蔽工程と、 を有することを特徴とするチップ・オン・ボードの製造
    方法。
  8. 【請求項８】 プリント配線板上にベアチップを搭載す
    るとともに、前記ベアチップの周囲に、前記ベアチップ
    を外来ノイズから保護する遮蔽部材を形成してなるチッ
    プ・オン・ボードの製造方法において、 前記プリント配線板上に流れ止め用枠を形成する枠形成
    工程と、 前記プリント配線板上に前記ベアチップを固着するベア
    チップ固着工程と、 前記ベアチップに形成されるボンディングパッドと前記
    ベアチップの周囲に形成される導体パターンとをボンデ
    ィングワイヤで接続するボンディング工程と、 前記ベアチップを覆って前記流れ止め用枠の内側に封止
    部材を供給し、前記ベアチップを封止する封止工程と、 前記封止部材を覆って、前記遮蔽部材を形成し、前記プ
    リント配線板上の前記流れ止め用枠の周囲に形成した接
    地パターンに接続する遮蔽工程と、 を有することを特徴とするチップ・オン・ボードの製造
    方法。
  9. 【請求項９】 プリント配線板上にベアチップを搭載す
    るとともに、前記ベアチップの周囲に、前記ベアチップ
    を外来ノイズから保護する遮蔽部材を形成してなるチッ
    プ・オン・ボードの製造方法において、 前記流れ止め用枠の周囲に、遮蔽部材用枠を形成する遮
    蔽枠形成工程と、 前記プリント配線板上に流れ止め用枠を形成する枠形成
    工程と、 前記プリント配線板上に前記ベアチップを固着するベア
    チップ固着工程と、 前記ベアチップに形成されるボンディングパッドと前記
    ベアチップの周囲に形成される導体パターンとをボンデ
    ィングワイヤで接続するボンディング工程と、 前記ベアチップを覆って前記流れ止め用枠の内側に封止
    部材を供給し、前記ベアチップを封止する封止工程と、 前記封止部材を覆って、前記遮蔽部材を形成し、前記プ
    リント配線板上の接地部に電気的に接続する遮蔽工程
    と、 を有することを特徴とするチップ・オン・ボードの製造
    方法。
  10. 【請求項１０】 ベアチップのパッド部をプリント配線
    板に向けた状態で搭載するフリップチップ方式のチップ
    ・オン・ボードの製造方法において、 前記ベアチップの前記パッド部にバンプ電極を形成する
    バンプ工程と、 前記ベアチップの前記パッド部を前記プリント配線板に
    接着するベアチップ接着工程と、 前記ベアチップと前記プリント配線板との間に形成する
    隙間に絶縁性の樹脂を充填する充填工程と、 前記ベアチップを覆って遮蔽部材を形成し、前記プリン
    ト配線板上の前記ベアチップの周囲に形成した接地パタ
    ーンに接続する遮蔽工程と、 を有することを特徴とするチップ・オン・ボードの製造
    方法。
  11. 【請求項１１】 ベアチップのパッド部をプリント配線
    板に向けた状態で搭載するフリップチップ方式のチップ
    ・オン・ボードの製造方法において、 前記プリント配線板の前記ベアチップを搭載する領域の
    周囲に、導電性の遮蔽部材用枠を形成し、この遮蔽部材
    用枠を前記プリント配線板の接地部に接続するする遮蔽
    枠形成工程と、 前記ベアチップの前記パッド部にバンプ電極を形成する
    バンプ工程と、 前記ベアチップの前記パッド部を前記プリント配線板に
    接着するベアチップ接着工程と、 前記ベアチップと前記プリント配線板との間に形成する
    隙間に絶縁性の樹脂を充填する充填工程と、 前記ベアチップを覆って遮蔽部材を形成し、前記遮蔽部
    材用枠に接続する遮蔽工程と、 を有することを特徴とするチップ・オン・ボードの製造
    方法。
  12. 【請求項１２】 請求項７ないし請求項１１のいずれか
    １項記載のチップ・オン・ボードの製造方法において、 前記遮蔽工程の前記遮蔽部材の形成は、スパッタリング
    により行うことを特徴とするチップ・オン・ボードの製
    造方法。
  13. 【請求項１３】 請求項７ないし請求項１１のいずれか
    １項記載のチップ・オン・ボードの製造方法において、 前記遮蔽工程の前記遮蔽部材の形成は、シート状の板材
    を、熱圧着することにより行うことを特徴とするチップ
    ・オン・ボードの製造方法。
  14. 【請求項１４】 請求項９または請求項１１記載のチッ
    プ・オン・ボードの製造方法において、 前記遮蔽工程の前記遮蔽部材の形成は、導電性樹脂材料
    を、塗布することにより行うことを特徴とするチップ・
    オン・ボードの製造方法。
JP09014180A 1997-01-28 1997-01-28 チップ・オン・ボード遮蔽構造およびその製造方法 Expired - Fee Related JP3082905B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09014180A JP3082905B2 (ja) 1997-01-28 1997-01-28 チップ・オン・ボード遮蔽構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09014180A JP3082905B2 (ja) 1997-01-28 1997-01-28 チップ・オン・ボード遮蔽構造およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10214923A true JPH10214923A (ja) 1998-08-11
JP3082905B2 JP3082905B2 (ja) 2000-09-04

Family

ID=11853951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09014180A Expired - Fee Related JP3082905B2 (ja) 1997-01-28 1997-01-28 チップ・オン・ボード遮蔽構造およびその製造方法

Country Status (1)

Country Link
JP (1) JP3082905B2 (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000013233A1 (en) * 1998-08-28 2000-03-09 Amkor Technology, Inc. Electromagnetic interference shield device and method
US6448635B1 (en) 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
JP2002335094A (ja) * 2001-03-19 2002-11-22 Hewlett Packard Co <Hp> 基板レベルのｅｍｉシールド
JP2003502853A (ja) * 1999-06-23 2003-01-21 エリクソン インコーポレイテッド マイクロエレクトロニクス組立体のｅｍｉ遮蔽と熱制御の組合せのためのゲル構造体
WO2002096176A3 (de) * 2001-05-21 2003-02-20 Siemens Ag Verfahren zur abschirmung einer auf einer leiterplatte realisierten elektrischen schaltung und eine entsprechende kombination einer leiterplatte mit einer abschirmung
US6614102B1 (en) 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
JP2004006973A (ja) * 2003-08-01 2004-01-08 Kitagawa Ind Co Ltd 電磁波シールド構造及び電磁波シールド方法
WO2004010499A1 (ja) 2002-07-19 2004-01-29 Matsushita Electric Industrial Co., Ltd. モジュール部品
EP1450400A1 (en) * 2002-08-29 2004-08-25 Matsushita Electric Industrial Co., Ltd. Module part
EP1160859A3 (en) * 2000-05-30 2005-03-30 Alps Electric Co., Ltd. Surface-mounting type electronic circuit unit suitable for miniaturization and easy to manufacture
JP2007500441A (ja) * 2003-07-30 2007-01-11 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ワイヤボンドボールグリッドアレイ用グランドアーチ
JP2008288610A (ja) * 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法
JP2009111428A (ja) * 2009-02-16 2009-05-21 Kyocera Corp 電子装置
JP2009188083A (ja) * 2008-02-05 2009-08-20 Murata Mfg Co Ltd 電磁遮蔽シート及び電磁遮蔽方法
JP2011091451A (ja) * 2011-02-07 2011-05-06 Kyocera Corp 電子装置
JP2011254114A (ja) * 2011-09-20 2011-12-15 Kyocera Corp 電子装置
US20130037923A1 (en) * 2011-08-08 2013-02-14 Jin O Yoo Semiconductor package and method of manufacturing the same
WO2013055700A1 (en) * 2011-10-13 2013-04-18 Flipchip International, Llc Wafer level applied rf shields
JP2016115825A (ja) * 2014-12-16 2016-06-23 株式会社村田製作所 被保護物の保護方法
CN105720042A (zh) * 2016-02-03 2016-06-29 中电海康集团有限公司 一种对电子元器件进行抗干扰处理的方法
US9865518B2 (en) 2014-11-07 2018-01-09 Shin-Etsu Chemical Co., Ltd. Electromagnetic wave shielding support base-attached encapsulant, encapsulated substrate having semicondutor devices mounted thereon, encapsulated wafer having semiconductor devices formed thereon, and semiconductor apparatus
JP2019145802A (ja) * 2019-03-11 2019-08-29 株式会社村田製作所 被保護物の保護方法
US10943872B2 (en) 2018-06-26 2021-03-09 Samsung Electronics Co., Ltd. Fabrication method of semiconductor package including shielding wall and cover
US10964645B2 (en) 2017-02-28 2021-03-30 Murata Manufacturing Co., Ltd. Electronic component with thin-film shield layer
WO2023286748A1 (ja) * 2021-07-16 2023-01-19 富士フイルム株式会社 電子デバイス及び電子デバイスの製造方法
WO2023007987A1 (ja) * 2021-07-29 2023-02-02 富士フイルム株式会社 電子デバイス及びその製造方法
WO2023189291A1 (ja) * 2022-03-29 2023-10-05 富士フイルム株式会社 プリント回路板の製造方法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6601293B1 (en) 1998-08-28 2003-08-05 Amkor Technology, Inc. Method of making an electromagnetic interference shield device
US6092281A (en) * 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
US6472598B1 (en) 1998-08-28 2002-10-29 Amkor Technology, Inc. Electromagnetic interference shield device with conductive encapsulant and dam
WO2000013233A1 (en) * 1998-08-28 2000-03-09 Amkor Technology, Inc. Electromagnetic interference shield device and method
JP2003502853A (ja) * 1999-06-23 2003-01-21 エリクソン インコーポレイテッド マイクロエレクトロニクス組立体のｅｍｉ遮蔽と熱制御の組合せのためのゲル構造体
US6448635B1 (en) 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
EP1160859A3 (en) * 2000-05-30 2005-03-30 Alps Electric Co., Ltd. Surface-mounting type electronic circuit unit suitable for miniaturization and easy to manufacture
JP2002335094A (ja) * 2001-03-19 2002-11-22 Hewlett Packard Co <Hp> 基板レベルのｅｍｉシールド
US6614102B1 (en) 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
WO2002096176A3 (de) * 2001-05-21 2003-02-20 Siemens Ag Verfahren zur abschirmung einer auf einer leiterplatte realisierten elektrischen schaltung und eine entsprechende kombination einer leiterplatte mit einer abschirmung
WO2004010499A1 (ja) 2002-07-19 2004-01-29 Matsushita Electric Industrial Co., Ltd. モジュール部品
EP1416532A4 (en) * 2002-07-19 2005-08-17 Matsushita Electric Ind Co Ltd MODULE COMPONENT
US7161252B2 (en) 2002-07-19 2007-01-09 Matsushita Electric Industrial Co., Ltd. Module component
EP1450400A1 (en) * 2002-08-29 2004-08-25 Matsushita Electric Industrial Co., Ltd. Module part
EP1450400A4 (en) * 2002-08-29 2005-08-17 Matsushita Electric Ind Co Ltd MODULE PART
US7180012B2 (en) 2002-08-29 2007-02-20 Mitsushita Electric Industrial Co., Ltd. Module part
JP2007500441A (ja) * 2003-07-30 2007-01-11 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ワイヤボンドボールグリッドアレイ用グランドアーチ
JP2004006973A (ja) * 2003-08-01 2004-01-08 Kitagawa Ind Co Ltd 電磁波シールド構造及び電磁波シールド方法
JP2009188083A (ja) * 2008-02-05 2009-08-20 Murata Mfg Co Ltd 電磁遮蔽シート及び電磁遮蔽方法
JP2008288610A (ja) * 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法
JP2009111428A (ja) * 2009-02-16 2009-05-21 Kyocera Corp 電子装置
JP2011091451A (ja) * 2011-02-07 2011-05-06 Kyocera Corp 電子装置
US20130037923A1 (en) * 2011-08-08 2013-02-14 Jin O Yoo Semiconductor package and method of manufacturing the same
KR101250737B1 (ko) * 2011-08-08 2013-04-03 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
JP2011254114A (ja) * 2011-09-20 2011-12-15 Kyocera Corp 電子装置
WO2013055700A1 (en) * 2011-10-13 2013-04-18 Flipchip International, Llc Wafer level applied rf shields
US9865518B2 (en) 2014-11-07 2018-01-09 Shin-Etsu Chemical Co., Ltd. Electromagnetic wave shielding support base-attached encapsulant, encapsulated substrate having semicondutor devices mounted thereon, encapsulated wafer having semiconductor devices formed thereon, and semiconductor apparatus
JP2016115825A (ja) * 2014-12-16 2016-06-23 株式会社村田製作所 被保護物の保護方法
CN105720042A (zh) * 2016-02-03 2016-06-29 中电海康集团有限公司 一种对电子元器件进行抗干扰处理的方法
US10964645B2 (en) 2017-02-28 2021-03-30 Murata Manufacturing Co., Ltd. Electronic component with thin-film shield layer
US10943872B2 (en) 2018-06-26 2021-03-09 Samsung Electronics Co., Ltd. Fabrication method of semiconductor package including shielding wall and cover
US11923319B2 (en) 2018-06-26 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor package including sheilding cover that covers molded body
JP2019145802A (ja) * 2019-03-11 2019-08-29 株式会社村田製作所 被保護物の保護方法
WO2023286748A1 (ja) * 2021-07-16 2023-01-19 富士フイルム株式会社 電子デバイス及び電子デバイスの製造方法
WO2023007987A1 (ja) * 2021-07-29 2023-02-02 富士フイルム株式会社 電子デバイス及びその製造方法
WO2023189291A1 (ja) * 2022-03-29 2023-10-05 富士フイルム株式会社 プリント回路板の製造方法

Also Published As

Publication number Publication date
JP3082905B2 (ja) 2000-09-04

Similar Documents

Publication Publication Date Title
JP3082905B2 (ja) チップ・オン・ボード遮蔽構造およびその製造方法
TWI387070B (zh) 晶片封裝體及其製作方法
US5436203A (en) Shielded liquid encapsulated semiconductor device and method for making the same
JP2679681B2 (ja) 半導体装置、半導体装置用パッケージ及びその製造方法
JP2860646B2 (ja) 半導体パッケージ及び製造方法
JP4058642B2 (ja) 半導体装置
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
CN100485921C (zh) 具有集成emi和rfi屏蔽的包覆成型半导体封装
US5869886A (en) Flip chip semiconductor mounting structure with electrically conductive resin
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
TW464996B (en) Semiconductor device and its manufacturing process
US5939784A (en) Shielded surface acoustical wave package
JP2565300B2 (ja) 半導体装置
US20070020811A1 (en) Method and apparatus for attaching microelectronic substrates and support members
KR101046250B1 (ko) 반도체 패키지의 전자파 차폐장치
CN100424866C (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
KR100194747B1 (ko) 반도체장치
JPH05211275A (ja) 半導体装置及びその製造方法
JP2005251889A (ja) 立体的電子回路装置
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
CN101971486A (zh) 半导体器件和具备该半导体器件的通信设备以及电子设备
TW200805615A (en) Semiconductor package having electromagnetic interference shielding and fabricating method thereof
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
US6424541B1 (en) Electronic device attachment methods and apparatus for forming an assembly
JP2734424B2 (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080630

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees