JPH10200310A - 非可逆回路素子及び送受信装置 - Google Patents

Abstract

(57)【要約】 【課題】 大型化，高価格化を招くことなく結合回路を
内蔵できるとともに、特性のばらつきや挿入損失の増加
を抑制できる非可逆回路素子を提供する。 【解決手段】 送信信号の伝送方向には減衰が小さく、
逆方向へは減衰が大きい特性を有するアイソレータ（非
可逆回路素子）において、各中心電極２６ａ〜２６ｃに
接続される整合用容量Ｃ１〜Ｃ３が形成された誘電体基
板２４に上記送信信号の電力を検出する結合電極３５を
形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集中定数型非可逆
回路素子及び該非可逆回路素子を用いた送受信装置に関
する。

【０００２】

【従来の技術】一般に、携帯電話，自動車電話等の移動
通信機器に採用される送受信装置は、送信部と受信部と
を１つのアンテナの分岐部を介して共用するように構成
されている。この送受信装置の送信部では、ＰＡ（電力
増幅器）の利得は周波数帯域内で一定ではなく、温度や
電源電圧によっても変動する場合がある。

【０００３】このため、従来、図８に示すように、ＰＡ
１の出力電圧の一部を方向性結合器２を介して検波器３
で検出し、該検出値に応じてＡＧＣアンプ（利得制御増
幅器）４の利得を制御することにより、上記ＰＡ１から
の出力電圧を一定値に保持するようにしている。なお、
５はアイソレータ，６はアンテナである。

【０００４】ところが、上記方向性結合器は部品サイズ
が大きく，しかも高価であることから、回路装置が大型
化するとともにコストが上昇するという問題があり、小
型化，低価格化の要請が強い携帯電話への採用は困難で
ある。

【０００５】このような問題を改善するために、図７に
示すように、ＰＡ１とアイソレータ５との間に結合用コ
ンデンサ７を並列付加したものがある。これによれば１
つのチップ部品を追加するだけで済むことから小型化，
低価格化に対応できる。

【０００６】

【発明が解決しようとする課題】ところで、上記結合用
コンデンサの場合、方向性結合器に比べて小型化，低価
格化には対応できるものの、コンデンサを付加する分だ
け実装面積を確保する必要があり、かつ部品点数が増え
るという問題がある。このため携帯電話のさらなる小型
化，低価格化に対応するには、この点での改善が要請さ
れている。

【０００７】また上記コンデンサの容量値（結合度と挿
入損失）を決める際の精度に配慮した設計が必要とな
り、さらには結合部からのラジエーション（不要輻射）
の発生やこれに起因する挿入損失の増加，あるいは結合
部の実装用パターンやランドの追加に伴う挿入損失の増
加等の不都合が生じ易いという問題がある。

【０００８】本発明は、上記実情に鑑みてなされたもの
で、小型化，低価格化の要請に対応できるとともに、特
性のばらつきや挿入損失の増加を抑制できる非可逆回路
素子及び送受信装置を提供することを目的としている。

【０００９】

【課題を解決するための手段】請求項１の発明は、送信
信号の伝送方向には減衰が小さく、逆方向へは減衰が大
きい特性を有する非可逆回路素子において、各中心電極
に接続される整合用容量が形成された誘電体基板に上記
送信信号の電力を検出する結合電極を形成したことを特
徴としている。

【００１０】請求項２の発明は、１つのアンテナを送信
部と受信部とで共用し、該送信部に非可逆回路素子を介
設して増幅器を配設するとともに、該増幅器の送信電力
を検出する結合回路を配設した送受信装置において、上
記非可逆回路素子の各中心電極に接続される整合用容量
が形成された誘電体基板に上記送信電力を検出する結合
電極を形成したことを特徴としている。

【００１１】請求項３の発明は、請求項１において、非
可逆回路素子が集中定数型のものであり、上記結合電極
が誘電体基板の入力ポート側の整合容量に結合するよう
に形成されていることを特徴としている。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて説明する。図１ないし図４は、請求項
１，２の発明の一実施形態によるアイソレータ及び該ア
イソレータを用いた送受信装置を説明するための図であ
り、図１は集中定数型アイソレータの分解斜視図、図２
は誘電体基板の斜視図、図３はアイソレータの等価回路
図、図４は送受信装置の回路構成図である。

【００１３】本実施形態の送受信装置１０は、１つのア
ンテナ１１を分岐部Ａを介して送信部と受信部とで共用
するもので、該送信部は上記分岐部Ａに集中定数型アイ
ソレータ１２を介設してＰＡ（電力増幅器）１３，ＡＧ
Ｃアンプ（利得制御増幅器）１４を配設してなり、基本
的な回路構成は従来と略同様である。上記アイソレータ
１２は送信信号の伝送方向には減衰量が極めて小さく、
逆方向へは減衰が大きい特性を有している。これにより
上記アンテナ１１からの反射波によるＩＭの発生や負荷
変動によるＰＡ１３の損傷を防止している。なお、最近
の携帯電話等に採用されるＰＡにはモノシック，あるい
はハイブリッド構造のＧａＡｓ−ＩＣ又はＧａＡｓ−Ｆ
ＥＴが一般に用いられている。

【００１４】上記送信部にはＰＡ１３からの出力電力を
後述する結合器を介して検出し、該検出値を上記ＡＧＣ
アンプ１４に出力する検波器１５が配設されている。こ
のＡＧＣアンプ１４は検波器１５からの出力値に応じて
利得を制御する。即ち、検波器１５からの出力値が減じ
ると、この減少分だけ出力値をアップさせ、これにより
ＰＡ１３からの出力電力を常時一定に保持するように構
成されている。なお、上記検波器１５には半導体整流器
（ダイオード）が一般に用いられている。

【００１５】上記アイソレータ１２は、図１，図２に示
すように、主として上ヨーク２０と下ヨーク２１とで形
成される磁気閉回路内に永久磁石２２，磁性組立体２
３，誘電体基板２４，及びアース板２５を配設し、該永
久磁石２２により上記磁性組立体２３に直流磁界Ｈｅｘ
を印加して構成されている。このアース板２５は上記下
ヨーク２１の底面に当接しており、これに一体形成され
たアース端子２５ａ，２５ａは下ヨーク２１の開口２１
ａから外方に突出している。

【００１６】上記磁性組立体２３は、第１〜第３中心導
体２６ａ〜２６ｃが一体形成されたアース部２６ｄに円
板状のフィライト２７を配置し、該フェライト２７の上
面に上記各中心導体２６ａ〜２６ｃを絶縁シート（不図
示）を介在させて互いに１２０度の角度をなすように交
差させて折り曲げ配置した構造のもので、上記アース部
２６ｄの下面は上記アース板２５に当接している。また
上記第１，第２各中心導体２６ａ，２６ｂには入力端子
２８，出力端子２９が一体に突出形成されており、該各
端子２８，２９は上記開口２１ａから外方に突出してい
る。

【００１７】上記誘電体基板２４は、セラミックス基
板，高周波用プリント基板，あるいはフェライト基板等
からなり、該誘電体基板２４の中央には孔２４ａが形成
されており、該孔２４ａ内に上記組立体２３のフェライ
ト２７が挿入配置されている。また誘電体基板２４の上
面にはそれぞれ第１〜第３整合用容量電極Ｃ１〜Ｃ３が
パターン形成されており、該各容量電極Ｃ１〜Ｃ３は厚
膜電極，薄膜電極，あるいは金属箔電極からなるもので
ある。

【００１８】上記第１〜第３容量電極Ｃ１〜Ｃ３にはそ
れぞれ上記第１〜第３中心導体２６ａ〜２６ｃが接続さ
れている。また上記第３容量電極Ｃ３には終端抵抗膜３
０が接続されており、この抵抗膜３０はスルーホール電
極３１を介して上記誘電体基板２４の下面全面に形成さ
れたアース電極３２を介して上記アース板２５に接続さ
れている。

【００１９】そして上記誘電体基板２４の第１容量電極
Ｃ１の近傍には結合電極３５がパターン形成されてお
り、この結合電極３５は上記容量電極Ｃ１〜Ｃ３と同一
材料でかつ同時に形成されたものである。上記結合電極
３５には結合端子３６が接続されており、該結合端子３
６は上述の検波器１５に接続されている。

【００２０】上記結合電極３５の端面３５ａと第１容量
電極Ｃ１の端面Ｃ１ａとは所定のギャップ，及び対向面
長さを設けて対向している。これにより上記ＰＡ１３か
らの送信電力は入力端子２８から第１容量電極Ｃ１を介
して静電容量で結合し、該結合出力を結合電極３５によ
り取り出すこととなる。

【００２１】ここで、上記結合度は、上記両電極３５，
Ｃ１のギャップ，対向面長さを設定することにより調整
してもよく、あるいは結合電極３５の上面に誘電体を配
置し、該誘電体の配置位置，あるいは誘電体の大きさを
変化させることにより結合度を調整してもよい。

【００２２】本実施形態によれば、アイソレータ１２の
構成部品である誘電体基板２４に結合電極３５を一体形
成し、該結合電極３５と入力ポートの整合用容量電極Ｃ
１とを静電容量で結合させてＰＡ１３からの送信電力を
検出するようにしたので、既存のアイソレータ１２に結
合回路を内蔵でき、別部品による回路構成を不要にでき
る。その結果、実装面積を縮小できるとともに部品点数
を削減でき、送受信装置全体の小型化，低価格化に対応
できる。

【００２３】また上記結合電極３５と容量電極Ｃ１４と
の対向部で結合出力を取り出すので、従来の容量値の精
度設計を不要にでき、特性のばらつきを解消できるとと
もに、ラジエーションの発生や実装用パターン等の追加
に伴う挿入損失の増大を回避でき、高性能化に貢献でき
る。

【００２４】なお、上記実施形態では、結合電極３５と
容量電極Ｃ１とを互いに平行に対向させて結合度を設定
した場合を説明したが、本発明はこれに限られるもので
はなく、各種の結合パターンが考えられる。

【００２５】例えば、図５は、インタディジタル型の電
極パターンを採用した例であり、結合電極４０に凹部４
０ａを凹設し、容量電極Ｃ１に上記凹部４０ａ内に延び
る凸部Ｃ１ｂを形成して構成されている。この場合に
は、両者の対向面長さを長くできる分だけ上記実施形態
より大きな結合度を得ることができる。

【００２６】また、図６は、高結合度が得られる結合電
極４１と、低結合度が得られる結合電極４２の両方をパ
ターン形成し、この何れかの電極４１，４２を選定する
ようにした例である。

【００２７】さらに上記実施形態では、集中定数型アイ
ソレータを例に説明したが、本発明はこれに限られるも
のではなく、サーキュレータ等の非可逆特性を有する高
周波部品にも適用できる。このサーキュレータでは、誘
電体基板の１つ，もしくは複数のポートに結合電極を設
け、各ポートから入射電力を検出するように構成しても
よい。

【００２８】上記実施形態では、集中定数型アイソレー
タ１２を１つのアンテナを共用する送受信装置１０に適
用した場合を説明したが、本発明のアイソレータ，サー
キュレータの用途はこれに限られるものではなく、例え
ば２つのアンテナを用いた送受信装置，あるいは送信回
路みので構成される送信機等の無線通信機器全般に適用
できる。

【００２９】

【発明の効果】以上のように請求項１の発明に係る非可
逆回路素子によれば、整合用容量が形成された誘電体基
板に送信電力を検出する結合電極を形成したので、部品
の大型化及び高価格を招くことなく非可逆回路素子本来
の機能に併せて、送信電力安定化のための結合回路を内
蔵でき、送受信装置に採用した場合の小型化，低価格化
に貢献できる効果があり、また特性のばらつき，及び挿
入損失の増大を回避して高性能化に貢献できる効果があ
る。

【００３０】請求項２の発明では、上記非可逆回路素子
を送受信装置に用いたので、別部品による結合回路を不
要にでき、装置全体の小型化，低価格化に対応できる効
果がある。また別部品への接続に伴う配線，伝送線路の
引き回しによる挿入損失や漏洩電力の増大を防止できる
効果がある。

【００３１】請求項３の発明では、誘電体基板の入力ポ
ート側の整合容量に結合電極を結合させたので、静電容
量で結合させることにより送信電力を検出でき、従来の
容量値の精度設計を不要にでき、特性のばらつき及び挿
入損失の増大を回避できる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施形態による送受信装置を構成す
るアイソレータの分解斜視図である。

【図２】上記アイソレータの誘電体基板の斜視図であ
る。

【図３】上記アイソレータの等価回路図である。

【図４】上記送受信装置の回路構成図である。

【図５】上記実施形態の結合電極の変形例を示す斜視図
である。

【図６】上記実施形態の結合電極の他の変形例を示す斜
視図である。

【図７】従来の送受信装置を示す回路構成図である。

【図８】従来の他の送受信装置を示す回路構成図であ
る。

【符号の説明】

１０ 送受信装置 １１ アンテナ １２ 集中定数型アイソレータ（非可逆
回路素子） １３ ＰＡ（増幅器） ２４ 誘電体基板 ２６ａ〜２６ｃ 中心電極 ３５，４０〜４２ 結合電極 Ｃ１〜Ｃ３ 整合用容量電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川浪 崇 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 送信信号の伝送方向には減衰が小さく、
   逆方向へは減衰が大きい特性を有する非可逆回路素子に
   おいて、各中心電極に接続される整合用容量が形成され
   た誘電体基板に上記送信信号の電力を検出する結合電極
   を形成したことを特徴とする非可逆回路素子。
2. 【請求項２】 １つのアンテナを送信部と受信部とで共
   用し、該送信部に非可逆回路素子を介設して増幅器を配
   設するとともに、該増幅器の送信電力を検出する結合回
   路を配設した送受信装置において、上記非可逆回路素子
   の各中心電極に接続される整合用容量が形成された誘電
   体基板に上記送信電力を検出する結合電極を形成したこ
   とを特徴とする送受信装置。
3. 【請求項３】 請求項１において、非可逆回路素子が集
   中定数型のものであり、上記結合電極が誘電体基板の入
   力ポート側の整合容量に結合するように形成されている
   ことを特徴とする非可逆回路素子。