[go: up one dir, main page]

JPH10173136A - Protection circuit - Google Patents

Protection circuit

Info

Publication number
JPH10173136A
JPH10173136A JP33567296A JP33567296A JPH10173136A JP H10173136 A JPH10173136 A JP H10173136A JP 33567296 A JP33567296 A JP 33567296A JP 33567296 A JP33567296 A JP 33567296A JP H10173136 A JPH10173136 A JP H10173136A
Authority
JP
Japan
Prior art keywords
protection circuit
terminal
circuit
ground terminal
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33567296A
Other languages
Japanese (ja)
Inventor
Tetsuo Ishii
井 哲 夫 石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33567296A priority Critical patent/JPH10173136A/en
Publication of JPH10173136A publication Critical patent/JPH10173136A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a protection circuit which greatly elevates the surge level, and does not deteriorate the element characteristics. SOLUTION: A bias circuit having an input terminal 1 connected to the gate of arm FET 10 and output terminal 2 connected to the source comprises a diode 5 and inductance 32 connected in series between the input terminal 1 and ground terminal, such that the RF component of an input signal to the input terminal 1 is inputted to the gate of the FET 10, while the surge frequency component flows to the ground terminal through the diode 5 and inductance 32, thus protecting the circuit from the surge voltage, without giving influence on the characteristics of the FET 10.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高周波信号(RF
信号)の保護回路に係わり、特にGaAsFET(FIEL
D EFFECT TRANSISTOR )、HEMT(HIGH ELECTRON MO
BILITY TRANSISTOR )、HBT(HOT ELECTRON TRANSIS
TOR )、ジャンクションFET、シリコン高周波バイポ
ーラトランジスタ、シリコン高周波MOSFET等の超
高周波半導体能動素子の入力側又は出力側、あるいは入
出力側におけるサージ保護回路に好適なものに関する。
The present invention relates to a radio frequency signal (RF)
Signal protection circuit, especially GaAs FET (FIEL
D EFFECT TRANSISTOR), HEMT (HIGH ELECTRON MO
BILITY TRANSISTOR), HBT (HOT ELECTRON TRANSIS
TOR), a junction FET, a silicon high-frequency bipolar transistor, a silicon high-frequency MOSFET, and the like, which are suitable for a surge protection circuit on the input side or output side, or the input / output side of an ultra-high frequency semiconductor active element.

【0002】[0002]

【従来の技術】図18に、FETを用いたバイアス回路
の構成を示す。Nチャネル形MOSトランジスタ10の
ゲートが入力端子1に接続され、ドレインが出力端子2
に接続され、ソースが接地されている。ゲートとソース
との間に電源3(−1V)が接続され、ドレインとソー
スとの間に電源4(2V)が接続され、それぞれDCバ
イアスが加えられている。入力端子1より高周波信号が
入力され、ドレインからこの高周波信号が出力される。
2. Description of the Related Art FIG. 18 shows a configuration of a bias circuit using an FET. The gate of the N-channel MOS transistor 10 is connected to the input terminal 1 and the drain is connected to the output terminal 2.
And the source is grounded. A power supply 3 (-1 V) is connected between the gate and the source, a power supply 4 (2 V) is connected between the drain and the source, and a DC bias is applied to each. A high-frequency signal is input from the input terminal 1, and the high-frequency signal is output from the drain.

【0003】図19に、このバイアス回路の素子縦断面
を示す。GaAs半絶縁性基板11の表面に、n+ 型不
純物領域16及び18と、チャネル領域17とが形成さ
れ、不純物領域16及び18上にドレイン電極13及び
15、チャネル領域17上にゲートメタル12が形成さ
れ、ゲートメタル12上にはさらにゲート電極14が形
成されている。
FIG. 19 shows a vertical section of an element of this bias circuit. On the surface of the GaAs semi-insulating substrate 11, n + -type impurity regions 16 and 18 and a channel region 17 are formed. Drain electrodes 13 and 15 are formed on the impurity regions 16 and 18, and a gate metal 12 is formed on the channel region 17. The gate electrode 14 is further formed on the gate metal 12.

【0004】しかし、FETに入力する信号がSHF帯
にあるような場合は、チャネル深さが0.1μmと薄
く、またゲート電極長が0.2μm程度と極めて極小で
あり、サージ電圧に弱いという問題がある。そこで、従
来の回路には図20に示されるように、入力側、即ちト
ランジスタ10のゲートとソース間にPN接合タイプの
ツェナーダイオード5を保護回路として接続したものが
あった。
However, when the signal input to the FET is in the SHF band, the channel depth is as thin as 0.1 μm and the gate electrode length is as extremely small as about 0.2 μm. There's a problem. Therefore, as shown in FIG. 20, there is a conventional circuit in which a PN junction type Zener diode 5 is connected as a protection circuit on the input side, that is, between the gate and the source of the transistor 10.

【0005】この図20の素子縦断面は、図21に示さ
れるようである。図19の縦断面構造に対し、さらに、
基板11の表面部分にp+ 型不純物領域21とn+ 型不
純物領域22とが端部が重なり合うように形成されてお
り、ダイオード5が形成されている。このp+ 型不純物
領域21及びn+ 型不純物領域22上にそれぞれダイオ
ードソース電極25及びダイオードドレイン電極26が
形成され、ダイオードソース電極25とゲート電極14
とが配線23により接続され、ダイオードドレイン電極
26とソース電極15とが配線24により接続されてい
る。
FIG. 21 is a longitudinal sectional view of the device shown in FIG. In addition to the vertical sectional structure of FIG.
A p + -type impurity region 21 and an n + -type impurity region 22 are formed on the surface of the substrate 11 so that the ends thereof overlap, and the diode 5 is formed. A diode source electrode 25 and a diode drain electrode 26 are formed on the p + -type impurity region 21 and the n + -type impurity region 22, respectively.
Are connected by a wiring 23, and the diode drain electrode 26 and the source electrode 15 are connected by a wiring 24.

【0006】この場合の高周波ゲインGaは、入力側の
ゲート・ソース間に寄生する容量Cgsの逆数に比例す
る。また、高周波ノイズNFmin は、容量Cgsに比例す
る。このため、シミュレーション結果を示す図5及び図
6からわかるように、図20のようにダイオード5を設
けた場合には、図18のようにダイオード5を設けない
場合よりも、雑音指数(NFmin )及び高周波利得(G
ain )とも大幅に劣化する。また、ダイオード5を設け
た場合には、この保護用のダイオード5が破壊された時
にトランジスタ10のゲート・ソース間の絶縁が破壊さ
れて短絡され、回路が動作しなくなるという問題もあっ
た。
The high-frequency gain Ga in this case is proportional to the reciprocal of the parasitic capacitance Cgs between the gate and the source on the input side. The high frequency noise NFmin is proportional to the capacitance Cgs. For this reason, as can be seen from FIGS. 5 and 6 showing the simulation results, when the diode 5 is provided as shown in FIG. 20, the noise figure (NFmin) is higher than when the diode 5 is not provided as shown in FIG. And high frequency gain (G
ain) is greatly deteriorated. In addition, when the diode 5 is provided, when the protection diode 5 is broken, the insulation between the gate and the source of the transistor 10 is broken and short-circuited, so that there is a problem that the circuit does not operate.

【0007】このため、多くの場合はダイオードを用い
ない図18に示された構成として回路を構成しており、
サージ耐圧が低く、作業者が触れたり運搬した時に破壊
されやすかった。
For this reason, in many cases, a circuit is configured as shown in FIG. 18 without using a diode.
The surge withstand voltage was low, and it was easily destroyed when touched or transported by workers.

【0008】本発明は上記事情に鑑みてなされたもの
で、サージレベルを大幅に向上させ、かつ素子の特性を
劣化させない保護回路を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a protection circuit that significantly improves surge levels and does not deteriorate the characteristics of elements.

【0009】[0009]

【課題を解決するための手段】本発明の保護回路は、高
周波信号を処理する回路の入力端子と接地端子との間に
接続されたものであって、前記入力端子から入力された
信号のうち、高周波信号成分を前記回路に通して前記接
地端子には通さず、サージ周波数成分を前記回路に通さ
ず前記接地端子に通すことを特徴としている。
A protection circuit according to the present invention is connected between an input terminal of a circuit for processing a high-frequency signal and a ground terminal. The high frequency signal component passes through the circuit and does not pass through the ground terminal, and the surge frequency component passes through the ground terminal without passing through the circuit.

【0010】又は、本発明の保護回路は、高周波信号を
処理する回路の出力端子と接地端子との間に接続された
ものであって、前記回路から出力された信号のうち、高
周波信号成分を前記出力端子に通して前記接地端子には
通さず、サージ周波数成分を前記出力端子に通さず前記
接地端子に通すことを特徴とする。
Alternatively, a protection circuit according to the present invention is connected between an output terminal of a circuit for processing a high-frequency signal and a ground terminal, and converts a high-frequency signal component of a signal output from the circuit. A surge frequency component is passed through the ground terminal without passing through the output terminal and through the output terminal without passing through the ground terminal.

【0011】ここで、前記保護回路は、前記入力端子と
前記接地端子、又は前記出力端子と前記接地端子との間
に、容量とインダクタンスとが直列に接続され、又は容
量とインダクタンスと抵抗とが直列に接続されていても
よく、あるいは、前記入力端子と前記接地端子、又は前
記出力端子と前記接地端子との間に、容量とインダクタ
ンスとが並列に接続され、又はインダクタンスと抵抗と
が直列に接続されたものと容量とが並列に接続されてい
てもよい。
Here, the protection circuit may be configured such that a capacitance and an inductance are connected in series between the input terminal and the ground terminal or between the output terminal and the ground terminal, or that the capacitance, the inductance and the resistance are different. It may be connected in series, or, between the input terminal and the ground terminal, or between the output terminal and the ground terminal, a capacitance and an inductance are connected in parallel, or an inductance and a resistance are connected in series. The connected one and the capacitor may be connected in parallel.

【0012】さらには、前記保護回路は、前記入力端子
と前記接地端子、又は前記出力端子と前記接地端子との
間に、容量と抵抗を含むハイパスフィルタが設けられて
いてもよく、あるいは、前記入力端子と前記接地端子、
又は前記出力端子と前記接地端子との間に、容量とイン
ダクタンスとが並列に接続されたものと、容量とが直列
に接続されていてもよい。
Further, the protection circuit may be provided with a high-pass filter including a capacitance and a resistance between the input terminal and the ground terminal or between the output terminal and the ground terminal. An input terminal and the ground terminal,
Alternatively, between the output terminal and the ground terminal, a capacitor having a capacitance and an inductance connected in parallel and a capacitor may be connected in series.

【0013】[0013]

【発明の実施の形態】本発明は、高周波信号(RF信
号)を素子側に通して接地端子には通さず、1kHzか
ら1MHz程度の低周波信号であるサージ周波数成分を
接地端子に通して素子側に通さない保護回路である点に
特徴がある。以下に、本発明の一実施の形態について図
面を参照して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention is directed to a device in which a high frequency signal (RF signal) is passed through the element side and not through a ground terminal, but a surge frequency component, which is a low frequency signal of about 1 kHz to 1 MHz, is passed through the ground terminal. It is characterized in that it is a protection circuit that does not pass through. Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

【0014】図1に、本発明の第1の実施の形態による
保護回路を含んだ高周波デバイス回路の構成を示す。図
18に示されたバイアス回路の入力側、即ち入力端子1
と接地端子2との間に、PNジャンクション型のツェナ
ーダイオード5と、スパイラルインダクタンス32とが
直列に接続されている。この場合の素子の縦断面構造を
図2に示す。入力側にダイオード5のみが接続された図
20の回路の素子構造を示した図21において、n+
不純物領域18のソース電極15と、ダイオード5のn
+ 型不純物領域22のダイオードドレイン電極との間
に、さらにスパイラルインダクタンス42が配線41、
43によって接続されている。
FIG. 1 shows a configuration of a high-frequency device circuit including a protection circuit according to a first embodiment of the present invention. The input side of the bias circuit shown in FIG.
A PN junction type Zener diode 5 and a spiral inductance 32 are connected in series between the ground terminal 2 and the ground terminal 2. FIG. 2 shows a vertical sectional structure of the element in this case. In FIG. 21 showing the element structure of the circuit of FIG. 20 in which only the diode 5 is connected to the input side, the source electrode 15 of the n + -type impurity region 18 and the n of the diode 5
A spiral inductance 42 is further provided between the wiring 41 and the diode drain electrode of the + type impurity region 22.
43 are connected.

【0015】このような第1の実施の形態の保護回路に
おけるコンダクタンスGの周波数依存性を図3に示す。
容量Cが100pF、インダクタンスLが100pH、
共振周波数f0 =1/2π(LC)0.5 とすると、共振
周波数f0 は1.6MHzとなる。さらに、寄生容量や
インダクタンス32に含まれる抵抗分を考慮すると、図
3に示されたように共振波形の幅は広くなり、約1kH
zから1MHzのサージ周波数が含まれるようになる。
逆に、DCバイアス電圧と、例えば12GHz程度の高
周波信号(RF信号)についてはコンダクタンスGは0
となり、この保護回路を殆ど通過しない。よって、入力
端子1から入力された高周波信号はダイオード5及びイ
ンダクタンス32を殆ど通過することなくFET10の
ゲートに入力され、サージ周波数成分はダイオード5及
びインダクタンス32を通過して接地端子へ流れてFE
T10のゲートには入力されない。これにより、素子本
来の特性に影響を与えることなく、サージ電圧から素子
を保護することができる。また、仮にダイオード5が破
壊された場合にも、インダクタンス32が接続されてい
るため、入力端子1のインピーダンスは劣化せずに高周
波特性においても劣化しないという効果が得られる。
FIG. 3 shows the frequency dependence of the conductance G in the protection circuit according to the first embodiment.
The capacitance C is 100 pF, the inductance L is 100 pH,
If the resonance frequency f 0 = 1 / 2π (LC) 0.5 , the resonance frequency f 0 is 1.6 MHz. Further, when the parasitic capacitance and the resistance included in the inductance 32 are considered, the width of the resonance waveform is increased as shown in FIG.
A surge frequency of 1 MHz from z is included.
Conversely, for a DC bias voltage and a high frequency signal (RF signal) of, for example, about 12 GHz, the conductance G is zero.
And hardly passes through this protection circuit. Accordingly, the high-frequency signal input from the input terminal 1 is input to the gate of the FET 10 without passing through the diode 5 and the inductance 32, and the surge frequency component flows to the ground terminal through the diode 5 and the inductance 32 and FE
No signal is input to the gate of T10. As a result, the element can be protected from surge voltage without affecting the intrinsic characteristics of the element. Further, even if the diode 5 is broken, the effect is obtained that the impedance of the input terminal 1 does not deteriorate and the high-frequency characteristics do not deteriorate because the inductance 32 is connected.

【0016】図18に示された従来の回路、図20に示
された従来の回路、及び図1に示された第1の実施の形
態による回路におけるそれぞれのサージ耐力、雑音指
数、高周波利得のシミュレーション結果を、図4、図5
及び図6に示す。サージ耐力に関し、第1の実施の形態
によれば、保護回路が付加されていない図18の回路よ
りもダイオードを付加した図20の回路と同様に向上す
る。雑音指数は、ダイオードを付加した図20の回路に
よれば劣化するが、第1の実施の形態では保護回路を付
加しない図18の回路と同様であり、素子の特性に影響
を与えないことがわかる。高周波利得に関しても同様
に、ダイオードを付加した図20の回路では劣化してお
り、第1の実施の形態では保護回路を付加しない図18
の回路と同様な特性が確保されている。
The surge immunity, noise figure, and high frequency gain of the conventional circuit shown in FIG. 18, the conventional circuit shown in FIG. 20, and the circuit according to the first embodiment shown in FIG. The simulation results are shown in FIGS.
And FIG. According to the first embodiment, the surge immunity is improved in the same manner as the circuit of FIG. 20 to which the diode is added, than the circuit of FIG. 18 to which the protection circuit is not added. The noise figure is degraded by the circuit of FIG. 20 to which a diode is added, but is similar to the circuit of FIG. 18 without a protection circuit in the first embodiment, and does not affect the characteristics of the elements. Recognize. Similarly, the high-frequency gain is deteriorated in the circuit of FIG. 20 to which a diode is added, and in the first embodiment, the protection circuit is not added in FIG.
The characteristics similar to those of the circuit of FIG.

【0017】第1の実施の形態では、ダイオード5及び
インダクタンス32から成る保護回路がFET10の入
力側に設けられている。しかし、図7に示されたように
FET10の出力側、即ち出力端子2と接地端子との間
にダイオード51及びインダクタンス52を直列に接続
してもよい。この場合には、出力端子2にサージ周波数
成分が含まれた信号がFET10に入力されても、サー
ジ周波数成分はダイオード51及びインダクタンス52
を通過して接地端子へ流れるので、サージ電圧から素子
を保護することが出来る。あるいは、図8に示されたよ
うに、入力端子1と接地端子との間にダイオード5及び
インダクタンス32を直列に接続し、かつ出力端子2と
接地端子との間にダイオード51及びインダクタンス5
2を直列に接続してもよい。このように入力側と出力側
とに保護回路を設けることで、より確実にサージ成分を
除去することが可能となる。
In the first embodiment, a protection circuit including the diode 5 and the inductance 32 is provided on the input side of the FET 10. However, as shown in FIG. 7, a diode 51 and an inductance 52 may be connected in series between the output side of the FET 10, that is, between the output terminal 2 and the ground terminal. In this case, even if a signal containing a surge frequency component at the output terminal 2 is input to the FET 10, the surge frequency component is not
, And flows to the ground terminal, so that the element can be protected from surge voltage. Alternatively, as shown in FIG. 8, a diode 5 and an inductance 32 are connected in series between the input terminal 1 and the ground terminal, and a diode 51 and an inductance 5 are connected between the output terminal 2 and the ground terminal.
2 may be connected in series. By providing the protection circuits on the input side and the output side in this way, it is possible to more reliably remove the surge component.

【0018】また、以上の第1の実施の形態及びその変
形例による保護回路は、素子としてのGaAsMESF
ET10の入力側又は/及び出力側に設けられている。
しかし、本発明の保護回路は、Si高周波MOSFE
T、Si高周波バイポーラトランジスタ、高周波ジャン
クションFET、HEMT、HBT、HET等の高周波
信号を処理する全ての素子の入力側又は/及び出力側に
設けてもよい。さらに、容量としてはPNジャンクショ
ンダイオードのみならず、NPNジャンクションダイオ
ード、PINダイオード等を用いてもよく、また、イン
ダクタンスとしてスパイラルインダクタンスに限らずメ
アンダライン、高インピーダンスライン等を用いてもよ
い。
Further, the protection circuit according to the first embodiment and the modification thereof includes a GaAs MESF as an element.
It is provided on the input side and / or output side of ET10.
However, the protection circuit of the present invention employs a Si high-frequency MOSFET.
It may be provided on the input side and / or the output side of all elements for processing high frequency signals such as T, Si high frequency bipolar transistor, high frequency junction FET, HEMT, HBT, HET and the like. Furthermore, not only a PN junction diode, but also an NPN junction diode, a PIN diode, or the like may be used as the capacitance, and the inductance is not limited to a spiral inductance, and may be a meander line, a high impedance line, or the like.

【0019】さらには、図1、図7又は図8の回路にお
いて、入力端子1又は/及び出力端子2との間に、ダイ
オード5とインダクタンス32とを直列に接続している
が、上述したようにインダクタンス32には抵抗成分が
存在する。従って、ダイオード5、インダクタンス32
に、さらに寄生抵抗あるいは新たに抵抗を直列に接続し
たものとして構成してもよい。この抵抗を付加した場合
には、図3に示された共振波形はより幅広になり、サー
ジ周波数成分を含めることが容易になる。
Further, in the circuit shown in FIG. 1, FIG. 7 or FIG. 8, the diode 5 and the inductance 32 are connected in series between the input terminal 1 and / or the output terminal 2 as described above. However, the inductance 32 has a resistance component. Therefore, the diode 5, the inductance 32
Alternatively, a configuration may be adopted in which a parasitic resistance or a new resistance is connected in series. When this resistor is added, the resonance waveform shown in FIG. 3 becomes wider, and it becomes easy to include a surge frequency component.

【0020】図9に、本発明の第2の実施の形態による
保護回路をRF回路62に適用した場合の構成を示す。
RF回路62の入力側において、入力端子61と接地端
子との間に容量64とインダクタンス65とが並列に接
続され、さらに容量64及びインダクタンス65の一端
を接続するノードとRF回路62の入力端子との間に容
量66が接続されている。尚、容量66はカット・キャ
パシタンスである。ここで、インダクタンス65には抵
抗成分が含まれているので、これを考慮して容量64及
びインダクタンス65の一端と入力端子61との間に寄
生抵抗を直列に付加した構成としてもよく、あるいは新
たに抵抗を直列に付加した構成としてもよい。上記第1
の実施の形態では保護回路をLC又はLCR直列バンド
パスフィルタとして構成しているが、第2の実施の形態
では保護回路をLC又はLCR並列反共振回路として構
成している。
FIG. 9 shows a configuration in which the protection circuit according to the second embodiment of the present invention is applied to an RF circuit 62.
On the input side of the RF circuit 62, a capacitance 64 and an inductance 65 are connected in parallel between the input terminal 61 and the ground terminal, and a node connecting one end of the capacitance 64 and the inductance 65 is connected to the input terminal of the RF circuit 62. The capacitor 66 is connected between them. Incidentally, the capacitance 66 is a cut capacitance. Here, since the inductance 65 includes a resistance component, a configuration in which a parasitic resistance is added in series between one end of the capacitance 64 and the inductance 65 and the input terminal 61 may be taken into consideration, or a new configuration may be adopted. And a configuration in which a resistor is added in series. The first
In the embodiment, the protection circuit is configured as an LC or LCR series bandpass filter, but in the second embodiment, the protection circuit is configured as an LC or LCR parallel anti-resonance circuit.

【0021】この第2の実施の形態による保護回路のコ
ンダクタンスGの周波数依存性を図10に示す。入力端
子61から入力される信号のRF周波数と、容量64及
び66、インダクタンス65を有する保護回路の共振周
波数f0 とがほぼ一致するように容量Cとインダクタン
スLとを設定し、低周波のサージ周波数成分を通過する
ように抵抗値を設定して幅を調節する。これにより、第
1の実施の形態と同様に、保護回路は高周波成分は通さ
ずにRF回路62に与え、サージ周波数成分は通して接
地端子へ流すことができる。
FIG. 10 shows the frequency dependence of the conductance G of the protection circuit according to the second embodiment. The capacitance C and the inductance L are set so that the RF frequency of the signal input from the input terminal 61 and the resonance frequency f0 of the protection circuit having the capacitances 64 and 66 and the inductance 65 substantially coincide with each other. Adjust the width by setting the resistance value to pass the component. Thus, as in the first embodiment, the protection circuit can supply the RF circuit 62 without passing the high frequency component, and can pass the surge frequency component to the ground terminal.

【0022】ここで、図11に示されたように、上記第
2の実施の形態における保護回路から容量66を取り除
いてもよい。さらには、容量71とインダクタンス72
から成るLC並列反共振回路、又は抵抗成分をこれに付
加したLCR並列反共振回路を、図12に示されたよう
に出力端子63と接地端子との間に設けてもよい。ある
いは、このようなLC又はLCR並列反共振回路を入力
端子61と接地端子との間、及び出力端子63と接地端
子との間に設けてもよい。容量としてはカップリングコ
ンデンサ、MIMキャパシタ等、あらゆる容量を用いる
ことができる。図13に、本発明の第3の実施の形態に
よる保護回路を、RF回路62の入力側に設けた場合の
構成を示す。この保護回路は、容量71と抵抗72から
成るCRハイパスフィルタで構成されている。そして、
図14に示されるようにカットオフ周波数fc を高周波
信号のRF周波数とサージ周波数との間、例えば1GH
zに設定する。これにより、入力端子61から入力され
た信号のうち、高周波信号は保護回路から接地端子へ通
らずにRF回路62に入力され、サージ周波数成分は保
護回路を通って接地端子へ流れる。
Here, as shown in FIG. 11, the capacitor 66 may be removed from the protection circuit in the second embodiment. Further, the capacitance 71 and the inductance 72
Or an LCR parallel anti-resonance circuit having a resistance component added thereto may be provided between the output terminal 63 and the ground terminal as shown in FIG. Alternatively, such an LC or LCR parallel anti-resonance circuit may be provided between the input terminal 61 and the ground terminal and between the output terminal 63 and the ground terminal. As the capacitance, any capacitance such as a coupling capacitor and an MIM capacitor can be used. FIG. 13 shows a configuration in which the protection circuit according to the third embodiment of the present invention is provided on the input side of the RF circuit 62. This protection circuit is composed of a CR high-pass filter including a capacitor 71 and a resistor 72. And
As shown in FIG. 14, the cutoff frequency fc is set between the RF frequency of the high frequency signal and the surge frequency, for example, 1 GHz.
Set to z. Thereby, of the signals input from the input terminal 61, the high-frequency signal is input to the RF circuit 62 without passing from the protection circuit to the ground terminal, and the surge frequency component flows to the ground terminal through the protection circuit.

【0023】第3の実施の形態では保護回路を入力側に
設けているが、図15に示されたように容量81と抵抗
82から成る保護回路を出力端子63と接地端子との間
に設けてもよく、あるいは入力側と出力側とに設けても
よい。
In the third embodiment, the protection circuit is provided on the input side. However, as shown in FIG. 15, a protection circuit including a capacitor 81 and a resistor 82 is provided between the output terminal 63 and the ground terminal. Or may be provided on the input side and the output side.

【0024】図16に、本発明の第4の実施の形態によ
る保護回路の構成を示す。この実施の形態では、入力端
子61と接地端子との間に、容量91と、容量92及び
インダクタンス93が並列接続されたものとが直列に接
続されたC−CL型バンドパスフィルタとして保護回路
が構成されている。この場合の保護回路のコンダクタン
スの周波数依存性は、図17に示されるようである。カ
ットオフ周波数fc が高周波信号のRF周波数付近にあ
り、サージ周波数領域を含むように設定することで、高
周波信号は保護回路を通過せずにRF回路62に与えら
れ、サージ周波数成分は保護回路から接地端子へ流れ
る。第4の実施の形態では、C−CL型バンドパスフィ
ルタが入力側に設けられているが、出力側、あるいは入
力側及び出力側に設けられていてもよい。
FIG. 16 shows a configuration of a protection circuit according to a fourth embodiment of the present invention. In this embodiment, a protection circuit is provided as a C-CL type band-pass filter in which a capacitance 91, a capacitance 92 and an inductance 93 are connected in parallel between an input terminal 61 and a ground terminal. It is configured. The frequency dependence of the conductance of the protection circuit in this case is as shown in FIG. By setting the cutoff frequency fc near the RF frequency of the high-frequency signal and including the surge frequency region, the high-frequency signal is given to the RF circuit 62 without passing through the protection circuit, and the surge frequency component is transmitted from the protection circuit. Flows to ground terminal. In the fourth embodiment, the C-CL bandpass filter is provided on the input side, but may be provided on the output side, or on the input side and the output side.

【0025】[0025]

【発明の効果】以上説明したように、本発明の保護回路
は高周波信号を通さずに素子に与え、サージ周波数成分
は素子に与えずに接地端子へ通過させることで、素子の
特性に影響を与えずに保護することができる。
As described above, the protection circuit of the present invention is applied to the element without passing a high-frequency signal, and the surge frequency component is passed to the ground terminal without being applied to the element, thereby affecting the characteristics of the element. Can be protected without giving.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態による保護回路を用
いたバイアス回路の構成を示した回路図。
FIG. 1 is a circuit diagram showing a configuration of a bias circuit using a protection circuit according to a first embodiment of the present invention.

【図2】同バイアス回路の素子構造を示した縦断面図。FIG. 2 is a longitudinal sectional view showing an element structure of the bias circuit.

【図3】同保護回路におけるコンダクタンスの周波数依
存性を示したグラフ。
FIG. 3 is a graph showing frequency dependence of conductance in the protection circuit.

【図4】同保護回路、図18、図20に示された従来の
バイアス回路のサージ耐力を比較したグラフ。
FIG. 4 is a graph comparing the surge tolerance of the protection circuit and the conventional bias circuit shown in FIGS. 18 and 20;

【図5】同保護回路、図18、図20に示された従来の
バイアス回路の雑音指数を比較したグラフ。
FIG. 5 is a graph comparing noise factors of the protection circuit and the conventional bias circuits shown in FIGS. 18 and 20;

【図6】同保護回路、図18、図20に示された従来の
バイアス回路の高周波利得を比較したグラフ。
FIG. 6 is a graph comparing high-frequency gains of the protection circuit and the conventional bias circuits shown in FIGS. 18 and 20;

【図7】同第1の実施の形態の変形例による保護回路を
用いたバイアス回路の構成を示した回路図。
FIG. 7 is a circuit diagram showing a configuration of a bias circuit using a protection circuit according to a modified example of the first embodiment.

【図8】同第1の実施の形態の他の変形例による保護回
路を用いたバイアス回路の構成を示した回路図。
FIG. 8 is a circuit diagram showing a configuration of a bias circuit using a protection circuit according to another modification of the first embodiment.

【図9】本発明の第2の実施の形態による保護回路を用
いたバイアス回路の構成を示した回路図。
FIG. 9 is a circuit diagram showing a configuration of a bias circuit using a protection circuit according to a second embodiment of the present invention.

【図10】同保護回路におけるコンダクタンスの周波数
依存性を示したグラフ。
FIG. 10 is a graph showing frequency dependence of conductance in the protection circuit.

【図11】同第2の実施の形態の変形例による保護回路
を用いたバイアス回路の構成を示した回路図。
FIG. 11 is a circuit diagram showing a configuration of a bias circuit using a protection circuit according to a modification of the second embodiment.

【図12】同第2の実施の形態の他の変形例による保護
回路を用いたバイアス回路の構成を示した回路図。
FIG. 12 is a circuit diagram showing a configuration of a bias circuit using a protection circuit according to another modification of the second embodiment.

【図13】本発明の第3の実施の形態による保護回路を
用いたバイアス回路の構成を示した回路図。
FIG. 13 is a circuit diagram showing a configuration of a bias circuit using a protection circuit according to a third embodiment of the present invention.

【図14】同保護回路におけるコンダクタンスの周波数
依存性を示したグラフ。
FIG. 14 is a graph showing frequency dependence of conductance in the protection circuit.

【図15】同第3の実施の形態の変形例による保護回路
を用いたバイアス回路の構成を示した回路図。
FIG. 15 is a circuit diagram showing a configuration of a bias circuit using a protection circuit according to a modified example of the third embodiment.

【図16】本発明の第4の実施の形態による保護回路を
用いたバイアス回路の構成を示した回路図。
FIG. 16 is a circuit diagram showing a configuration of a bias circuit using a protection circuit according to a fourth embodiment of the present invention.

【図17】同保護回路におけるコンダクタンスの周波数
依存性を示したグラフ。
FIG. 17 is a graph showing frequency dependence of conductance in the protection circuit.

【図18】保護回路を用いていない従来のバイアス回路
の構成を示した回路図。
FIG. 18 is a circuit diagram showing a configuration of a conventional bias circuit that does not use a protection circuit.

【図19】同バイアス回路の素子構造を示した縦断面
図。
FIG. 19 is a longitudinal sectional view showing the element structure of the bias circuit.

【図20】従来の保護回路を用いた従来のバイアス回路
の構成を示した回路図。
FIG. 20 is a circuit diagram showing a configuration of a conventional bias circuit using a conventional protection circuit.

【図21】同バイアス回路の素子構造を示した縦断面
図。
FIG. 21 is a longitudinal sectional view showing an element structure of the bias circuit.

【符号の説明】[Explanation of symbols]

1、61 入力端子 2、63 出力端子 3、4 バイアス電源 5 ダイオード 32、52、65、72、93 インダクタンス 11 GaAs基板 12 ゲートメタル 13 ドレイン電極 14 ゲート電極 15 ソース電極 16 n+ 型不純物領域(ドレイン領域) 17 チャネル領域 18 n+ 型不純物領域(ソース領域) 21 ダイオードp+ 型不純物領域 22 ダイオードn+ 型不純物領域 23、24、41、43 配線 42 スパイラルインダクタンス 62 RF回路 64、66、71、81、91、92 容量 82 抵抗1, 61 input terminal 2, 63 output terminal 3, 4 bias power supply 5 diode 32, 52, 65, 72, 93 inductance 11 GaAs substrate 12 gate metal 13 drain electrode 14 gate electrode 15 source electrode 16 n + type impurity region (drain) Region) 17 channel region 18 n + type impurity region (source region) 21 diode p + type impurity region 22 diode n + type impurity region 23, 24, 41, 43 wiring 42 spiral inductance 62 RF circuit 64, 66, 71, 81 , 91, 92 Capacity 82 Resistance

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H03F 1/52 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H03F 1/52

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】高周波信号を処理する回路の入力端子と接
地端子との間に接続された保護回路であって、 前記保護回路は、前記入力端子から入力された信号のう
ち、高周波信号成分を前記回路に通して前記接地端子に
は通さず、サージ周波数成分を前記回路に通さず前記接
地端子に通すことを特徴とする保護回路。
1. A protection circuit connected between an input terminal of a circuit for processing a high-frequency signal and a ground terminal, wherein the protection circuit converts a high-frequency signal component of a signal input from the input terminal. A protection circuit, wherein the circuit passes through the circuit, does not pass through the ground terminal, and passes a surge frequency component to the ground terminal without passing through the circuit.
【請求項2】高周波信号を処理する回路の出力端子と接
地端子との間に接続された保護回路であって、 前記保護回路は、前記回路から出力された信号のうち、
高周波信号成分を前記出力端子に通して前記接地端子に
は通さず、サージ周波数成分を前記出力端子に通さず前
記接地端子に通すことを特徴とする保護回路。
2. A protection circuit connected between an output terminal of a circuit for processing a high-frequency signal and a ground terminal, wherein the protection circuit is one of signals output from the circuit.
A protection circuit, wherein a high-frequency signal component passes through the output terminal and does not pass through the ground terminal, and a surge frequency component passes through the ground terminal without passing through the output terminal.
【請求項3】前記保護回路は、前記入力端子と前記接地
端子、又は前記出力端子と前記接地端子との間に、容量
とインダクタンスとが直列に接続され、又は容量とイン
ダクタンスと抵抗とが直列に接続されていることを特徴
とする請求項1又は2記載の保護回路。
3. The protection circuit according to claim 1, wherein a capacitance and an inductance are connected in series between the input terminal and the ground terminal, or the output terminal and the ground terminal, or the capacitance, the inductance and the resistance are connected in series. The protection circuit according to claim 1, wherein the protection circuit is connected to a terminal.
【請求項4】前記保護回路は、前記入力端子と前記接地
端子、又は前記出力端子と前記接地端子との間に、容量
とインダクタンスとが並列に接続され、又はインダクタ
ンスと抵抗とが直列に接続されたものと容量とが並列に
接続されていることを特徴とする請求項1又は2記載の
保護回路。
4. The protection circuit according to claim 1, wherein a capacitance and an inductance are connected in parallel, or an inductance and a resistance are connected in series, between the input terminal and the ground terminal or between the output terminal and the ground terminal. 3. The protection circuit according to claim 1, wherein the output and the capacitor are connected in parallel.
【請求項5】前記保護回路は、前記入力端子と前記接地
端子、又は前記出力端子と前記接地端子との間に、容量
と抵抗を含むハイパスフィルタが設けられていることを
特徴とする請求項1又は2記載の保護回路。
5. The protection circuit according to claim 1, wherein a high-pass filter including a capacitor and a resistor is provided between the input terminal and the ground terminal or between the output terminal and the ground terminal. 3. The protection circuit according to 1 or 2.
【請求項6】前記保護回路は、前記入力端子と前記接地
端子、又は前記出力端子と前記接地端子との間に、容量
とインダクタンスとが並列に接続されたものと、容量と
が直列に接続されていることを特徴とする請求項1又は
2記載の保護回路。
6. The protection circuit according to claim 1, wherein a capacitance and an inductance are connected in parallel between the input terminal and the ground terminal or between the output terminal and the ground terminal, and the capacitance is connected in series. The protection circuit according to claim 1, wherein the protection circuit is provided.
JP33567296A 1996-12-16 1996-12-16 Protection circuit Pending JPH10173136A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33567296A JPH10173136A (en) 1996-12-16 1996-12-16 Protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33567296A JPH10173136A (en) 1996-12-16 1996-12-16 Protection circuit

Publications (1)

Publication Number Publication Date
JPH10173136A true JPH10173136A (en) 1998-06-26

Family

ID=18291226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33567296A Pending JPH10173136A (en) 1996-12-16 1996-12-16 Protection circuit

Country Status (1)

Country Link
JP (1) JPH10173136A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010523001A (en) * 2007-03-29 2010-07-08 インターナショナル・ビジネス・マシーンズ・コーポレーション Integrated circuit structure incorporating inductor, design method thereof, and design system thereof
JP2011181934A (en) * 2010-03-02 2011-09-15 Samsung Electronics Co Ltd High electron mobility transistor exhibiting dual depletion, and method of manufacturing the same
JP6316512B1 (en) * 2017-03-28 2018-04-25 三菱電機株式会社 Semiconductor device
CN110741546A (en) * 2017-06-20 2020-01-31 夏普株式会社 Rectifier circuit and power supply device
WO2022137970A1 (en) * 2020-12-23 2022-06-30 株式会社村田製作所 Amplifier circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010523001A (en) * 2007-03-29 2010-07-08 インターナショナル・ビジネス・マシーンズ・コーポレーション Integrated circuit structure incorporating inductor, design method thereof, and design system thereof
JP2011181934A (en) * 2010-03-02 2011-09-15 Samsung Electronics Co Ltd High electron mobility transistor exhibiting dual depletion, and method of manufacturing the same
JP6316512B1 (en) * 2017-03-28 2018-04-25 三菱電機株式会社 Semiconductor device
WO2018179086A1 (en) * 2017-03-28 2018-10-04 三菱電機株式会社 Semiconductor device
US10985119B2 (en) 2017-03-28 2021-04-20 Mitsubishi Electric Corporation Semiconductor device
CN110741546A (en) * 2017-06-20 2020-01-31 夏普株式会社 Rectifier circuit and power supply device
CN110741546B (en) * 2017-06-20 2021-04-13 夏普株式会社 Rectifier circuit and power supply device
WO2022137970A1 (en) * 2020-12-23 2022-06-30 株式会社村田製作所 Amplifier circuit

Similar Documents

Publication Publication Date Title
US5051706A (en) High frequency power amplifier circuit
JP4206589B2 (en) Distributed amplifier
EP0854570B1 (en) Bias stabilizing circuit
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
US20160134244A1 (en) High-frequency amplifier
CN103051297B (en) Circuit and power amplifier
JP3537395B2 (en) Semiconductor amplifier circuit and system
JP2009533862A (en) ESD protected RF transistor
JP2003502896A (en) Transistor amplifier with reduced parasitic oscillation
KR101031655B1 (en) Semiconductor Integrated Circuits and Condenser Microphones
US6225859B1 (en) Integrated low-pass filter
US6731174B2 (en) Radio frequency power amplifier device
JPS6043907A (en) Amplifying circuit
JP2005501459A5 (en)
JP2005501459A (en) High frequency power amplifier circuit
JPH10173136A (en) Protection circuit
JPH0734526B2 (en) Oscillator
JPH08204472A (en) High frequency amplifier circuit
JPH06125224A (en) Distributed amplifier
JPH08321726A (en) Amplifier circuit
JP2008503178A (en) Q enhancement circuit and method
US9093966B1 (en) ESD protection circuit for cascode amplifiers
EP0357131B1 (en) Amplifier arrangement, in particular for amplifying a digital signal
JP2994650B2 (en) High frequency amplifier
JP2000196365A (en) High frequency isolation amplifier