JPH10163004A - 抵抗器、コンデンサ、インダクタ及びコネクタ - Google Patents
抵抗器、コンデンサ、インダクタ及びコネクタInfo
- Publication number
- JPH10163004A JPH10163004A JP32204096A JP32204096A JPH10163004A JP H10163004 A JPH10163004 A JP H10163004A JP 32204096 A JP32204096 A JP 32204096A JP 32204096 A JP32204096 A JP 32204096A JP H10163004 A JPH10163004 A JP H10163004A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- exposed
- internal electrodes
- resistor
- external electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims description 52
- 239000000758 substrate Substances 0.000 claims description 35
- 239000004020 conductor Substances 0.000 claims description 22
- 238000010030 laminating Methods 0.000 claims description 11
- 239000003302 ferromagnetic material Substances 0.000 claims description 6
- 238000003475 lamination Methods 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 230000005291 magnetic effect Effects 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000005294 ferromagnetic effect Effects 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000001737 promoting effect Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Ceramic Capacitors (AREA)
- Non-Adjustable Resistors (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】
【課題】高密度実装化を促進し得る抵抗器、コンデン
サ、インダクタ及びコネクタを実現し難かつた。 【解決手段】抵抗器において、一面に抵抗体が配設され
た基板の一面及び他面の各一端部及び各他端部にそれぞ
れ外部電極を設けると共に、当該基板を介して対向する
外部電極同士を導通接続するようにした。またコンデン
サにおいて、各内部電極の端部を、長手方向の一端部又
は他端部から交互に露出するように引き出すようにし
た。さらにインダクタにおいて、外側の2つの導電層の
端部をそれぞれ側面の一端部又は他端部から露出するよ
うに引き出すようにした。さらにコネクタにおいて、各
接続端子にそれぞれ対応してハウジングの少なくとも一
壁面に複数の孔を穿設すると共に、各接続端子に、ハウ
ジングの対応する孔を介して先端部が壁面の表面と面一
で露出するように電極部を設けるようにした。
サ、インダクタ及びコネクタを実現し難かつた。 【解決手段】抵抗器において、一面に抵抗体が配設され
た基板の一面及び他面の各一端部及び各他端部にそれぞ
れ外部電極を設けると共に、当該基板を介して対向する
外部電極同士を導通接続するようにした。またコンデン
サにおいて、各内部電極の端部を、長手方向の一端部又
は他端部から交互に露出するように引き出すようにし
た。さらにインダクタにおいて、外側の2つの導電層の
端部をそれぞれ側面の一端部又は他端部から露出するよ
うに引き出すようにした。さらにコネクタにおいて、各
接続端子にそれぞれ対応してハウジングの少なくとも一
壁面に複数の孔を穿設すると共に、各接続端子に、ハウ
ジングの対応する孔を介して先端部が壁面の表面と面一
で露出するように電極部を設けるようにした。
Description
【0001】
【目次】以下の順序で本発明を説明する。
【0002】発明の属する技術分野 従来の技術(図16〜図19) 発明が解決しようとする課題(図16〜図19) 課題を解決するための手段(図1〜図15) 発明の実施の形態 (1)第1実施例(図1〜図3) (2)第2実施例(図4〜図8) (3)第3実施例(図9〜図13) (4)第4実施例(図14及び図15) 発明の効果
【0003】
【発明の属する技術分野】本発明は抵抗器、コンデン
サ、インダクタ及びコネクタに関し、特に表面実装型の
抵抗器、コンデンサ、インダクタ及びコネクタに適用し
て好適なものである。
サ、インダクタ及びコネクタに関し、特に表面実装型の
抵抗器、コンデンサ、インダクタ及びコネクタに適用し
て好適なものである。
【0004】
【従来の技術】従来、チツプ抵抗器においては、図16
に示すように、アルミナ等でなる基板2の一面2Aに所
定材からなる抵抗体3が印刷されると共に、当該基板2
の長手方向の一端部及び他端部に抵抗体3の端部と導通
するようにそれぞれ3面(基板2の一面2A、長手方向
の端面2B及び他面2C)に亘つて外部電極4A、4B
が形成されることにより構成されている。
に示すように、アルミナ等でなる基板2の一面2Aに所
定材からなる抵抗体3が印刷されると共に、当該基板2
の長手方向の一端部及び他端部に抵抗体3の端部と導通
するようにそれぞれ3面(基板2の一面2A、長手方向
の端面2B及び他面2C)に亘つて外部電極4A、4B
が形成されることにより構成されている。
【0005】またチツプコンデンサにおいては、図17
(A)及び(B)に示すように、誘電体セラミツク6を
順次介して導電材からなる複数の内部電極7A〜7Gが
積層されると共に、これら各内部電極7A〜7Gの端部
が当該チツプコンデンサ5の長手方向の一端面5A及び
他端面5Bから露出するようにそれぞれ交互に引き出さ
れ、同じ端面5A、5Bに引き出された各内部電極7A
〜7Gの端部同士がそれぞれ当該チツプコンデンサ5の
長手方向の一端部及び他端部に5面(上面5C、下面5
D、各側面5E、5F及び各端面5A、5B)に亘つて
形成された外部電極6A、6Bにより導通接続されるこ
とにより構成されている。
(A)及び(B)に示すように、誘電体セラミツク6を
順次介して導電材からなる複数の内部電極7A〜7Gが
積層されると共に、これら各内部電極7A〜7Gの端部
が当該チツプコンデンサ5の長手方向の一端面5A及び
他端面5Bから露出するようにそれぞれ交互に引き出さ
れ、同じ端面5A、5Bに引き出された各内部電極7A
〜7Gの端部同士がそれぞれ当該チツプコンデンサ5の
長手方向の一端部及び他端部に5面(上面5C、下面5
D、各側面5E、5F及び各端面5A、5B)に亘つて
形成された外部電極6A、6Bにより導通接続されるこ
とにより構成されている。
【0006】さらに積層タイプのチツプインダクタにお
いては、図18(A)及び(B)に示すように、磁性体
セラミツク8を順次介してそれぞれ所定パターンの導電
層9A〜9Dが複数積層されると共に、隣接する導電層
9A〜9Dの所定位置同士がビア10A〜10Cを介し
て導通接続されることによりこれら複数の導電層9A〜
9Dによつて内部に1個のコイルが形成されている。ま
た最上及び最下の導電層9A、9Dは、それぞれ当該チ
ツプインダクタ7の長手方向の一端面7A又は他端面7
Bから露出するように引き出されて当該チツプインダク
タ7の長手方向の一端部及び他端部に5面(上面7C、
下面7D、各側面7E、7F及び各端面7A、7B)に
亘つて形成された外部電極11A、11Bと導通接続さ
れている。
いては、図18(A)及び(B)に示すように、磁性体
セラミツク8を順次介してそれぞれ所定パターンの導電
層9A〜9Dが複数積層されると共に、隣接する導電層
9A〜9Dの所定位置同士がビア10A〜10Cを介し
て導通接続されることによりこれら複数の導電層9A〜
9Dによつて内部に1個のコイルが形成されている。ま
た最上及び最下の導電層9A、9Dは、それぞれ当該チ
ツプインダクタ7の長手方向の一端面7A又は他端面7
Bから露出するように引き出されて当該チツプインダク
タ7の長手方向の一端部及び他端部に5面(上面7C、
下面7D、各側面7E、7F及び各端面7A、7B)に
亘つて形成された外部電極11A、11Bと導通接続さ
れている。
【0007】一方コネクタにおいては、図19に示すよ
うに、導電材からなる複数の接続端子13を絶縁材から
なる断面コ字状のハウジング14により所定ピツチで一
体に保持することにより構成されている。
うに、導電材からなる複数の接続端子13を絶縁材から
なる断面コ字状のハウジング14により所定ピツチで一
体に保持することにより構成されている。
【0008】この場合コネクタ7においては、各接続端
子13の後端部に突出形成された端子部13Aがハウジ
ング14の後面に穿設された対応する孔14A(以下、
これを端子部露出孔14Aと呼ぶ)を介して当該ハウジ
ング14の後方向に突出しており、かくしてこれら各接
続端子13の端子部13Aをそれぞれ配線基板の対応す
るランドに接合するようにして配線基板上に実装するよ
うになされている。
子13の後端部に突出形成された端子部13Aがハウジ
ング14の後面に穿設された対応する孔14A(以下、
これを端子部露出孔14Aと呼ぶ)を介して当該ハウジ
ング14の後方向に突出しており、かくしてこれら各接
続端子13の端子部13Aをそれぞれ配線基板の対応す
るランドに接合するようにして配線基板上に実装するよ
うになされている。
【0009】
【発明が解決しようとする課題】ところで上述のような
従来のチツプ抵抗器1、チツプコンデンサ5及びチツプ
インダクタ7(以下、これらをまとめてチツプ部品1、
5、7と呼ぶ)においては、外部電極4A、4B、6
A、6B11A、11Bが配線基板の対応する電極上に
位置するように配線基板上に位置決めしてマウントした
後、配線基板の各電極上に予め供給されているはんだを
リフローするようにして配線基板上に実装されるが、こ
の際溶融したはんだがチツプ部品1、5、7の各外部電
極4A、4B、6A、6B、11A、11Bとぬれてこ
れら外部電極4A、4B、6A、6B、11A、11B
の配線基板と垂直な面に沿つてはい上がる、いわゆるウ
イツキングが発生する。
従来のチツプ抵抗器1、チツプコンデンサ5及びチツプ
インダクタ7(以下、これらをまとめてチツプ部品1、
5、7と呼ぶ)においては、外部電極4A、4B、6
A、6B11A、11Bが配線基板の対応する電極上に
位置するように配線基板上に位置決めしてマウントした
後、配線基板の各電極上に予め供給されているはんだを
リフローするようにして配線基板上に実装されるが、こ
の際溶融したはんだがチツプ部品1、5、7の各外部電
極4A、4B、6A、6B、11A、11Bとぬれてこ
れら外部電極4A、4B、6A、6B、11A、11B
の配線基板と垂直な面に沿つてはい上がる、いわゆるウ
イツキングが発生する。
【0010】このため例えばチツプ部品1、5、7の2
つの外部電極4A、4B、6A、6B、11A、11B
とそれぞれ対応する配線基板の2つのランド(電極)の
熱容量が異なると、配線基板の熱容量の小さいランド上
に供給されたはんだの方が熱容量の大きいランド上に供
給されたはんだよりも速く溶融してチツプ部品1、5、
7の一方の外部電極4A、4B、6A、6B、11A、
11Bにのみウイツキングが発生することにより、その
表面張力によつてチツプ部品1、5、7が立ち上がる、
いわゆるツームストン現象を生じさせる問題があつた。
つの外部電極4A、4B、6A、6B、11A、11B
とそれぞれ対応する配線基板の2つのランド(電極)の
熱容量が異なると、配線基板の熱容量の小さいランド上
に供給されたはんだの方が熱容量の大きいランド上に供
給されたはんだよりも速く溶融してチツプ部品1、5、
7の一方の外部電極4A、4B、6A、6B、11A、
11Bにのみウイツキングが発生することにより、その
表面張力によつてチツプ部品1、5、7が立ち上がる、
いわゆるツームストン現象を生じさせる問題があつた。
【0011】このため従来では、チツプ部品1、5、7
の各外部電極4A、4B、6A、6B、11A、11B
とそれぞれ対応する配線基板の各ランドの熱容量を同じ
にするように配線基板のランドパターンを工夫すること
によりツームストン現象の発生を防止しているものの、
この方法によると形成される回路の電気的特性を損なう
(例えば配線基板のアース用のランドを大きく形成した
くてもできないなど)欠点があつた。
の各外部電極4A、4B、6A、6B、11A、11B
とそれぞれ対応する配線基板の各ランドの熱容量を同じ
にするように配線基板のランドパターンを工夫すること
によりツームストン現象の発生を防止しているものの、
この方法によると形成される回路の電気的特性を損なう
(例えば配線基板のアース用のランドを大きく形成した
くてもできないなど)欠点があつた。
【0012】また従来のチツプ抵抗器1、チツプコンデ
ンサ5及びチツプインダクタ7においては、通常、各外
部電極4A、4B、6A、6B、11A、11Bが焼結
ペースト(Ag)、ニツケルめつき及びはんだめつきの3
層構造で構成されているため、外部電極4A、4B、6
A、6B、11A、11Bの厚みのコントロールが難し
く、製品の長手方向及び幅方向に寸法のばらつきがあ
る。
ンサ5及びチツプインダクタ7においては、通常、各外
部電極4A、4B、6A、6B、11A、11Bが焼結
ペースト(Ag)、ニツケルめつき及びはんだめつきの3
層構造で構成されているため、外部電極4A、4B、6
A、6B、11A、11Bの厚みのコントロールが難し
く、製品の長手方向及び幅方向に寸法のばらつきがあ
る。
【0013】このため従来では、配線基板上に実装され
たチツプ部品1、5、7同士が接触しないように、配線
基板の各チツプ部品1、5、7に対応するランド間の間
隔を製品の寸法のばらつきを吸収し得るように選定して
いる。
たチツプ部品1、5、7同士が接触しないように、配線
基板の各チツプ部品1、5、7に対応するランド間の間
隔を製品の寸法のばらつきを吸収し得るように選定して
いる。
【0014】しかしながらこの方法によると、チツプ部
品1、5、7の配線基板への実装間隔(エツジ−エツジ
間)を0.3 〔mm〕以下にすることが難しく、高密度実装
化に対応し得ない問題があつた。
品1、5、7の配線基板への実装間隔(エツジ−エツジ
間)を0.3 〔mm〕以下にすることが難しく、高密度実装
化に対応し得ない問題があつた。
【0015】さらに上述のように従来のチツプ抵抗器1
は長手方向の両端部にそれぞれ3面に亘つて外部電極4
A、4Bを形成し、チツプコンデンサ5及びチツプイン
ダクタ7は長手方向の両端部にそれぞれ5面に亘つて第
1及び第2の外部電極6A、6B、11A、11Bを形
成しているが、実際にはんだ付けに必要な面積は、例え
ば1〔mm〕×0.5 〔mm〕程度の大きさのものであれば外
部電極4A、4B、6A、6B、11A、11B全体の
40〔%〕程度であり、このため従来のチツプ部品1、
5、7では外部電極材料を必要以上に塗布する分コスト
的にも高い問題があつた。
は長手方向の両端部にそれぞれ3面に亘つて外部電極4
A、4Bを形成し、チツプコンデンサ5及びチツプイン
ダクタ7は長手方向の両端部にそれぞれ5面に亘つて第
1及び第2の外部電極6A、6B、11A、11Bを形
成しているが、実際にはんだ付けに必要な面積は、例え
ば1〔mm〕×0.5 〔mm〕程度の大きさのものであれば外
部電極4A、4B、6A、6B、11A、11B全体の
40〔%〕程度であり、このため従来のチツプ部品1、
5、7では外部電極材料を必要以上に塗布する分コスト
的にも高い問題があつた。
【0016】さらにチツプコンデンサ5及びチツプイン
ダクタ7においては、その長手方向の両端部にそれぞれ
5面に亘つて導電材(例えば焼結ペーストのもととなる
導電性ペースト)を塗布し、被着するようにして外部電
極6A、6B、11A、11Bを形成するため、各製品
の外部電極6A、6B、11A、11Bの形成作業をチ
ツプ形状に裁断した後1つずつ個別に行わなければなら
ず、手間がかかる問題があつた。
ダクタ7においては、その長手方向の両端部にそれぞれ
5面に亘つて導電材(例えば焼結ペーストのもととなる
導電性ペースト)を塗布し、被着するようにして外部電
極6A、6B、11A、11Bを形成するため、各製品
の外部電極6A、6B、11A、11Bの形成作業をチ
ツプ形状に裁断した後1つずつ個別に行わなければなら
ず、手間がかかる問題があつた。
【0017】一方従来のコネクタ12においては、上述
のようにハウジング14の後側面から各接続端子13の
端子部13Aが突出しており、このためこれら各接続端
子13の端子部13Aの曲がりや浮きなどが実装品質上
の問題となり、また配線基板上における占有面積が各接
続端子13の端子部13Aの分増大するなど、高密度実
装化が難しい問題があつた。
のようにハウジング14の後側面から各接続端子13の
端子部13Aが突出しており、このためこれら各接続端
子13の端子部13Aの曲がりや浮きなどが実装品質上
の問題となり、また配線基板上における占有面積が各接
続端子13の端子部13Aの分増大するなど、高密度実
装化が難しい問題があつた。
【0018】本発明は以上の点を考慮してなされたもの
で、高密度実装化を促進し得る表面実装型電子部品を提
案しようとするものである。
で、高密度実装化を促進し得る表面実装型電子部品を提
案しようとするものである。
【0019】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、抵抗器において、一面に抵抗体が
配設されてなる基板の一面及び他面の各一端部及び各他
端部にそれぞれ外部電極を設けると共に、当該基板を介
して対向する外部電極同士を導通接続する導通手段を設
けるようにした。
め本発明においては、抵抗器において、一面に抵抗体が
配設されてなる基板の一面及び他面の各一端部及び各他
端部にそれぞれ外部電極を設けると共に、当該基板を介
して対向する外部電極同士を導通接続する導通手段を設
けるようにした。
【0020】この結果この抵抗器においては、基板の長
手方向の端面及び基板の各側面に外部電極が形成されて
いないため、製品の幅方向及び長手方向の大きさのばら
つきが小さい。
手方向の端面及び基板の各側面に外部電極が形成されて
いないため、製品の幅方向及び長手方向の大きさのばら
つきが小さい。
【0021】従つてこの抵抗器と対応する配線基板の電
極と、当該配線基板上に隣接して実装する電子部品に対
応する電極との間隔を小さくすることができる。
極と、当該配線基板上に隣接して実装する電子部品に対
応する電極との間隔を小さくすることができる。
【0022】またコンデンサにおいて、各内部電極の端
部を、長手方向の端面を除く内部電極の積層方向と平行
な側面の長手方向の一端部又は他端部から交互に露出す
るように引き出すようにした。
部を、長手方向の端面を除く内部電極の積層方向と平行
な側面の長手方向の一端部又は他端部から交互に露出す
るように引き出すようにした。
【0023】この結果このコンデンサでは、必要に応じ
て外部電極を側面にのみ形成すれば良く、長手方向の端
部、上面及び下面に外部電極を形成する必要がないた
め、製品の幅方向及び長手方向の大きさのばらつきが小
さい。
て外部電極を側面にのみ形成すれば良く、長手方向の端
部、上面及び下面に外部電極を形成する必要がないた
め、製品の幅方向及び長手方向の大きさのばらつきが小
さい。
【0024】従つてこのコンデンサと対応する配線基板
の電極と、当該配線基板上に隣接して実装する電子部品
に対応する電極との間隔を小さくすることができる。
の電極と、当該配線基板上に隣接して実装する電子部品
に対応する電極との間隔を小さくすることができる。
【0025】さらにインダクタにおいて、外側の2つの
導電層の端部をそれぞれ長手方向の端面を除く導電層の
積層方向と平行な側面の一端部又は他端部から露出する
ように引き出すようにした。
導電層の端部をそれぞれ長手方向の端面を除く導電層の
積層方向と平行な側面の一端部又は他端部から露出する
ように引き出すようにした。
【0026】この結果このインダクタにおいても、必要
に応じて外部電極を側面にのみ形成すれば良く、長手方
向の端部、上面及び下面に外部電極を形成する必要がな
いため、製品の幅方向及び長手方向の大きさのばらつき
が小さい。
に応じて外部電極を側面にのみ形成すれば良く、長手方
向の端部、上面及び下面に外部電極を形成する必要がな
いため、製品の幅方向及び長手方向の大きさのばらつき
が小さい。
【0027】従つてこのインダクタと対応する配線基板
の電極と、当該配線基板上に隣接して実装する電子部品
に対応する電極との間隔を小さくすることができる。
の電極と、当該配線基板上に隣接して実装する電子部品
に対応する電極との間隔を小さくすることができる。
【0028】さらにコネクタにおいて、各接続端子にそ
れぞれ対応してハウジングの少なくとも一壁面に複数の
孔を穿設すると共に、各接続端子に、ハウジングの対応
する孔を介して先端部が壁面の表面と面一で露出するよ
うに電極部を設けるようにした。
れぞれ対応してハウジングの少なくとも一壁面に複数の
孔を穿設すると共に、各接続端子に、ハウジングの対応
する孔を介して先端部が壁面の表面と面一で露出するよ
うに電極部を設けるようにした。
【0029】この結果このコネクタでは、各接続端子の
電極部がハウジングの外寸の範囲内において外部に露出
しているため、従来のコネクタのように端子がハウジン
グから突出している場合に比べて配線基板上での占有面
積を格段に減少させることができる。
電極部がハウジングの外寸の範囲内において外部に露出
しているため、従来のコネクタのように端子がハウジン
グから突出している場合に比べて配線基板上での占有面
積を格段に減少させることができる。
【0030】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
施例を詳述する。
【0031】(1)第1実施例 図1(A)及び(B)は、全体として本発明を適用した
チツプ抵抗器を示し、フエライト等の強磁性体からなる
基板21の一面21A上に当該基板21の長手方向に沿
つて所定材からなる抵抗体22が印刷されている。
チツプ抵抗器を示し、フエライト等の強磁性体からなる
基板21の一面21A上に当該基板21の長手方向に沿
つて所定材からなる抵抗体22が印刷されている。
【0032】また基板21の一面21A上には、長手方
向の一端部及び他端部にそれぞれ抵抗体22と導通する
ように焼結ペースト(Ag)、ニツケルめつき及びはんだ
めつきの3層構造でなる外部電極23A、23Bが設け
られると共に、基板21の他面21B上には、これら各
外部電極23A、23Bとそれぞれ対向させて同じ3層
構造の外部電極24A、24Bが設けられ、基板21を
介して対向する外部電極23A、24A、23B、24
B同士がそれぞれビア25A、25Bにより導通接続さ
れている。
向の一端部及び他端部にそれぞれ抵抗体22と導通する
ように焼結ペースト(Ag)、ニツケルめつき及びはんだ
めつきの3層構造でなる外部電極23A、23Bが設け
られると共に、基板21の他面21B上には、これら各
外部電極23A、23Bとそれぞれ対向させて同じ3層
構造の外部電極24A、24Bが設けられ、基板21を
介して対向する外部電極23A、24A、23B、24
B同士がそれぞれビア25A、25Bにより導通接続さ
れている。
【0033】以上の構成において、このチツプ抵抗器2
0では、基板21の他面21B上に設けられた各外部電
極24A、24Bをそれぞれ配線基板の対応するランド
と接合するようにして配線基板上に実装する。
0では、基板21の他面21B上に設けられた各外部電
極24A、24Bをそれぞれ配線基板の対応するランド
と接合するようにして配線基板上に実装する。
【0034】この場合このチツプ抵抗器20では、長手
方向の各端面(基板21の長手方向の端面21C、21
Dに相当)及び各側面(基板21の各側面21E、21
Fに相当)のいずれにも外部電極が形成されていないた
め、製品の幅方向及び長手方向の寸法のばらつきが少な
い。従つてこのチツプ抵抗器20によれば、予め設定す
る配線基板上での隣接する電子部品との間隔を狭くする
ことができ、その分配線基板上に電子部品を高密度に実
装し得るようにすることができる。
方向の各端面(基板21の長手方向の端面21C、21
Dに相当)及び各側面(基板21の各側面21E、21
Fに相当)のいずれにも外部電極が形成されていないた
め、製品の幅方向及び長手方向の寸法のばらつきが少な
い。従つてこのチツプ抵抗器20によれば、予め設定す
る配線基板上での隣接する電子部品との間隔を狭くする
ことができ、その分配線基板上に電子部品を高密度に実
装し得るようにすることができる。
【0035】またこのチツプ抵抗器20では、上述のよ
うに長手方向の各端面及び各側面のいずれにも外部電極
が形成されていないため、当該チツプ抵抗器20を配線
基板上に実装する際にウイツキングが生じ難い。このた
めこのチツプ抵抗器20では、当該チツプ抵抗器20の
各外部電極23A、23B、24A、24Bにそれぞれ
対応する配線基板の各電極を同じ熱容量にするなどの工
夫を配線基板に施すことなくツームストン現象を生じ難
くすることができ、その分配線基板の電気的特性の劣化
を回避することができる。
うに長手方向の各端面及び各側面のいずれにも外部電極
が形成されていないため、当該チツプ抵抗器20を配線
基板上に実装する際にウイツキングが生じ難い。このた
めこのチツプ抵抗器20では、当該チツプ抵抗器20の
各外部電極23A、23B、24A、24Bにそれぞれ
対応する配線基板の各電極を同じ熱容量にするなどの工
夫を配線基板に施すことなくツームストン現象を生じ難
くすることができ、その分配線基板の電気的特性の劣化
を回避することができる。
【0036】さらにこのチツプ抵抗器20では、長手方
向の各端面及び各側面のいずれにも電極材を被着しない
ため、チツプ形状に裁断する前に例えば印刷法等により
外部電極23A、23B、24A、24Bを形成するこ
とができる。従つてこのチツプ抵抗器20は、製造が容
易であり、また電極材料の使用量も必要最小限に押さえ
ることができるため安価に製造することができる。
向の各端面及び各側面のいずれにも電極材を被着しない
ため、チツプ形状に裁断する前に例えば印刷法等により
外部電極23A、23B、24A、24Bを形成するこ
とができる。従つてこのチツプ抵抗器20は、製造が容
易であり、また電極材料の使用量も必要最小限に押さえ
ることができるため安価に製造することができる。
【0037】さらにこのチツプ抵抗器20では、基板2
1を介して対向する各外部電極23A、24A、23
B、24B同士が強磁性体からなる基板21に形成した
ビア25A、25Bを介して導通接続されているため、
配線基板上に実装したときに、例えばビーズコアーと同
様に高調波などの不要な信号を減衰させることができ
る。従つてデイジタル化・高速化などに伴つて今後重要
となるEMI(electromagnetic interference)対策と
して期待できる。
1を介して対向する各外部電極23A、24A、23
B、24B同士が強磁性体からなる基板21に形成した
ビア25A、25Bを介して導通接続されているため、
配線基板上に実装したときに、例えばビーズコアーと同
様に高調波などの不要な信号を減衰させることができ
る。従つてデイジタル化・高速化などに伴つて今後重要
となるEMI(electromagnetic interference)対策と
して期待できる。
【0038】さらにこのチツプ抵抗器20では、基板2
1の一面21A上にも外部電極23A、23Bが設けら
れているため、例えば図2のように配線基板26上に実
装した後、当該配線基板26上に実装された他のチツプ
部品27とワイヤ28を介して導通をとることができ、
その分配線基板26上での配線を軽減することができる
利点がある。
1の一面21A上にも外部電極23A、23Bが設けら
れているため、例えば図2のように配線基板26上に実
装した後、当該配線基板26上に実装された他のチツプ
部品27とワイヤ28を介して導通をとることができ、
その分配線基板26上での配線を軽減することができる
利点がある。
【0039】なおこの場合例えば図3に示すように、ワ
イヤ28に代えて、フレキシブル絶縁フイルムの一面に
配線パターンが形成されたフレキシブル基板を用いて配
線基板26上の所望するチツプ部品20、27間の導通
をとつたり、又は配線基板26上に各チツプ部品20、
27が外部電極を除いて埋もれる程度の厚みの絶縁層を
形成し、その絶縁層上に配線パターンを形成するように
して所望するチツプ部品20、27間の導通をとること
もできる。
イヤ28に代えて、フレキシブル絶縁フイルムの一面に
配線パターンが形成されたフレキシブル基板を用いて配
線基板26上の所望するチツプ部品20、27間の導通
をとつたり、又は配線基板26上に各チツプ部品20、
27が外部電極を除いて埋もれる程度の厚みの絶縁層を
形成し、その絶縁層上に配線パターンを形成するように
して所望するチツプ部品20、27間の導通をとること
もできる。
【0040】以上の構成によれば、強磁性体からなる基
板21の一面21A上に抵抗体22と、外部電極23
A、23Bとを形成すると共に、これら各外部電極23
A、23Bとそれぞれ対向するように基板21の他面2
1B上に外部電極24A、24Bを設け、基板21を介
して対向する外部電極23A、24A、23B、24B
同士をそれぞれビア25A、25Bを介して導通接続す
るようにしてチツプ抵抗器20を形成するようにしたこ
とにより、製品間における幅方向及び長手方向の大きさ
のばらつきを低減させることができ、かくして高密度実
装化を促進させ得るチツプ抵抗器を実現できる。
板21の一面21A上に抵抗体22と、外部電極23
A、23Bとを形成すると共に、これら各外部電極23
A、23Bとそれぞれ対向するように基板21の他面2
1B上に外部電極24A、24Bを設け、基板21を介
して対向する外部電極23A、24A、23B、24B
同士をそれぞれビア25A、25Bを介して導通接続す
るようにしてチツプ抵抗器20を形成するようにしたこ
とにより、製品間における幅方向及び長手方向の大きさ
のばらつきを低減させることができ、かくして高密度実
装化を促進させ得るチツプ抵抗器を実現できる。
【0041】なお上述の第1実施例においては、基板2
1をフエライト等の強磁性体から構成するようにした場
合について述べたが、本発明はこれに限らず、例えば基
板21をアルミナ等の強磁性体以外の物質で構成するよ
うにしても良い。このようにしてもビア25A、25B
による引回し分で高周波域に対するインピーダンスが上
がり、周波数特性をもつたチツプ抵抗器を構築すること
ができる。
1をフエライト等の強磁性体から構成するようにした場
合について述べたが、本発明はこれに限らず、例えば基
板21をアルミナ等の強磁性体以外の物質で構成するよ
うにしても良い。このようにしてもビア25A、25B
による引回し分で高周波域に対するインピーダンスが上
がり、周波数特性をもつたチツプ抵抗器を構築すること
ができる。
【0042】(2)第2実施例 図4において、30は全体として本発明を適用したチツ
プコンデンサを示すものであり、誘電体セラミツク31
を介して導電材からなる複数の内部電極32A〜32G
が積層形成されている。
プコンデンサを示すものであり、誘電体セラミツク31
を介して導電材からなる複数の内部電極32A〜32G
が積層形成されている。
【0043】この場合各内部電極32A〜32Gの端部
は、それぞれ当該チツプコンデンサ30の長手方向の端
面30C、30Dを除く内部電極32A〜32Gの積層
方向と平行な表面(以下、これらをそれぞれ側面30
A、30Bと呼ぶ)の一端部又は他端部に交互に露出す
るように引き出されている。
は、それぞれ当該チツプコンデンサ30の長手方向の端
面30C、30Dを除く内部電極32A〜32Gの積層
方向と平行な表面(以下、これらをそれぞれ側面30
A、30Bと呼ぶ)の一端部又は他端部に交互に露出す
るように引き出されている。
【0044】またチツプコンデンサ30の各側面30
A、30Bの長手方向の一端部及び他端部には、同じ側
面30A、30Bの同じ一端部又は他端部に引き出され
た各内部電極32A〜32Gの端部同士をぞれぞれ一体
に導通するように、それぞれ内部電極の積層方向(チツ
プコンデンサ30の幅方向、矢印a)と平行に外部電極
33A、33B、34A、34Bが形成されている。
A、30Bの長手方向の一端部及び他端部には、同じ側
面30A、30Bの同じ一端部又は他端部に引き出され
た各内部電極32A〜32Gの端部同士をぞれぞれ一体
に導通するように、それぞれ内部電極の積層方向(チツ
プコンデンサ30の幅方向、矢印a)と平行に外部電極
33A、33B、34A、34Bが形成されている。
【0045】以上の構成において、このチツプコンデン
サ30では、同じ側面30A、30Bの一端部及び他端
部にそれぞれ形成された外部電極33A、33B、34
A、34Bをそれぞれ配線基板の対応する電極と接合す
るようにして当該配線基板上に実装する。
サ30では、同じ側面30A、30Bの一端部及び他端
部にそれぞれ形成された外部電極33A、33B、34
A、34Bをそれぞれ配線基板の対応する電極と接合す
るようにして当該配線基板上に実装する。
【0046】この場合このチツプコンデンサ30では、
長手方向の各端面30C、30Dと、内部電極32A〜
32Gの積層方向と垂直な2つの表面(以下、これらを
上面30E及び下面30Fと呼ぶ)とのいずれにも外部
電極が形成されていないため、配線基板上に実装された
ときに製品に幅方向及び長手方向の寸法のばらつきが少
ない。従つてこのチツプコンデンサ30によれば、配線
基板上での隣接する電子部品との間隔を予め狭く設定す
るすることができ、その分配線基板上に電子部品を高密
度に実装し得るようにすることができる。
長手方向の各端面30C、30Dと、内部電極32A〜
32Gの積層方向と垂直な2つの表面(以下、これらを
上面30E及び下面30Fと呼ぶ)とのいずれにも外部
電極が形成されていないため、配線基板上に実装された
ときに製品に幅方向及び長手方向の寸法のばらつきが少
ない。従つてこのチツプコンデンサ30によれば、配線
基板上での隣接する電子部品との間隔を予め狭く設定す
るすることができ、その分配線基板上に電子部品を高密
度に実装し得るようにすることができる。
【0047】またこのチツプコンデンサ30では、上述
のように長手方向の各端面30C、30D、上面30E
及び下面30Fのいずれにも外部電極が形成されていな
いため、当該チツプコンデンサ30を配線基板上に実装
する際にウイツキングが生じ難い。このためこのチツプ
コンデンサ30によれば、当該チツプコンデンサ30の
各側面30A、30Bの一端部及び他端部にそれぞれ形
成された2つの外部電極33A、33B又は34A、3
4Bを接合すべき配線基板の各電極を同じ熱容量にする
などの工夫を配線基板に施すことなくツームストン現象
を生じ難くすることができ、その分配線基板の電気的特
性の劣化を回避することができる。
のように長手方向の各端面30C、30D、上面30E
及び下面30Fのいずれにも外部電極が形成されていな
いため、当該チツプコンデンサ30を配線基板上に実装
する際にウイツキングが生じ難い。このためこのチツプ
コンデンサ30によれば、当該チツプコンデンサ30の
各側面30A、30Bの一端部及び他端部にそれぞれ形
成された2つの外部電極33A、33B又は34A、3
4Bを接合すべき配線基板の各電極を同じ熱容量にする
などの工夫を配線基板に施すことなくツームストン現象
を生じ難くすることができ、その分配線基板の電気的特
性の劣化を回避することができる。
【0048】さらにこのチツプコンデンサ30では、各
側面30A、30Bの長手方向の一端部及び他端部にそ
れぞれ外部電極33A、33B、34A、34Bが設け
られているため、第1実施例のチツプ抵抗器20と同様
に図2や図3のようにして他のチツプ部品との導通をと
ることができる。
側面30A、30Bの長手方向の一端部及び他端部にそ
れぞれ外部電極33A、33B、34A、34Bが設け
られているため、第1実施例のチツプ抵抗器20と同様
に図2や図3のようにして他のチツプ部品との導通をと
ることができる。
【0049】以上の構成によれば、チツプコンデンサ3
0の各内部電極32A〜32Gの端部を、それぞれ当該
チツプコンデンサ30の各側面30A、30Bの一端部
又は他端部から順次交互に露出するように引き出すと共
に、各側面30A、下面30Bの一端部及び他端部にそ
れぞれ内部電極32A〜32Gの積層方向と垂直に、か
つ同じ側面30A、30Bの同じ一端部又は他端部に引
き出された各内部電極32A〜32Gの端部と導通する
ように外部電極33A、33B、34A、34Bを形成
するようにしたことにより、製品間における幅方向及び
長手方向の大きさのばらつきを低減させることができ、
かくして高密度実装化を促進させ得るチツプコンデンサ
を実現できる。
0の各内部電極32A〜32Gの端部を、それぞれ当該
チツプコンデンサ30の各側面30A、30Bの一端部
又は他端部から順次交互に露出するように引き出すと共
に、各側面30A、下面30Bの一端部及び他端部にそ
れぞれ内部電極32A〜32Gの積層方向と垂直に、か
つ同じ側面30A、30Bの同じ一端部又は他端部に引
き出された各内部電極32A〜32Gの端部と導通する
ように外部電極33A、33B、34A、34Bを形成
するようにしたことにより、製品間における幅方向及び
長手方向の大きさのばらつきを低減させることができ、
かくして高密度実装化を促進させ得るチツプコンデンサ
を実現できる。
【0050】なお上述の第2実施例においては、チツプ
コンデンサ30の各側面30A、30Bの両面にそれぞ
れ外部電極33A、33B、34A、34Bを形成する
ようにした場合について述べたが、本発明はこれに限ら
ず、一方の側面30A、30Bにのみ外部電極33A、
33B又は34A、34Bを形成するようにしても良
い。
コンデンサ30の各側面30A、30Bの両面にそれぞ
れ外部電極33A、33B、34A、34Bを形成する
ようにした場合について述べたが、本発明はこれに限ら
ず、一方の側面30A、30Bにのみ外部電極33A、
33B又は34A、34Bを形成するようにしても良
い。
【0051】また上述の第2実施例においては、チツプ
コンデンサ30の一方の側面30Aの一端部又は他端部
から露出する全ての内部電極32A〜32Gの端部と導
通するように外部電極33A、33Bを形成すると共
に、他方の側面30Bの一端部又は他端部から露出する
全ての内部電極32A〜32Gの端部と導通するように
外部電極34A、34Bを形成するようにした場合につ
いて述べたが、本発明はこれに限らず、例えば図4との
対応部分に同一符号を付した図5(A)及び(B)に示
すように、チツプコンデンサ40の各側面40A、40
Bの一端部及び他端部にそれぞれ形成する各外部電極4
1A、41Bを、2個以上のコンデンサを形成するよう
に複数のブロツク41AX、41AY、41BX〜41
BZに分けて形成するようにしても良い。
コンデンサ30の一方の側面30Aの一端部又は他端部
から露出する全ての内部電極32A〜32Gの端部と導
通するように外部電極33A、33Bを形成すると共
に、他方の側面30Bの一端部又は他端部から露出する
全ての内部電極32A〜32Gの端部と導通するように
外部電極34A、34Bを形成するようにした場合につ
いて述べたが、本発明はこれに限らず、例えば図4との
対応部分に同一符号を付した図5(A)及び(B)に示
すように、チツプコンデンサ40の各側面40A、40
Bの一端部及び他端部にそれぞれ形成する各外部電極4
1A、41Bを、2個以上のコンデンサを形成するよう
に複数のブロツク41AX、41AY、41BX〜41
BZに分けて形成するようにしても良い。
【0052】また図4との対応部分に同一符号を付した
図6(A)及び(B)に示すように、チツプコンデンサ
42の各側面42A、42Bの各一端部にそれぞれ形成
する外部電極43Aのみを、複数のブロツク43AX〜
43AZから構成し、一番外側の2つの内部電極32
A、32Gをそれぞれアース接地するなどしてシールド
機能をもたせるようにしても良い。なおシールド機能を
もたせる場合には、シールド用電極(一番外側の2つの
内部電極32A、32G)をメツシユ状又は櫛歯状にし
て内側の各内部電極32B〜32Fにより構成されるコ
ンデンサ部の容量を抑制するようにしても良い。
図6(A)及び(B)に示すように、チツプコンデンサ
42の各側面42A、42Bの各一端部にそれぞれ形成
する外部電極43Aのみを、複数のブロツク43AX〜
43AZから構成し、一番外側の2つの内部電極32
A、32Gをそれぞれアース接地するなどしてシールド
機能をもたせるようにしても良い。なおシールド機能を
もたせる場合には、シールド用電極(一番外側の2つの
内部電極32A、32G)をメツシユ状又は櫛歯状にし
て内側の各内部電極32B〜32Fにより構成されるコ
ンデンサ部の容量を抑制するようにしても良い。
【0053】さらに図7に示すように、チツプコンデン
サ44の各側面44A、44Bに外部電極を形成するた
めの導電材を被着せず、これら各側面44A、44Bの
一端部及び他端部から露出する各内部電極32A〜32
Gの端部を外部電極として利用するようにしても良い。
サ44の各側面44A、44Bに外部電極を形成するた
めの導電材を被着せず、これら各側面44A、44Bの
一端部及び他端部から露出する各内部電極32A〜32
Gの端部を外部電極として利用するようにしても良い。
【0054】さらに上述の実施例においては、各内部電
極32A〜32Gの端部を当該チツプコンデンサ30の
各側面30A、30Bの一端部及び他端部から交互に露
出するように引き出すようにした場合について述べた
が、本発明はこれに限らず、例えば図8に示すように、
各内部電極32A〜32Gの端部をチツプコンデンサ4
5の表面から露出しないように当該チツプコンデンサ4
5の長手方向の一端部及び他端部に順次交互に引き出す
と共に、当該チツプコンデンサ45の長手方向の同じ端
部に引き出された各内部電極32A〜32Gの端部をビ
ア46A、46Bにより導通接続し、かつビア46A、
46Bの一端部及び又は他端部をチツプコンデンサ45
の上面45A及び下面45Bから露出させて、これを外
部電極として利用するようにしても良く、このようにす
ることによつて製造を容易化させ得ると共に、安価に製
造することができる。なおこの場合チツプコンデンサ4
5の上面45A及び下面45Bにのみビア46A、46
Bの一端部又は他端部と導通するように図4(B)のよ
うに外部電極を設けるようにしても良い。
極32A〜32Gの端部を当該チツプコンデンサ30の
各側面30A、30Bの一端部及び他端部から交互に露
出するように引き出すようにした場合について述べた
が、本発明はこれに限らず、例えば図8に示すように、
各内部電極32A〜32Gの端部をチツプコンデンサ4
5の表面から露出しないように当該チツプコンデンサ4
5の長手方向の一端部及び他端部に順次交互に引き出す
と共に、当該チツプコンデンサ45の長手方向の同じ端
部に引き出された各内部電極32A〜32Gの端部をビ
ア46A、46Bにより導通接続し、かつビア46A、
46Bの一端部及び又は他端部をチツプコンデンサ45
の上面45A及び下面45Bから露出させて、これを外
部電極として利用するようにしても良く、このようにす
ることによつて製造を容易化させ得ると共に、安価に製
造することができる。なおこの場合チツプコンデンサ4
5の上面45A及び下面45Bにのみビア46A、46
Bの一端部又は他端部と導通するように図4(B)のよ
うに外部電極を設けるようにしても良い。
【0055】(3)第3実施例 図9(A)及び(B)において、50は全体として本発
明を適用したチツプインダクタを示し、磁性体セラミツ
ク51を介してそれぞれ所定パターンの複数の導電層5
2A〜52Eが順次積層形成されると共に、隣接する導
電層52A〜52Eの各所定位置がビア53A〜53D
を介して導通接続されることにより、これら複数の導電
層52A〜52Eと、複数のビア53A〜53Dとによ
つてチツプインダクタ50内部に1個のコイルが形成さ
れている。
明を適用したチツプインダクタを示し、磁性体セラミツ
ク51を介してそれぞれ所定パターンの複数の導電層5
2A〜52Eが順次積層形成されると共に、隣接する導
電層52A〜52Eの各所定位置がビア53A〜53D
を介して導通接続されることにより、これら複数の導電
層52A〜52Eと、複数のビア53A〜53Dとによ
つてチツプインダクタ50内部に1個のコイルが形成さ
れている。
【0056】この場合一番外側の2つの導電層52A、
52Eのうちの一方の導電層52Aは、当該チツプイン
ダクタ50の長手方向の各端面50A、50Dを除く導
電層52A〜52Eの積層方向(当該チツプインダクタ
50の幅方向、矢印b)と平行な表面でなる各側面50
A、50Bの長手方向の一端部から露出するように引き
出されると共に、他方の導電層52Eは、端部が当該チ
ツプインダクタ50の各側面50A、50Bの長手方向
の他端部から露出するように引き出されている。
52Eのうちの一方の導電層52Aは、当該チツプイン
ダクタ50の長手方向の各端面50A、50Dを除く導
電層52A〜52Eの積層方向(当該チツプインダクタ
50の幅方向、矢印b)と平行な表面でなる各側面50
A、50Bの長手方向の一端部から露出するように引き
出されると共に、他方の導電層52Eは、端部が当該チ
ツプインダクタ50の各側面50A、50Bの長手方向
の他端部から露出するように引き出されている。
【0057】また一方の側面50Aの一端部及び他端部
には、同じ一端部又は他端部から露出する一番外側の導
電層52A、52Eの端部と導通するように、それぞれ
導電層52A〜52Eの積層方向と平行に外部電極54
A、54Bが形成されると共に、他方の側面50Bの一
端部及び他端部には、同じ一端部又は他端部から露出す
る一番外側の導電層52A、52Eの端部と導通するよ
うに、それぞれ導電層52A〜52Eの積層方向と平行
に外部電極55A、55Bが形成されている。以上の構
成において、このチツプインダクタ50では、同じ側面
50A、50Bの一端部及び他端部にそれぞれ形成され
た外部電極54A、54B、55A、55Bをそれぞれ
配線基板の対応するランドと接合するようにして配線基
板上に実装する。
には、同じ一端部又は他端部から露出する一番外側の導
電層52A、52Eの端部と導通するように、それぞれ
導電層52A〜52Eの積層方向と平行に外部電極54
A、54Bが形成されると共に、他方の側面50Bの一
端部及び他端部には、同じ一端部又は他端部から露出す
る一番外側の導電層52A、52Eの端部と導通するよ
うに、それぞれ導電層52A〜52Eの積層方向と平行
に外部電極55A、55Bが形成されている。以上の構
成において、このチツプインダクタ50では、同じ側面
50A、50Bの一端部及び他端部にそれぞれ形成され
た外部電極54A、54B、55A、55Bをそれぞれ
配線基板の対応するランドと接合するようにして配線基
板上に実装する。
【0058】この場合このチツプインダクタ50におい
ても、第2実施例のチツプコンデンサ30(図4(A)
及び(B))と同様に、長手方向の各端面50C、50
Dと、導体層52A〜52Eの積層方向と垂直な表面で
なる上面50E及び下面50Fのいずれにも外部電極が
形成されていないため、配線基板上に実装されたときに
製品に幅方向及び長手方向の寸法のばらつきが少ない。
従つてこのチツプインダクタ50によれば、配線基板上
での隣接する電子部品との間隔を予め狭く設定するする
ことができ、その分配線基板上に電子部品を高密度に実
装し得るようにすることができる。
ても、第2実施例のチツプコンデンサ30(図4(A)
及び(B))と同様に、長手方向の各端面50C、50
Dと、導体層52A〜52Eの積層方向と垂直な表面で
なる上面50E及び下面50Fのいずれにも外部電極が
形成されていないため、配線基板上に実装されたときに
製品に幅方向及び長手方向の寸法のばらつきが少ない。
従つてこのチツプインダクタ50によれば、配線基板上
での隣接する電子部品との間隔を予め狭く設定するする
ことができ、その分配線基板上に電子部品を高密度に実
装し得るようにすることができる。
【0059】またこのチツプインダクタ50では、上述
のように長手方向の各端面50C、50D、上面50E
及び下面50Fのいずれにも外部電極が形成されておら
ず、このため配線基板上に実装する際にウイツキングが
生じ難い。従つてこのチツプインダクタ50では、配線
基板の対応する2つの電極を同じ熱容量にするなどの工
夫を配線基板に施すことなくツームストン現象を生じ難
くすることができ、その分配線基板の電気的特性の劣化
を回避することができる。
のように長手方向の各端面50C、50D、上面50E
及び下面50Fのいずれにも外部電極が形成されておら
ず、このため配線基板上に実装する際にウイツキングが
生じ難い。従つてこのチツプインダクタ50では、配線
基板の対応する2つの電極を同じ熱容量にするなどの工
夫を配線基板に施すことなくツームストン現象を生じ難
くすることができ、その分配線基板の電気的特性の劣化
を回避することができる。
【0060】さらにこのチツプインダクタ50では、各
側面50A、50Bの一端部及び他端部にそれぞれ外部
電極54A、54B、55A、55Bが設けられている
ため、第1実施例のチツプ抵抗器20と同様に図2や図
3のようにして他のチツプ部品との導通をとることがで
きる。
側面50A、50Bの一端部及び他端部にそれぞれ外部
電極54A、54B、55A、55Bが設けられている
ため、第1実施例のチツプ抵抗器20と同様に図2や図
3のようにして他のチツプ部品との導通をとることがで
きる。
【0061】以上の構成によれば、チツプインダクタ5
0の一番外側の導電層52A、52Eの端部を各側面5
0A、50Bの一端部及び他端部にそれぞれ引き出すと
共に、各側面50A、50Bの一端部及び他端部に、そ
れぞれ当該一端部又は他端部から露出する導電層52
A、52Eの端部と導通するように外部電極54A、5
4B、55A、55Bを形成するようにしたことによ
り、製品間における幅方向及び長手方向の大きさのばら
つきを低減させることができ、かくして高密度実装化を
促進させ得るチツプインダクタを実現できる。
0の一番外側の導電層52A、52Eの端部を各側面5
0A、50Bの一端部及び他端部にそれぞれ引き出すと
共に、各側面50A、50Bの一端部及び他端部に、そ
れぞれ当該一端部又は他端部から露出する導電層52
A、52Eの端部と導通するように外部電極54A、5
4B、55A、55Bを形成するようにしたことによ
り、製品間における幅方向及び長手方向の大きさのばら
つきを低減させることができ、かくして高密度実装化を
促進させ得るチツプインダクタを実現できる。
【0062】なお上述の第3実施例においては、チツプ
インダクタ50の内部に1つのコイルを形成するように
各導電層52A〜52Eの導体パターンを選定するよう
にした場合について述べたが、本発明はこれに限らず、
例えば図10に示すように、チツプインダクタ60の内
部に2つ以上のコイルを形成するように各導電体層61
A〜61Eの導体パターンを選定するようにしても良
い。
インダクタ50の内部に1つのコイルを形成するように
各導電層52A〜52Eの導体パターンを選定するよう
にした場合について述べたが、本発明はこれに限らず、
例えば図10に示すように、チツプインダクタ60の内
部に2つ以上のコイルを形成するように各導電体層61
A〜61Eの導体パターンを選定するようにしても良
い。
【0063】この場合一番外側の導体層61A、61E
の導体パターン61AX、61AY、61EX、61E
Yのうち、一方の第2のコイルを形成する導体層61A
の導体パターン61AXの端部を、当該チツプインダク
タ60の長手方向の端面60A、60Bを除く導体層6
1A〜61Eの積層方向(矢印c)と平行な表面でなる
一方の側面60Cの一端部から露出するように引き出す
と共に、当該第1のコイルを形成する導体層61Eの導
体パターン61EXの端部を当該側面60Cの他端部か
ら露出するように引き出し、他方の第2のコイルを形成
する導体層61Aの導体パターン61AYの端部を他方
の側面60Dの一端部から露出するように引き出すと共
に、当該第2のコイルを形成する他方の導体層61Eの
導体パターン61EYの端部を他方の側面60Dの他端
部から露出するように引き出すようにする。
の導体パターン61AX、61AY、61EX、61E
Yのうち、一方の第2のコイルを形成する導体層61A
の導体パターン61AXの端部を、当該チツプインダク
タ60の長手方向の端面60A、60Bを除く導体層6
1A〜61Eの積層方向(矢印c)と平行な表面でなる
一方の側面60Cの一端部から露出するように引き出す
と共に、当該第1のコイルを形成する導体層61Eの導
体パターン61EXの端部を当該側面60Cの他端部か
ら露出するように引き出し、他方の第2のコイルを形成
する導体層61Aの導体パターン61AYの端部を他方
の側面60Dの一端部から露出するように引き出すと共
に、当該第2のコイルを形成する他方の導体層61Eの
導体パターン61EYの端部を他方の側面60Dの他端
部から露出するように引き出すようにする。
【0064】またこのチツプインダクタ60の各側面6
0C、60Dの一端部及び他端部にそれぞれ外部電極6
2A、62B、63A、63Bを形成するようにすれば
良い。
0C、60Dの一端部及び他端部にそれぞれ外部電極6
2A、62B、63A、63Bを形成するようにすれば
良い。
【0065】またこの場合、この図10のチツプインダ
クタ60の一番外側の導電層61A、61Eの各第1及
び第2の導体パターン61AX、61AY、61EX、
61EYをそれぞれビア62A〜62D(又はめつきス
ルーホール)により当該チツプインダクタ60の導体層
61A〜61Eの積層方向と垂直な表面でなる上面60
E及び下面60Fに引き出すと共に、当該上面60E及
び下面60Fに図11(A)のように外部電極63A〜
63Dを形成するようにしても良く、このようにするこ
とによつて図11(B)のようなトランスを形成するこ
とができる。
クタ60の一番外側の導電層61A、61Eの各第1及
び第2の導体パターン61AX、61AY、61EX、
61EYをそれぞれビア62A〜62D(又はめつきス
ルーホール)により当該チツプインダクタ60の導体層
61A〜61Eの積層方向と垂直な表面でなる上面60
E及び下面60Fに引き出すと共に、当該上面60E及
び下面60Fに図11(A)のように外部電極63A〜
63Dを形成するようにしても良く、このようにするこ
とによつて図11(B)のようなトランスを形成するこ
とができる。
【0066】さらに上述の第3実施例においては、チツ
プインダクタ50の各側面50A、50Bの一端部及び
他端部にそれぞれ外部電極54A、54B、55A、5
5Bを形成するようにした場合について述べたが、本発
明はこれに限らず、例えば図9との対応部分に同一符号
を付した図12に示すように、チツプインダクタ63の
各側面50A、50Bの一端部及び他端部に外部電極5
4A、54B、55A、55Bを形成せず、当該チツプ
インダクタ63の各側面50A、50Bの一端部又は他
端部から露出する外側の2つの導電層52A、52Eの
端部をそれぞれ外部電極として利用するようにしても良
い。
プインダクタ50の各側面50A、50Bの一端部及び
他端部にそれぞれ外部電極54A、54B、55A、5
5Bを形成するようにした場合について述べたが、本発
明はこれに限らず、例えば図9との対応部分に同一符号
を付した図12に示すように、チツプインダクタ63の
各側面50A、50Bの一端部及び他端部に外部電極5
4A、54B、55A、55Bを形成せず、当該チツプ
インダクタ63の各側面50A、50Bの一端部又は他
端部から露出する外側の2つの導電層52A、52Eの
端部をそれぞれ外部電極として利用するようにしても良
い。
【0067】さらに上述の第3実施例においては、外側
の2つの導電層52A、52Eの端部を当該チツプイン
ダクタ50の各側面50A、50Bの一端部又は他端部
から露出させるように場合について述べたが、本発明は
これに限らず、例えば図13に示すように、一番外側の
2つの導電層65A、65Eの端部をチツプインダクタ
64の表面から露出させず、当該チツプインダクタ64
の一番外側の2つの導電層65A、65Eの端部をそれ
ぞれビア66A、66B(又はめつきスルーホール)に
より当該チツプインダクタ64の各導電層65A〜65
Eの積層方向と垂直な表面でなる上面64A及び又は下
面64Bに引き出し、これらを外部電極として利用する
ようにしても良く、このようにすることによつて製造を
容易化させ得ると共に、安価に製造することができる。
なおこの場合このチツプインダクタ64の上面64A及
び又は下面64Bの一端部及び他端部にビア66A、6
6Bの一端部又は他端部と導通するように外部電極を設
けるようにしても良い。
の2つの導電層52A、52Eの端部を当該チツプイン
ダクタ50の各側面50A、50Bの一端部又は他端部
から露出させるように場合について述べたが、本発明は
これに限らず、例えば図13に示すように、一番外側の
2つの導電層65A、65Eの端部をチツプインダクタ
64の表面から露出させず、当該チツプインダクタ64
の一番外側の2つの導電層65A、65Eの端部をそれ
ぞれビア66A、66B(又はめつきスルーホール)に
より当該チツプインダクタ64の各導電層65A〜65
Eの積層方向と垂直な表面でなる上面64A及び又は下
面64Bに引き出し、これらを外部電極として利用する
ようにしても良く、このようにすることによつて製造を
容易化させ得ると共に、安価に製造することができる。
なおこの場合このチツプインダクタ64の上面64A及
び又は下面64Bの一端部及び他端部にビア66A、6
6Bの一端部又は他端部と導通するように外部電極を設
けるようにしても良い。
【0068】さらに上述の第3実施例においては、隣接
する導電層52A〜52Eの各所定位置間を導通接線す
る導通手段としてビア53A〜53Dを適用するように
した場合について述べたが、本発明はこれに限らず、例
えばめつきスルーホール等、この他種々の導通手段を適
用できる。
する導電層52A〜52Eの各所定位置間を導通接線す
る導通手段としてビア53A〜53Dを適用するように
した場合について述べたが、本発明はこれに限らず、例
えばめつきスルーホール等、この他種々の導通手段を適
用できる。
【0069】(4)第4実施例 図14(A)及び(B)は、本発明を適用したコネクタ
70を示すものであり、導電材(例えばリン青銅)から
なる複数の接続端子71を絶縁性樹脂材からなる断面コ
字状のハウジング72により所定ピツチで一体に保持す
ることにより構成されている。
70を示すものであり、導電材(例えばリン青銅)から
なる複数の接続端子71を絶縁性樹脂材からなる断面コ
字状のハウジング72により所定ピツチで一体に保持す
ることにより構成されている。
【0070】この場合ハウジング72には、各接続端子
71にそれぞれ対応させて、ハウジングの後面72Aの
下端部及び下面72Bの後端部を一体に切り欠くことに
より当該ハウジング72の内部と連通する複数の孔72
Cが穿設されている。
71にそれぞれ対応させて、ハウジングの後面72Aの
下端部及び下面72Bの後端部を一体に切り欠くことに
より当該ハウジング72の内部と連通する複数の孔72
Cが穿設されている。
【0071】また各接続端子71は、ハウジング72の
前面72Dの開口72DXから挿入される外部部材の対
応する電極と導通接触するためのコ字状のコンタクト部
71Aと、当該コンタクト部71Aと一体成形された電
極部71Bとから構成され、電極部71Bがハウジング
72の対応する孔72Cに嵌まり込むように当該ハウジ
ング72内に圧入されている。
前面72Dの開口72DXから挿入される外部部材の対
応する電極と導通接触するためのコ字状のコンタクト部
71Aと、当該コンタクト部71Aと一体成形された電
極部71Bとから構成され、電極部71Bがハウジング
72の対応する孔72Cに嵌まり込むように当該ハウジ
ング72内に圧入されている。
【0072】このとき各接続端子71の電極部71B
は、それぞれハウジング72の孔72Cと同形状に形成
されており、かくして各接続端子71の電極部71Bが
ハウジング72の孔72C内からはみ出すことなく、当
該電極部71Bの後面71BXがハウジング72の後面
72Aと面一となり、かつ当該電極部71Bの下面71
BYがハウジング72の下面72Bと面一となるように
なされている。
は、それぞれハウジング72の孔72Cと同形状に形成
されており、かくして各接続端子71の電極部71Bが
ハウジング72の孔72C内からはみ出すことなく、当
該電極部71Bの後面71BXがハウジング72の後面
72Aと面一となり、かつ当該電極部71Bの下面71
BYがハウジング72の下面72Bと面一となるように
なされている。
【0073】以上の構成において、このコネクタ70
は、各接続端子71の電極部71Bの後面71BX又は
下面71BYを配線基板の対応するランドと接合するよ
うにして配線基板上に実装する。
は、各接続端子71の電極部71Bの後面71BX又は
下面71BYを配線基板の対応するランドと接合するよ
うにして配線基板上に実装する。
【0074】この場合このコネクタ70では、上述のよ
うに各接続端子71の電極部71Bの後面71BX及び
下面71BYがそれぞれハウジング72の後面72A又
は下面72Bと面一に形成されているため、例えば従来
のコネクタ12(図19)のようにハウジング14の後
方向に各接続端子13の端子部13Aが突出している場
合に比べて配線基板上での占有面積が少なく、また端子
の曲がりや浮きなどの実装品質を劣化させるような問題
も生じない。
うに各接続端子71の電極部71Bの後面71BX及び
下面71BYがそれぞれハウジング72の後面72A又
は下面72Bと面一に形成されているため、例えば従来
のコネクタ12(図19)のようにハウジング14の後
方向に各接続端子13の端子部13Aが突出している場
合に比べて配線基板上での占有面積が少なく、また端子
の曲がりや浮きなどの実装品質を劣化させるような問題
も生じない。
【0075】さらにこのコネクタ70では、各接続端子
71の電極部71Bの後面71BX及び下面71BYが
それぞれハウジング72の後面72A又は下面72Bと
面一に形成されているため、例えば図14(B)のよう
にハウジング72の下面72Bを配線基板のパターン面
と当接させるようにして配線基板上に実装することも、
また例えば図14(C)のようにハウジング72の後面
72Aを配線基板のパターン面と当接させるようにして
配線基板上に実装することもできる。
71の電極部71Bの後面71BX及び下面71BYが
それぞれハウジング72の後面72A又は下面72Bと
面一に形成されているため、例えば図14(B)のよう
にハウジング72の下面72Bを配線基板のパターン面
と当接させるようにして配線基板上に実装することも、
また例えば図14(C)のようにハウジング72の後面
72Aを配線基板のパターン面と当接させるようにして
配線基板上に実装することもできる。
【0076】以上の構成によれば、各接続端子71にそ
れぞれ対応させて、ハウジング71に当該ハウジング7
1の内部と連通する複数の孔72Cを形成すると共に、
各接続端子71にハウジング72の孔72Cと同形状の
電極部71Bを形成するようにしたことにより、配線基
板上での占有面積を減少させることができ、かくして高
密度実装化を促進させ得るコネクタを実現できる。
れぞれ対応させて、ハウジング71に当該ハウジング7
1の内部と連通する複数の孔72Cを形成すると共に、
各接続端子71にハウジング72の孔72Cと同形状の
電極部71Bを形成するようにしたことにより、配線基
板上での占有面積を減少させることができ、かくして高
密度実装化を促進させ得るコネクタを実現できる。
【0077】なお上述の第4実施例においては、ハウジ
ング72の後面72A及び下面72Bを一体に切り欠く
ようにして各孔72Cを形成するようにした場合につい
て述べたが、本発明はこれに限らず、ハウジング72の
上面72E、後面72A又は下面72Bのいずれか1面
若しくは2面又は全面に個別に各接続端子71にそれぞ
れ対応させて当該ハウジング72の内部と連通する孔を
穿設すると共に、これら孔に合わせて各接続端子71の
電極部を対応する孔からハウジング72の上面72E、
後面72A又は下面72Bから面一で露出するように形
成するようにしても良い。
ング72の後面72A及び下面72Bを一体に切り欠く
ようにして各孔72Cを形成するようにした場合につい
て述べたが、本発明はこれに限らず、ハウジング72の
上面72E、後面72A又は下面72Bのいずれか1面
若しくは2面又は全面に個別に各接続端子71にそれぞ
れ対応させて当該ハウジング72の内部と連通する孔を
穿設すると共に、これら孔に合わせて各接続端子71の
電極部を対応する孔からハウジング72の上面72E、
後面72A又は下面72Bから面一で露出するように形
成するようにしても良い。
【0078】また上述の第4実施例においては、ハウジ
ング72の後面72A及び下面72Bを一体に切り欠く
ようにして各接続端子71にそれぞれ対応させて複数の
孔72Cを形成するようにした場合について述べたが、
本発明はこれに限らず、例えば図15に示すように、各
接続端子73にそれぞれ対応させて、ハウジング74の
後面74Aの下端部及び下面74Bの後端部を一体に切
り欠くようにして複数の第1の孔74Cを形成すると共
に、各接続端子73にそれぞれ対応させてハウジング7
4の後面74A及び上面74Dを一体に切り欠くように
して複数の第2の孔74Eを形成し、かつこれら第1及
び第2の孔74C、74Dにそれぞれ対応させて、ハウ
ジング74の対応する上面74D、後面74A又は下面
74Bと面一となるように各接続端子73に第1及び第
2の電極部73A、73Bを形成するようにしても良
い。
ング72の後面72A及び下面72Bを一体に切り欠く
ようにして各接続端子71にそれぞれ対応させて複数の
孔72Cを形成するようにした場合について述べたが、
本発明はこれに限らず、例えば図15に示すように、各
接続端子73にそれぞれ対応させて、ハウジング74の
後面74Aの下端部及び下面74Bの後端部を一体に切
り欠くようにして複数の第1の孔74Cを形成すると共
に、各接続端子73にそれぞれ対応させてハウジング7
4の後面74A及び上面74Dを一体に切り欠くように
して複数の第2の孔74Eを形成し、かつこれら第1及
び第2の孔74C、74Dにそれぞれ対応させて、ハウ
ジング74の対応する上面74D、後面74A又は下面
74Bと面一となるように各接続端子73に第1及び第
2の電極部73A、73Bを形成するようにしても良
い。
【0079】
【発明の効果】上述のように本発明によれば、抵抗器に
おいて、一面に抵抗体が配設されてなる基板の一面及び
他面の各一端部及び各他端部にそれぞれ外部電極を設け
ると共に、当該基板を介して対向する外部電極同士を基
板内を貫通する導通手段により導通接続するようにした
ことにより、製品の幅方向及び長手方向の大きさのばら
つきを小さくすることができ、かくして高密度実装化を
促進させ得る抵抗器を実現できる。
おいて、一面に抵抗体が配設されてなる基板の一面及び
他面の各一端部及び各他端部にそれぞれ外部電極を設け
ると共に、当該基板を介して対向する外部電極同士を基
板内を貫通する導通手段により導通接続するようにした
ことにより、製品の幅方向及び長手方向の大きさのばら
つきを小さくすることができ、かくして高密度実装化を
促進させ得る抵抗器を実現できる。
【0080】またコンデンサにおいて、各内部電極の端
部を、長手方向の端面を除く内部電極の積層方向と平行
な側面の長手方向の一端部又は他端部において交互に露
出するように引き出すようにしたことにより、製品の幅
方向及び長手方向の大きさのばらつきを小さくすること
ができ、かくして高密度実装化を促進させ得るコンデン
サを実現できる。
部を、長手方向の端面を除く内部電極の積層方向と平行
な側面の長手方向の一端部又は他端部において交互に露
出するように引き出すようにしたことにより、製品の幅
方向及び長手方向の大きさのばらつきを小さくすること
ができ、かくして高密度実装化を促進させ得るコンデン
サを実現できる。
【0081】さらにインダクタにおいて、外側の2つの
導電層の端部をそれぞれ長手方向の端面を除く導電層の
積層方向と平行な側面の一端部又は他端部から露出する
ように引き出すようにしたことにより、製品の幅方向及
び長手方向の大きさのばらつきを小さくすることがで
き、かくして高密度実装化を促進させ得るインダクタを
実現できる。
導電層の端部をそれぞれ長手方向の端面を除く導電層の
積層方向と平行な側面の一端部又は他端部から露出する
ように引き出すようにしたことにより、製品の幅方向及
び長手方向の大きさのばらつきを小さくすることがで
き、かくして高密度実装化を促進させ得るインダクタを
実現できる。
【0082】さらにコネクタにおいて、各接続端子にそ
れぞれ対応してハウジングの少なくとも一壁面に複数の
孔を穿設すると共に、各接続端子に、ハウジングの対応
する孔を介して先端部が壁面の表面と面一で露出するよ
うに電極部を設けるようにしたことにより、配線基板上
での占有面積を格段に減少させることができ、かくして
高密度実装化を促進させ得るコネクタを実現できる。
れぞれ対応してハウジングの少なくとも一壁面に複数の
孔を穿設すると共に、各接続端子に、ハウジングの対応
する孔を介して先端部が壁面の表面と面一で露出するよ
うに電極部を設けるようにしたことにより、配線基板上
での占有面積を格段に減少させることができ、かくして
高密度実装化を促進させ得るコネクタを実現できる。
【図1】第1実施例によるチツプ抵抗器の構成を示す斜
視図及び断面図である。
視図及び断面図である。
【図2】第1実施例によるチツプ抵抗器の配線基板への
実装方法の説明に供する略線的な側面図である。
実装方法の説明に供する略線的な側面図である。
【図3】第1実施例によるチツプ抵抗器の配線基板への
実装方法の説明に供する略線的な側面図である。
実装方法の説明に供する略線的な側面図である。
【図4】第2実施例によるチツプコンデンサの構成を示
す側面図及び断面図である。
す側面図及び断面図である。
【図5】第2実施例に対する他の実施例を示す側面図及
び等価回路図である。
び等価回路図である。
【図6】第2実施例に対する他の実施例を示す側面図及
び等価回路図である。
び等価回路図である。
【図7】第2実施例に対する他の実施例を示す側面図で
ある。
ある。
【図8】第2実施例に対する他の実施例を示す平面図で
ある。
ある。
【図9】第3実施例によるチツプインダクタの構成を示
す側面図及び断面図である。
す側面図及び断面図である。
【図10】第3実施例に対する他の実施例を示す側面図
及び断面図である。
及び断面図である。
【図11】第3実施例に対する他の実施例を示す側面図
及び等価回路図である。
及び等価回路図である。
【図12】第3実施例に対する他の実施例を示す側面図
である。
である。
【図13】第3実施例に対する他の実施例を示す側面図
及び断面図である。
及び断面図である。
【図14】第4実施例によるコネクタの構成を示す斜視
図及び断面図である。
図及び断面図である。
【図15】第4実施例に対する他の実施例を示す断面図
である。
である。
【図16】従来のチツプ抵抗器の構成を示す断面図であ
る。
る。
【図17】従来のチツプコンデンサの構成を示す断面図
である。
である。
【図18】従来のチツプインダクタの構成を示す断面図
である。
である。
【図19】従来のコネクタの構成を示す断面図である。
20……チツプ抵抗器、21……基板、21A……一
面、21……他面、22……抵抗体、23A、23B、
24A、24B……外部電極、25A、25B……ビ
ア、30、40、42、45……チツプコンデンサ、3
0A、30B……側面、31……誘電体セラミツク、3
2A〜32G……内部電極、33A、33B、34A、
34B、41A、41B、43A、43B……外部電
極、46A、46B……ビア、50、60、63……チ
ツプインダクタ、50A、50B、60C、60D……
側面、51……誘電体セラミツク、52A〜52E、6
1A〜61E……導電層、53A〜53D、62A〜6
2D……ビア、54A、54B、55A、55B……外
部電極、70……コネクタ、71、73……接続端子、
72、74……ハウジング。
面、21……他面、22……抵抗体、23A、23B、
24A、24B……外部電極、25A、25B……ビ
ア、30、40、42、45……チツプコンデンサ、3
0A、30B……側面、31……誘電体セラミツク、3
2A〜32G……内部電極、33A、33B、34A、
34B、41A、41B、43A、43B……外部電
極、46A、46B……ビア、50、60、63……チ
ツプインダクタ、50A、50B、60C、60D……
側面、51……誘電体セラミツク、52A〜52E、6
1A〜61E……導電層、53A〜53D、62A〜6
2D……ビア、54A、54B、55A、55B……外
部電極、70……コネクタ、71、73……接続端子、
72、74……ハウジング。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01R 23/68 302 H01F 15/10 C H05K 1/18 H01G 1/14 V
Claims (11)
- 【請求項1】所定材料からなる基板と、 上記基板の一面及び他面の各一端部及び各他端部にそれ
ぞれ設けられた外部電極と、 上記基板の上記一面に設けられ、当該基板の上記一面の
上記一端部及び他端部にそれぞれ設けられた上記外部電
極間を導通接続する抵抗体と、 上記基板を貫通するように設けられ、当該基板を介して
対向する上記外部電極同士を導通接続する導通手段とを
具えることを特徴とする抵抗器。 - 【請求項2】上記基板は、強磁性体からなることを特徴
とする請求項1に記載の抵抗器。 - 【請求項3】誘電体物質を介して順次積層された複数の
内部電極を具え、 各上記内部電極の端部が、長手方向の端面を除く上記内
部電極の積層方向と平行な側面の長手方向の一端部及び
他端部から交互に露出するように引き出されたことを特
徴とするコンデンサ。 - 【請求項4】上記内部電極の上記積層方向と平行な上記
側面の上記長手方向の上記一端部及び上記他端部にそれ
ぞれ設けられ、同じ上記側面の同じ上記一端部又は上記
他端部から露出する各上記内部電極の上記端部と導通す
る外部電極を具えることを特徴とする請求項3に記載の
コンデンサ。 - 【請求項5】それぞれ上記内部電極の上記積層方向と平
行な上記側面の上記長手方向の上記一端部及び上記他端
部にそれぞれ複数のブロツクに分けて設けられ、個別の
2個以上のコンデンサを形成するように同じ上記側面の
同じ上記一端部又は上記他端部から露出する上記内部電
極の上記端部のうちの特定の上記内部電極の上記端部間
を導通接続する外部電極を具えることを特徴とする請求
項3に記載のコンデンサ。 - 【請求項6】それぞれ上記内部電極の積層方向と平行な
上記側面の上記長手方向の上記一端部及び上記他端部に
それぞれ設けられ、同じ上記側面の同じ上記一端部又は
他端部から露出する全ての上記内部電極の上記端部のう
ち、一番外側の2つの上記内部電極の上記端部を除く内
側の各上記内部電極の上記端部を導通接続する外部電極
を具えることを特徴とする請求項3に記載のコンデン
サ。 - 【請求項7】磁性体物質を介して順次積層されたそれぞ
れ所定パターンの複数の導電層と、対応する上記導電層
の対応する部位間を導通接続することにより、上記複数
の導電層と共にコイルを形成する複数の導通手段とを具
え、外側の2つの上記導電層の端部がそれぞれ長手方向
の端面を除く上記導電層の積層方向と平行な側面の一端
部又は他端部から露出するように引き出されたことを特
徴とするインダクタ。 - 【請求項8】上記導電層の積層方向と平行な上記側面の
上記長手方向の上記一端部及び上記他端部にそれぞれ設
けられ、当該側面から露出する上記外側の導電層の上記
端部と導通する外部電極を具えることを特徴とする請求
項7に記載のインダクタ。 - 【請求項9】各上記導電層及び各上記導通手段により2
つ以上の上記コイルが形成されたことを特徴とする請求
項7に記載のインダクタ。 - 【請求項10】導電材からなる複数の接続端子が絶縁材
からなるハウジングにより所定ピツチで一体に保持され
ることにより形成されたコネクタにおいて、 各上記接続端子にそれぞれ対応して上記ハウジングの少
なくとも一壁面に穿設された複数の孔と、 上記ハウジングの対応する上記孔を介して先端部が上記
壁面の表面と面一で露出するように各上記接続端子にそ
れぞれ設けられた電極部とを具えることを特徴とするコ
ネクタ。 - 【請求項11】上記ハウジングの各上記孔は、それぞれ
上記ハウジングの隣接する2つの壁面を一体に切り欠く
ことにより形成されたことを特徴とする請求項10に記
載のコネクタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32204096A JPH10163004A (ja) | 1996-12-02 | 1996-12-02 | 抵抗器、コンデンサ、インダクタ及びコネクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32204096A JPH10163004A (ja) | 1996-12-02 | 1996-12-02 | 抵抗器、コンデンサ、インダクタ及びコネクタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10163004A true JPH10163004A (ja) | 1998-06-19 |
Family
ID=18139256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32204096A Pending JPH10163004A (ja) | 1996-12-02 | 1996-12-02 | 抵抗器、コンデンサ、インダクタ及びコネクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10163004A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002064002A (ja) * | 2000-06-05 | 2002-02-28 | Rohm Co Ltd | チップ抵抗器およびその製法 |
WO2008108258A3 (ja) * | 2007-03-02 | 2008-12-04 | Koa Kabushiki Kaisha | 積層体およびその製造方法 |
CN102760551A (zh) * | 2011-04-29 | 2012-10-31 | 三星电机株式会社 | 片式线圈元件 |
JP2013134968A (ja) * | 2011-12-27 | 2013-07-08 | Toshiba Corp | 電子機器 |
CN103474199A (zh) * | 2010-07-23 | 2013-12-25 | 乾坤科技股份有限公司 | 线圈元件 |
JP2014179579A (ja) * | 2013-03-14 | 2014-09-25 | Samsung Electro-Mechanics Co Ltd | 積層型インダクタ及び積層型インダクタアレイ |
JP2017120931A (ja) * | 2011-11-14 | 2017-07-06 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミック電子部品及びその製造方法 |
-
1996
- 1996-12-02 JP JP32204096A patent/JPH10163004A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002064002A (ja) * | 2000-06-05 | 2002-02-28 | Rohm Co Ltd | チップ抵抗器およびその製法 |
WO2008108258A3 (ja) * | 2007-03-02 | 2008-12-04 | Koa Kabushiki Kaisha | 積層体およびその製造方法 |
US8193898B2 (en) | 2007-03-02 | 2012-06-05 | Koa Kabushiki Kaisha | Laminated body and manufacturing method thereof |
CN103474199A (zh) * | 2010-07-23 | 2013-12-25 | 乾坤科技股份有限公司 | 线圈元件 |
CN102760551A (zh) * | 2011-04-29 | 2012-10-31 | 三星电机株式会社 | 片式线圈元件 |
JP2012235112A (ja) * | 2011-04-29 | 2012-11-29 | Samsung Electro-Mechanics Co Ltd | チップ型コイル部品 |
KR101219006B1 (ko) | 2011-04-29 | 2013-01-09 | 삼성전기주식회사 | 칩형 코일 부품 |
US8593247B2 (en) | 2011-04-29 | 2013-11-26 | Samsung Electro-Mechanics Co., Ltd. | Chip-type coil component |
JP2017120931A (ja) * | 2011-11-14 | 2017-07-06 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミック電子部品及びその製造方法 |
JP2013134968A (ja) * | 2011-12-27 | 2013-07-08 | Toshiba Corp | 電子機器 |
JP2014179579A (ja) * | 2013-03-14 | 2014-09-25 | Samsung Electro-Mechanics Co Ltd | 積層型インダクタ及び積層型インダクタアレイ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100691146B1 (ko) | 적층형 캐패시터 및 적층형 캐패시터가 내장된 인쇄회로기판 | |
KR970003365B1 (ko) | 필터 및 필터 부착 전기 커넥터 | |
EP0086961A2 (en) | Multilayer board for the interconnection of high-speed circuits | |
JP2002026513A (ja) | 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置 | |
JP5182448B2 (ja) | 部品内蔵基板 | |
KR102755873B1 (ko) | 전자 부품의 실장 구조 및 전자 부품의 실장 방법 | |
JP3087495B2 (ja) | コンデンサおよびシールドケース | |
JP4854345B2 (ja) | コンデンサシート及び電子回路基板 | |
JPH10163004A (ja) | 抵抗器、コンデンサ、インダクタ及びコネクタ | |
KR102576089B1 (ko) | 인쇄 회로 기판 어셈블리 | |
US5083237A (en) | Electronic parts and electronic device incorporating the same | |
EP0571094A2 (en) | Dielectric filter device | |
EP1605478B1 (en) | Multilayer ceramic capacitor for three-dimensional mounting | |
US6597056B1 (en) | Laminated chip component and manufacturing method | |
JPH11329845A (ja) | 電子部品及びその製造方法 | |
JP2000133544A (ja) | チップ電子部品 | |
JPH01216591A (ja) | プリント基板 | |
JPH10335822A (ja) | 積層セラミック回路基板 | |
JPH11162782A (ja) | 積層型電子部品アレイ | |
JP3402439B2 (ja) | チップ型積層電子部品 | |
JP3022853B2 (ja) | 回路基板 | |
JP2001284760A (ja) | 電子回路装置と接続部材 | |
JP4465659B2 (ja) | 非可逆回路素子 | |
JP2002016334A (ja) | プリント配線板およびその製造方法 | |
JP3038144B2 (ja) | 回路基板 |