[go: up one dir, main page]

JPH10144919A - Method for manufacturing mis transistor - Google Patents

Method for manufacturing mis transistor

Info

Publication number
JPH10144919A
JPH10144919A JP30327896A JP30327896A JPH10144919A JP H10144919 A JPH10144919 A JP H10144919A JP 30327896 A JP30327896 A JP 30327896A JP 30327896 A JP30327896 A JP 30327896A JP H10144919 A JPH10144919 A JP H10144919A
Authority
JP
Japan
Prior art keywords
film
metal
source
silicide film
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30327896A
Other languages
Japanese (ja)
Inventor
Yuji Hasebe
裕治 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP30327896A priority Critical patent/JPH10144919A/en
Publication of JPH10144919A publication Critical patent/JPH10144919A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To manufacture MIS transistors which prevent generation of concave and convex parts in an interface between source and drain layers and a metal silicide film and have superior leak characteristic by relaxing, a stress generated in the interface between the source and drain layers and metal silicide film. SOLUTION: A cobalt film 12 is formed on an upper face of source and drain layers 8, and a titanium film 11 is formed on an upper face of this cobalt film 12 as a stress relaxing layer. The cobalt film 12 is heated and made to silicide-react to form a cobalt silicide film 8a. At this time, by forming the titanous film 11, with respect to a compression stress generated in an interface between the source and drain layers 8 and cobalt silicide film 8a, a drivers pulling stress can be applied to the cobalt silicide film 8a formed thereafter. Thereafter, the compression stress can be relaxed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高融点金属シリサ
イド膜をゲート電極、ソース、ドレイン層の上面に形成
するいわゆるサリサイド構造を有するMISトランジス
タの製造方法に関し、例えば、MOSトランジスタ等に
適用して好適である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a MIS transistor having a so-called salicide structure in which a high-melting metal silicide film is formed on the upper surfaces of a gate electrode, a source, and a drain layer. It is suitable.

【0002】[0002]

【従来の技術】従来、サリサイドプロセスとして、面方
位が(100)である単結晶シリコン基板の表面に、膜
厚10nmのチタン膜とコバルト膜を順に積層したの
ち、熱処理を施すことにより、単結晶シリコン基板の表
層部にコバルトシリサイド膜をエピタキシャル成長させ
る手法がある(参照文献:M.Lawrence等の記
述によるAppl.Phys.Lett.58(12)
25 March 1991 「Growth of
epitaxial CoSi2 onSi」又は、
A.Vantomme等の記述によるJ.Appl.P
hys.75(8),15 April 1994「E
pitaxial CoSi2 filmson Si
(100)by solid−phase react
ion」)。
2. Description of the Related Art Conventionally, as a salicide process, a 10-nm-thick titanium film and a cobalt film are sequentially stacked on the surface of a single-crystal silicon substrate having a (100) plane orientation, and then subjected to a heat treatment to obtain a single crystal. There is a method of epitaxially growing a cobalt silicide film on the surface layer of a silicon substrate (see Reference: Appl. Phys. Lett. 58 (12) described by M. Lawrence and others).
25 March 1991 "Growth of
epitaxial CoSi 2 onSi ”or
A. J. Vantomme et al. Appl. P
hys. 75 (8), 15 April 1994 "E
pitaxial CoSi 2 filmson Si
(100) by solid-phase react
ion ").

【0003】この手法によると、コバルトシリサイド膜
は、下地の単結晶シリコン基板の結晶性に従って単結晶
成長して形成される。
According to this method, the cobalt silicide film is formed by single crystal growth according to the crystallinity of the underlying single crystal silicon substrate.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記手
法により、コバルトシリサイド膜をエピタキシャル成長
させた場合において、コバルトシリサイド膜と単結晶シ
リコン基板との界面の形状が平坦にならず、凹凸が発生
してしまうことが確認されている。このように、界面が
凹凸になるのは、単結晶シリコン基板と形成されるコバ
ルトシリサイド膜における熱膨張率の相違から、コバル
ト膜をシリサイド化反応させる際に、コバルトシリサイ
ド膜と単結晶シリコン基板との界面において応力が発生
するためであると推測される。
However, when the cobalt silicide film is epitaxially grown by the above-mentioned method, the shape of the interface between the cobalt silicide film and the single crystal silicon substrate is not flat, and irregularities are generated. That has been confirmed. The reason why the interface becomes uneven is that the cobalt silicide film and the single crystal silicon substrate are not reacted when the cobalt film is silicided due to the difference in the coefficient of thermal expansion between the single crystal silicon substrate and the formed cobalt silicide film. It is presumed that stress is generated at the interface of.

【0005】そして、上述の手法を、MOSトランジス
タにおけるソース、ドレイン層上の金属シリサイド膜形
成に適用する場合には、ソース、ドレイン層と金属シリ
サイド膜の界面が凹凸になる。そして、この凹凸によ
り、金属シリサイド膜が、部分的にソース、ドレイン層
と単結晶シリコン基板におけるPN接合部分に近くな
り、或いはPN接合まで届き、リーク特性を悪化させる
という問題がある。
When the above method is applied to the formation of a metal silicide film on a source / drain layer in a MOS transistor, the interface between the source / drain layer and the metal silicide film becomes uneven. Due to the unevenness, the metal silicide film partially approaches the PN junction of the source / drain layer and the single crystal silicon substrate, or reaches the PN junction, which causes a problem that the leak characteristic is deteriorated.

【0006】本発明は上記点に鑑みて、金属シリサイド
膜とソース、ドレイン層の界面に発生する応力を緩和さ
せることにより、リーク特性の良好なMISトランジス
タの製造方法を提供することを目的とする。
In view of the above, it is an object of the present invention to provide a method of manufacturing a MIS transistor having a good leak characteristic by relaxing a stress generated at an interface between a metal silicide film and a source / drain layer. .

【0007】[0007]

【課題を解決するための手段】上記目的を達成するた
め、以下の技術的手段を採用する。請求項1乃至3に記
載の発明においては、ソース、ドレイン層(8)の上面
に高融点金属膜(12)を形成し、この高融点金属膜
(12)の上面に、応力緩和層(13)を形成する。そ
して、熱処理を施し、応力緩和層(13)にてソース、
ドレイン層(8)と金属シリサイド膜(8a)の界面に
発生する応力を緩和しつつ高融点金属膜(12)をシリ
サイド化反応させて、金属シリサイド膜(8a)にする
ことを特徴とする。
In order to achieve the above object, the following technical means are employed. According to the first to third aspects of the present invention, the refractory metal film (12) is formed on the upper surface of the source / drain layer (8), and the stress relaxation layer (13) is formed on the upper surface of the refractory metal film (12). ) Is formed. Then, a heat treatment is performed, and a source is applied in the stress relaxation layer (13).
The method is characterized in that the refractory metal film (12) undergoes a silicidation reaction while relaxing the stress generated at the interface between the drain layer (8) and the metal silicide film (8a) to form a metal silicide film (8a).

【0008】具体的には、応力緩和層(13)は、請求
項2に示すように、金属薄膜、例えば、チタン膜、タン
グステン膜等を適用したり、金属窒化膜、例えば、チタ
ン窒化膜、コバルト窒化膜、タングステン窒化膜、アル
ミ窒化膜等を適用することができる。つまり、熱処理の
際に、基板(1)や形成された金属シリサイド膜(8
a)は、熱膨張しようとするが、熱膨張率が異なるた
め、金属シリサイド膜(8a)とソース、ドレイン層
(8)との界面に応力が発生する。
Specifically, as the stress relaxation layer (13), a metal thin film, for example, a titanium film, a tungsten film, or the like is applied, or a metal nitride film, for example, a titanium nitride film, A cobalt nitride film, a tungsten nitride film, an aluminum nitride film, or the like can be used. That is, during the heat treatment, the substrate (1) and the formed metal silicide film (8
In a), thermal expansion is attempted, but since the coefficients of thermal expansion are different, stress is generated at the interface between the metal silicide film (8a) and the source and drain layers (8).

【0009】そして、応力緩和層(21)を形成するこ
とにより、この応力を緩和することができ、これによ
り、金属シリサイド膜(8a)とソース、ドレイン層
(8)との界面における凹凸の発生を抑制することがで
き、ソース、ドレイン層(8)と基板(1)とのPN接
合におけるリーク電流を抑制することができる。具体的
には、請求項2に示すように、金属シリサイド膜(8
a)が基板(1)に対して発生させる応力を相殺するよ
うな応力を、金属シリサイド膜(8a)に及ぼせば、金
属シリサイド膜(8a)が基板(1)に対して発生させ
る応力を緩和することができる。
The stress can be relieved by forming the stress relieving layer (21), thereby generating irregularities at the interface between the metal silicide film (8a) and the source and drain layers (8). And the leakage current at the PN junction between the source / drain layer (8) and the substrate (1) can be suppressed. Specifically, as described in claim 2, the metal silicide film (8
When a stress is applied to the metal silicide film (8a) to offset the stress generated by the metal silicide film (8) with the metal silicide film (8a), the stress generated by the metal silicide film (8a) with the substrate (1) is reduced. Can be eased.

【0010】例えば、金属シリサイド膜(8a)が基板
(1)に対して、圧縮応力を発生させる場合には、この
圧縮応力と逆方向に作用する引っ張り応力を、金属シリ
サイド膜(8a)に及ぼせば、この圧縮応力を緩和する
ことができる。請求項4乃至6に記載の発明において
は、基板(1)の上面に、ゲート絶縁膜(4)を介して
ゲート電極(5)を形成し、さらに、ソース、ドレイン
層(8)を形成する。そして、ソース、ドレイン層
(8)の上面に、複数の物質の化合物から成る応力緩和
膜(21)を形成し、この応力緩和膜(21)の上面
に、高融点金属膜(22)を形成する。その後、熱処理
を施して、応力緩和層(21)を複数の物質に分解させ
る。そして、これら複数の物質の内のいずれかをソー
ス、ドレイン層(8)と金属シリサイド膜(8a)の界
面に残留させて、この界面に発生する応力を緩和しつ
つ、シリサイド化反応させて金属シリサイド膜(8a)
を形成することを特徴とする。
For example, when the metal silicide film (8a) generates a compressive stress on the substrate (1), a tensile stress acting in a direction opposite to the compressive stress is exerted on the metal silicide film (8a). By doing so, this compressive stress can be reduced. According to the present invention, the gate electrode (5) is formed on the upper surface of the substrate (1) via the gate insulating film (4), and the source and drain layers (8) are formed. . Then, a stress relaxation film (21) made of a compound of a plurality of substances is formed on the upper surfaces of the source and drain layers (8), and a high melting point metal film (22) is formed on the upper surface of the stress relaxation film (21). I do. Thereafter, heat treatment is performed to decompose the stress relaxation layer (21) into a plurality of substances. Then, any of the plurality of substances is left at the interface between the source / drain layer (8) and the metal silicide film (8a), and while the stress generated at this interface is alleviated, a silicidation reaction is caused to occur. Silicide film (8a)
Is formed.

【0011】このように、高融点金属膜(22)とソー
ス、ドレイン層(8)の間に応力緩和膜(21)を形成
することにより、その後に形成される金属シリサイド膜
(8a)とソース、ドレイン層(8)の界面に発生する
応力を緩和することができるため、金属シリサイド膜
(8a)とソース、ドレイン層(8)の界面における凹
凸の発生を抑制することができる。これにより、ソー
ス、ドレイン層(8)と基板(1)とのPN接合におけ
るリーク電流を抑制することができる。
As described above, by forming the stress relaxation film (21) between the refractory metal film (22) and the source / drain layer (8), the metal silicide film (8a) formed thereafter and the source Since the stress generated at the interface of the drain layer (8) can be reduced, the occurrence of unevenness at the interface between the metal silicide film (8a) and the source / drain layer (8) can be suppressed. Thereby, the leak current at the PN junction between the source / drain layer (8) and the substrate (1) can be suppressed.

【0012】具体的には、応力緩和膜(21)には、請
求項5に示すように、少なくとも2種の金属を化合した
金属化合膜、例えば、チタン・タングステン化合膜、チ
タン・コバルト・タングステン化合膜、チタン・ニッケ
ル・タングステン化合膜等や、請求項6に示すように、
金属窒化膜、例えば、チタン窒化膜、チタン・タングス
テン窒化膜、チタン・コバルト窒化膜、チタン・ニッケ
ル窒化膜等を適用することができる。
More specifically, the stress relaxation film (21) is a metal compound film formed by combining at least two kinds of metals, for example, a titanium-tungsten compound film, a titanium-cobalt-tungsten film. Compound film, titanium / nickel / tungsten compound film, etc., as shown in claim 6,
A metal nitride film, for example, a titanium nitride film, a titanium / tungsten nitride film, a titanium / cobalt nitride film, a titanium / nickel nitride film, or the like can be used.

【0013】そして、金属シリサイド膜(8a)を形成
する工程において、金属化合膜や金属窒化膜が分解さ
れ、分解された金属又は窒素がソース、ドレイン層
(8)の表面に残留したまま金属シリサイド膜(8a)
が形成される。また、熱処理によって基板(1)や金属
シリサイド膜(8a)が熱膨張しようとするが、これら
の熱膨張率は個々に異なっているため、金属シリサイド
膜(8a)とソース、ドレイン層(8)の界面に応力が
発生する。
In the step of forming the metal silicide film (8a), the metal compound film or the metal nitride film is decomposed, and the decomposed metal or nitrogen remains on the surfaces of the source and drain layers (8). Membrane (8a)
Is formed. Further, the substrate (1) and the metal silicide film (8a) tend to thermally expand due to the heat treatment. However, since these substrates have different coefficients of thermal expansion, the metal silicide film (8a) and the source and drain layers (8) Stress occurs at the interface.

【0014】しかし、ソース、ドレイン層(8)の表面
に残留した金属や窒素が、クサビとなってソース、ドレ
イン層(8)と金属シリサイド膜(8a)の界面に発生
する応力を緩和することができる。
However, metal or nitrogen remaining on the surface of the source / drain layer (8) becomes wedges to relieve stress generated at the interface between the source / drain layer (8) and the metal silicide film (8a). Can be.

【0015】[0015]

【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。 (第1実施形態)図1から図2は、本発明をMOSトラ
ンジスタに適用した場合の製造工程を示しており、以
下、図1、図2に基づき本実施形態における製造方法に
ついて説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a first embodiment of the present invention. (First Embodiment) FIGS. 1 and 2 show a manufacturing process in a case where the present invention is applied to a MOS transistor. Hereinafter, a manufacturing method in the present embodiment will be described with reference to FIGS.

【0016】まず、図1(a)に示すLDD(Ligh
tly Doped Drain)構造を形成する。つ
まり、単結晶シリコン基板(以下、シリコン基板とい
う)1の表層部に形成されたPウェル層2に、素子分離
用のLOCOS膜3を形成する。そして、ゲート酸化膜
4を介して電気的に絶縁されたポリシリコンからなるゲ
ート電極5を形成する。そして、このゲート電極5をマ
スクにしてイオン注入を行い、電界緩和層6を形成す
る。
First, the LDD (Light) shown in FIG.
(Doped Drain) structure is formed. That is, a LOCOS film 3 for element isolation is formed in a P-well layer 2 formed in a surface layer portion of a single crystal silicon substrate (hereinafter, referred to as a silicon substrate) 1. Then, a gate electrode 5 made of polysilicon electrically insulated via the gate oxide film 4 is formed. Then, ion implantation is performed using the gate electrode 5 as a mask to form the electric field relaxation layer 6.

【0017】その後、上面全面にSiN膜を成膜し、異
方性エッチングを行い、ゲート電極5の側部に側壁膜7
を形成する。そして、ゲート電極5及び側壁膜7をマス
クにして、イオン注入を行った後、熱処理を施して、イ
オン注入された不純物を活性化させて、ソース、ドレイ
ン層8を形成する。これにより、図1(a)に示すLD
D構造が形成される。
Thereafter, a SiN film is formed on the entire upper surface, anisotropically etched, and a side wall film 7 is formed on the side of the gate electrode 5.
To form Then, after performing ion implantation using the gate electrode 5 and the side wall film 7 as a mask, heat treatment is performed to activate the ion-implanted impurities, thereby forming the source and drain layers 8. Thereby, the LD shown in FIG.
A D structure is formed.

【0018】次に、図1(b)に示すように、チタン膜
11、コバルト膜12、チタン窒化膜13を順にスパッ
タリング法により積層形成する。そして、窒素ガス雰囲
気中で、ウェハを450℃程度で熱処理をする。これに
より、シリコンが露出しているゲート電極5、ソース、
ドレイン層8の表層部がシリサイド化反応し、図1
(c)に示すように、コバルトシリサイド膜5a、8a
が形成される。
Next, as shown in FIG. 1B, a titanium film 11, a cobalt film 12, and a titanium nitride film 13 are sequentially formed by sputtering. Then, the wafer is heat-treated at about 450 ° C. in a nitrogen gas atmosphere. As a result, the gate electrode 5, the source,
The surface layer of the drain layer 8 undergoes a silicidation reaction, and FIG.
As shown in (c), the cobalt silicide films 5a and 8a
Is formed.

【0019】また、このとき、コバルト膜12における
コバルトは、チタン膜11中を拡散しながらチタン膜1
1の下層まで侵入していき、前記シリサイド化反応を引
き起こす。このため、コバルトシリサイド膜5a、8a
形成後においては、コバルト膜12が全体的に、チタン
膜11の下層に移動した状態となる。但し、コバルト膜
12の上層に移動したチタン膜11は、その後、窒素ガ
ス雰囲気中で窒化し、先に形成されていたチタン窒化膜
13と一体になる。
At this time, cobalt in the cobalt film 12 diffuses in the titanium film 11 while diffusing in the titanium film 1.
1 to the lower layer to cause the silicidation reaction. Therefore, the cobalt silicide films 5a, 8a
After the formation, the cobalt film 12 moves to a lower layer of the titanium film 11 as a whole. However, the titanium film 11 that has moved to the upper layer of the cobalt film 12 is thereafter nitrided in a nitrogen gas atmosphere, and is integrated with the previously formed titanium nitride film 13.

【0020】その後、図2(a)に示すように、このチ
タン窒化膜11をアンモニアと過酸化水素水の水溶液で
エッチング除去し、コバルト膜12のうちの未反応の部
分を、塩酸と過酸化水素水の混合液で選択的にエッチン
グ除去する。次に、図2(b)に示すように、再度チタ
ン窒化膜14を、ウェハ全面に成膜した後、窒素ガス雰
囲気で、750℃、30秒間の熱処理を施し、コバルト
シリサイド膜5a、8aを低抵抗化する。
Thereafter, as shown in FIG. 2A, the titanium nitride film 11 is removed by etching with an aqueous solution of ammonia and hydrogen peroxide, and the unreacted portion of the cobalt film 12 is removed with hydrochloric acid and peroxide. It is selectively etched away with a mixed solution of hydrogen water. Next, as shown in FIG. 2B, after a titanium nitride film 14 is formed again on the entire surface of the wafer, a heat treatment is performed at 750 ° C. for 30 seconds in a nitrogen gas atmosphere to form the cobalt silicide films 5a and 8a. Lower the resistance.

【0021】この後、チタン窒化膜14をアンモニアと
過酸化水素水の混合液でエッチング除去して、図2
(c)に示すようなコバルトシリサイド膜5a、8aか
らなるサリサイド構造を有するMOSトランジスタが完
成する。ところで、ソース、ドレイン層8の表面におけ
るコバルトシリサイド膜8aを形成するに際し、チタン
窒化膜13は、応力緩和層として働く。
After that, the titanium nitride film 14 is removed by etching with a mixed solution of ammonia and hydrogen peroxide solution, as shown in FIG.
A MOS transistor having a salicide structure composed of the cobalt silicide films 5a and 8a as shown in FIG. By the way, when forming the cobalt silicide film 8a on the surface of the source / drain layer 8, the titanium nitride film 13 functions as a stress relaxation layer.

【0022】具体的には、熱処理の際に、シリコン基板
1と形成されるコバルトシリサイド膜8aとは、熱膨張
率が異なるため、コバルトシリサイド膜8aとソース、
ドレイン層8との界面に応力が発生する。例えば、コバ
ルトシリサイド膜8aの熱膨張率がシリコン基板1の熱
膨張率よりも大きい場合には、コバルトシリサイド膜8
aは、シリコン基板1に対して引っ張り応力を発生させ
る。逆に、コバルトシリサイド膜8aの熱膨張率がシリ
コン基板1の熱膨張率よりも小さい場合には、コバルト
シリサイド膜8aはシリコン基板1に対して圧縮応力を
発生させる。
More specifically, since the silicon substrate 1 and the cobalt silicide film 8a formed during the heat treatment have different coefficients of thermal expansion, the cobalt silicide film 8a and the source,
Stress occurs at the interface with the drain layer 8. For example, when the coefficient of thermal expansion of the cobalt silicide film 8a is larger than the coefficient of thermal expansion of the silicon substrate 1,
a generates a tensile stress on the silicon substrate 1. Conversely, when the coefficient of thermal expansion of the cobalt silicide film 8a is smaller than the coefficient of thermal expansion of the silicon substrate 1, the cobalt silicide film 8a generates a compressive stress on the silicon substrate 1.

【0023】従って、コバルトシリサイド膜8aがシリ
コン基板1に対して、圧縮応力や引っ張り応力を発生し
ようとしても、その上面に形成された応力緩和層によっ
てこれらの応力を相殺すれば、コバルトシリサイド膜8
aとソース、ドレイン層8の界面に発生する応力を緩和
することができる。つまり、前者のように引っ張り応力
を発生している場合には、この引っ張り応力の大きさに
応じた圧縮応力をコバルトシリサイド膜8aに対して発
生させる応力緩和層を、コバルトシリサイド膜8aの上
面に形成する。また、後者のように圧縮応力を発生して
いる場合には、この圧縮応力の大きさに応じた引っ張り
応力をコバルトシリサイド膜8aに対して発生させる応
力緩和層を、コバルトシリサイド膜8aの上面に形成す
る。
Therefore, even if the cobalt silicide film 8a attempts to generate a compressive stress or a tensile stress on the silicon substrate 1, if the stress is offset by the stress relaxation layer formed on the upper surface, the cobalt silicide film 8a
The stress generated at the interface between a and the source / drain layer 8 can be reduced. That is, when a tensile stress is generated as in the former case, a stress relaxation layer for generating a compressive stress corresponding to the magnitude of the tensile stress on the cobalt silicide film 8a is formed on the upper surface of the cobalt silicide film 8a. Form. When a compressive stress is generated as in the latter case, a stress relaxation layer for generating a tensile stress corresponding to the magnitude of the compressive stress on the cobalt silicide film 8a is provided on the upper surface of the cobalt silicide film 8a. Form.

【0024】そして、本実施形態に示すチタン窒化膜1
3は、図3に示すように、コバルトシリサイド膜8aに
対して圧縮応力(図3の外側向き矢印)を発生させるた
め、コバルト膜12の上面にチタン窒化膜13を形成す
ることにより、コバルトシリサイド膜8aがシリコン基
板1に対して、引っ張り応力(図3の内側向き矢印)を
発生させる場合に、その引っ張り応力を緩和することが
できる。
Then, the titanium nitride film 1 shown in this embodiment
3, a titanium nitride film 13 is formed on an upper surface of the cobalt film 12 to generate a compressive stress (outwardly pointing arrow in FIG. 3) on the cobalt silicide film 8a as shown in FIG. When the film 8a generates a tensile stress (inward arrow in FIG. 3) on the silicon substrate 1, the tensile stress can be reduced.

【0025】このように、コバルトシリサイド膜8aが
シリコン基板1に対して発生させる応力を緩和すること
により、コバルトシリサイド膜8aとソース、ドレイン
層8との界面における凹凸の発生を抑制することがで
き、ソース、ドレイン層8とPウェル層2とのPN接合
におけるリーク電流を抑制することができる。なお、本
実施形態においては、シリサイド膜として、コバルトシ
リサイド膜5a、8aを適用しているが、ニッケルシリ
サイド膜を適用してもよい。
As described above, the stress generated by the cobalt silicide film 8a on the silicon substrate 1 is relaxed, whereby the occurrence of irregularities at the interface between the cobalt silicide film 8a and the source / drain layer 8 can be suppressed. The leakage current at the PN junction between the source / drain layer 8 and the P well layer 2 can be suppressed. In the present embodiment, the cobalt silicide films 5a and 8a are used as the silicide films, but a nickel silicide film may be used.

【0026】また、応力緩和層としてチタン窒化膜13
を適用しているが、応力緩和層は上述したように、シリ
サイド膜がシリコン基板1に対して発生させる応力の種
類や大きさと、応力緩和層がシリサイド膜に対して発生
させる応力の種類や大きさ等により決定されるため、こ
れらに応じて適宜変更可能である。具体的には、応力緩
和層としては、金属膜であれば、チタン膜、タングステ
ン膜等に変更可能であり、金属窒化膜であれば、コバル
ト窒化膜、タングステン窒化膜、アルミ窒化膜等に変更
可能である。また、これら金属膜や金属窒化膜のいずれ
かの組み合わせから成る複合体であってもよい。
The titanium nitride film 13 is used as a stress relaxation layer.
As described above, the type and magnitude of the stress generated by the silicide film on the silicon substrate 1 and the type and magnitude of the stress generated by the stress relieving layer on the silicide film are described above. Since it is determined by the size, it can be appropriately changed according to these. Specifically, if the stress relaxation layer is a metal film, it can be changed to a titanium film, a tungsten film, or the like, and if the metal nitride film is used, it can be changed to a cobalt nitride film, a tungsten nitride film, an aluminum nitride film, or the like. It is possible. Further, a composite made of any combination of these metal films and metal nitride films may be used.

【0027】例えば、応力緩和層にタングステン窒化膜
を適用し、シリサイド膜にニッケルシリサイド膜又はコ
バルトシリサイド膜を適用した場合には、タングステン
窒化膜は、ニッケルシリサイド膜に対して引っ張り応力
を発生させる。また、応力緩和層にタングステンを適用
し、シリサイド膜にニッケルシリサイド膜又はコバルト
シリサイド膜を適用した場合には、タングステンは、こ
れらのシリサイド膜に対して、成膜条件によって異なる
応力を発生させるため、成膜条件を調整して圧縮応力、
引っ張り応力を発生させることができる。 (第2実施形態)図4から図6は、本発明をMOSトラ
ンジスタに適用した場合の製造工程を示しており、以
下、図4、図6に基づき本実施形態における製造方法に
ついて説明する。
For example, when a tungsten nitride film is applied to the stress relaxation layer and a nickel silicide film or a cobalt silicide film is applied to the silicide film, the tungsten nitride film generates a tensile stress on the nickel silicide film. In addition, when tungsten is applied to the stress relaxation layer and a nickel silicide film or a cobalt silicide film is applied to the silicide film, tungsten generates different stresses on these silicide films depending on film formation conditions. Compressive stress,
A tensile stress can be generated. (Second Embodiment) FIGS. 4 to 6 show a manufacturing process when the present invention is applied to a MOS transistor. Hereinafter, a manufacturing method in the present embodiment will be described with reference to FIGS.

【0028】まず、図4(a)に示すLDD構造を、第
1実施形態と同様に形成する。次に、図4(b)に示す
ように、チタン窒化膜21、コバルト膜22を順にスパ
ッタリング法により積層形成する。このとき、チタン窒
化膜21は、コバルト膜22よりも薄い膜厚をもって形
成する。そして、窒素ガス雰囲気中で、ウェハを450
℃程度で熱処理をする。これにより、シリコンが露出し
ているゲート電極5、ソース、ドレイン層8の表層部が
シリサイド化反応し、図4(c)に示すように、コバル
トシリサイド膜5a、8aを形成する。
First, the LDD structure shown in FIG. 4A is formed as in the first embodiment. Next, as shown in FIG. 4B, a titanium nitride film 21 and a cobalt film 22 are sequentially stacked by a sputtering method. At this time, the titanium nitride film 21 is formed with a smaller thickness than the cobalt film 22. Then, in a nitrogen gas atmosphere, the wafer is 450
Heat treatment at about ° C. As a result, the surface portions of the gate electrode 5 and the source / drain layers 8 where the silicon is exposed undergo a silicidation reaction to form cobalt silicide films 5a and 8a as shown in FIG.

【0029】ここで、上記熱処理において、チタン窒化
膜21は、分解反応を起こしてチタンと窒素に分解す
る。そして、コバルト膜22におけるコバルトはこのチ
タン中を拡散して、ゲート電極5、ソース、ドレイン層
8に達し、これらの中のシリコンとシリサイド化反応を
行う。そして、最終的に、コバルトは、チタン中を拡散
していき、全てのコバルトがチタンの下層に入り込む。
しかし、コバルトは、部分的に窒素の下層部には入り込
めない。このため、図6に示すように、ソース、ドレイ
ン層8の上面にチタン窒化膜21中の窒素原子21aが
部分的に残留する。
Here, in the heat treatment, the titanium nitride film 21 undergoes a decomposition reaction to be decomposed into titanium and nitrogen. Then, cobalt in the cobalt film 22 diffuses in the titanium, reaches the gate electrode 5, the source and drain layers 8, and performs a silicidation reaction with silicon in these. Finally, the cobalt diffuses in the titanium, and all the cobalt enters the lower layer of the titanium.
However, cobalt cannot partially enter the underlayer of nitrogen. Therefore, as shown in FIG. 6, the nitrogen atoms 21a in the titanium nitride film 21 partially remain on the upper surfaces of the source and drain layers 8.

【0030】なお、この熱処理において、コバルト膜2
2におけるコバルトは、チタン窒化膜21が分解してで
きたチタンの中を拡散しながらチタンの下層まで侵入し
ていくため、コバルトシリサイド膜8a形成後において
は、コバルト膜22が全体的に、チタンの下層部に移動
する。その後、チタンは、窒素ガス雰囲気中で窒化され
て、図4(c)に示すように、コバルト膜22の上面に
チタン窒化膜23となる。
In this heat treatment, the cobalt film 2
Since the cobalt in Step 2 diffuses through the titanium formed by the decomposition of the titanium nitride film 21 and penetrates to the lower layer of titanium, after the formation of the cobalt silicide film 8a, the cobalt film 22 Move to lower level. Thereafter, the titanium is nitrided in a nitrogen gas atmosphere to form a titanium nitride film 23 on the upper surface of the cobalt film 22, as shown in FIG.

【0031】その後、図5(a)に示すように、このチ
タン窒化膜23をアンモニアと過酸化水素水の水溶液で
エッチング除去し、コバルト膜22のうちの未反応の部
分を、塩酸と過酸化水素水の混合液で選択的にエッチン
グ除去する。次に、窒素ガス雰囲気で、750℃、30
秒間の熱処理を施し、コバルトシリサイド膜5a、8a
を低抵抗化する。このとき、図5(b)に示すように、
コバルトシリサイド膜5a、8aの表面には、チタン窒
化膜24が形成されるため、この後、このチタン窒化膜
24をアンモニアと過酸化水素水の混合液でエッチング
除去して、図5(c)に示すようなコバルトシリサイド
膜5a、8aからなるサリサイド構造を有するMOSト
ランジスタが完成する。
Thereafter, as shown in FIG. 5A, the titanium nitride film 23 is removed by etching with an aqueous solution of ammonia and hydrogen peroxide, and the unreacted portion of the cobalt film 22 is removed with hydrochloric acid and peroxide. It is selectively etched away with a mixed solution of hydrogen water. Next, at 750 ° C. and 30 ° C. in a nitrogen gas atmosphere.
Heat treatment for 2 seconds to form cobalt silicide films 5a and 8a.
To lower the resistance. At this time, as shown in FIG.
Since a titanium nitride film 24 is formed on the surfaces of the cobalt silicide films 5a and 8a, the titanium nitride film 24 is thereafter removed by etching with a mixed solution of ammonia and hydrogen peroxide solution, as shown in FIG. A MOS transistor having a salicide structure composed of cobalt silicide films 5a and 8a as shown in FIG.

【0032】ところで、前記残留した窒素原子21a
は、コバルトシリサイド膜8aを低抵抗化するに際し、
コバルトシリサイド膜8aとソース、ドレイン層8の界
面における応力を緩和する働きをする。具体的には、低
抵抗化の熱処理の際に、シリコン基板1と形成されるコ
バルトシリサイド膜8aとは、熱膨張率が異なる。この
ため、第1実施形態に示したように、コバルトシリサイ
ド膜8aとシリコン基板1との熱膨張率の関係に基づ
き、コバルトシリサイド膜8aは、シリコン基板1に対
して、圧縮応力や引っ張り応力(図6の矢印部分)を発
生させる。
Incidentally, the remaining nitrogen atoms 21a
When lowering the resistance of the cobalt silicide film 8a,
It functions to reduce stress at the interface between the cobalt silicide film 8a and the source / drain layer 8. Specifically, at the time of the heat treatment for lowering the resistance, the silicon substrate 1 and the formed cobalt silicide film 8a have different coefficients of thermal expansion. For this reason, as shown in the first embodiment, the cobalt silicide film 8a causes the silicon substrate 1 to have a compressive stress or a tensile stress (based on the thermal expansion coefficient between the cobalt silicide film 8a and the silicon substrate 1). (Arrow portion in FIG. 6).

【0033】この際に、コバルトシリサイド膜8aとソ
ース、ドレイン層8の界面に残留した窒素原子21a
が、クサビの様な引っ掛かりとなって、コバルトシリサ
イド膜8aがシリコン基板1に対して、拡張又は縮小し
ようとするのを抑制する。なお、窒素は、チタン窒化膜
21中に均等に介在しているため、前記応力の緩和を生
ぜしめるような格子位置に十分に拡散した状態で残留す
る。
At this time, the nitrogen atoms 21a remaining at the interface between the cobalt silicide film 8a and the source / drain layer 8
However, this prevents the cobalt silicide film 8a from expanding or contracting with respect to the silicon substrate 1 due to a hook like a wedge. Since the nitrogen is uniformly interposed in the titanium nitride film 21, the nitrogen remains in a state where it is sufficiently diffused at the lattice position where the above-mentioned stress can be relaxed.

【0034】このように、コバルト膜22の下層にチタ
ン窒化膜21を形成することで、シリサイド化反応時に
おいて、コバルトシリサイド膜8aとソース、ドレイン
層8の界面に窒素原子を残留させ、これにより、コバル
トシリサイド膜8aとソース、ドレイン層8との界面に
生じる応力を緩和することができる。従って、コバルト
シリサイド膜8aとソース、ドレイン層8の界面におけ
る凹凸の発生を抑制することができ、ソース、ドレイン
層8とPウェル層2とのPN接合におけるリーク電流を
抑制することができる。
As described above, by forming the titanium nitride film 21 under the cobalt film 22, nitrogen atoms remain at the interface between the cobalt silicide film 8a and the source / drain layer 8 during the silicidation reaction, thereby The stress generated at the interface between the cobalt silicide film 8a and the source / drain layer 8 can be reduced. Therefore, the occurrence of unevenness at the interface between the cobalt silicide film 8a and the source / drain layer 8 can be suppressed, and the leakage current at the PN junction between the source / drain layer 8 and the P well layer 2 can be suppressed.

【0035】本実施形態においては、シリサイド膜とし
て、コバルトシリサイド膜5a、8aを適用したが、ニ
ッケルシリサイド膜を適用することもできる。また、コ
バルト膜22とソース、ドレイン層8の間に、チタン窒
化膜21を形成したが、このチタン窒化膜21に代え
て、チタン・タングステン化合膜、チタン・ニッケル・
タングステン化合膜、チタン・コバルト・タングステン
化合膜、チタン・タングステン窒化膜、チタン・コバル
ト窒化膜、チタン・ニッケル窒化膜等を形成してもよ
い。
In this embodiment, the cobalt silicide films 5a and 8a are used as the silicide films, but a nickel silicide film may be used. Further, the titanium nitride film 21 was formed between the cobalt film 22 and the source / drain layers 8, but instead of the titanium nitride film 21, a titanium-tungsten compound film, a titanium-nickel
A tungsten compound film, a titanium / cobalt / tungsten compound film, a titanium / tungsten nitride film, a titanium / cobalt nitride film, a titanium / nickel nitride film, or the like may be formed.

【0036】例えば、チタン・タングステン化合膜を適
用した場合においては、タングステンの分子の大きさが
大きく、コバルトが拡散しにくいため、タングステンが
ソース、ドレイン層8の表面に残留して、前述して窒素
と同様にクサビとして応力を緩和する。なお、この他の
場合においても、分解反応を起こしたチタン中を、コバ
ルト又はニッケルが拡散していき、窒素やタングステン
がソース、ドレイン層8の表面に残留して、クサビとな
って応力を緩和する。なお、これらの膜の中に、コバル
トやニッケルが含有している場合におけるコバルトやニ
ッケルは、ソース、ドレイン層8のシリコンとサリサイ
イド反応を起こしてシリサイド膜に変化する。 (他の実施形態)第1、第2実施形態においては、基板
として、シリコン基板1を用いているが、これに不純物
をドープしたP型シリコン基板やN型シリコン基板を適
用してもよい。この場合、第2実施形態では、シリサイ
ド膜と不純物をドープしたシリコン基板との関係に基づ
き、応力緩和層を決定すればよい。
For example, when a titanium-tungsten compound film is applied, since tungsten molecules are large in size and cobalt is difficult to diffuse, tungsten remains on the surfaces of the source and drain layers 8. Like wedge, it relieves stress as wedge. In this case as well, cobalt or nickel diffuses in the titanium which has undergone the decomposition reaction, and nitrogen and tungsten remain on the surfaces of the source and drain layers 8 to form wedges to relieve stress. I do. In the case where cobalt or nickel is contained in these films, the cobalt or nickel undergoes a salicide reaction with silicon of the source / drain layer 8 and changes to a silicide film. (Other Embodiments) In the first and second embodiments, the silicon substrate 1 is used as the substrate, but a P-type silicon substrate or an N-type silicon substrate doped with impurities may be used. In this case, in the second embodiment, the stress relaxation layer may be determined based on the relationship between the silicide film and the silicon substrate doped with impurities.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1実施形態におけるMOSトランジスタの製
造工程を示す手順図である。
FIG. 1 is a procedure diagram showing a manufacturing process of a MOS transistor according to a first embodiment.

【図2】図1に続く、MOSトランジスタの製造工程を
示す手順図である。
FIG. 2 is a procedure diagram showing a manufacturing process of the MOS transistor, following FIG. 1;

【図3】シリサイド化反応時における、コバルトシリサ
イド膜8a近傍の観念図である。
FIG. 3 is a conceptual diagram of the vicinity of a cobalt silicide film 8a during a silicidation reaction.

【図4】第2実施形態におけるMOSトランジスタの製
造工程を示す手順図である。
FIG. 4 is a procedure diagram illustrating a manufacturing process of a MOS transistor according to a second embodiment.

【図5】図4に続く、MOSトランジスタの製造工程を
示す手順図である。
FIG. 5 is a procedural diagram illustrating a manufacturing process of the MOS transistor, following FIG. 4;

【図6】シリサイド化反応時における、コバルトシリサ
イド膜8a近傍の観念図である。
FIG. 6 is a conceptual diagram near the cobalt silicide film 8a during a silicidation reaction.

【符号の説明】[Explanation of symbols]

1…シリコン基板、2…Pウェル層、4…ゲート絶縁
膜、5…ゲート電極、5a…コバルトシリサイド膜、6
…電界緩和層、7…側壁膜、8…ソース、ドレイン層、
8a…コバルトシリサイド膜、11…チタン膜、12…
コバルト膜、13…チタン窒化膜、21…チタン窒化
膜、22…コバルト膜。
DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... P well layer, 4 ... Gate insulating film, 5 ... Gate electrode, 5a ... Cobalt silicide film, 6
... Electric field relaxation layer, 7 ... sidewall film, 8 ... source and drain layers,
8a ... Cobalt silicide film, 11 ... Titanium film, 12 ...
Cobalt film, 13: titanium nitride film, 21: titanium nitride film, 22: cobalt film.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板(1)の上面に、ゲート絶縁膜
(4)を介してゲート電極(5)を形成する工程と、 前記ゲート電極(5)の両側にソース、ドレイン層
(8)を形成する工程と、 前記ソース、ドレイン層(8)の上面に高融点金属膜
(12)を形成する工程と、 前記高融点金属膜(12)の上面に、応力緩和層(1
3)を形成する工程と、 熱処理をして、前記高融点金属膜(12)をシリサイド
化反応させて、金属シリサイド膜(8a)を形成する工
程とを有し、 前記金属シリサイド膜(8a)を形成する工程は、 前記応力緩和層(13)にて、前記ソース、ドレイン層
(8)と前記金属シリサイド膜(8a)の界面に発生す
る応力を緩和しつつ前記シリサイド化反応させることを
特徴とするMISトンジスタの製造方法。
1. A step of forming a gate electrode (5) on a top surface of a substrate (1) via a gate insulating film (4); and forming source and drain layers (8) on both sides of the gate electrode (5). Forming a refractory metal film (12) on the upper surface of the source / drain layer (8); and forming a stress relaxation layer (1) on the upper surface of the refractory metal film (12).
3) forming a metal silicide film (8a) by performing a heat treatment to cause a silicidation reaction of the refractory metal film (12), thereby forming a metal silicide film (8a). Forming the silicidation reaction in the stress relaxation layer (13) while relaxing the stress generated at the interface between the source / drain layer (8) and the metal silicide film (8a). MIS transistor manufacturing method.
【請求項2】 前記応力緩和層(13)は、前記ソー
ス、ドレイン層(8)と前記金属シリサイド膜(8a)
の界面に発生する前記応力と逆方向に作用する応力を発
生させるものであることを特徴とする請求項1に記載の
MISトランジスタの製造方法。
2. The stress relaxation layer (13) includes the source / drain layer (8) and the metal silicide film (8a).
2. The method according to claim 1, wherein a stress acting in a direction opposite to the stress generated at the interface of the MIS transistor is generated.
【請求項3】 前記応力緩和層(13)は、金属薄膜又
は金属窒化膜にて形成することを特徴とする請求項1又
は2に記載のMISトランジスタの製造方法。
3. The method according to claim 1, wherein the stress relaxation layer is formed of a metal thin film or a metal nitride film.
【請求項4】 基板(1)の上面に、ゲート絶縁膜
(4)を介してゲート電極(5)を形成する工程と、 前記ゲート電極(5)の両側にソース、ドレイン層
(8)を形成する工程と、 前記ソース、ドレイン層(8)の上面に、複数の物質の
化合物から成る応力緩和層(21)を形成する工程と、 前記応力緩和層(21)の上面に、高融点金属膜(2
2)を形成する工程と、 前記高融点金属膜(22)をシリサイド化反応させて金
属シリサイド膜(8a)を形成する工程とを有し、 前記金属シリサイド膜(8a)を形成する工程は、熱処
理により、前記応力緩和層(21)を前記複数の物質に
分解させて、前記複数の物質の内のいずれかを前記ソー
ス、ドレイン層(8)と金属シリサイド膜(8a)の界
面に残留させて、この界面に発生する応力を緩和しつ
つ、前記シリサイド化反応させることを特徴とするMI
Sトランジスタの製造方法。
4. A step of forming a gate electrode (5) on a top surface of a substrate (1) via a gate insulating film (4); and forming source and drain layers (8) on both sides of the gate electrode (5). Forming, on the upper surface of the source / drain layer (8), forming a stress relieving layer (21) made of a compound of a plurality of substances; and refractory metal on the upper surface of the stress relieving layer (21). Membrane (2
2) forming a metal silicide film (8a) by silicidation of the refractory metal film (22); and forming the metal silicide film (8a). By the heat treatment, the stress relaxation layer (21) is decomposed into the plurality of substances, and one of the plurality of substances is left at the interface between the source / drain layer (8) and the metal silicide film (8a). The silicidation reaction is performed while relaxing the stress generated at the interface.
A method for manufacturing an S transistor.
【請求項5】 前記応力緩和層(21)は、金属と窒素
の化合物である金属窒化膜にて形成し、 前記金属シリサイド膜(8a)を形成する工程におい
て、 前記金属窒化膜を前記金属と窒素とに分解して、分解さ
れた前記窒素によって、前記ソース、ドレイン層(8)
と金属シリサイド膜(8a)の界面に発生する応力の緩
和を行っていることを特徴とする請求項4に記載のMI
Sトンジスタの製造方法。
5. The stress relaxation layer (21) is formed of a metal nitride film that is a compound of metal and nitrogen, and in the step of forming the metal silicide film (8a), the metal nitride film is formed with the metal. The source and drain layers (8) are decomposed into nitrogen and the decomposed nitrogen causes the nitrogen to decompose.
5. The MI according to claim 4, wherein stress generated at an interface between the metal silicide film and the metal silicide film is relaxed.
A method for manufacturing an S-tonista
【請求項6】 前記応力緩和層(21)は、第1金属と
第2金属を化合した金属化合膜にて形成し、 前記金属シリサイド膜(8a)を形成する工程におい
て、 前記金属化合膜を前記第1金属と第2金属とに分解し
て、分解された前記第1金属によって、前記ソース、ド
レイン層(8)と金属シリサイド膜(8a)の界面に発
生する応力の緩和を行っていることを特徴とする請求項
4に記載のMISトンジスタの製造方法。
6. The stress relaxation layer (21) is formed of a metal compound film in which a first metal and a second metal are combined, and in the step of forming the metal silicide film (8a), The first metal and the second metal are decomposed and the decomposed first metal relaxes the stress generated at the interface between the source / drain layer (8) and the metal silicide film (8a). The method for manufacturing a MIS transistor according to claim 4, wherein:
JP30327896A 1996-11-14 1996-11-14 Method for manufacturing mis transistor Pending JPH10144919A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30327896A JPH10144919A (en) 1996-11-14 1996-11-14 Method for manufacturing mis transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30327896A JPH10144919A (en) 1996-11-14 1996-11-14 Method for manufacturing mis transistor

Publications (1)

Publication Number Publication Date
JPH10144919A true JPH10144919A (en) 1998-05-29

Family

ID=17919047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30327896A Pending JPH10144919A (en) 1996-11-14 1996-11-14 Method for manufacturing mis transistor

Country Status (1)

Country Link
JP (1) JPH10144919A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000021121A1 (en) * 1998-10-05 2000-04-13 Seiko Epson Corporation Semiconductor device and method for producing the same
KR100458121B1 (en) * 2002-06-11 2004-11-20 동부전자 주식회사 Method for making silicide of semiconductor
JP2005311058A (en) * 2004-04-21 2005-11-04 Rohm Co Ltd Semiconductor device and its manufacturing method
CN1293646C (en) * 2003-02-13 2007-01-03 台湾积体电路制造股份有限公司 Structures that increase channel carrier mobility
JP2008311673A (en) * 2000-12-08 2008-12-25 Renesas Technology Corp Semiconductor device and method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000021121A1 (en) * 1998-10-05 2000-04-13 Seiko Epson Corporation Semiconductor device and method for producing the same
US6500759B1 (en) 1998-10-05 2002-12-31 Seiko Epson Corporation Protective layer having compression stress on titanium layer in method of making a semiconductor device
JP2008311673A (en) * 2000-12-08 2008-12-25 Renesas Technology Corp Semiconductor device and method of manufacturing the same
KR100458121B1 (en) * 2002-06-11 2004-11-20 동부전자 주식회사 Method for making silicide of semiconductor
CN1293646C (en) * 2003-02-13 2007-01-03 台湾积体电路制造股份有限公司 Structures that increase channel carrier mobility
JP2005311058A (en) * 2004-04-21 2005-11-04 Rohm Co Ltd Semiconductor device and its manufacturing method
JP4504727B2 (en) * 2004-04-21 2010-07-14 ローム株式会社 Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP2630290B2 (en) Method for manufacturing semiconductor device
JPH1027908A (en) Fabrication process for devices with thin layers of cobalt silicide
US7479446B2 (en) Semiconductor device and method of manufacturing same
US7074665B2 (en) Method of fabricating semiconductor device
JP4010724B2 (en) Manufacturing method of semiconductor device
JP4146859B2 (en) Manufacturing method of semiconductor device
US10770586B2 (en) Stressing structure with low hydrogen content layer over NiSi salicide
JPH10144919A (en) Method for manufacturing mis transistor
JPH0722338A (en) Semiconductor device and manufacture thereof
US6063680A (en) MOSFETS with a recessed self-aligned silicide contact and an extended source/drain junction
JPH05304108A (en) Semiconductor device and fabrication thereof
JPH06333943A (en) Manufacture of mos semiconductor device
JP3394083B2 (en) Semiconductor device and manufacturing method thereof
US20010051412A1 (en) Method of fabricating semiconductor device
US7670917B2 (en) Semiconductor device made by using a laser anneal to incorporate stress into a channel region
JP2827962B2 (en) Method for manufacturing semiconductor device
JP2746100B2 (en) Method for manufacturing semiconductor device
JP3537273B2 (en) Method for manufacturing semiconductor device
JP2005209980A (en) Semiconductor device and method for manufacturing the same
KR0172043B1 (en) Method of fabricating a semiconductor device
JP2000269500A (en) Manufacture of semiconductor device
JPH09320985A (en) Semiconductor device and manufacturing method thereof
KR100469221B1 (en) A process for device fabrication in which a thin layer of cobalt silicide is formed
JPH10150111A (en) Manufacture of mis transistor
JP2003224271A (en) Semiconductor device