JPH0983790A - 二値化処理装置 - Google Patents
二値化処理装置Info
- Publication number
- JPH0983790A JPH0983790A JP7229942A JP22994295A JPH0983790A JP H0983790 A JPH0983790 A JP H0983790A JP 7229942 A JP7229942 A JP 7229942A JP 22994295 A JP22994295 A JP 22994295A JP H0983790 A JPH0983790 A JP H0983790A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- pixel
- error
- data
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/405—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
- H04N1/4051—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a dispersed dots halftone pattern, the dots having substantially the same size
- H04N1/4052—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a dispersed dots halftone pattern, the dots having substantially the same size by error diffusion, i.e. transferring the binarising error to neighbouring dot decisions
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【課題】 複数の入出力ポートを持つメモリ装置を用い
ることなく、高速に多値画像を二値画像に変換し、集積
化に適した二値化装置を提供する。 【解決手段】 多値画像データを二値画像データに変換
する二値化処理装置に於いて、複数の画素グループに対
応し、二値化処理過程のデータを保持する、複数のメモ
リ手段４２，４３と、前記複数のメモリ手段の一つに対
して読み出し動作すると同時に他のメモリ手段に対して
書き込み動作をする制御手段４５と、を有することを特
徴とする二値化処理装置。また、前記変換の処理を誤差
拡散法に基づいて行なう手段を有し、前記複数のメモリ
手段は一つの共通の入出力ポートを有することを特徴と
する。
ることなく、高速に多値画像を二値画像に変換し、集積
化に適した二値化装置を提供する。 【解決手段】 多値画像データを二値画像データに変換
する二値化処理装置に於いて、複数の画素グループに対
応し、二値化処理過程のデータを保持する、複数のメモ
リ手段４２，４３と、前記複数のメモリ手段の一つに対
して読み出し動作すると同時に他のメモリ手段に対して
書き込み動作をする制御手段４５と、を有することを特
徴とする二値化処理装置。また、前記変換の処理を誤差
拡散法に基づいて行なう手段を有し、前記複数のメモリ
手段は一つの共通の入出力ポートを有することを特徴と
する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、階調を持った画像
の多値データを二値データに変換する二値化処理装置に
関し、特にハーフトーン画像を二値化する二値化処理装
置に関するものである。
の多値データを二値データに変換する二値化処理装置に
関し、特にハーフトーン画像を二値化する二値化処理装
置に関するものである。
【０００２】
【従来の技術】従来、ハーフトーン画像を二値化する二
値化処理装置として、誤差拡散法による二値化処理が行
われてる。誤差拡散処理は、濃度を表す階調を持った多
値データに対して閾値により色の決定を行うとともに、
決定された色の持つ濃度値と実際の画素の持つ濃度値と
の差分を誤差として注目画素の周囲の画素に分配するこ
とで多値データの持つ濃度を保存しながら二値化処理を
行う。
値化処理装置として、誤差拡散法による二値化処理が行
われてる。誤差拡散処理は、濃度を表す階調を持った多
値データに対して閾値により色の決定を行うとともに、
決定された色の持つ濃度値と実際の画素の持つ濃度値と
の差分を誤差として注目画素の周囲の画素に分配するこ
とで多値データの持つ濃度を保存しながら二値化処理を
行う。
【０００３】図７は、従来の誤差拡散法による二値化処
理装置の例である。図７中、４０で示してあるのが誤差
拡散回路部、４１は次のラインへばらまくための誤差を
保持するためのメモリ、４４はメモリに書き込みアドレ
スと読み出しアドレスを与えるためのアドレス生成部、
５０は多値画像入力のための信号線、５１は変換された
二値画像を出力するための信号線、５２は前のラインか
らばらまかれた誤差をメモリから読み出すための信号
線、５３は次のラインにばらまくための誤差をメモリに
書き込むための信号線、６１はメモリに書き込みアドレ
スを与えるための信号線、６２は読み出しアドレスを与
えるための信号線である。
理装置の例である。図７中、４０で示してあるのが誤差
拡散回路部、４１は次のラインへばらまくための誤差を
保持するためのメモリ、４４はメモリに書き込みアドレ
スと読み出しアドレスを与えるためのアドレス生成部、
５０は多値画像入力のための信号線、５１は変換された
二値画像を出力するための信号線、５２は前のラインか
らばらまかれた誤差をメモリから読み出すための信号
線、５３は次のラインにばらまくための誤差をメモリに
書き込むための信号線、６１はメモリに書き込みアドレ
スを与えるための信号線、６２は読み出しアドレスを与
えるための信号線である。
【０００４】ここで誤差拡散法の基本的な処理を、図
２、図３と図４を用いて説明する。誤差拡散法は、誤差
拡散マスクの値に従って注目画素の誤差をその周辺の画
素にばらまくことによって濃度を保存しながら多値画像
を二値化していく。
２、図３と図４を用いて説明する。誤差拡散法は、誤差
拡散マスクの値に従って注目画素の誤差をその周辺の画
素にばらまくことによって濃度を保存しながら多値画像
を二値化していく。
【０００５】図２は、誤差拡散マスクの一つの例を示し
た図で、図中の＊は注目画素を、数字は注目画素の値を
３ビット右シフトした値（ビット演算による８分の１演
算）の何倍を注目画素の周囲にまくかを表す値、Ｒは数
値に従ってまいた誤差の残りをまくことを示している。
た図で、図中の＊は注目画素を、数字は注目画素の値を
３ビット右シフトした値（ビット演算による８分の１演
算）の何倍を注目画素の周囲にまくかを表す値、Ｒは数
値に従ってまいた誤差の残りをまくことを示している。
【０００６】図３は、図２で示した誤差拡散マスクに従
って誤差拡散処理を行う回路の一部の一例であり、図７
に示した従来例の誤差拡散部の一例である。
って誤差拡散処理を行う回路の一部の一例であり、図７
に示した従来例の誤差拡散部の一例である。
【０００７】図３に於いて、１は注目画素にまかれるべ
き誤差を注目画素に足し込むための加算器、２は注目画
素の持つ負の誤差を得るための引き算器、３は決定され
た注目画素の色により注目画素の正と負の誤差を選択す
るセレクタ、４は注目画素の色を決定するためのコンパ
レータで、その出力が前記セレクタの選択信号になると
ともに、二値化出力となる。５は注目画素の値を３ビッ
ト右シフト（ビット演算による８分の１演算）するため
のシフタ、６は注目画素の誤差を周辺画素にばらまいた
ときに生じる余りを得るためのシフタ、７は前記３ビッ
ト右シフトされた値を１ビット左シフト（ビット演算に
よる２倍演算）するためのシフタ、９は前記３ビット右
シフトされた値と前のラインからばらまかれた誤差であ
る所の５２で示したメモリ読み出しデータとを加算する
ための加算器、１０は前記加算器出力を１クロック遅延
させるための遅延回路、８は前記１ビット左シフトした
値と前記遅延回路出力を加算するための加算器、１１は
前記加算器出力を１クロック遅延させるための遅延回
路、１２は前記３ビット右シフトした値を１クロック遅
延させるための遅延回路、１４は前記３ビット右シフト
した値と前記遅延回路出力とを加算するための加算器、
１３は前記３ビット右シフトした値を１ビット左シフト
（ビット演算による２倍演算）するためのシフタ、１５
は前記加算器出力と前記シフタ出力とを加算するための
加算回路、１６は前記加算出力を１クロック遅延させる
ための遅延回路、１８は前記遅延回路出力と前記３ビッ
ト右シフトした値とを加算するための加算回路、１９は
前記加算回路の出力を１クロック遅延させるための遅延
回路、１７は前記余りを得るためのシフタの出力と前記
遅延回路の出力とを加算するための加算回路でその出力
が次のラインにまくための誤差でありなおかつメモリに
書き込むべきデータとなる。
き誤差を注目画素に足し込むための加算器、２は注目画
素の持つ負の誤差を得るための引き算器、３は決定され
た注目画素の色により注目画素の正と負の誤差を選択す
るセレクタ、４は注目画素の色を決定するためのコンパ
レータで、その出力が前記セレクタの選択信号になると
ともに、二値化出力となる。５は注目画素の値を３ビッ
ト右シフト（ビット演算による８分の１演算）するため
のシフタ、６は注目画素の誤差を周辺画素にばらまいた
ときに生じる余りを得るためのシフタ、７は前記３ビッ
ト右シフトされた値を１ビット左シフト（ビット演算に
よる２倍演算）するためのシフタ、９は前記３ビット右
シフトされた値と前のラインからばらまかれた誤差であ
る所の５２で示したメモリ読み出しデータとを加算する
ための加算器、１０は前記加算器出力を１クロック遅延
させるための遅延回路、８は前記１ビット左シフトした
値と前記遅延回路出力を加算するための加算器、１１は
前記加算器出力を１クロック遅延させるための遅延回
路、１２は前記３ビット右シフトした値を１クロック遅
延させるための遅延回路、１４は前記３ビット右シフト
した値と前記遅延回路出力とを加算するための加算器、
１３は前記３ビット右シフトした値を１ビット左シフト
（ビット演算による２倍演算）するためのシフタ、１５
は前記加算器出力と前記シフタ出力とを加算するための
加算回路、１６は前記加算出力を１クロック遅延させる
ための遅延回路、１８は前記遅延回路出力と前記３ビッ
ト右シフトした値とを加算するための加算回路、１９は
前記加算回路の出力を１クロック遅延させるための遅延
回路、１７は前記余りを得るためのシフタの出力と前記
遅延回路の出力とを加算するための加算回路でその出力
が次のラインにまくための誤差でありなおかつメモリに
書き込むべきデータとなる。
【０００８】図４は、誤差拡散法により二値化出力を計
算する課程のタイミング図である。図４において、最上
段のＣＬＫは図３の１クロックディレー回路に供給され
る図示しないクロック信号であり図３に示した回路は前
記クロックに同期して動作する。図４の６０は、図３の
６０の信号線の値で注目画素の誤差の３ビット右シフト
値（今後この値を単位誤差と呼ぶ）であり、図中のＥN
はＮ番目の画素の単位誤差であることを示す。図４の５
８は、図３の５８の信号線の値で図中の３ＥN+ 2 ＋Ｅ
N+1 はＮ＋２番目の画素の単位誤差の３倍とＮ＋１番目
の画素の単位誤差を足したものを示す。図４の５９は、
図３の５９の値で図中のＥN+2 ＋３ＥN+1＋ＥN はＮ＋
２番目の単位誤差とＮ＋１番目の画素の３倍とＮ番目の
画素の単位誤差とを足した値を示す。図４の５３は図３
の５３の信号線の値で図中のＲN+2＋ＥN+1 ＋３ＥN ＋
ＥN-1 はＮ＋２番目の画素から周囲の画素にばらまかれ
た誤差の余りとＮ＋１番目の画素の単位誤差とＮ番目の
画素の単位誤差の３倍とＮ−１番目の画素の単位誤差を
足した値を示しこの値が次のラインのＮ番目の画素に加
えられるべき誤差でありそのためにメモリに書き込まれ
る。図４の６１は図７の６１の書き込みアドレス信号線
の値でメモリに書き込まれるデータが何番目の画素のた
めのデータであるのかを示している。図４の５２は図３
の５２の信号線の値で図中のＭN はＮ番目の画素のため
の読み出しデータであることを示している。図４の５６
は図３の５６の信号線の値で図中のＭN-1 ＋ＥN-3 はＮ
−１番目の画素のための読み出しデータとＮ−３番目の
画素の単位誤差とを足した値を示している。図４の５７
は図３の５７の信号線の値で図中のＭN-2 ＋ＥN-4 ＋２
Ｅ N-3 はＮ−２番目の画素のための読み出しデータとＮ
−４番目の画素の単位誤差とＮ−３番目の画素の単位誤
差の２倍を足した値を示している。
算する課程のタイミング図である。図４において、最上
段のＣＬＫは図３の１クロックディレー回路に供給され
る図示しないクロック信号であり図３に示した回路は前
記クロックに同期して動作する。図４の６０は、図３の
６０の信号線の値で注目画素の誤差の３ビット右シフト
値（今後この値を単位誤差と呼ぶ）であり、図中のＥN
はＮ番目の画素の単位誤差であることを示す。図４の５
８は、図３の５８の信号線の値で図中の３ＥN+ 2 ＋Ｅ
N+1 はＮ＋２番目の画素の単位誤差の３倍とＮ＋１番目
の画素の単位誤差を足したものを示す。図４の５９は、
図３の５９の値で図中のＥN+2 ＋３ＥN+1＋ＥN はＮ＋
２番目の単位誤差とＮ＋１番目の画素の３倍とＮ番目の
画素の単位誤差とを足した値を示す。図４の５３は図３
の５３の信号線の値で図中のＲN+2＋ＥN+1 ＋３ＥN ＋
ＥN-1 はＮ＋２番目の画素から周囲の画素にばらまかれ
た誤差の余りとＮ＋１番目の画素の単位誤差とＮ番目の
画素の単位誤差の３倍とＮ−１番目の画素の単位誤差を
足した値を示しこの値が次のラインのＮ番目の画素に加
えられるべき誤差でありそのためにメモリに書き込まれ
る。図４の６１は図７の６１の書き込みアドレス信号線
の値でメモリに書き込まれるデータが何番目の画素のた
めのデータであるのかを示している。図４の５２は図３
の５２の信号線の値で図中のＭN はＮ番目の画素のため
の読み出しデータであることを示している。図４の５６
は図３の５６の信号線の値で図中のＭN-1 ＋ＥN-3 はＮ
−１番目の画素のための読み出しデータとＮ−３番目の
画素の単位誤差とを足した値を示している。図４の５７
は図３の５７の信号線の値で図中のＭN-2 ＋ＥN-4 ＋２
Ｅ N-3 はＮ−２番目の画素のための読み出しデータとＮ
−４番目の画素の単位誤差とＮ−３番目の画素の単位誤
差の２倍を足した値を示している。
【０００９】図５の６２は、図７の６２の読み出しアド
レス信号線の値でメモリから読み出されるデータが何番
目の画素のためのデータであるのかを示している。
レス信号線の値でメモリから読み出されるデータが何番
目の画素のためのデータであるのかを示している。
【００１０】
【発明が解決しようとする課題】このように、誤差拡散
法により多値画像を二値化する場合には、各画素に対す
る誤差を計算するため、全ての処理サイクルでメモリに
対して書き込みと読み出しを行わなければならない。
法により多値画像を二値化する場合には、各画素に対す
る誤差を計算するため、全ての処理サイクルでメモリに
対して書き込みと読み出しを行わなければならない。
【００１１】そのため、従来例では誤差データを格納し
ておくためのメモリ装置として複数の入出力ポートを有
する集積度の低いメモリ装置を用いなければならず、そ
のため回路規模の増大を招き、集積化が困難になるとい
う問題が生じていた。
ておくためのメモリ装置として複数の入出力ポートを有
する集積度の低いメモリ装置を用いなければならず、そ
のため回路規模の増大を招き、集積化が困難になるとい
う問題が生じていた。
【００１２】［発明の目的］本発明の目的は、複数の入
出力ポートを持つメモリ装置を用いることなく高速に多
値画像を二値画像に変換し、集積化に適した二値化装置
を提供することである。
出力ポートを持つメモリ装置を用いることなく高速に多
値画像を二値画像に変換し、集積化に適した二値化装置
を提供することである。
【００１３】
【課題を解決するための手段】本発明は、上述した課題
を解決するため、以下の手段を有する。
を解決するため、以下の手段を有する。
【００１４】［１］多値画像データを二値画像データに
変換する二値化処理装置に於いて、二値化処理する画素
を複数のグループに分けた画素グループと、それぞれの
前記画素グループに対応し、二値化処理過程のデータを
保持する、複数のメモリ手段と、前記複数のメモリ手段
の一つに対して読み出し動作すると同時に他のメモリ手
段に対して書き込み動作をする制御手段と、を有するこ
とを特徴とする二値化処理装置。
変換する二値化処理装置に於いて、二値化処理する画素
を複数のグループに分けた画素グループと、それぞれの
前記画素グループに対応し、二値化処理過程のデータを
保持する、複数のメモリ手段と、前記複数のメモリ手段
の一つに対して読み出し動作すると同時に他のメモリ手
段に対して書き込み動作をする制御手段と、を有するこ
とを特徴とする二値化処理装置。
【００１５】［２］前記変換の処理を誤差拡散法に基づ
いて行なう手段を有することを特徴とする［１］記載の
二値化処理装置。
いて行なう手段を有することを特徴とする［１］記載の
二値化処理装置。
【００１６】［３］前記複数のメモリ手段は、一つの共
通の入出力ポートを有することを特徴とする［２］記載
の二値化処理装置。
通の入出力ポートを有することを特徴とする［２］記載
の二値化処理装置。
【００１７】［４］誤差拡散法により、多値画像データ
を二値画像データに変換する二値化処理装置に於いて、
単一の入出力ポートを持ち、奇数番目の画素に対するメ
モリ手段と、偶数番目の画素に対するメモリ手段との二
つに分けて備えられたメモリ手段と、それぞれの前記メ
モリ手段に対し、前記奇数番目の画素の誤差データを書
き込んでいるときは、前記偶数番目の画素の誤差を読み
出し、偶数番目の画素の誤差を書き込んでいるときは奇
数番目の画素の誤差を読み出すように制御する制御手段
と、を有することを特徴とする二値化処理装置。
を二値画像データに変換する二値化処理装置に於いて、
単一の入出力ポートを持ち、奇数番目の画素に対するメ
モリ手段と、偶数番目の画素に対するメモリ手段との二
つに分けて備えられたメモリ手段と、それぞれの前記メ
モリ手段に対し、前記奇数番目の画素の誤差データを書
き込んでいるときは、前記偶数番目の画素の誤差を読み
出し、偶数番目の画素の誤差を書き込んでいるときは奇
数番目の画素の誤差を読み出すように制御する制御手段
と、を有することを特徴とする二値化処理装置。
【００１８】［５］ 入力データが輝度情報の場合は濃
度情報に変換し、濃度情報の場合はそのままの値をガン
マ変換部に切り替えて供給する輝度濃度切り替え部と、
入力される濃度情報を画像の性質によって、より良い濃
度変化に変換するガンマ変換部と、拡散誤差を計算する
拡散誤差計算部と、拡散誤差データを読み書きするアド
レスを生成するアドレス生成部と、奇数画素用と偶数画
素用とに備えられた第１のメモリ及び第２のメモリと、
前記第１のメモリと前記第２のメモリの交互に、読み出
しと書き込み動作を行ない、前記第１のメモリに書き込
み動作するときは、前記第２のメモリに読み出し動作
し、前記第１のメモリに読み出し動作するときには前記
第２のメモリに書き込み動作をするデータ制御部と、を
有することを特徴とする［４］記載の二値化処理装置。
度情報に変換し、濃度情報の場合はそのままの値をガン
マ変換部に切り替えて供給する輝度濃度切り替え部と、
入力される濃度情報を画像の性質によって、より良い濃
度変化に変換するガンマ変換部と、拡散誤差を計算する
拡散誤差計算部と、拡散誤差データを読み書きするアド
レスを生成するアドレス生成部と、奇数画素用と偶数画
素用とに備えられた第１のメモリ及び第２のメモリと、
前記第１のメモリと前記第２のメモリの交互に、読み出
しと書き込み動作を行ない、前記第１のメモリに書き込
み動作するときは、前記第２のメモリに読み出し動作
し、前記第１のメモリに読み出し動作するときには前記
第２のメモリに書き込み動作をするデータ制御部と、を
有することを特徴とする［４］記載の二値化処理装置。
【００１９】［６］ 前記第１のメモリと前記第２のメ
モリをそれぞれ奇数画素用と偶数画素用とし、読み出し
たい誤差データの画素と書き込みたい誤差データの画素
を奇数画素分ずらしたことを特徴とする［４］記載の二
値化処理装置。
モリをそれぞれ奇数画素用と偶数画素用とし、読み出し
たい誤差データの画素と書き込みたい誤差データの画素
を奇数画素分ずらしたことを特徴とする［４］記載の二
値化処理装置。
【００２０】
［作用］本出願に係わる発明は、単一の入出力ポートを
持つメモリ装置を奇数番目の画素に対するメモリ装置
と、偶数番目の画素に対するメモリ装置との二つに分け
て持ち、奇数番目の画素の誤差データを書き込んでいる
ときは偶数番目の誤差を読み出し、偶数番目の誤差を書
き込んでいるときは奇数番目の画素の誤差を読み出すよ
うにしたことを特徴とするものであり、これにより、同
時に一つのメモリ装置から読み出し動作と書き込み動作
をする必要がなくなるため、より高速で集積に適した二
値化装置を提供できるという作用が得られる。
持つメモリ装置を奇数番目の画素に対するメモリ装置
と、偶数番目の画素に対するメモリ装置との二つに分け
て持ち、奇数番目の画素の誤差データを書き込んでいる
ときは偶数番目の誤差を読み出し、偶数番目の誤差を書
き込んでいるときは奇数番目の画素の誤差を読み出すよ
うにしたことを特徴とするものであり、これにより、同
時に一つのメモリ装置から読み出し動作と書き込み動作
をする必要がなくなるため、より高速で集積に適した二
値化装置を提供できるという作用が得られる。
【００２１】また、誤差データを格納しておくためのメ
モリ装置として、複数の入出力ポートを有する集積度の
低いメモリ装置を用いることがないため、回路規模の増
大を招くことがなく、集積化が容易にできるという作用
が得られる。 ［実施形態１］図１は，本発明の特徴を最もよく表すブ
ロック図であり、同図において、４０は拡散誤差を計算
する拡散誤差計算部、４５は後述するデータ制御部、４
２は第１のメモリ、４３は第２のメモリ、４４は拡散誤
差データを読み書きするアドレスを生成するアドレス生
成部、４６は入力される濃度情報を画像の性質に合わせ
て、より良い濃度変化に変換するガンマ変換部、４７は
入力データが輝度情報の場合は濃度情報に変換し、濃度
情報の場合はそのままの値をガンマ変換部に切り替えて
出力する輝度濃度切り替え部である。
モリ装置として、複数の入出力ポートを有する集積度の
低いメモリ装置を用いることがないため、回路規模の増
大を招くことがなく、集積化が容易にできるという作用
が得られる。 ［実施形態１］図１は，本発明の特徴を最もよく表すブ
ロック図であり、同図において、４０は拡散誤差を計算
する拡散誤差計算部、４５は後述するデータ制御部、４
２は第１のメモリ、４３は第２のメモリ、４４は拡散誤
差データを読み書きするアドレスを生成するアドレス生
成部、４６は入力される濃度情報を画像の性質に合わせ
て、より良い濃度変化に変換するガンマ変換部、４７は
入力データが輝度情報の場合は濃度情報に変換し、濃度
情報の場合はそのままの値をガンマ変換部に切り替えて
出力する輝度濃度切り替え部である。
【００２２】前記第１のメモリと前記第２のメモリは前
記データ制御部によって交互に読み出しと書き込み動作
が行われる。すなわち前記第１のメモリが書き込み動作
されているときは、前記第２のメモリは読み出し動作さ
れており前記第１のメモリが読み出し動作されていると
きには前記第２のメモリが書き込み動作されている。
記データ制御部によって交互に読み出しと書き込み動作
が行われる。すなわち前記第１のメモリが書き込み動作
されているときは、前記第２のメモリは読み出し動作さ
れており前記第１のメモリが読み出し動作されていると
きには前記第２のメモリが書き込み動作されている。
【００２３】図５は、図１の４０の誤差拡散部の回路の
１例で、図５に於いて、１は注目画素にまかれるべき誤
差を注目画素に足し込むための加算器、２は注目画素の
持つ負の誤差を得るための引き算器、３は決定された注
目画素の色により注目画素の正と負の誤差を選択するセ
レクタ、４は注目画素の色を決定するためのコンパレー
タで、その出力が前記セレクタの選択信号になるととも
に、二値化出力となる。５は注目画素の値を３ビット右
シフト（ビット演算による８分の１演算）するためのシ
フタ、６は注目画素の誤差を周辺画素にばらまいたとき
に生じる余りを得るためのシフタ、７は前記３ビット右
シフトされた値を１ビット左シフト（ビット演算による
２倍演算）するためのシフタ、９は前記３ビット右シフ
トされた値と前のラインからばらまかれた誤差であると
ころの５２で示したメモリ読み出しデータとを加算する
ための加算器、１０は前記加算器出力を１クロック遅延
させるための遅延回路、８は前記１ビット左シフトした
値と前記遅延回路出力を加算するための加算器、１１は
前記加算器出力を１クロック遅延させるための遅延回
路、１２は前記３ビット右シフトした値を１クロック遅
延させるための遅延回路、１４は前記３ビット右シフト
した値と前記遅延回路出力とを加算するための加算器、
１３は前記３ビット右シフトした値を１ビット左シフト
（ビット演算による２倍演算）するためのシフタ、１５
は前記加算器出力と前記シフタ出力とを加算するための
加算回路、１６は前記加算出力を１クロック遅延させる
ための遅延回路、１８は前記遅延回路出力と前記３ビッ
ト右シフトした値とを加算するための加算回路、１９は
前記加算回路の出力を１クロック遅延させるための遅延
回路、１７は前記余りを得るためのシフタの出力と前記
遅延回路の出力とを加算するための加算回路、２０は前
記加算器出力を１クロック遅延させるための遅延回路で
その出力が次のラインにまくための誤差であり、なおか
つメモリに書き込むべきデータとなる。
１例で、図５に於いて、１は注目画素にまかれるべき誤
差を注目画素に足し込むための加算器、２は注目画素の
持つ負の誤差を得るための引き算器、３は決定された注
目画素の色により注目画素の正と負の誤差を選択するセ
レクタ、４は注目画素の色を決定するためのコンパレー
タで、その出力が前記セレクタの選択信号になるととも
に、二値化出力となる。５は注目画素の値を３ビット右
シフト（ビット演算による８分の１演算）するためのシ
フタ、６は注目画素の誤差を周辺画素にばらまいたとき
に生じる余りを得るためのシフタ、７は前記３ビット右
シフトされた値を１ビット左シフト（ビット演算による
２倍演算）するためのシフタ、９は前記３ビット右シフ
トされた値と前のラインからばらまかれた誤差であると
ころの５２で示したメモリ読み出しデータとを加算する
ための加算器、１０は前記加算器出力を１クロック遅延
させるための遅延回路、８は前記１ビット左シフトした
値と前記遅延回路出力を加算するための加算器、１１は
前記加算器出力を１クロック遅延させるための遅延回
路、１２は前記３ビット右シフトした値を１クロック遅
延させるための遅延回路、１４は前記３ビット右シフト
した値と前記遅延回路出力とを加算するための加算器、
１３は前記３ビット右シフトした値を１ビット左シフト
（ビット演算による２倍演算）するためのシフタ、１５
は前記加算器出力と前記シフタ出力とを加算するための
加算回路、１６は前記加算出力を１クロック遅延させる
ための遅延回路、１８は前記遅延回路出力と前記３ビッ
ト右シフトした値とを加算するための加算回路、１９は
前記加算回路の出力を１クロック遅延させるための遅延
回路、１７は前記余りを得るためのシフタの出力と前記
遅延回路の出力とを加算するための加算回路、２０は前
記加算器出力を１クロック遅延させるための遅延回路で
その出力が次のラインにまくための誤差であり、なおか
つメモリに書き込むべきデータとなる。
【００２４】図６は、本実施例において誤差拡散法によ
り二値化出力を計算する過程のタイミング図である。図
６において、最上段のＣＬＫは、図５の１クロックディ
レー回路に供給される図示しないクロック信号であり、
図５に示した回路は、前記クロックに同期して動作す
る。
り二値化出力を計算する過程のタイミング図である。図
６において、最上段のＣＬＫは、図５の１クロックディ
レー回路に供給される図示しないクロック信号であり、
図５に示した回路は、前記クロックに同期して動作す
る。
【００２５】図６において、６０は、図５の６０の信号
線の値で注目画素の誤差の３ビット右シフトした単位誤
差であり、図中のＥN はＮ番目の画素の単位誤差である
ことを示す。図６の５８は図５の５８の信号線の値で図
中の３ＥN+2 ＋ＥN+1 はＮ＋２番目の画素の単位誤差の
３倍とＮ＋１番目の画素の単位誤差を足したものを示
す。図６の５３は図５の５９の値で図中のＥN+2 ＋３Ｅ
N+1 ＋ＥN はＮ＋２番目の単位誤差とＮ＋１番目の画素
の３倍とＮ番目の画素の単位誤差とを足した値を示す。
図６の５３は図５の５３の信号線の値で図中のＲN+2 ＋
ＥN+1 ＋３ＥN ＋ＥN-1 はＮ＋２番目の画素から周囲の
画素にばらまかれた誤差の余りとＮ＋１番目の画素の単
位誤差とＮ番目の画素の単位誤差の３倍とＮ−１番目の
画素の単位誤差を足した値を示しこの値が次のラインの
Ｎ番目の画素に加えられるべき誤差である。
線の値で注目画素の誤差の３ビット右シフトした単位誤
差であり、図中のＥN はＮ番目の画素の単位誤差である
ことを示す。図６の５８は図５の５８の信号線の値で図
中の３ＥN+2 ＋ＥN+1 はＮ＋２番目の画素の単位誤差の
３倍とＮ＋１番目の画素の単位誤差を足したものを示
す。図６の５３は図５の５９の値で図中のＥN+2 ＋３Ｅ
N+1 ＋ＥN はＮ＋２番目の単位誤差とＮ＋１番目の画素
の３倍とＮ番目の画素の単位誤差とを足した値を示す。
図６の５３は図５の５３の信号線の値で図中のＲN+2 ＋
ＥN+1 ＋３ＥN ＋ＥN-1 はＮ＋２番目の画素から周囲の
画素にばらまかれた誤差の余りとＮ＋１番目の画素の単
位誤差とＮ番目の画素の単位誤差の３倍とＮ−１番目の
画素の単位誤差を足した値を示しこの値が次のラインの
Ｎ番目の画素に加えられるべき誤差である。
【００２６】図６の７２は、図１の７２の信号線の値で
第１のメモリに書き込まれるデータの値を示す。図６の
７２の斜線の部分はＤｏｎ’ｔ Ｃａｒｅの部分であ
り、メモリに書き込まれることのないデータである。図
６の７４は図１の７４の信号線の値で第２のメモリに書
き込まれるデータの値を示す。図６の７４の斜線の部分
はＤｏｎ’ｔ Ｃａｒｅの部分であり、メモリに書き込
まれることのないデータである。図６の７３は図１の７
３の信号線の値で第１のメモリから読み出されるデータ
を示している。図６の７３の斜線の部分はＤｏｎ’ｔ
Ｃａｒｅの部分であり、新たにメモリからデータを読み
出す必要が無い部分を表している。図６の７５は図１の
７５の信号線の値で第２のメモリから読み出されるデー
タを示している。図６の７５の斜線の部分はＤｏｎ’ｔ
Ｃａｒｅの部分であり、新たにメモリからデータを読
み出す必要が無い部分を表している。図６の６３は図１
の６３の信号線の値で第１のメモリに与えられるアドレ
ス信号で、図６の６４は図１の６４の信号線の値で第２
のメモリに与えられるアドレス信号である。
第１のメモリに書き込まれるデータの値を示す。図６の
７２の斜線の部分はＤｏｎ’ｔ Ｃａｒｅの部分であ
り、メモリに書き込まれることのないデータである。図
６の７４は図１の７４の信号線の値で第２のメモリに書
き込まれるデータの値を示す。図６の７４の斜線の部分
はＤｏｎ’ｔ Ｃａｒｅの部分であり、メモリに書き込
まれることのないデータである。図６の７３は図１の７
３の信号線の値で第１のメモリから読み出されるデータ
を示している。図６の７３の斜線の部分はＤｏｎ’ｔ
Ｃａｒｅの部分であり、新たにメモリからデータを読み
出す必要が無い部分を表している。図６の７５は図１の
７５の信号線の値で第２のメモリから読み出されるデー
タを示している。図６の７５の斜線の部分はＤｏｎ’ｔ
Ｃａｒｅの部分であり、新たにメモリからデータを読
み出す必要が無い部分を表している。図６の６３は図１
の６３の信号線の値で第１のメモリに与えられるアドレ
ス信号で、図６の６４は図１の６４の信号線の値で第２
のメモリに与えられるアドレス信号である。
【００２７】なお、図中［］で示されているアドレスは
読み出しのためのアドレスで、（）で示されているアド
レスは書き込み用アドレスである。すなわち、図６の６
３の［Ｎ］はＮ番目の画素のための読み出しアドレスで
あることを示し、（Ｎ−４）はＮ−４番目の画素のため
の書き込みアドレスであることを示す。また％２は実際
にメモリに与えられるアドレスがその画素を示す値を２
で割ったときの整数部であることを示し、前記第１のメ
モリと前記第２のメモリのアドレスの深さがそれぞれ水
平画素数の半分であり２つを足すことで水平画素数分の
メモリ領域になっている。
読み出しのためのアドレスで、（）で示されているアド
レスは書き込み用アドレスである。すなわち、図６の６
３の［Ｎ］はＮ番目の画素のための読み出しアドレスで
あることを示し、（Ｎ−４）はＮ−４番目の画素のため
の書き込みアドレスであることを示す。また％２は実際
にメモリに与えられるアドレスがその画素を示す値を２
で割ったときの整数部であることを示し、前記第１のメ
モリと前記第２のメモリのアドレスの深さがそれぞれ水
平画素数の半分であり２つを足すことで水平画素数分の
メモリ領域になっている。
【００２８】ここで、前記第１のメモリに与えられるア
ドレスと前記第２のメモリに与えられるアドレスは一方
が書き込み用のアドレスのとき他方は読み出し用のアド
レスであり読み出し用のアドレスと書き込み用のアドレ
スは互いに奇数画素である５だけ離れている。
ドレスと前記第２のメモリに与えられるアドレスは一方
が書き込み用のアドレスのとき他方は読み出し用のアド
レスであり読み出し用のアドレスと書き込み用のアドレ
スは互いに奇数画素である５だけ離れている。
【００２９】図６の５２は、図１と図５の５２の信号線
の値で前記データ制御部で前記第１のメモリから読み出
されるデータと前記第２のメモリから読み出されるデー
タとを各々の有効な範囲ごとに交互に選択して得られる
値である。図中のＭN はＮ番目の画素のための読み出し
データである事を示している。図６の５６は図５の５６
の信号線の値で図中のＭN-1 ＋ＥN-3 はＮ−１番目の画
素のための読み出しデータとＮ−３番目の画素の単位誤
差とを足した値を示している。図６の５７は図５の５７
の信号線の値で図中のＭN-2 ＋ＥN-4 ＋２Ｅ N-3 はＮ
−２番目の画素のための読み出しデータとＮ−４番目の
画素の単位誤差とＮ−３番目の画素の単位誤差の２倍を
足した値を示している。
の値で前記データ制御部で前記第１のメモリから読み出
されるデータと前記第２のメモリから読み出されるデー
タとを各々の有効な範囲ごとに交互に選択して得られる
値である。図中のＭN はＮ番目の画素のための読み出し
データである事を示している。図６の５６は図５の５６
の信号線の値で図中のＭN-1 ＋ＥN-3 はＮ−１番目の画
素のための読み出しデータとＮ−３番目の画素の単位誤
差とを足した値を示している。図６の５７は図５の５７
の信号線の値で図中のＭN-2 ＋ＥN-4 ＋２Ｅ N-3 はＮ
−２番目の画素のための読み出しデータとＮ−４番目の
画素の単位誤差とＮ−３番目の画素の単位誤差の２倍を
足した値を示している。
【００３０】［実施形態２］上述した実施形態１では、
メモリ装置を奇数画素用と偶数画素用の２つで説明した
が、さらに多くの分割を行うことで、さらに高速化可能
なことは明らかである。
メモリ装置を奇数画素用と偶数画素用の２つで説明した
が、さらに多くの分割を行うことで、さらに高速化可能
なことは明らかである。
【００３１】これは、例えば、画素位置アドレスを４で
割った時に、余りが”０”となる画素用メモリ、”１”
となる画素用メモリ、”２”となる画素用メモリ、”
３”となる画素用メモリに分割したメモリ装置を設ける
ことなどで、実施形態１と同様に構成することができ
る。
割った時に、余りが”０”となる画素用メモリ、”１”
となる画素用メモリ、”２”となる画素用メモリ、”
３”となる画素用メモリに分割したメモリ装置を設ける
ことなどで、実施形態１と同様に構成することができ
る。
【００３２】
【発明の効果】このように、本発明によれば、前記第１
のメモリと前記第２のメモリをそれぞれ奇数画素と偶数
画素用とし、読み出したい誤差データの画素と書き込み
たい誤差データの画素を奇数画素分ずらす事により、一
つのメモリから同時に読み出しと書き込みを行う必要が
無く、集積度の低い複数の入出力ポートを持つメモリを
使用しなくてよくなるため、動作速度を損なうことなく
集積回路化が容易になるという効果が得られる。
のメモリと前記第２のメモリをそれぞれ奇数画素と偶数
画素用とし、読み出したい誤差データの画素と書き込み
たい誤差データの画素を奇数画素分ずらす事により、一
つのメモリから同時に読み出しと書き込みを行う必要が
無く、集積度の低い複数の入出力ポートを持つメモリを
使用しなくてよくなるため、動作速度を損なうことなく
集積回路化が容易になるという効果が得られる。
【００３３】また、メモリ装置を奇数画素用と偶数画素
用の２つに限定することなく、さらに多くの分割を行う
ことで、さらに高速化可能になるという効果が得られ
る。
用の２つに限定することなく、さらに多くの分割を行う
ことで、さらに高速化可能になるという効果が得られ
る。
【図１】本発明の構成の一例を示すブロック図。
【図２】誤差拡散マスクの一例を示す図。
【図３】誤差計算回路の一例を示す回路図。
【図４】図３の動作を示すタイミング図。
【図５】本発明で使用した誤差計算回路の一例を示す回
路図。
路図。
【図６】図５の動作を示すタイミング図。
【図７】従来の誤差拡散回路の一例を示す回路図。
４７ 輝度濃度切り替え部 ４６ ガンマ変換部 ４０ 拡散誤差計算部 ４５ データ制御部 ４２ 第１のメモリ ４３ 第２のメモリ ４４ アドレス生成部
Claims (6)
- 【請求項１】 多値画像データを二値画像データに変換
する二値化処理装置に於いて、 二値化処理する画素を複数のグループに分けた画素グル
ープと、 それぞれの前記画素グループに対応し、二値化処理過程
のデータを保持する、複数のメモリ手段と、 前記複数のメモリ手段の一つに対して読み出し動作する
と同時に他のメモリ手段に対して書き込み動作をする制
御手段と、を有することを特徴とする二値化処理装置。 - 【請求項２】 前記変換の処理を誤差拡散法に基づいて
行なう手段を有することを特徴とする請求項１記載の二
値化処理装置。 - 【請求項３】 前記複数のメモリ手段は、一つの共通の
入出力ポートを有することを特徴とする請求項２記載の
二値化処理装置。 - 【請求項４】 誤差拡散法により、多値画像データを二
値画像データに変換する二値化処理装置に於いて、 単一の入出力ポートを持ち、奇数番目の画素に対するメ
モリ手段と、偶数番目の画素に対するメモリ手段との二
つに分けて備えられたメモリ手段と、 それぞれの前記メモリ手段に対し、前記奇数番目の画素
の誤差データを書き込んでいるときは、前記偶数番目の
画素の誤差を読み出し、偶数番目の画素の誤差を書き込
んでいるときは奇数番目の画素の誤差を読み出すように
制御する制御手段と、を有することを特徴とする二値化
処理装置。 - 【請求項５】 入力データが輝度情報の場合は濃度情報
に変換し、濃度情報の場合はそのままの値をガンマ変換
部に切り替えて供給する輝度濃度切り替え部と、 入力される濃度情報を画像の性質によって、より良い濃
度変化に変換するガンマ変換部と、 拡散誤差を計算する拡散誤差計算部と、 拡散誤差データを読み書きするアドレスを生成するアド
レス生成部と、 奇数画素用と偶数画素用とに備えられた第１のメモリ及
び第２のメモリと、 前記第１のメモリと前記第２のメモリの交互に、読み出
しと書き込み動作を行ない、前記第１のメモリに書き込
み動作するときは、前記第２のメモリに読み出し動作
し、前記第１のメモリに読み出し動作するときには前記
第２のメモリに書き込み動作をするデータ制御部と、を
有することを特徴とする請求項４記載の二値化処理装
置。 - 【請求項６】 前記第１のメモリと前記第２のメモリを
それぞれ奇数画素用と偶数画素用とし、読み出したい誤
差データの画素と書き込みたい誤差データの画素を奇数
画素分ずらしたことを特徴とする請求項４記載の二値化
処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7229942A JPH0983790A (ja) | 1995-09-07 | 1995-09-07 | 二値化処理装置 |
| US08/705,969 US5937146A (en) | 1995-09-07 | 1996-08-30 | Binarization processing apparatus and method |
| EP96114334A EP0762733A3 (en) | 1995-09-07 | 1996-09-06 | Binarization processing apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7229942A JPH0983790A (ja) | 1995-09-07 | 1995-09-07 | 二値化処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983790A true JPH0983790A (ja) | 1997-03-28 |
Family
ID=16900141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7229942A Pending JPH0983790A (ja) | 1995-09-07 | 1995-09-07 | 二値化処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5937146A (ja) |
| EP (1) | EP0762733A3 (ja) |
| JP (1) | JPH0983790A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3427354B2 (ja) * | 2000-09-28 | 2003-07-14 | ハスク技研株式会社 | 映像２値化法及び２値化画像生成法 |
| JP4560193B2 (ja) * | 2000-09-29 | 2010-10-13 | キヤノン株式会社 | データ処理方法及びデータ処理装置 |
| KR100508936B1 (ko) * | 2003-08-12 | 2005-08-17 | 삼성에스디아이 주식회사 | 고속 동작이 가능한 오차 확산 방법 및 그 방법을 이용한플라즈마 디스플레이 패널 구동 장치 |
| CN1964423A (zh) * | 2006-11-07 | 2007-05-16 | 北京大学 | 采用双份误差行存储器产生图像网点的方法和装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0205712A3 (en) * | 1985-05-31 | 1987-04-15 | Schlumberger Technologies, Inc. | Video stream processing system |
| US4982294A (en) * | 1987-07-24 | 1991-01-01 | Eastman Kodak Company | Apparatus for enhancing and thresholding scanned microfilm images and methods for use therein |
| DE69020413T2 (de) * | 1989-04-10 | 1995-11-16 | Canon Kk | Bildverarbeitungsgerät. |
| JPH03238990A (ja) * | 1990-02-15 | 1991-10-24 | Canon Inc | メモリ制御回路 |
| JPH03274963A (ja) * | 1990-03-26 | 1991-12-05 | Canon Inc | フアクシミリ装置 |
| US5172247A (en) * | 1990-10-24 | 1992-12-15 | Eastman Kodak Company | High speed digital error diffusion process for continuous tone image-to-binary image conversion |
| JP2731639B2 (ja) * | 1991-05-27 | 1998-03-25 | 株式会社日立製作所 | 画像メモリ制御方法および画像メモリ装置 |
| US5271070A (en) * | 1992-11-06 | 1993-12-14 | Xerox Corporation | Multi-dimensional error diffusion technique |
| US5469228A (en) * | 1992-12-31 | 1995-11-21 | Hyundai Electronics Industries Co., Ltd. | Memory address and display control apparatus for high definition television |
| JP3262414B2 (ja) * | 1993-07-19 | 2002-03-04 | キヤノン株式会社 | 画像処理装置及び画像処理方法 |
| JPH07140941A (ja) * | 1993-11-19 | 1995-06-02 | Ricoh Co Ltd | 液晶表示変換装置 |
| US5621542A (en) * | 1994-01-20 | 1997-04-15 | Canon Kabushiki Kaisha | Image processing apparatus and method with weighting of error data generated in quantization |
| JP3489228B2 (ja) * | 1994-12-13 | 2004-01-19 | ソニー株式会社 | 画像記憶装置 |
| US5649172A (en) * | 1995-04-28 | 1997-07-15 | United Microelectronics Corp. | Color mixing device using a high speed image register |
-
1995
- 1995-09-07 JP JP7229942A patent/JPH0983790A/ja active Pending
-
1996
- 1996-08-30 US US08/705,969 patent/US5937146A/en not_active Expired - Fee Related
- 1996-09-06 EP EP96114334A patent/EP0762733A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US5937146A (en) | 1999-08-10 |
| EP0762733A3 (en) | 1998-05-13 |
| EP0762733A2 (en) | 1997-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0983790A (ja) | 二値化処理装置 | |
| US8245091B2 (en) | Methods and devices for generating dots of an image by using two error row memories | |
| CN102651120B (zh) | 用于影像处理的存储器存取方法及影像处理装置 | |
| US6480195B1 (en) | Method and apparatus for generating a straight line | |
| JP2766803B2 (ja) | 変換回路 | |
| JPH07107706B2 (ja) | 遅延段数の可変なラインバツフア | |
| JPH03236097A (ja) | 画像表示方法および装置 | |
| JP2966848B2 (ja) | 画像処理方法 | |
| JP2806043B2 (ja) | パイプライン画像処理回路 | |
| JP2628301B2 (ja) | 映像処理システム | |
| JPS6382581A (ja) | ２値画像の処理方法及び２値画像の処理装置 | |
| JPS63102467A (ja) | 画像デ−タ解像度変換装置 | |
| JP3093359B2 (ja) | ラインバッファリング処理回路 | |
| JPH0734225B2 (ja) | 画像処理装置 | |
| JPS63102474A (ja) | 画像信号処理装置 | |
| JP2557630B2 (ja) | 画像縮小装置 | |
| JP3671744B2 (ja) | 画像合成表示装置 | |
| JP2861435B2 (ja) | パイプライン形演算装置 | |
| JPS5938789B2 (ja) | 画像信号の予測復元装置 | |
| JPH0383178A (ja) | ディザ画像の拡大処理方式 | |
| JPH01302960A (ja) | 誤差拡散処理回路 | |
| JPS61206364A (ja) | 画像拡大縮小回路 | |
| JP2008226190A (ja) | 画像処理装置およびその方法 | |
| JPH04301971A (ja) | 階調画像の二値化方法 | |
| JPH0520456A (ja) | 画像濃度ヒストグラム演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040701 |