JPH098307A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH098307A JPH098307A JP15905995A JP15905995A JPH098307A JP H098307 A JPH098307 A JP H098307A JP 15905995 A JP15905995 A JP 15905995A JP 15905995 A JP15905995 A JP 15905995A JP H098307 A JPH098307 A JP H098307A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- gate electrode
- semiconductor device
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 高電界や紫外線で発生したホットキャリアに
起因する特性変動を抑制できる半導体装置を提供する。 【構成】 ゲート電極２３の側部および低濃度ソース，
ドレインとなる不純物拡散層２６ａ，２６ｂ上を覆い、
かつ窒化膜２５の下に形成する酸化膜２４を、膜厚６ｎ
ｍ以上，２０ｎｍ以下の熱酸化膜とすることにより、高
電界や紫外線で発生したホットキャリアが酸化膜２４を
通過するのを防ぎ、酸化膜２４と窒化膜２５の境界にト
ラップするのを抑制して、半導体装置の特性変動を小さ
くできる。
起因する特性変動を抑制できる半導体装置を提供する。 【構成】 ゲート電極２３の側部および低濃度ソース，
ドレインとなる不純物拡散層２６ａ，２６ｂ上を覆い、
かつ窒化膜２５の下に形成する酸化膜２４を、膜厚６ｎ
ｍ以上，２０ｎｍ以下の熱酸化膜とすることにより、高
電界や紫外線で発生したホットキャリアが酸化膜２４を
通過するのを防ぎ、酸化膜２４と窒化膜２５の境界にト
ラップするのを抑制して、半導体装置の特性変動を小さ
くできる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路に用
いられる半導体装置に関するものである。
いられる半導体装置に関するものである。
【０００２】
【従来の技術】近年、高集積化や高性能化をめざす半導
体装置において、窒化膜やポリシリコンがサイドウォー
ルスペーサ材料として使用されるようになってきた。図
４は特開昭６２−８１７６２号公報や特開昭６３−２２
４３６３号公報に記載された従来の半導体装置の断面図
である。図４において、１は半導体基板、２は絶縁膜、
３はゲート電極、４は酸化膜、５は窒化膜、６は低濃度
ソース・ドレインとなる不純物拡散層、７は高濃度ソー
スとなる不純物拡散層、８は高濃度ドレインとなる不純
物拡散層である。
体装置において、窒化膜やポリシリコンがサイドウォー
ルスペーサ材料として使用されるようになってきた。図
４は特開昭６２−８１７６２号公報や特開昭６３−２２
４３６３号公報に記載された従来の半導体装置の断面図
である。図４において、１は半導体基板、２は絶縁膜、
３はゲート電極、４は酸化膜、５は窒化膜、６は低濃度
ソース・ドレインとなる不純物拡散層、７は高濃度ソー
スとなる不純物拡散層、８は高濃度ドレインとなる不純
物拡散層である。
【０００３】ゲート電極３は絶縁膜２を介して半導体基
板１上に配置されている。酸化膜４はゲート電極３の側
部および不純物拡散層６の上を覆っている。酸化膜４
は、ゲート電極３を電気的に絶縁したり、窒化膜５とゲ
ート電極３および不純物拡散層６との応力を緩衝したり
するためのもので、熱酸化法またはＣＶＤ法で形成され
る。酸化膜４の膜厚は２０〜３０ｎｍ程度である。窒化
膜５はサイドウォールスペーサであり、酸化膜４を介し
てゲート電極３の側部および不純物拡散層６の上に配置
されている。窒化膜５は高濃度ソース，ドレインとなる
不純物拡散層７，８を形成する時に不純物拡散層６への
イオン注入を妨げるマスクに使用する。以前はＣＶＤ酸
化膜などを使用していたが、ゲートフリンジ効果による
高駆動能力化や、サリサイド形成の容易性や、ウェット
エッチングによる不要な酸化膜４の除去の容易性などの
ために、ここでは窒化膜５が使用されている。
板１上に配置されている。酸化膜４はゲート電極３の側
部および不純物拡散層６の上を覆っている。酸化膜４
は、ゲート電極３を電気的に絶縁したり、窒化膜５とゲ
ート電極３および不純物拡散層６との応力を緩衝したり
するためのもので、熱酸化法またはＣＶＤ法で形成され
る。酸化膜４の膜厚は２０〜３０ｎｍ程度である。窒化
膜５はサイドウォールスペーサであり、酸化膜４を介し
てゲート電極３の側部および不純物拡散層６の上に配置
されている。窒化膜５は高濃度ソース，ドレインとなる
不純物拡散層７，８を形成する時に不純物拡散層６への
イオン注入を妨げるマスクに使用する。以前はＣＶＤ酸
化膜などを使用していたが、ゲートフリンジ効果による
高駆動能力化や、サリサイド形成の容易性や、ウェット
エッチングによる不要な酸化膜４の除去の容易性などの
ために、ここでは窒化膜５が使用されている。
【０００４】図５は他の従来の半導体装置の断面図であ
る。図５において、９は窒化膜、１０はポリシリコンで
あり、その他の図４と同一部分については同一符号を付
している。図５では、半導体基板１，絶縁膜２，ゲート
電極３，酸化膜４は図４と同じように配置されている。
窒化膜９は酸化膜４と同じくゲート電極３の側部および
不純物拡散層６の上を覆っている。ポリシリコン１０は
サイドウォールスペーサであり、酸化膜４と窒化膜９を
介してゲート電極３の側部および不純物拡散層６の上に
配置されている。サイドウォールスペーサとしてポリシ
リコン１０を使用するのは、ゲートフリンジ効果による
高駆動能力化や、サリサイド形成の容易性や、ウェット
エッチングによる不要な酸化膜４の除去の容易性などの
効果以外に、微細なサイドウォールスペーサの形成が容
易であるためである。窒化膜９はポリシリコン１０を反
応性イオンエッチングするときの終点検出膜に使用す
る。酸化膜４は、ゲート電極３を電気的に絶縁したり、
窒化膜９とゲート電極３および不純物拡散層６との応力
を緩衝したりするためのもので、熱酸化法またはＣＶＤ
法で形成される。
る。図５において、９は窒化膜、１０はポリシリコンで
あり、その他の図４と同一部分については同一符号を付
している。図５では、半導体基板１，絶縁膜２，ゲート
電極３，酸化膜４は図４と同じように配置されている。
窒化膜９は酸化膜４と同じくゲート電極３の側部および
不純物拡散層６の上を覆っている。ポリシリコン１０は
サイドウォールスペーサであり、酸化膜４と窒化膜９を
介してゲート電極３の側部および不純物拡散層６の上に
配置されている。サイドウォールスペーサとしてポリシ
リコン１０を使用するのは、ゲートフリンジ効果による
高駆動能力化や、サリサイド形成の容易性や、ウェット
エッチングによる不要な酸化膜４の除去の容易性などの
効果以外に、微細なサイドウォールスペーサの形成が容
易であるためである。窒化膜９はポリシリコン１０を反
応性イオンエッチングするときの終点検出膜に使用す
る。酸化膜４は、ゲート電極３を電気的に絶縁したり、
窒化膜９とゲート電極３および不純物拡散層６との応力
を緩衝したりするためのもので、熱酸化法またはＣＶＤ
法で形成される。
【０００５】図４と図５の共通点は、ゲート電極３の側
部および不純物拡散層６の上に酸化膜４と窒化膜５（ま
たは９）の積層膜が配置されている点である。図６は、
インターナショナル・エレクトロン・デバイシィス・ミ
ーティング・テクニカル・ダイジェスト 1988年234 頁
〜237 頁 著者 トモヒサ・ミズノ「シリコンナイトラ
イド／シリコンオキサイド スペーサ・インジュースト
・ハイ・レリアビリティ・イン・エルディディエムオエ
スエフイティ・アンド・イッツ・シンプル・デグラデー
ション・モデル」（Ｔ．Ｍｉｚｕｎｏ ｅｔ ａｌ．
“Ｓｉ3 Ｎ4 ／ＳｉＯ2 Ｓｐａｃｅｒ Ｉｎｄｕｃｅ
ｄ Ｈｉｇｈ Ｒｅｌｉａｂｉｌｉｔｙ ｉｎ ＬＤＤ
ＭＯＳＦＥＴ ａｎｄ Ｉｔｓ ＳｉｍｐｌｅＤｅｇｒ
ａｄａｔｉｏｎ Ｍｏｄｌｅ”，Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔ
ｉｎｇ，ｐ．234 −237 ，1988）に記載されている、ホ
ットキャリアによる特性変動を示す図である。
部および不純物拡散層６の上に酸化膜４と窒化膜５（ま
たは９）の積層膜が配置されている点である。図６は、
インターナショナル・エレクトロン・デバイシィス・ミ
ーティング・テクニカル・ダイジェスト 1988年234 頁
〜237 頁 著者 トモヒサ・ミズノ「シリコンナイトラ
イド／シリコンオキサイド スペーサ・インジュースト
・ハイ・レリアビリティ・イン・エルディディエムオエ
スエフイティ・アンド・イッツ・シンプル・デグラデー
ション・モデル」（Ｔ．Ｍｉｚｕｎｏ ｅｔ ａｌ．
“Ｓｉ3 Ｎ4 ／ＳｉＯ2 Ｓｐａｃｅｒ Ｉｎｄｕｃｅ
ｄ Ｈｉｇｈ Ｒｅｌｉａｂｉｌｉｔｙ ｉｎ ＬＤＤ
ＭＯＳＦＥＴ ａｎｄ Ｉｔｓ ＳｉｍｐｌｅＤｅｇｒ
ａｄａｔｉｏｎ Ｍｏｄｌｅ”，Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔ
ｉｎｇ，ｐ．234 −237 ，1988）に記載されている、ホ
ットキャリアによる特性変動を示す図である。
【０００６】図６に示すように、酸化膜４の膜厚が２．
５ｎｍというように薄いときには、初期の特性変動は大
きいが、特性変動率は小さい。逆に、酸化膜４の膜厚が
２５ｎｍというように厚いときには、初期の特性変動は
小さいが、特性変動率は大きい。すなわち、特性変動の
様子は酸化膜４の膜厚に依存し、酸化膜４の膜厚には最
適範囲が存在することがわかる。
５ｎｍというように薄いときには、初期の特性変動は大
きいが、特性変動率は小さい。逆に、酸化膜４の膜厚が
２５ｎｍというように厚いときには、初期の特性変動は
小さいが、特性変動率は大きい。すなわち、特性変動の
様子は酸化膜４の膜厚に依存し、酸化膜４の膜厚には最
適範囲が存在することがわかる。
【０００７】
【発明が解決しようとする課題】上記従来の半導体装置
では、ゲート電極３の側部および不純物拡散層６の上で
酸化膜４と窒化膜５（または９）から構成される積層膜
において、酸化膜４の膜厚が薄いときには、高電界や紫
外線で発生したホットキャリアに起因する初期の特性変
動が大きくなり、一方、酸化膜４の膜厚が厚いときに
は、特性変動率が大きくなるという課題がある。
では、ゲート電極３の側部および不純物拡散層６の上で
酸化膜４と窒化膜５（または９）から構成される積層膜
において、酸化膜４の膜厚が薄いときには、高電界や紫
外線で発生したホットキャリアに起因する初期の特性変
動が大きくなり、一方、酸化膜４の膜厚が厚いときに
は、特性変動率が大きくなるという課題がある。
【０００８】この発明は、上記従来の課題を解決するも
ので、高電界や紫外線で発生したホットキャリアに起因
する特性変動を抑制できる半導体装置を提供することを
目的としている。
ので、高電界や紫外線で発生したホットキャリアに起因
する特性変動を抑制できる半導体装置を提供することを
目的としている。
【０００９】
【課題を解決するための手段】請求項１記載の半導体装
置は、半導体基板上に絶縁膜を介して形成したゲート電
極と、ゲート電極の両側に隣接する半導体基板の表面に
形成した低濃度ソース・ドレインと、ゲート電極を挟ん
で低濃度ソース・ドレインの外側に形成した高濃度ソー
ス・ドレインと、ゲート電極の側部および低濃度ソース
・ドレイン上を覆う酸化膜と、酸化膜上に形成した窒化
膜とを備えた半導体装置であって、酸化膜は、膜厚が６
ｎｍ以上，２０ｎｍ以下の熱酸化膜からなることを特徴
とする。
置は、半導体基板上に絶縁膜を介して形成したゲート電
極と、ゲート電極の両側に隣接する半導体基板の表面に
形成した低濃度ソース・ドレインと、ゲート電極を挟ん
で低濃度ソース・ドレインの外側に形成した高濃度ソー
ス・ドレインと、ゲート電極の側部および低濃度ソース
・ドレイン上を覆う酸化膜と、酸化膜上に形成した窒化
膜とを備えた半導体装置であって、酸化膜は、膜厚が６
ｎｍ以上，２０ｎｍ以下の熱酸化膜からなることを特徴
とする。
【００１０】請求項２記載の半導体装置は、半導体基板
上に絶縁膜を介して形成したゲート電極と、ゲート電極
の両側に隣接する半導体基板の表面に形成した低濃度ソ
ース・ドレインと、ゲート電極を挟んで低濃度ソース・
ドレインの外側に形成した高濃度ソース・ドレインと、
ゲート電極の側部および低濃度ソース・ドレイン上を覆
う酸化膜と、酸化膜上に形成した窒化膜とを備えた半導
体装置であって、酸化膜は、ゲート電極の側部および低
濃度ソース・ドレインに接し膜厚が６ｎｍ以上，２０ｎ
ｍ以下の熱酸化膜と、この熱酸化膜上に形成したＣＶＤ
酸化膜との積層膜からなることを特徴とする。
上に絶縁膜を介して形成したゲート電極と、ゲート電極
の両側に隣接する半導体基板の表面に形成した低濃度ソ
ース・ドレインと、ゲート電極を挟んで低濃度ソース・
ドレインの外側に形成した高濃度ソース・ドレインと、
ゲート電極の側部および低濃度ソース・ドレイン上を覆
う酸化膜と、酸化膜上に形成した窒化膜とを備えた半導
体装置であって、酸化膜は、ゲート電極の側部および低
濃度ソース・ドレインに接し膜厚が６ｎｍ以上，２０ｎ
ｍ以下の熱酸化膜と、この熱酸化膜上に形成したＣＶＤ
酸化膜との積層膜からなることを特徴とする。
【００１１】請求項３記載の半導体装置は、請求項２記
載の半導体装置において、ＣＶＤ酸化膜の膜厚は２０ｎ
ｍ〜１００ｎｍであることを特徴とする。請求項４記載
の半導体装置は、請求項１，２または３記載の半導体装
置において、窒化膜を、サイドウォールスペーサとした
ことを特徴とする。
載の半導体装置において、ＣＶＤ酸化膜の膜厚は２０ｎ
ｍ〜１００ｎｍであることを特徴とする。請求項４記載
の半導体装置は、請求項１，２または３記載の半導体装
置において、窒化膜を、サイドウォールスペーサとした
ことを特徴とする。
【００１２】
【作用】この発明の構成によれば、ゲート電極の側部お
よび低濃度ソース・ドレイン上を覆う酸化膜を、膜厚が
６ｎｍ以上，２０ｎｍ以下の熱酸化膜としたことによ
り、高電界や紫外線で発生したホットキャリアが酸化膜
を通過するのを防ぎ、酸化膜と窒化膜の境界にトラップ
するのを抑制して、特性変動を小さくできる。
よび低濃度ソース・ドレイン上を覆う酸化膜を、膜厚が
６ｎｍ以上，２０ｎｍ以下の熱酸化膜としたことによ
り、高電界や紫外線で発生したホットキャリアが酸化膜
を通過するのを防ぎ、酸化膜と窒化膜の境界にトラップ
するのを抑制して、特性変動を小さくできる。
【００１３】また、ゲート電極の側部および低濃度ソー
ス・ドレイン上を覆う酸化膜を、ゲート電極の側部およ
び低濃度ソース・ドレインに接し膜厚が６ｎｍ以上，２
０ｎｍ以下の熱酸化膜と、この熱酸化膜上に形成したＣ
ＶＤ酸化膜との積層膜としたことにより、高電界や紫外
線で発生したホットキャリアが酸化膜を通過するのを防
ぎ、酸化膜と窒化膜の境界にトラップするのを抑制し
て、特性変動をより小さくできる。
ス・ドレイン上を覆う酸化膜を、ゲート電極の側部およ
び低濃度ソース・ドレインに接し膜厚が６ｎｍ以上，２
０ｎｍ以下の熱酸化膜と、この熱酸化膜上に形成したＣ
ＶＤ酸化膜との積層膜としたことにより、高電界や紫外
線で発生したホットキャリアが酸化膜を通過するのを防
ぎ、酸化膜と窒化膜の境界にトラップするのを抑制し
て、特性変動をより小さくできる。
【００１４】
【実施例】以下、この発明の実施例について、図面を参
照しながら説明する。図１はこの発明の一実施例におけ
る半導体装置の断面図である。図１において、２１はｐ
型の半導体基板、２２は絶縁膜、２３はゲート電極、２
４は酸化膜、２５は窒化膜、２６ａはｎ型の低濃度ソー
スとなる不純物拡散層、２６ｂはｎ型の低濃度ドレイン
となる不純物拡散層、２７はｎ型の高濃度ソースとなる
不純物拡散層、２８はｎ型の高濃度ドレインとなる不純
物拡散層である。
照しながら説明する。図１はこの発明の一実施例におけ
る半導体装置の断面図である。図１において、２１はｐ
型の半導体基板、２２は絶縁膜、２３はゲート電極、２
４は酸化膜、２５は窒化膜、２６ａはｎ型の低濃度ソー
スとなる不純物拡散層、２６ｂはｎ型の低濃度ドレイン
となる不純物拡散層、２７はｎ型の高濃度ソースとなる
不純物拡散層、２８はｎ型の高濃度ドレインとなる不純
物拡散層である。
【００１５】半導体基板２１はｐ型（１００：１０〜１
５Ωｃｍ）半導体である。ゲート電極２３はポリサイド
からなり、絶縁膜２２を介して半導体基板２１上に配置
されている。ゲート電極２３の長さ（ゲート長）は０．
２μｍ程度である。酸化膜２４はゲート電極２３の側部
および不純物拡散層２６ａ，２６ｂ上を覆っている。窒
化膜２５はサイドウォールスペーサであり、酸化膜２４
を介してゲート電極２３の側部および不純物拡散層２６
ａ，２６ｂの上に配置され、長さは０．１μｍ程度であ
る。窒化膜２５は、膜厚０．１μｍ程度の窒化膜を半導
体基板２１全面に成長した後、異方性ドライエッチング
により形成している。
５Ωｃｍ）半導体である。ゲート電極２３はポリサイド
からなり、絶縁膜２２を介して半導体基板２１上に配置
されている。ゲート電極２３の長さ（ゲート長）は０．
２μｍ程度である。酸化膜２４はゲート電極２３の側部
および不純物拡散層２６ａ，２６ｂ上を覆っている。窒
化膜２５はサイドウォールスペーサであり、酸化膜２４
を介してゲート電極２３の側部および不純物拡散層２６
ａ，２６ｂの上に配置され、長さは０．１μｍ程度であ
る。窒化膜２５は、膜厚０．１μｍ程度の窒化膜を半導
体基板２１全面に成長した後、異方性ドライエッチング
により形成している。
【００１６】この半導体装置の特徴は、酸化膜２４を、
膜厚６ｎｍ以上，２０ｎｍ以下の熱酸化膜としたことで
あり、この熱酸化膜は、８５０℃程度の熱酸化により形
成している。以上のように構成された半導体装置につい
て、その特性を説明する。微細化がすすむと半導体基板
２１内の電界強度が強くなり、ホットエレクトロンが発
生しやすくなる。また、プロズマ加工中に発生した紫外
線によりホットエレクトロンが発生する。これらのホッ
トエレクトロンが酸化膜２４と窒化膜２５の界面にトラ
ップして半導体装置の特性変動を引き起こす。
膜厚６ｎｍ以上，２０ｎｍ以下の熱酸化膜としたことで
あり、この熱酸化膜は、８５０℃程度の熱酸化により形
成している。以上のように構成された半導体装置につい
て、その特性を説明する。微細化がすすむと半導体基板
２１内の電界強度が強くなり、ホットエレクトロンが発
生しやすくなる。また、プロズマ加工中に発生した紫外
線によりホットエレクトロンが発生する。これらのホッ
トエレクトロンが酸化膜２４と窒化膜２５の界面にトラ
ップして半導体装置の特性変動を引き起こす。
【００１７】ホットエレクトロンによる特性変動を調べ
るため、酸化膜２４の膜厚を変えた半導体装置に紫外線
を照射した。その結果を図２に示す。ここで、紫外線の
波長λは２５３．７ｎｍ、照射量φは６ｍＷ／ｃｍ2
（ウェハ表面）、照射時間は室温で１５分間である。図
２に示すように、酸化膜２４の膜厚が６ｎｍ以下のとき
に、半導体装置の特性が顕著に変動することがわかっ
た。これは励起されたホットエレクトロンが薄い酸化膜
２４を突き抜けて窒化膜２５にトラップするためであ
る。逆に、酸化膜２４の膜厚が６ｎｍ以上のときには、
半導体装置の特性がほとんど変動しないことがわかっ
た。これは励起されたホットエレクトロンが厚い酸化膜
２４を突き抜けることができず、窒化膜２５にトラップ
しないためである。また、６ｎｍという膜厚はトンネル
電流が流れ始める膜厚の２倍程度であり、長期間におよ
ぶ半導体装置の特性の安定性を確保するための臨界的な
膜厚であることがわかった。なお、今回は紫外線照射に
よりホットエレクトロンを発生させたが、高電界による
ホットエレクトロンの場合にも上記の内容が当てはま
る。
るため、酸化膜２４の膜厚を変えた半導体装置に紫外線
を照射した。その結果を図２に示す。ここで、紫外線の
波長λは２５３．７ｎｍ、照射量φは６ｍＷ／ｃｍ2
（ウェハ表面）、照射時間は室温で１５分間である。図
２に示すように、酸化膜２４の膜厚が６ｎｍ以下のとき
に、半導体装置の特性が顕著に変動することがわかっ
た。これは励起されたホットエレクトロンが薄い酸化膜
２４を突き抜けて窒化膜２５にトラップするためであ
る。逆に、酸化膜２４の膜厚が６ｎｍ以上のときには、
半導体装置の特性がほとんど変動しないことがわかっ
た。これは励起されたホットエレクトロンが厚い酸化膜
２４を突き抜けることができず、窒化膜２５にトラップ
しないためである。また、６ｎｍという膜厚はトンネル
電流が流れ始める膜厚の２倍程度であり、長期間におよ
ぶ半導体装置の特性の安定性を確保するための臨界的な
膜厚であることがわかった。なお、今回は紫外線照射に
よりホットエレクトロンを発生させたが、高電界による
ホットエレクトロンの場合にも上記の内容が当てはま
る。
【００１８】さらに、酸化膜２４の膜厚を厚くすると、
長時間の熱処理のためにしきい値電圧やコンタクト抵抗
といった半導体装置の特性が劣化する。酸化膜２４を熱
酸化膜で形成する場合、酸化膜２４の膜厚が２０ｎｍ以
下であれば、高集積化回路に使用する半導体装置でも支
障は生じない。以上のようにこの実施例によれば、酸化
膜２４を、膜厚６ｎｍ以上，２０ｎｍ以下の熱酸化膜と
したことにより、高電界や紫外線で発生したホットキャ
リアに起因する特性変動を抑制することができる。
長時間の熱処理のためにしきい値電圧やコンタクト抵抗
といった半導体装置の特性が劣化する。酸化膜２４を熱
酸化膜で形成する場合、酸化膜２４の膜厚が２０ｎｍ以
下であれば、高集積化回路に使用する半導体装置でも支
障は生じない。以上のようにこの実施例によれば、酸化
膜２４を、膜厚６ｎｍ以上，２０ｎｍ以下の熱酸化膜と
したことにより、高電界や紫外線で発生したホットキャ
リアに起因する特性変動を抑制することができる。
【００１９】一方、酸化膜２４をＣＶＤ酸化膜で形成す
る場合は、熱処理のために半導体装置の特性が変動する
ことはない。しかし、ＣＶＤ酸化膜単独の場合は、熱酸
化膜と比べてホットキャリアに起因する特性変動が大き
いことがわかった。これは、密な膜質をもつ熱酸化膜に
対して粗な膜質を持つＣＶＤ酸化膜はより多くのホット
エレクトロンを通しやすいためと考えられる。つまり、
半導体装置の特性が安定であるためには、ゲート電極２
３や不純物拡散層２６ａ，２６ｂに接触する酸化膜２４
は熱酸化膜で形成する必要がある。
る場合は、熱処理のために半導体装置の特性が変動する
ことはない。しかし、ＣＶＤ酸化膜単独の場合は、熱酸
化膜と比べてホットキャリアに起因する特性変動が大き
いことがわかった。これは、密な膜質をもつ熱酸化膜に
対して粗な膜質を持つＣＶＤ酸化膜はより多くのホット
エレクトロンを通しやすいためと考えられる。つまり、
半導体装置の特性が安定であるためには、ゲート電極２
３や不純物拡散層２６ａ，２６ｂに接触する酸化膜２４
は熱酸化膜で形成する必要がある。
【００２０】また、半導体装置の特性のさらなる安定化
のためには、酸化膜２４を熱酸化膜とＣＶＤ酸化膜の積
層構造にするのが有効であることがわかった。つまり、
特性変動がない範囲（膜厚６ｎｍ以上，２０ｎｍ以下）
で密な膜質を持つ熱酸化膜を形成し、さらにＣＶＤ酸化
膜を形成して最終的に酸化膜２４の膜厚を厚くする。例
えば、熱酸化膜厚が８ｎｍのときに、ＣＶＤ酸化膜厚を
２０ｎｍ以上にすると、紫外線照射時の特性変動量がほ
とんどなくなる。なお、ＣＶＤ酸化膜厚が１００ｎｍよ
り厚いときには、コンタクトホール底部の形状が悪化し
たり、サイドウォールスペーサ（窒化膜２５）の形成が
困難になったりする。ＣＶＤ酸化膜厚が１００ｎｍ以下
なら上記のような不都合は生じない。
のためには、酸化膜２４を熱酸化膜とＣＶＤ酸化膜の積
層構造にするのが有効であることがわかった。つまり、
特性変動がない範囲（膜厚６ｎｍ以上，２０ｎｍ以下）
で密な膜質を持つ熱酸化膜を形成し、さらにＣＶＤ酸化
膜を形成して最終的に酸化膜２４の膜厚を厚くする。例
えば、熱酸化膜厚が８ｎｍのときに、ＣＶＤ酸化膜厚を
２０ｎｍ以上にすると、紫外線照射時の特性変動量がほ
とんどなくなる。なお、ＣＶＤ酸化膜厚が１００ｎｍよ
り厚いときには、コンタクトホール底部の形状が悪化し
たり、サイドウォールスペーサ（窒化膜２５）の形成が
困難になったりする。ＣＶＤ酸化膜厚が１００ｎｍ以下
なら上記のような不都合は生じない。
【００２１】したがって、酸化膜２４を、ゲート電極２
３の側部および低濃度ソース・ドレインの不純物拡散層
２６ａ，２６ｂの上に形成した膜厚６ｎｍ以上，２０ｎ
ｍ以下の熱酸化膜と、さらにその上に形成した膜厚２０
ｎｍ以上，１００ｎｍ以下のＣＶＤ酸化膜との積層構造
にすることにより、コンタクトホール底部の形状が悪化
したり、サイドウォールスペーサ（窒化膜２５）の形成
が困難になるという不都合を生じることなく、高電界や
紫外線で発生したホットキャリアに起因する特性変動を
より抑制することができる。
３の側部および低濃度ソース・ドレインの不純物拡散層
２６ａ，２６ｂの上に形成した膜厚６ｎｍ以上，２０ｎ
ｍ以下の熱酸化膜と、さらにその上に形成した膜厚２０
ｎｍ以上，１００ｎｍ以下のＣＶＤ酸化膜との積層構造
にすることにより、コンタクトホール底部の形状が悪化
したり、サイドウォールスペーサ（窒化膜２５）の形成
が困難になるという不都合を生じることなく、高電界や
紫外線で発生したホットキャリアに起因する特性変動を
より抑制することができる。
【００２２】つぎに、この発明の他の実施例について説
明する。図３はこの発明の他の実施例における半導体装
置の断面図である。図３において、３１はサイドウォー
ルスペーサとしての窒化膜、３２はｎ型の低濃度ドレイ
ンとなる不純物拡散層、３３は保護膜としての窒化膜で
あり、その他の図１と同一部分については同一符号を付
している。
明する。図３はこの発明の他の実施例における半導体装
置の断面図である。図３において、３１はサイドウォー
ルスペーサとしての窒化膜、３２はｎ型の低濃度ドレイ
ンとなる不純物拡散層、３３は保護膜としての窒化膜で
あり、その他の図１と同一部分については同一符号を付
している。
【００２３】図１の半導体装置では、低濃度ソース，ド
レインとなる不純物拡散層２６ａ，２６ｂが同じ大きさ
で形成されていたが、図３に示すこの実施例の半導体装
置は、低濃度ドレインとなる不純物拡散層３２を、低濃
度ソースとなる不純物拡散層２６ａよりも広く形成して
いる。また、広く形成した低濃度ドレインとなる不純物
拡散層３２上を酸化膜２４を介して覆うように、サイド
ウォールスペーサとしての窒化膜３１の他に、保護膜と
しての窒化膜３３を形成している。その他の構成は、図
１と同様であり、酸化膜２４は、膜厚６ｎｍ以上，２０
ｎｍ以下の熱酸化膜で形成している。
レインとなる不純物拡散層２６ａ，２６ｂが同じ大きさ
で形成されていたが、図３に示すこの実施例の半導体装
置は、低濃度ドレインとなる不純物拡散層３２を、低濃
度ソースとなる不純物拡散層２６ａよりも広く形成して
いる。また、広く形成した低濃度ドレインとなる不純物
拡散層３２上を酸化膜２４を介して覆うように、サイド
ウォールスペーサとしての窒化膜３１の他に、保護膜と
しての窒化膜３３を形成している。その他の構成は、図
１と同様であり、酸化膜２４は、膜厚６ｎｍ以上，２０
ｎｍ以下の熱酸化膜で形成している。
【００２４】図３の半導体装置においても、酸化膜２４
の膜厚を変更し、紫外線を照射したところ、酸化膜２４
の膜厚が６ｎｍ以下のときには半導体装置の特性が顕著
に変動し、６ｎｍ以上のときは半導体装置の特性がほと
んど変動しなかった。このメカニズムは上記の説明で述
べたのと同じである。また、今回は紫外線照射によりホ
ットエレクトロンを発生させたが、高電界によるホット
エレクトロンの場合にも同様である。
の膜厚を変更し、紫外線を照射したところ、酸化膜２４
の膜厚が６ｎｍ以下のときには半導体装置の特性が顕著
に変動し、６ｎｍ以上のときは半導体装置の特性がほと
んど変動しなかった。このメカニズムは上記の説明で述
べたのと同じである。また、今回は紫外線照射によりホ
ットエレクトロンを発生させたが、高電界によるホット
エレクトロンの場合にも同様である。
【００２５】この図３の半導体装置においても、図１の
半導体装置と同様、酸化膜２４を、膜厚６ｎｍ以上，２
０ｎｍ以下の熱酸化膜としたことにより、高電界や紫外
線で発生したホットキャリアに起因する特性変動を抑制
することができる。また、酸化膜２４を、膜厚６ｎｍ以
上，２０ｎｍ以下の熱酸化膜と、さらにその上に形成し
た膜厚２０ｎｍ以上，１００ｎｍ以下のＣＶＤ酸化膜と
の積層構造にすれば、より特性変動を抑制することがで
きることも、図１の半導体装置と同様である。
半導体装置と同様、酸化膜２４を、膜厚６ｎｍ以上，２
０ｎｍ以下の熱酸化膜としたことにより、高電界や紫外
線で発生したホットキャリアに起因する特性変動を抑制
することができる。また、酸化膜２４を、膜厚６ｎｍ以
上，２０ｎｍ以下の熱酸化膜と、さらにその上に形成し
た膜厚２０ｎｍ以上，１００ｎｍ以下のＣＶＤ酸化膜と
の積層構造にすれば、より特性変動を抑制することがで
きることも、図１の半導体装置と同様である。
【００２６】また、この実施例では、サイドウォールス
ペーサを窒化膜３１で構成したが、ＣＶＤ酸化膜で構成
される場合も同様である。なお、上記実施例では、サイ
ドウォールスペーサを窒化膜２５（３１）で構成した
が、ゲート電極２３と不純物拡散層２６ａ，２６ｂ（３
２）に対して、酸化膜と窒化膜と介してポリシリコンか
らなるサイドウォールスペーサが配置されている場合も
同様である。
ペーサを窒化膜３１で構成したが、ＣＶＤ酸化膜で構成
される場合も同様である。なお、上記実施例では、サイ
ドウォールスペーサを窒化膜２５（３１）で構成した
が、ゲート電極２３と不純物拡散層２６ａ，２６ｂ（３
２）に対して、酸化膜と窒化膜と介してポリシリコンか
らなるサイドウォールスペーサが配置されている場合も
同様である。
【００２７】また、上記実施例では、ｎチャネル型半導
体装置の場合を示したが、ｐチャネル型半導体装置の場
合も同様である。また、上記実施例では、ＬＤＤ構造の
半導体装置について説明したが、ＳＤ構造やＦＯＬＤ構
造の半導体装置の場合も同様である。
体装置の場合を示したが、ｐチャネル型半導体装置の場
合も同様である。また、上記実施例では、ＬＤＤ構造の
半導体装置について説明したが、ＳＤ構造やＦＯＬＤ構
造の半導体装置の場合も同様である。
【００２８】
【発明の効果】この発明によれば、ゲート電極や不純物
拡散層と窒化膜との間に存する酸化膜の膜厚を６ｎｍ以
上，２０ｎｍ以下の範囲に設定することで、ホットキャ
リアに起因する特性変動を抑制できる優れた半導体装置
を実現でき、半導体集積回路に大きく寄与するものであ
る。
拡散層と窒化膜との間に存する酸化膜の膜厚を６ｎｍ以
上，２０ｎｍ以下の範囲に設定することで、ホットキャ
リアに起因する特性変動を抑制できる優れた半導体装置
を実現でき、半導体集積回路に大きく寄与するものであ
る。
【００２９】また、ゲート電極や不純物拡散層と窒化膜
との間に存する酸化膜を、膜厚が６ｎｍ以上，２０ｎｍ
以下の熱酸化膜とＣＶＤ酸化膜との積層膜にすること
で、ホットキャリアに起因する特性変動をより抑制でき
る優れた半導体装置を実現でき、半導体集積回路に大き
く寄与するものである。
との間に存する酸化膜を、膜厚が６ｎｍ以上，２０ｎｍ
以下の熱酸化膜とＣＶＤ酸化膜との積層膜にすること
で、ホットキャリアに起因する特性変動をより抑制でき
る優れた半導体装置を実現でき、半導体集積回路に大き
く寄与するものである。
【図１】この発明の一実施例における半導体装置の断面
図。
図。
【図２】この発明の一実施例における特性図。
【図３】この発明の他の実施例における半導体装置の断
面図。
面図。
【図４】従来の半導体装置の断面図。
【図５】他の従来の半導体装置の断面図。
【図６】ＩＥＤＭ記載の特性図。
２１ 半導体基板 ２２ 絶縁膜 ２３ ゲート電極 ２４ 酸化膜 ２５ 窒化膜 ２６ａ 低濃度ソースとなる不純物拡散層 ２６ｂ 低濃度ドレインとなる不純物拡散層 ２７ 高濃度ソースとなる不純物拡散層 ２８ 高濃度ドレインとなる不純物拡散層 ３１ 窒化膜 ３２ 低濃度ドレインとなる不純物拡散層 ３３ 窒化膜
Claims (4)
- 【請求項１】 半導体基板上に絶縁膜を介して形成した
ゲート電極と、前記ゲート電極の両側に隣接する前記半
導体基板の表面に形成した低濃度ソース・ドレインと、
前記ゲート電極を挟んで前記低濃度ソース・ドレインの
外側に形成した高濃度ソース・ドレインと、前記ゲート
電極の側部および前記低濃度ソース・ドレイン上を覆う
酸化膜と、前記酸化膜上に形成した窒化膜とを備えた半
導体装置であって、 前記酸化膜は、膜厚が６ｎｍ以上，２０ｎｍ以下の熱酸
化膜からなることを特徴とする半導体装置。 - 【請求項２】 半導体基板上に絶縁膜を介して形成した
ゲート電極と、前記ゲート電極の両側に隣接する前記半
導体基板の表面に形成した低濃度ソース・ドレインと、
前記ゲート電極を挟んで前記低濃度ソース・ドレインの
外側に形成した高濃度ソース・ドレインと、前記ゲート
電極の側部および前記低濃度ソース・ドレイン上を覆う
酸化膜と、前記酸化膜上に形成した窒化膜とを備えた半
導体装置であって、 前記酸化膜は、前記ゲート電極の側部および前記低濃度
ソース・ドレインに接し膜厚が６ｎｍ以上，２０ｎｍ以
下の熱酸化膜と、この熱酸化膜上に形成したＣＶＤ酸化
膜との積層膜からなることを特徴とする半導体装置。 - 【請求項３】 ＣＶＤ酸化膜の膜厚は２０ｎｍ〜１００
ｎｍであることを特徴とする請求項２記載の半導体装
置。 - 【請求項４】 窒化膜を、サイドウォールスペーサとし
たことを特徴とする請求項１，２または３記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15905995A JPH098307A (ja) | 1995-06-26 | 1995-06-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15905995A JPH098307A (ja) | 1995-06-26 | 1995-06-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098307A true JPH098307A (ja) | 1997-01-10 |
Family
ID=15685329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15905995A Pending JPH098307A (ja) | 1995-06-26 | 1995-06-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098307A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100402703B1 (ko) * | 1999-08-03 | 2003-10-22 | 샤프 가부시키가이샤 | 반도체장치 및 반도체장치의 제조방법 |
| US6822989B1 (en) | 1999-03-03 | 2004-11-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser and a manufacturing method for the same |
| US6953732B2 (en) | 2000-01-17 | 2005-10-11 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device including a mosfet with nitride sidewalls |
| JP2008066420A (ja) * | 2006-09-06 | 2008-03-21 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| CN110462803A (zh) * | 2017-03-31 | 2019-11-15 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
-
1995
- 1995-06-26 JP JP15905995A patent/JPH098307A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822989B1 (en) | 1999-03-03 | 2004-11-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser and a manufacturing method for the same |
| KR100402703B1 (ko) * | 1999-08-03 | 2003-10-22 | 샤프 가부시키가이샤 | 반도체장치 및 반도체장치의 제조방법 |
| US6953732B2 (en) | 2000-01-17 | 2005-10-11 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device including a mosfet with nitride sidewalls |
| US7078303B2 (en) | 2000-01-17 | 2006-07-18 | Oki Electric Industry Co., Ltd. | Method for manufacturing semiconductor device having thick insulating layer under gate side walls |
| US7309899B2 (en) | 2000-01-17 | 2007-12-18 | Oki Electric Industry Co., Ltd. | Semiconductor device including a MOSFET with nitride side wall |
| JP2008066420A (ja) * | 2006-09-06 | 2008-03-21 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| CN110462803A (zh) * | 2017-03-31 | 2019-11-15 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| CN110462803B (zh) * | 2017-03-31 | 2023-11-07 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6080640A (en) | Metal attachment method and structure for attaching substrates at low temperatures | |
| JP4384988B2 (ja) | 歪みＦｉｎＦＥＴＣＭＯＳデバイス構造 | |
| JP4538182B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP3841598B2 (ja) | 半導体素子の製造方法 | |
| US5164333A (en) | Method for manufacturing a multi-layer gate electrode for a mos transistor | |
| TW200532853A (en) | Local stress control for CMOS performance enhancement | |
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| JP2001068669A5 (ja) | ||
| JPH098307A (ja) | 半導体装置 | |
| JP3746907B2 (ja) | 半導体装置の製造方法 | |
| JP3068270B2 (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JP3050165B2 (ja) | 半導体装置およびその製造方法 | |
| US6294449B1 (en) | Self-aligned contact for closely spaced transistors | |
| JPH06168955A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPH07122737A (ja) | 半導体装置及びその製造方法 | |
| JP2010123669A (ja) | 半導体装置およびその製造方法 | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| JP2950557B2 (ja) | 半導体装置およびその製造方法 | |
| JP2858636B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6342173A (ja) | 絶縁ゲ−ト型半導体装置の製造方法 | |
| JPH0348428A (ja) | 半導体装置 | |
| JP3329058B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP2004207613A (ja) | 半導体装置及びその製造方法 | |
| JPH07122740A (ja) | 半導体装置 | |
| JPH07226502A (ja) | Ｍｏｓトランジスタ及びその製造方法 |