[go: up one dir, main page]

JPH0980469A - Display device with surge voltage protective function - Google Patents

Display device with surge voltage protective function

Info

Publication number
JPH0980469A
JPH0980469A JP23535195A JP23535195A JPH0980469A JP H0980469 A JPH0980469 A JP H0980469A JP 23535195 A JP23535195 A JP 23535195A JP 23535195 A JP23535195 A JP 23535195A JP H0980469 A JPH0980469 A JP H0980469A
Authority
JP
Japan
Prior art keywords
surge voltage
display device
signal line
protection means
voltage protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23535195A
Other languages
Japanese (ja)
Inventor
Shiyuuichi Uchikoseki
修一 内古関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23535195A priority Critical patent/JPH0980469A/en
Publication of JPH0980469A publication Critical patent/JPH0980469A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent an effect of a surge voltage from affecting a display area when the surge voltage is applied to a feeding electrode pad of a signal line and an address line. SOLUTION: A liquid crystal display device is provided with plural pixels 40 arranged in matrix, and a thin film transistor 43 is arranged on each pixel 40. For optionally selecting respective pixels 40, the address lines 41 and the signal lines 42 are arranged, and the thin film transistors 43 are arranged on these intersected points. The signal line 42 is grounded through a surge voltage protective means 48 between the feeding electrode pad of the signal line 42 and the thin film transistor 43, and the surge voltage protective means 48 is provided with a diode 52 and a capacitor 54 connected in series each other. The cathode of the diode 52 is connected to the signal line 42, and the anode is connected to one end of the capacitor 54, and the other end of the capacitor 54 is grounded.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はサージ電圧保護機能
を有する表示装置に関し、より具体的には給電用電極パ
ッドに印加される静電気等によるサージ電圧の影響が表
示領域に及ばないようにしたアクティブマトリックス型
の表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device having a surge voltage protection function, and more specifically, an active display device which is prevented from being affected by a surge voltage due to static electricity applied to a power supply electrode pad. The present invention relates to a matrix type display device.

【0002】[0002]

【従来の技術】液晶表示装置(LCD)は、可視光に対
して透明な2枚の対向する基板、例えばガラス基板と、
基板間に挟在する液晶とを具備する。この様に、液晶表
示装置を構成する層は大半が絶縁物により占められる。
従って、液晶表示装置には電荷が蓄積しやすい。例え
ば、製造工程中、製造装置の搬送系において、液晶表示
装置内には摩擦、乾燥、剥離帯電等により電荷が蓄積す
る。ガラス基板により大半が占められる液晶表示装置に
おいて、製造工程中、製造装置と液晶表示装置との間の
電位を同一にすることは困難である。このため、製造工
程中に液晶表示装置に静電気が蓄積され、放電する可能
性がある。
2. Description of the Related Art A liquid crystal display device (LCD) includes two opposing substrates, which are transparent to visible light, such as glass substrates.
A liquid crystal sandwiched between the substrates. As described above, most of the layers constituting the liquid crystal display device are occupied by the insulator.
Therefore, charges are easily accumulated in the liquid crystal display device. For example, during the manufacturing process, in the transport system of the manufacturing apparatus, electric charges are accumulated in the liquid crystal display device due to friction, drying, peeling charging and the like. In a liquid crystal display device that is mostly occupied by a glass substrate, it is difficult to make the potentials of the manufacturing device and the liquid crystal display device the same during the manufacturing process. Therefore, static electricity may be accumulated and discharged in the liquid crystal display device during the manufacturing process.

【0003】トランジスタが各画素のスイッチング素子
としてマトリックス状に配列されるアクティブマトリッ
クス型の液晶表示装置において、静電気は画質を著しく
劣化させる。この型の液晶表示装置においては、画素電
位を制御するため、導電性配線からなるアドレス線(ゲ
ート線)と信号線とが絶縁膜を介して格子状に配置され
る。静電気によりアドレス線と信号線との間の電位差が
大きくなると、この間に介在している絶縁膜が破壊され
る。絶縁膜が破壊されることによって、アドレス線と信
号線との間のリークまたはショートが生じる。結果とし
て、アドレス線または信号線に与えられた信号が正常に
伝達されなくなり、画素電位制御が不可能になり、液晶
表示装置の画質が著しく劣化する。具体的には液晶表示
装置の点欠陥や線欠陥として認識される。
In an active matrix type liquid crystal display device in which transistors are arranged in a matrix as switching elements of each pixel, static electricity significantly deteriorates image quality. In this type of liquid crystal display device, in order to control the pixel potential, address lines (gate lines) made of conductive wiring and signal lines are arranged in a grid pattern with an insulating film interposed therebetween. When the potential difference between the address line and the signal line increases due to static electricity, the insulating film interposed therebetween is destroyed. The destruction of the insulating film causes a leak or a short circuit between the address line and the signal line. As a result, the signal applied to the address line or the signal line is not normally transmitted, the pixel potential control becomes impossible, and the image quality of the liquid crystal display device is significantly deteriorated. Specifically, it is recognized as a point defect or a line defect of the liquid crystal display device.

【0004】特に薄膜トランジスタが各画素に接続され
るアクティブマトリックス型の液晶表示装置では、薄膜
トランジスタの性能が静電気等によるサージ電圧により
劣化することを考慮しなくてはならない。即ち、アドレ
ス線や信号線に静電放電されてサージ電流が流れると、
配線を伝搬して薄膜トランジスタ特性が劣化し、薄膜ト
ランジスタ領域でショートが発生したり、特性の劣化に
よる画素電位の書き込み不足などが発生する。
Particularly in an active matrix type liquid crystal display device in which a thin film transistor is connected to each pixel, it must be taken into consideration that the performance of the thin film transistor is deteriorated by a surge voltage due to static electricity or the like. That is, when the surge current flows due to electrostatic discharge on the address line and the signal line,
The characteristics of the thin film transistor are deteriorated by propagating through the wiring, and a short circuit occurs in the thin film transistor region, or insufficient writing of a pixel potential occurs due to the deterioration of the characteristic.

【0005】図9は従来の静電気保護機能を有する従来
の液晶表示装置を示す。複数のアドレス線11と複数の
信号線12とがマトリックス状に配設され、夫々の交点
に画素を制御するスイッチング素子として薄膜トランジ
スタ13が接続される。アドレス線11及び信号線12
の終端には給電用の電極パッド14、15が配設され
る。表示領域とパッドとの間には、導電性配線で形成さ
れたショートリング16が配設される。ショートリング
16とアドレス線11及び信号線12とは静電気保護手
段17を介して接続される。即ち、各配線11、12は
2つの静電気保護手段17を介して接続される。
FIG. 9 shows a conventional liquid crystal display device having a conventional electrostatic protection function. A plurality of address lines 11 and a plurality of signal lines 12 are arranged in a matrix, and a thin film transistor 13 is connected to each intersection as a switching element for controlling a pixel. Address line 11 and signal line 12
Electrode pads 14 and 15 for power supply are arranged at the end of the. A short ring 16 formed of conductive wiring is arranged between the display area and the pad. The short ring 16 and the address line 11 and the signal line 12 are connected via an electrostatic protection means 17. That is, the wirings 11 and 12 are connected via the two electrostatic protection means 17.

【0006】静電気保護手段17は表示領域内に発生す
る電位差を低減する役割を果たす。例えば、図9に示し
たアドレス線11aとアドレス線11bとの間に電位差
が発生した場合を考える。電位差が生じる原因として、
液晶表示装置と製造装置との摩擦、剥離帯電が挙げられ
る。これらの静電気は液晶表示装置に一様に与えられる
ことはないので基板面内に電位分布が発生する。例え
ば、アドレス線11a、11b間の電位分布は静電気保
護手段17を介して経路18のように緩和され、静電破
壊を防止することができる。ショートリング16によっ
て全ての配線は接続されているので、信号線間の静電破
壊、信号線とアドレス線との間の静電破壊に関してもア
ドレス線間と同様に緩和される。
The electrostatic protection means 17 plays a role of reducing a potential difference generated in the display area. For example, consider a case where a potential difference occurs between the address line 11a and the address line 11b shown in FIG. As a cause of potential difference,
Examples include friction between the liquid crystal display device and the manufacturing apparatus, and peeling charging. Since such static electricity is not uniformly applied to the liquid crystal display device, a potential distribution is generated in the substrate surface. For example, the potential distribution between the address lines 11a and 11b is mitigated like the path 18 via the electrostatic protection means 17, and electrostatic breakdown can be prevented. Since all the wirings are connected by the short ring 16, the electrostatic breakdown between the signal lines and the electrostatic breakdown between the signal lines and the address lines can be mitigated in the same manner as between the address lines.

【0007】この様に、従来の静電気保護手段は、液晶
表示装置の面内電位差を軽減することにより静電破壊を
防止している。即ち、静電気保護手段によりアレイ基板
が同一電位に保持され、アレイ基板表面の電位差による
表示領域内の層間ショートや薄膜トランジスタの特性劣
化の発生が防止される。
As described above, the conventional electrostatic protection means prevents electrostatic breakdown by reducing the in-plane potential difference of the liquid crystal display device. That is, the electrostatic protection means holds the array substrate at the same potential, and prevents the occurrence of interlayer short circuit in the display region and the characteristic deterioration of the thin film transistor due to the potential difference on the surface of the array substrate.

【0008】[0008]

【発明が解決しようとする課題】しかし、静電放電等に
より電極パッド14、15に直接サージ電圧が印加され
た場合、従来の静電気保護手段は無力となる。静電気が
直接パッドに印加されるのは、例えば、液晶表示装置の
基板周辺のみが製造装置の一部に接している場合であ
る。即ち、製造装置と基板との間に電位差が発生した場
合、基板端に最も近い導電性物である電極パッドに静電
放電が生じる。更に、検査装置では電極パッド14、1
5に直接検査プローブが接近するので、検査装置と基板
との間に電位差が存在するとプローブから直接放電が生
じる。
However, when a surge voltage is directly applied to the electrode pads 14 and 15 by electrostatic discharge or the like, the conventional electrostatic protection means becomes useless. The static electricity is directly applied to the pad, for example, when only the substrate periphery of the liquid crystal display device is in contact with a part of the manufacturing apparatus. That is, when a potential difference occurs between the manufacturing apparatus and the substrate, electrostatic discharge occurs on the electrode pad, which is the conductive material closest to the edge of the substrate. Further, in the inspection device, the electrode pads 14, 1
Since the inspection probe directly approaches 5, the electric discharge occurs directly from the probe if there is a potential difference between the inspection device and the substrate.

【0009】アドレス線や信号線の給電用電極パッド1
4、15にサージ電圧が印加されると、その影響は表示
領域内に及ぶ。この様なサージ電圧の印加は、アドレス
線及び信号線に駆動波形が印加される代わりに、短時間
ながら高電圧のパルスが印加されることに相当する。従
って、配線自身に高電圧が印加されると同時に、画素に
接続された薄膜トランジスタにも影響が及ぶ。このた
め、アドレス線と信号線との間などの層間ショートが発
生すると同時に、薄膜トランジスタ部での層間ショート
も生じる。
Electrode pad 1 for supplying power to address lines and signal lines
When a surge voltage is applied to Nos. 4 and 15, the influence extends to the display area. The application of such a surge voltage corresponds to application of a high voltage pulse for a short time, instead of application of a drive waveform to the address line and the signal line. Therefore, a high voltage is applied to the wiring itself, and at the same time, the thin film transistor connected to the pixel is affected. Therefore, an interlayer short circuit occurs between the address line and the signal line, and at the same time, an interlayer short circuit occurs in the thin film transistor section.

【0010】また、電極パッドにおいて静電放電が生じ
る場合、上述のような層間ショートが発生しない弱いサ
ージ電圧でも、液晶表示装置の表示欠陥が発生する可能
性がある。上述のように、電極パッドにサージ電圧が印
加されると、薄膜トランジスタは短時間ではあるが高電
圧で駆動される。一般に、薄膜トランジスタに電気的な
ストレスが加わると特性の変動が観測されることが知ら
れている。サージ電圧は短いパルスであるが、その電圧
は、層間ショートが発生しない弱い静電放電でも数百ボ
ルトに達する。電気的なストレスが加わった薄膜トラン
ジスタは特性が変動し、画素電位制御に影響を与える。
Further, when electrostatic discharge occurs in the electrode pad, a display defect of the liquid crystal display device may occur even with a weak surge voltage which does not cause the interlayer short circuit as described above. As described above, when the surge voltage is applied to the electrode pad, the thin film transistor is driven with a high voltage for a short time. It is generally known that characteristic changes are observed when electrical stress is applied to a thin film transistor. Although the surge voltage is a short pulse, the voltage reaches several hundreds of volts even with a weak electrostatic discharge in which no interlayer short circuit occurs. The characteristics of the thin film transistor to which electrical stress is applied fluctuates, and affects the pixel potential control.

【0011】例えば、正のサージ電圧がアドレス線の電
極パッドに印加された場合、薄膜トランジスタの閾値電
圧が高くなり画素に十分な電位を与えることができなく
なる。その結果として、ノーマリーホワイトモードの場
合、液晶表示装置は白い画像欠陥を生じる。電極パッド
において静電放電が生じると、そのパッドに接続される
薄膜トランジスタのみに電気的なストレスが与えられ、
従ってこれにより生じる欠陥は白い線欠陥として認識さ
れることとなる。
For example, when a positive surge voltage is applied to the electrode pad of the address line, the threshold voltage of the thin film transistor becomes high and it becomes impossible to apply a sufficient potential to the pixel. As a result, in the normally white mode, the liquid crystal display device produces white image defects. When electrostatic discharge occurs in the electrode pad, electrical stress is applied only to the thin film transistor connected to the pad,
Therefore, the defect caused by this is recognized as a white line defect.

【0012】上述の如く、従来の静電気保護手段は配線
間の電位差を解消する目的で配設され、従って、製造工
程中に徐々に蓄積される静電気により生じる面内電位分
布の不均一は解消することができる。しかし、静電気等
によるサージ電圧が電極パッドに直接印加される場合
は、表示部の薄膜トランジスタに影響を与えることな
く、十分に短い時間で配線間の電位差を解消することは
できない。即ち、この様な静電気保護機能を有する従来
の液晶表示装置においては、静電気等により電極パッド
に印加されるサージ電圧については、その影響が表示領
域に及ぶのを十分に防止することができない。
As described above, the conventional static electricity protection means is provided for the purpose of eliminating the potential difference between the wirings, so that the non-uniformity of the in-plane potential distribution caused by the static electricity gradually accumulated during the manufacturing process is eliminated. be able to. However, when a surge voltage due to static electricity or the like is directly applied to the electrode pad, it is impossible to eliminate the potential difference between the wirings in a sufficiently short time without affecting the thin film transistor of the display section. That is, in the conventional liquid crystal display device having such an electrostatic protection function, the influence of the surge voltage applied to the electrode pad due to static electricity or the like cannot be sufficiently prevented from reaching the display area.

【0013】本発明はかかる従来技術の問題点に鑑みて
なされたものであり、静電気等のサージ電圧が信号線や
アドレス線の給電用電極パッドに加わった場合、その影
響が表示領域に及ばないようにしたサージ電圧保護機能
を有する表示装置を提供することを目的とする。
The present invention has been made in view of the above problems of the prior art, and when a surge voltage such as static electricity is applied to the power supply electrode pads of the signal lines and address lines, the influence thereof does not reach the display area. It is an object of the present invention to provide a display device having such a surge voltage protection function.

【0014】本発明は、特に、アクティブマトリックス
型の表示装置において、サージ電圧の内で最も悪影響が
大きい、信号線の給電用電極パッドへの負のサージ電圧
に対する保護を第1の対象とする。
The first object of the present invention is to protect an active matrix type display device against a negative surge voltage to a power supply electrode pad of a signal line, which has the largest adverse effect among surge voltages.

【0015】[0015]

【課題を解決するための手段】本発明の第1の視点に係
るサージ電圧保護機能を有する表示装置は、マトリック
ス状に配設され且つ夫々がスイッチング素子を有する複
数の画素と、前記画素を選択するために前記スイッチン
グ素子に夫々接続された複数の信号線及び複数のアドレ
ス線と、を具備するアクティブマトリックス型の表示装
置において、前記信号線の給電用電極パッドと前記スイ
ッチング素子との間で、前記各信号線が第1のサージ電
圧保護手段を介して接地され、ここで、前記第1のサー
ジ電圧保護手段が互いに直列に接続された整流素子と容
量素子とを具備し、前記整流素子のカソードが前記信号
線に接続され且つアノードが前記容量素子の一端に接続
されると共に、前記容量素子の他端が接地されることを
特徴とする。
A display device having a surge voltage protection function according to a first aspect of the present invention selects a plurality of pixels arranged in a matrix and each having a switching element, and the pixels. In order to achieve, in the active matrix type display device comprising a plurality of signal lines and a plurality of address lines respectively connected to the switching element, between the power supply electrode pad of the signal line and the switching element, Each of the signal lines is grounded via a first surge voltage protection means, wherein the first surge voltage protection means includes a rectifying element and a capacitive element that are connected in series with each other. The cathode is connected to the signal line, the anode is connected to one end of the capacitance element, and the other end of the capacitance element is grounded.

【0016】本発明の第2の視点に係るサージ電圧保護
機能を有する表示装置は、本発明の第1の視点に係る装
置おいて、前記アドレス線の給電用電極パッドと前記ス
イッチング素子との間で、前記各アドレス線が第2のサ
ージ電圧保護手段を介して接地され、ここで、前記第2
のサージ電圧保護手段が互いに直列に接続された第2の
整流素子と第2の容量素子とを具備し、前記第2の容量
素子の一端が前記アドレス線に接続され且つ他端が前記
第2の整流素子のアノードに接続されると共に、前記第
2の整流素子のカソードが接地されることを特徴とす
る。
A display device having a surge voltage protection function according to a second aspect of the present invention is the display device according to the first aspect of the present invention, wherein the power supply electrode pad of the address line and the switching element are provided. And each address line is grounded via a second surge voltage protection means, where the second
The surge voltage protection means includes a second rectifying element and a second capacitance element connected in series with each other, one end of the second capacitance element being connected to the address line and the other end being the second capacitance element. Is connected to the anode of the rectifying element and the cathode of the second rectifying element is grounded.

【0017】本発明の第3の視点に係るサージ電圧保護
機能を有する表示装置は、本発明の第1または第2の視
点に係る装置おいて、前記第1のサージ電圧保護手段の
接続ノードにおける前記信号線の断線を修復するため、
前記接続ノードに隣接して、前記信号線が冗長構造を有
することを特徴とする。
A display device having a surge voltage protection function according to a third aspect of the present invention is the display device according to the first or second aspect of the present invention, wherein a connection node of the first surge voltage protection means is provided. In order to repair the disconnection of the signal line,
The signal line has a redundant structure adjacent to the connection node.

【0018】本発明の第1の視点に係る装置において、
信号線の給電用電極パッドに大きな負のサージ電圧が印
加された場合、第1のサージ電圧保護手段の容量素子が
絶縁破壊を起こす。このため、サージ電流がグラウンド
に流れ、負のサージ電圧の影響が表示領域に及ぶのが防
止される。
In the device according to the first aspect of the present invention,
When a large negative surge voltage is applied to the power supply electrode pad of the signal line, dielectric breakdown occurs in the capacitive element of the first surge voltage protection means. Therefore, it is possible to prevent the surge current from flowing to the ground and the negative surge voltage from affecting the display area.

【0019】本発明の第2の視点に係る装置において、
アドレス線の給電用電極パッドに大きな正のサージ電圧
が印加された場合、第2のサージ電圧保護手段の容量素
子が絶縁破壊を起こす。このため、サージ電流がグラウ
ンドに流れ、正のサージ電圧の影響が表示領域に及ぶの
が防止される。
In the device according to the second aspect of the present invention,
When a large positive surge voltage is applied to the power supply electrode pad of the address line, dielectric breakdown occurs in the capacitive element of the second surge voltage protection means. Therefore, the surge current is prevented from flowing to the ground and the influence of the positive surge voltage on the display area is prevented.

【0020】本発明の第3の視点に係る装置において、
サージ電圧により信号線が第1のサージ電圧保護手段の
接続ノードで断線した場合、冗長構造により信号線の断
線が修復され、これにより表示領域に信号を送れるよう
になる。
In the device according to the third aspect of the present invention,
When the signal line is disconnected at the connection node of the first surge voltage protection means due to the surge voltage, the disconnection of the signal line is repaired by the redundant structure, whereby the signal can be sent to the display area.

【0021】[0021]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明の実施の形態に係
るサージ電圧保護機能を有するアクティブマトリックス
型の液晶表示装置の等価回路を示す。本液晶表示装置
は、マトリックス状に配設された複数の画素40を有
し、各画素40にスイッチング素子として薄膜トランジ
スタ43が配設される。各画素40を任意に選択するた
め、複数のアドレス線41及び複数の信号線42が配設
される。アドレス線41及び信号線42の交点に薄膜ト
ランジスタ43が配置され且つ接続される。アドレス線
41及び信号線42の終端には給電用の電極パッド4
4、45が配設される。表示領域と電極パッド44、4
5との間には、表示領域の静電気の面内分布を緩和する
ため、導電性配線で形成されたショートリング46が配
設される。ショートリング46とアドレス線41及び信
号線42とは静電気保護手段47を介して接続される。
即ち、各配線41、42は2つの静電気保護手段47を
介して接続される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an equivalent circuit of an active matrix type liquid crystal display device having a surge voltage protection function according to an embodiment of the present invention. The present liquid crystal display device has a plurality of pixels 40 arranged in a matrix, and a thin film transistor 43 is arranged in each pixel 40 as a switching element. To arbitrarily select each pixel 40, a plurality of address lines 41 and a plurality of signal lines 42 are provided. A thin film transistor 43 is arranged and connected at the intersection of the address line 41 and the signal line 42. An electrode pad 4 for power supply is provided at the end of the address line 41 and the signal line 42.
4, 45 are provided. Display area and electrode pads 44, 4
A short ring 46 formed of a conductive wiring is provided between the wiring 5 and the wiring 5 in order to reduce the in-plane distribution of static electricity in the display area. The short ring 46, the address line 41, and the signal line 42 are connected via an electrostatic protection means 47.
That is, the wirings 41 and 42 are connected via the two static electricity protection means 47.

【0022】静電気保護手段47は図1図示の静電気保
護手段17と同じものとすることができる。図2
(a)、(b)、(c)は静電気保護手段47として使
用可能な回路を示す。図2(a)はBACK−TO−B
ACKダイオード21を、図2(b)は抵抗22を、図
2(c)は抵抗23とキャパシタ24とを組合わせた回
路を夫々示す。
The static electricity protection means 47 can be the same as the static electricity protection means 17 shown in FIG. FIG.
(A), (b) and (c) show circuits that can be used as the electrostatic protection means 47. FIG. 2A shows BACK-TO-B.
The ACK diode 21 is shown in FIG. 2B, the resistor 22 is shown, and FIG. 2C shows the circuit in which the resistor 23 and the capacitor 24 are combined.

【0023】各信号線42には、対応の電極パッド45
とスイッチング素子である薄膜トランジスタ43との間
で、サージ電圧保護手段48が接続される。本実施の形
態において、保護手段48は整流素子であるダイオード
52と容量素子であるキャパシタ54とを直列に接続し
た回路からなる。ダイオード52のカソードが信号線に
接続され、アノードがキャパシタ54の一端に接続され
る。キャパシタ54の他端はアース線56を介して接地
される。
Each signal line 42 has a corresponding electrode pad 45.
A surge voltage protection means 48 is connected between the thin film transistor 43 and the switching element. In the present embodiment, the protection means 48 is a circuit in which a diode 52 which is a rectifying element and a capacitor 54 which is a capacitive element are connected in series. The cathode of the diode 52 is connected to the signal line, and the anode is connected to one end of the capacitor 54. The other end of the capacitor 54 is grounded via a ground wire 56.

【0024】図3は、透明絶縁基板、例えばガラス基板
61上に形成された薄膜トランジスタ43及びサージ電
圧保護手段48の構造を示す図である。薄膜トランジス
タ43は、基板61に配設されたゲート電極62を有
し、これはゲート絶縁膜63により覆われる。ゲート電
極62はアドレス線41の一部を構成する。ゲート絶縁
膜63上にはi型半導体からなる活性層64が配設さ
れ、活性層64により薄膜トランジスタのソース、ドレ
イン及びチャネル領域が構成される。チャネル領域に対
応して活性層64上には絶縁体からなるチャネル保護膜
65が配設される。またソース及びドレイン領域に対応
して活性層64及び保護膜65上にはn+ 型半導体から
なるコンタクト層66a、66bが離間して配設され
る。コンタクト層66a、66b上に更にソース及びド
レイン電極67a、67bが夫々配設される。ソース電
極67aは対応の画素電極68に接続される。ドレイン
電極67bは信号線42の一部を構成する。
FIG. 3 is a diagram showing the structure of the thin film transistor 43 and the surge voltage protection means 48 formed on the transparent insulating substrate, for example, the glass substrate 61. The thin film transistor 43 has a gate electrode 62 arranged on the substrate 61, and this is covered with a gate insulating film 63. The gate electrode 62 constitutes a part of the address line 41. An active layer 64 made of an i-type semiconductor is provided on the gate insulating film 63, and the active layer 64 constitutes the source, drain and channel regions of the thin film transistor. A channel protective film 65 made of an insulator is provided on the active layer 64 corresponding to the channel region. Further, contact layers 66a and 66b made of an n + type semiconductor are separately provided on the active layer 64 and the protective film 65 corresponding to the source and drain regions. Source and drain electrodes 67a and 67b are further provided on the contact layers 66a and 66b, respectively. The source electrode 67a is connected to the corresponding pixel electrode 68. The drain electrode 67b constitutes a part of the signal line 42.

【0025】サージ電圧保護手段48は、基板61に配
設されたキャパシタ電極72を有し、これはキャパシタ
絶縁膜73により覆われる。キャパシタ電極72及びキ
ャパシタ絶縁膜73は夫々トランジスタ43のゲート電
極62及びゲート絶縁膜63と同時に形成される。キャ
パシタ電極72はアース線56の一部を構成する。キャ
パシタ絶縁膜73上にはi型半導体からなるアノード層
74とn+ 型半導体からなるカソード層76とが積層さ
れ、これによりダイオード52が構成される。アノード
層74及びカソード層76は夫々トランジスタ43の活
性層64及びコンタクト層66a、66bと同時に形成
される。アノード層74及びカソード層76を覆うよう
にカソード電極77が配設される。カソード電極77は
トランジスタ43のソース及びドレイン電極67a、6
7bと同時に形成される。カソード電極77は信号線4
2の一部を構成する。
The surge voltage protection means 48 has a capacitor electrode 72 arranged on the substrate 61, which is covered with a capacitor insulating film 73. The capacitor electrode 72 and the capacitor insulating film 73 are formed simultaneously with the gate electrode 62 and the gate insulating film 63 of the transistor 43, respectively. The capacitor electrode 72 constitutes a part of the ground wire 56. An anode layer 74 made of an i-type semiconductor and a cathode layer 76 made of an n + type semiconductor are stacked on the capacitor insulating film 73, whereby the diode 52 is formed. The anode layer 74 and the cathode layer 76 are formed simultaneously with the active layer 64 and the contact layers 66a and 66b of the transistor 43, respectively. A cathode electrode 77 is arranged so as to cover the anode layer 74 and the cathode layer 76. The cathode electrode 77 is the source and drain electrodes 67a, 6a of the transistor 43.
It is formed simultaneously with 7b. The cathode electrode 77 is the signal line 4
It forms part of 2.

【0026】図4は、図3図示の構造の製造方法を工程
順に示す。先ず、透明絶縁基板、例えばガラス基板61
上に導電薄膜82を堆積させる。導電薄膜82は、例え
ば、Mo、Ta、Al、Wまたはこれらの内の少なくと
も二つを含む合金をスパッタ法で堆積した金属薄膜から
なる。次に、導電薄膜81をパターニングし、ゲート電
極62を含むアドレス線41と、キャパシタ電極72を
含むアース線56を形成する。また、導電薄膜81のパ
ターニングにより、ショートリング46の部分46bも
同時に形成する(図4(a))。
FIG. 4 shows a method of manufacturing the structure shown in FIG. 3 in the order of steps. First, a transparent insulating substrate, for example, a glass substrate 61
A conductive thin film 82 is deposited on top. The conductive thin film 82 is, for example, a metal thin film formed by depositing Mo, Ta, Al, W, or an alloy containing at least two of them by a sputtering method. Next, the conductive thin film 81 is patterned to form the address line 41 including the gate electrode 62 and the ground line 56 including the capacitor electrode 72. Further, the patterning of the conductive thin film 81 also forms the portion 46b of the short ring 46 (FIG. 4A).

【0027】次に、プラズマCVD法で基板61上に絶
縁膜83、i型半導体層84、絶縁膜85を順に堆積さ
せる(図4(b))。そして、絶縁膜85をパターニン
グしてチャネル保護膜65を形成する(図4(c))。
Next, the insulating film 83, the i-type semiconductor layer 84, and the insulating film 85 are sequentially deposited on the substrate 61 by the plasma CVD method (FIG. 4B). Then, the insulating film 85 is patterned to form a channel protective film 65 (FIG. 4C).

【0028】絶縁膜83は、例えば、シリコン酸化膜、
シリコン窒化膜またはこれらの堆積膜からなる。絶縁膜
83の膜厚は、ゲート絶縁膜63において膜厚が約20
0nm〜約450nmとなるようにする。絶縁膜83を
例えばシリコン酸化膜、シリコン窒化膜の積層構造とす
る場合、信号線42(電極67a)とアドレス線41
(電極62)との絶縁性を考慮し、シリコン酸化膜の膜
厚を約200nm〜約400nmとし、シリコン窒化膜
の膜厚を約30nm〜約50nmとすることが好まし
い。また、活性層64とゲート絶縁膜63との界面状態
を良好にするため、シリコン窒化膜は半導体層84と接
するようにする。
The insulating film 83 is, for example, a silicon oxide film,
It is made of a silicon nitride film or a deposited film thereof. The thickness of the insulating film 83 is about 20 in the gate insulating film 63.
0 nm to about 450 nm. When the insulating film 83 has a laminated structure of, for example, a silicon oxide film and a silicon nitride film, the signal line 42 (electrode 67 a) and the address line 41.
In consideration of the insulation property with the (electrode 62), it is preferable that the thickness of the silicon oxide film is about 200 nm to about 400 nm and the thickness of the silicon nitride film is about 30 nm to about 50 nm. Further, in order to improve the state of the interface between the active layer 64 and the gate insulating film 63, the silicon nitride film is in contact with the semiconductor layer 84.

【0029】i型半導体層84は、例えば、水素化した
非晶質シリコンからなる。半導体層84の膜厚は約20
nm〜約100nmが好ましい。チャネル保護膜65と
なる絶縁膜85は、例えば、シリコン酸化膜、シリコン
窒化膜またはこれらの堆積膜からなる。絶縁膜85の膜
厚は約100nm〜約300nmが好ましい。
The i-type semiconductor layer 84 is made of, for example, hydrogenated amorphous silicon. The film thickness of the semiconductor layer 84 is about 20.
nm to about 100 nm is preferred. The insulating film 85 serving as the channel protection film 65 is made of, for example, a silicon oxide film, a silicon nitride film, or a deposited film thereof. The thickness of the insulating film 85 is preferably about 100 nm to about 300 nm.

【0030】なお、図3及び図4の構造とは異なり、チ
ャネル保護膜が、例えばゲート電極をマスクとした自己
整合的な方法で形成可能な場合は、アドレス線電極パッ
ド付近のダイオード構造を実現するために、チャネル保
護膜を除去する工程が必要である。この場合の、ダイオ
ード構造を実現するためのチャネル保護膜除去方法は次
の通りである。先ず、ゲート電極をマスクとして露光し
て形成されたレジストパターンを通常のフォトマスク露
光を利用し、薄膜トランジスタ部以外のレジストパター
ンを除去する。信号線パッド付近ではアドレス線が存在
しないので、レジストパターンは形成されず、この様な
二重の露光に対する配慮は無用である。
Unlike the structures shown in FIGS. 3 and 4, when the channel protection film can be formed by a self-aligning method using, for example, the gate electrode as a mask, a diode structure near the address line electrode pad is realized. Therefore, a step of removing the channel protective film is required. In this case, the method of removing the channel protective film for realizing the diode structure is as follows. First, a resist pattern formed by exposure using the gate electrode as a mask is subjected to normal photomask exposure to remove the resist pattern other than the thin film transistor portion. Since there is no address line near the signal line pad, no resist pattern is formed, and consideration for such double exposure is unnecessary.

【0031】図4に戻り、チャネル保護膜65を形成
後、プラズマCVD法によってn+ 型半導体層86を堆
積する(図4(d))。n+ 型半導体層86は、例え
ば、Pをドープした非晶質シリコン膜(n+ 型シリコン
膜)からなる。この膜は、例えば、成膜ガスにPH3
スを混合してプラズマCVD法によって成膜することが
できる。次に、i型半導体層84及びn+ 型半導体層8
6をパターニングし、各薄膜トランジスタ43及びサー
ジ電圧保護手段48を素子分離する(図4(e))。こ
の際、各静電気保護手段47に対応する部分(図示せ
ず)も素子分離する。
Returning to FIG. 4, after forming the channel protective film 65, the n + type semiconductor layer 86 is deposited by the plasma CVD method (FIG. 4D). The n + type semiconductor layer 86 is made of, for example, a P-doped amorphous silicon film (n + type silicon film). This film can be formed by, for example, a plasma CVD method by mixing a film-forming gas with PH 3 gas. Next, the i-type semiconductor layer 84 and the n + -type semiconductor layer 8
6 is patterned, and each thin film transistor 43 and the surge voltage protection means 48 are separated (FIG. 4E). At this time, the element (not shown) corresponding to each static electricity protection means 47 is also separated.

【0032】次に、透明導電薄膜、例えばITO(Indi
um Tin Oxide)を使用して画素電極68を形成する。次
に、アドレス線と同一レベルにある金属層との接続を図
るため、絶縁膜83にコンタクトホール(図示せず)を
形成する。次に、金属薄膜を堆積すると共にパターニン
グし、ソース及びドレイン電極67a、67b、カソー
ド電極77と共に信号線42を形成する。また、この
際、ショートリング46の部分46aも形成する。この
時、コンタクトホール内に電極が形成され、アドレス線
41が静電気保護手段47を介してショートリングの部
分46aと接続されると共に、また、信号線も静電気保
護手段47を介してショートリングの部分46bと接続
される。
Next, a transparent conductive thin film such as ITO (Indi
um Tin Oxide) to form the pixel electrode 68. Next, a contact hole (not shown) is formed in the insulating film 83 in order to connect to the metal layer on the same level as the address line. Next, a metal thin film is deposited and patterned to form the signal line 42 together with the source and drain electrodes 67a and 67b and the cathode electrode 77. At this time, the portion 46a of the short ring 46 is also formed. At this time, an electrode is formed in the contact hole, the address line 41 is connected to the short ring portion 46a via the static electricity protection means 47, and the signal line is also connected via the static electricity protection means 47 to the short ring portion. 46b is connected.

【0033】以上のようにして、液晶表示装置に薄膜ト
ランジスタ43、サージ電圧保護手段48及び静電気保
護手段47が同時に形成可能となる。図1図示のアクテ
ィブマトリックス型の液晶表示装置において、信号線4
2の電極パッド45に大きな負のサージ電圧が印加され
た場合、保護手段48のキャパシタ54が絶縁破壊を起
こす。このため、サージ電流がアース線56に流れ、負
のサージ電圧の影響が表示領域に及ぶのが防止される。
他方、信号線42の電極パッド45に正のサージ電圧が
印加された場合は、整流素子52の作用により、保護手
段48のキャパシタ54が絶縁破壊を起こすことはな
い。従って、電極パッド45に正のサージ電圧が印加さ
れた場合は、その影響が表示領域に及ぶことになるが、
下記の如く、負のサージ電圧に比べるとその悪影響は小
さい。
As described above, the thin film transistor 43, the surge voltage protection means 48 and the static electricity protection means 47 can be simultaneously formed in the liquid crystal display device. In the active matrix type liquid crystal display device shown in FIG.
When a large negative surge voltage is applied to the second electrode pad 45, the capacitor 54 of the protection means 48 causes dielectric breakdown. Therefore, it is possible to prevent the surge current from flowing through the ground line 56 and the negative surge voltage from affecting the display area.
On the other hand, when a positive surge voltage is applied to the electrode pad 45 of the signal line 42, the action of the rectifying element 52 does not cause dielectric breakdown of the capacitor 54 of the protection means 48. Therefore, when a positive surge voltage is applied to the electrode pad 45, the influence thereof will reach the display area.
As described below, its adverse effect is small compared to the negative surge voltage.

【0034】図5は、従来の装置において、信号線の給
電用電極パッドに正または負のサージ電圧(±400
V)が印加された場合、同パッドに最も近い画素の薄膜
トランジスタの特性がどの様にシフトするかを示す。こ
こでソース−ドレイン間電圧は0.1Vである。図中、
「○」はサージ電圧が印加されない時の基準の特性を示
し、「×」は−400Vのサージ電圧が印加された後の
特性を示し、「△」は+400Vのサージ電圧が印加さ
れた後の特性を示す。図5から、薄膜トランジスタの特
性は、正のサージ電圧に対しては大きく劣化しないこと
が分かる。即ち、信号線の給電用電極パッドにおいて
は、負のサージ電圧についてのみ考慮すればよい。
FIG. 5 shows that in the conventional device, a positive or negative surge voltage (± 400
It shows how the characteristics of the thin film transistor of the pixel closest to the pad shift when V) is applied. Here, the source-drain voltage is 0.1V. In the figure,
"○" shows the reference characteristic when no surge voltage is applied, "x" shows the characteristic after the -400V surge voltage is applied, and "△" shows the + 400V surge voltage after the surge voltage is applied. Show the characteristics. From FIG. 5, it can be seen that the characteristics of the thin film transistor do not significantly deteriorate with respect to the positive surge voltage. That is, in the electrode pad for feeding the signal line, it is only necessary to consider the negative surge voltage.

【0035】図6は、信号線の給電用電極パッドに負の
サージ電圧(−400V)が印加された場合、各画素の
薄膜トランジスタの閾値がどの程度シフトするかを示
す。図中、横軸はアドレス線の番号を示し、即ち、これ
は給電用電極パッドからの距離を代表する。縦軸に示す
シフト量は、正常時との閾値の差であり、即ち、0Vで
あれば、正常時からシフトしていないことを意味する。
また、図中、ラインL1は図9図示の従来の液晶表示装
置の場合を示し、ラインL2は図1図示の液晶表示装置
の場合を示す。
FIG. 6 shows how much the threshold value of the thin film transistor of each pixel shifts when a negative surge voltage (-400 V) is applied to the power supply electrode pad of the signal line. In the figure, the horizontal axis represents the address line number, that is, this represents the distance from the power supply electrode pad. The shift amount shown on the vertical axis is the difference in the threshold value from the normal time, that is, if it is 0 V, it means that the shift has not occurred from the normal time.
Further, in the figure, line L1 shows the case of the conventional liquid crystal display device shown in FIG. 9, and line L2 shows the case of the liquid crystal display device shown in FIG.

【0036】図6図示の如く、従来の液晶表示装置の場
合、給電用電極パッドに近い画素のトランジスタほど、
その閾値が大幅にシフトしている。電極パッドから離れ
るほど即ち内部のトランジスタほど正常な閾値との差は
縮小するが、依然、それらのシフト量は表示機能に影響
が出るほど大きなものとなっている。
As shown in FIG. 6, in the case of the conventional liquid crystal display device, the closer the transistor of the pixel is to the electrode pad for feeding,
The threshold has shifted significantly. The more the distance from the electrode pad, that is, the internal transistor, the smaller the difference from the normal threshold value, but the shift amount thereof is still large enough to affect the display function.

【0037】これに対して本発明の液晶表示装置の場
合、給電用電極パッドに最も近い画素のトランジスタで
も、その閾値のシフト量は1V以下であり、これは、表
示機能に影響がでない値である。また、電極パッドから
離れるほどトランジスタのシフト量は更に小さくなり、
従って、本発明の液晶表示装置においては、給電用電極
パッドに負のサージ電圧が印加されても、その影響が表
示領域に及ばないことが分かる。
On the other hand, in the case of the liquid crystal display device of the present invention, even in the transistor of the pixel closest to the power supply electrode pad, the threshold shift amount is 1 V or less, which is a value that does not affect the display function. is there. Also, the further the distance from the electrode pad, the smaller the shift amount of the transistor,
Therefore, in the liquid crystal display device of the present invention, it is understood that even if a negative surge voltage is applied to the power supply electrode pad, the influence thereof does not affect the display region.

【0038】上述の如く、整流素子52と容量素子54
とを直列に接続した本発明に係るサージ電圧保護手段4
8を信号線42に接続することにより、信号線の給電用
電極パッド45に印加される負のサージ電圧から表示領
域を保護することができる。また、本発明に係るサージ
電圧保護手段48は、アクティブマトリックス型の液晶
表示装置に必須のスイッチング素子(薄膜トランジスタ
43)の構成層を利用してこれと同時に形成することが
できる。従って、本発明に係るサージ電圧保護手段48
は、従来の製造プロセスに別の工程を追加することなく
形成することができる。
As described above, the rectifying element 52 and the capacitive element 54
And surge voltage protection means 4 according to the present invention, which are connected in series.
By connecting 8 to the signal line 42, the display area can be protected from the negative surge voltage applied to the power supply electrode pad 45 of the signal line. Further, the surge voltage protection means 48 according to the present invention can be formed at the same time by utilizing the constituent layers of the switching element (thin film transistor 43) essential for the active matrix type liquid crystal display device. Therefore, the surge voltage protection means 48 according to the present invention
Can be formed without adding another step to the conventional manufacturing process.

【0039】図7は、本発明に係るサージ電圧保護手段
48の冗長構造を示す。負のサージ電圧が信号線42の
給電用電極パッド45に印加され、サージ電流が本発明
に係るサージ電圧保護手段48に流れると、保護手段4
8の接続ノード(カソード電極77)に対応して信号線
42が焼き切れる可能性がある。この場合、信号線42
が断線して表示領域に信号を送れなくなる。
FIG. 7 shows a redundant structure of the surge voltage protection means 48 according to the present invention. When a negative surge voltage is applied to the power supply electrode pad 45 of the signal line 42 and a surge current flows through the surge voltage protection means 48 according to the present invention, the protection means 4
There is a possibility that the signal line 42 will be burnt out in correspondence with the eight connection nodes (cathode electrode 77). In this case, the signal line 42
Is disconnected and it becomes impossible to send a signal to the display area.

【0040】この様な場合を想定し、ゲート電極62及
びキャパシタ電極72を形成するために導電薄膜82
(図4参照)をパターニングする際に、キャパシタ電極
72に隣接して、片側或いは両側にリペア用電極92を
設ける。また、ソース及びドレイン電極67a、67b
やカソード電極77を形成するために金属薄膜をパター
ニングする際に、カソード電極77の前後の位置に、夫
々信号線42の分岐部97を設ける。信号線42の分岐
部97は、絶縁膜73を介してリペア用電極92と部分
的に対向する。サージ電圧により信号線42が保護手段
48の接続ノード(カソード電極77)で断線した場
合、分岐部97とリペア用電極92との対向部分99を
レーザーにより短絡させる。これにより信号線42の断
線が修復され、表示領域に信号を送れるようになる。
Assuming such a case, the conductive thin film 82 for forming the gate electrode 62 and the capacitor electrode 72 is formed.
When patterning (see FIG. 4), a repair electrode 92 is provided adjacent to the capacitor electrode 72 on one side or both sides. In addition, the source and drain electrodes 67a and 67b
When patterning the metal thin film to form the cathode electrode 77 and the cathode electrode 77, branch portions 97 of the signal line 42 are provided at positions before and after the cathode electrode 77, respectively. The branch portion 97 of the signal line 42 partially opposes the repair electrode 92 via the insulating film 73. When the signal line 42 is disconnected at the connection node (cathode electrode 77) of the protection means 48 due to the surge voltage, the opposing portion 99 between the branch 97 and the repair electrode 92 is short-circuited by the laser. As a result, the disconnection of the signal line 42 is repaired, and the signal can be sent to the display area.

【0041】図8は、本発明の別の実施の形態に係るサ
ージ電圧保護機能を有するアクティブマトリックス型の
液晶表示装置の等価回路を示す。図8中、図1図示の実
施の形態と同一の部分には同一の符号を付して説明を省
略する。
FIG. 8 shows an equivalent circuit of an active matrix type liquid crystal display device having a surge voltage protection function according to another embodiment of the present invention. 8, those parts that are the same as those in the embodiment shown in FIG. 1 are designated by the same reference numerals, and a description thereof will be omitted.

【0042】この実施の形態においては、信号線42の
給電用電極パッド45に負のサージ電圧が印加された場
合だけでなく、アドレス線41の給電用電極パッド44
に正のサージ電圧が印加された場合も、表示領域を保護
するように構成される。このため、各アドレス線41に
は、対応の電極パッド44とスイッチング素子である薄
膜トランジスタ43との間で、第2のサージ電圧保護手
段49が接続される。本実施の形態において、保護手段
49は第1のサージ電圧保護手段48と同様、整流素子
であるダイオード53と容量素子であるキャパシタ55
とを直列に接続した回路からなる。キャパシタ55の一
端がアドレス線41に接続され、他端がダイオード53
のアノードに接続される。ダイオード53のカソードは
アース線57を介して接地される。
In this embodiment, not only when a negative surge voltage is applied to the power supply electrode pad 45 of the signal line 42, but also when the power supply electrode pad 44 of the address line 41 is used.
The display area is protected even when a positive surge voltage is applied to the display area. Therefore, the second surge voltage protection means 49 is connected to each address line 41 between the corresponding electrode pad 44 and the thin film transistor 43 which is a switching element. In the present embodiment, the protection means 49 is similar to the first surge voltage protection means 48 in that the diode 53 which is a rectifying element and the capacitor 55 which is a capacitive element.
It consists of a circuit in which and are connected in series. One end of the capacitor 55 is connected to the address line 41, and the other end is the diode 53.
Connected to the anode. The cathode of the diode 53 is grounded via a ground wire 57.

【0043】第2のサージ電圧保護手段49は、図3図
示の第1のサージ電圧保護手段48と同じ構造をなし、
上述の第1のサージ電圧保護手段48の形成方法と同じ
方法で、薄膜トランジスタ43と同時に形成される。た
だし、下側のキャパシタ電極72がアドレス線41の一
部を構成する一方、カソード電極77がアース線57の
一部を構成するように設計される。
The second surge voltage protection means 49 has the same structure as the first surge voltage protection means 48 shown in FIG.
It is formed at the same time as the thin film transistor 43 by the same method as the formation method of the first surge voltage protection means 48 described above. However, the lower capacitor electrode 72 is designed to form a part of the address line 41, while the cathode electrode 77 is designed to form a part of the ground line 57.

【0044】図8図示のアクティブマトリックス型の液
晶表示装置において、アドレス線41の電極パッド44
に大きな正のサージ電圧が印加された場合、保護手段4
9のキャパシタ53が絶縁破壊を起こす。このため、サ
ージ電流がアース線57に流れ、正のサージ電圧の影響
が表示領域に及ぶのが防止される。他方、アドレス線4
1の電極パッド44に負のサージ電圧が印加された場合
は、整流素子53の作用により、保護手段49のキャパ
シタ55が絶縁破壊を起こすことはない。従って、電極
パッド44に負のサージ電圧が印加された場合は、その
影響が表示領域に及ぶことになるが、正のサージ電圧に
比べるとその悪影響は小さい。
In the active matrix type liquid crystal display device shown in FIG. 8, the electrode pad 44 of the address line 41 is used.
If a large positive surge voltage is applied to the
The capacitor 53 of 9 causes dielectric breakdown. Therefore, it is possible to prevent the surge current from flowing through the ground line 57 and the influence of the positive surge voltage from reaching the display area. On the other hand, address line 4
When a negative surge voltage is applied to the first electrode pad 44, the action of the rectifying element 53 does not cause dielectric breakdown of the capacitor 55 of the protection means 49. Therefore, when a negative surge voltage is applied to the electrode pad 44, its influence extends to the display area, but its adverse effect is smaller than that of the positive surge voltage.

【0045】上述の如く、整流素子53と容量素子55
とを直列に接続した本発明に係る第2のサージ電圧保護
手段49をアドレス線41に接続することにより、アド
レス線の給電用電極パッド44に印加される正のサージ
電圧から表示領域を保護することができる。また、本発
明に係る第2のサージ電圧保護手段49は、アクティブ
マトリックス型の液晶表示装置に必須のスイッチング素
子(薄膜トランジスタ43)の構成層を利用してこれと
同時に形成することができる。従って、本発明に係る第
2のサージ電圧保護手段49は、従来の製造プロセスに
別の工程を追加することなく形成することができる。
As described above, the rectifying element 53 and the capacitive element 55.
By connecting the second surge voltage protection means 49 according to the present invention, which is connected in series, to the address line 41, the display area is protected from the positive surge voltage applied to the power supply electrode pad 44 of the address line. be able to. Further, the second surge voltage protection means 49 according to the present invention can be formed at the same time by utilizing the constituent layers of the switching element (thin film transistor 43) essential for the active matrix type liquid crystal display device. Therefore, the second surge voltage protection means 49 according to the present invention can be formed without adding another step to the conventional manufacturing process.

【0046】なお、第2のサージ電圧保護手段において
も、サージ電流により保護手段49の接続ノードでアド
レス線41が断線するのに備え、図7図示のような冗長
構造を設けることができる。この場合、キャパシタ電極
72の前後でアドレス線41に分岐部を形成し、これに
対応して、カソード電極77を形成するのための金属薄
膜を利用してリペア用電極を形成するようにする。
In the second surge voltage protection means also, a redundant structure as shown in FIG. 7 can be provided in preparation for disconnection of the address line 41 at the connection node of the protection means 49 due to a surge current. In this case, a branch portion is formed in the address line 41 before and after the capacitor electrode 72, and a repair electrode is formed correspondingly by using a metal thin film for forming the cathode electrode 77.

【0047】[0047]

【発明の効果】本発明によれば、整流素子と容量素子と
を直列に接続した第1のサージ電圧保護手段を信号線に
接続することにより、信号線の給電用電極パッドに印加
される負のサージ電圧から表示領域を保護することがで
きる。
According to the present invention, by connecting the first surge voltage protection means in which the rectifying element and the capacitive element are connected in series to the signal line, the negative voltage applied to the power supply electrode pad of the signal line is reduced. The display area can be protected from the surge voltage.

【0048】また、本発明によれば、整流素子と容量素
子とを直列に接続した第2のサージ電圧保護手段をアド
レス線に接続することにより、アドレス線の給電用電極
パッドに印加される正のサージ電圧から表示領域を保護
することができる。
Further, according to the present invention, by connecting the second surge voltage protection means, in which the rectifying element and the capacitive element are connected in series, to the address line, a positive voltage applied to the power supply electrode pad of the address line. The display area can be protected from the surge voltage.

【0049】また、本発明によれば、第1のサージ電圧
保護手段の接続ノードに対応して信号線に冗長構造を設
けることにより、サージ電圧により信号線が該部で断線
した場合、信号線の断線を修復し、表示領域に信号を送
ることができる。
Further, according to the present invention, by providing the signal line with the redundant structure corresponding to the connection node of the first surge voltage protection means, when the signal line is disconnected at the portion due to the surge voltage, the signal line is disconnected. Can be repaired and a signal can be sent to the display area.

【0050】なお、第1及び第2のサージ電圧保護手段
は、スイッチング素子(薄膜トランジスタ)の構成層を
利用してこれと同時に形成することができる。従って、
本発明に係る第1及び第2のサージ電圧保護手段は、従
来の製造プロセスに別の工程を追加することなく形成す
ることができる。
The first and second surge voltage protection means can be formed at the same time by utilizing the constituent layers of the switching element (thin film transistor). Therefore,
The first and second surge voltage protection means according to the present invention can be formed without adding another step to the conventional manufacturing process.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態に係るサージ電圧保護機能
を有するアクティブマトリックス型の液晶表示装置の等
価回路を示す図。
FIG. 1 is a diagram showing an equivalent circuit of an active matrix type liquid crystal display device having a surge voltage protection function according to an embodiment of the present invention.

【図2】図1図示の装置の静電気保護手段を例を示す
図。
FIG. 2 is a diagram showing an example of electrostatic protection means of the apparatus shown in FIG.

【図3】図1図示の装置の薄膜トランジスタとサージ電
圧保護手段とを示す断面図。
FIG. 3 is a cross-sectional view showing a thin film transistor and surge voltage protection means of the device shown in FIG.

【図4】図3図示の構造の製造方法を工程順に示す図。4A to 4D are views showing a method of manufacturing the structure shown in FIG.

【図5】従来の装置において、信号線の給電用電極パッ
ドに正または負のサージ電圧が印加された場合、同パッ
ドに最も近い画素の薄膜トランジスタの特性がどの様に
シフトするかを示すグラフ。
FIG. 5 is a graph showing how, when a positive or negative surge voltage is applied to a power supply electrode pad of a signal line in a conventional device, characteristics of a thin film transistor of a pixel closest to the pad shift.

【図6】本発明の装置及び従来の装置において、信号線
の給電用電極パッドに負のサージ電圧が印加された場
合、各画素の薄膜トランジスタの閾値がどの程度シフト
するかを示すグラフ。
FIG. 6 is a graph showing how the threshold value of the thin film transistor of each pixel shifts when a negative surge voltage is applied to a power supply electrode pad of a signal line in the device of the present invention and the conventional device.

【図7】本発明に係るサージ電圧保護手段の冗長構造を
示す図。
FIG. 7 is a diagram showing a redundant structure of surge voltage protection means according to the present invention.

【図8】本発明の別の実施の形態に係るサージ電圧保護
機能を有するアクティブマトリックス型の液晶表示装置
の等価回路を示す図。
FIG. 8 is a diagram showing an equivalent circuit of an active matrix type liquid crystal display device having a surge voltage protection function according to another embodiment of the present invention.

【図9】従来のアクティブマトリックス型の液晶表示装
置の等価回路を示す図。
FIG. 9 is a diagram showing an equivalent circuit of a conventional active matrix type liquid crystal display device.

【符号の説明】[Explanation of symbols]

40…画素、41…アドレス線、42…信号線、43…
薄膜トランジスタ、44、45…電極パッド、46…シ
ョートリング、47…静電気防止手段、48、49…サ
ージ電圧保護手段、52、53…ダイオード、54、5
5…キャパシタ、56、57…アース線。
40 ... Pixel, 41 ... Address line, 42 ... Signal line, 43 ...
Thin film transistors, 44, 45 ... Electrode pads, 46 ... Short ring, 47 ... Antistatic means, 48, 49 ... Surge voltage protection means, 52, 53 ... Diodes, 54, 5
5 ... Capacitor, 56, 57 ... Ground wire.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】マトリックス状に配設され且つ夫々がスイ
ッチング素子を有する複数の画素と、前記画素を選択す
るために前記スイッチング素子に夫々接続された複数の
信号線及び複数のアドレス線と、を具備するアクティブ
マトリックス型の表示装置において、 前記信号線の給電用電極パッドと前記スイッチング素子
との間で、前記各信号線が第1のサージ電圧保護手段を
介して接地され、ここで、前記第1のサージ電圧保護手
段が互いに直列に接続された整流素子と容量素子とを具
備し、前記整流素子のカソードが前記信号線に接続され
且つアノードが前記容量素子の一端に接続されると共
に、前記容量素子の他端が接地されることを特徴とする
サージ電圧保護機能を有する表示装置
1. A plurality of pixels arranged in a matrix and each having a switching element, and a plurality of signal lines and a plurality of address lines respectively connected to the switching element for selecting the pixel. In the active matrix type display device, the signal lines are grounded via a first surge voltage protection means between the power supply electrode pad of the signal line and the switching element, wherein 1 surge voltage protection means comprises a rectifying element and a capacitive element connected in series with each other, the cathode of the rectifying element is connected to the signal line and the anode is connected to one end of the capacitive element, and Display device having surge voltage protection function characterized in that the other end of the capacitive element is grounded
【請求項2】前記アドレス線の給電用電極パッドと前記
スイッチング素子との間で、前記各アドレス線が第2の
サージ電圧保護手段を介して接地され、ここで、前記第
2のサージ電圧保護手段が互いに直列に接続された第2
の整流素子と第2の容量素子とを具備し、前記第2の容
量素子の一端が前記アドレス線に接続され且つ他端が前
記第2の整流素子のアノードに接続されると共に、前記
第2の整流素子のカソードが接地されることを特徴とす
る請求項1に記載のサージ電圧保護機能を有する表示装
置。
2. The address line is grounded via a second surge voltage protection means between the power supply electrode pad of the address line and the switching element, wherein the second surge voltage protection is provided. Second means connected in series with each other
Rectifying element and a second capacitance element, one end of the second capacitance element is connected to the address line and the other end is connected to the anode of the second rectification element, and The display device having a surge voltage protection function according to claim 1, wherein the cathode of the rectifying element is grounded.
【請求項3】前記第1のサージ電圧保護手段の接続ノー
ドにおける前記信号線の断線を修復するため、前記接続
ノードに隣接して、前記信号線が冗長構造を有すること
を特徴とする請求項1または2に記載のサージ電圧保護
機能を有する表示装置。
3. The signal line has a redundant structure adjacent to the connection node in order to repair the disconnection of the signal line at the connection node of the first surge voltage protection means. A display device having the surge voltage protection function described in 1 or 2.
JP23535195A 1995-09-13 1995-09-13 Display device with surge voltage protective function Pending JPH0980469A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23535195A JPH0980469A (en) 1995-09-13 1995-09-13 Display device with surge voltage protective function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23535195A JPH0980469A (en) 1995-09-13 1995-09-13 Display device with surge voltage protective function

Publications (1)

Publication Number Publication Date
JPH0980469A true JPH0980469A (en) 1997-03-28

Family

ID=16984809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23535195A Pending JPH0980469A (en) 1995-09-13 1995-09-13 Display device with surge voltage protective function

Country Status (1)

Country Link
JP (1) JPH0980469A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380591B1 (en) 1997-11-25 2002-04-30 Kabushiki Kaisha Toshiba Electrode wiring board subjected to counter measure against static electricity and display device using the same
US6812528B2 (en) 2000-06-07 2004-11-02 Nec Corporation Surge protection circuit for semiconductor devices
KR100502100B1 (en) * 1997-10-28 2005-11-01 삼성전자주식회사 LCD panel with shorting bar for short fault detection
KR100577774B1 (en) * 1997-12-22 2007-01-31 비오이 하이디스 테크놀로지 주식회사 Liquid crystal display device and manufacturing method thereof
EP1970958A2 (en) * 2007-03-16 2008-09-17 Samsung SDI Co., Ltd. Organic light emitting display and method for manufacturing the same
JP2010049149A (en) * 2008-08-25 2010-03-04 Mitsubishi Electric Corp Tft substrate and method for manufacturing the same
US7772766B2 (en) 2004-07-26 2010-08-10 Seiko Epson Corporation Light-emitting device having protective circuits
JP2013228743A (en) * 1997-10-14 2013-11-07 Samsung Display Co Ltd Substrate for liquid crystal display device, and liquid crystal display device and manufacturing method therefor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013228743A (en) * 1997-10-14 2013-11-07 Samsung Display Co Ltd Substrate for liquid crystal display device, and liquid crystal display device and manufacturing method therefor
KR100502100B1 (en) * 1997-10-28 2005-11-01 삼성전자주식회사 LCD panel with shorting bar for short fault detection
US6380591B1 (en) 1997-11-25 2002-04-30 Kabushiki Kaisha Toshiba Electrode wiring board subjected to counter measure against static electricity and display device using the same
KR100577774B1 (en) * 1997-12-22 2007-01-31 비오이 하이디스 테크놀로지 주식회사 Liquid crystal display device and manufacturing method thereof
US6812528B2 (en) 2000-06-07 2004-11-02 Nec Corporation Surge protection circuit for semiconductor devices
KR100463411B1 (en) * 2000-06-07 2004-12-23 엔이씨 엘씨디 테크놀로지스, 엘티디. Surge protection circuit for a semiconductor display pannel
US7772766B2 (en) 2004-07-26 2010-08-10 Seiko Epson Corporation Light-emitting device having protective circuits
US8110985B2 (en) 2004-07-26 2012-02-07 Seiko Epson Corporation Light-emitting device having protective circuits
EP1970958A2 (en) * 2007-03-16 2008-09-17 Samsung SDI Co., Ltd. Organic light emitting display and method for manufacturing the same
EP1970958A3 (en) * 2007-03-16 2011-03-02 Samsung Mobile Display Co., Ltd. Organic light emitting display and method for manufacturing the same
JP2010049149A (en) * 2008-08-25 2010-03-04 Mitsubishi Electric Corp Tft substrate and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP3261699B2 (en) Active matrix substrate
US6310669B1 (en) TFT substrate having connecting line connect to bus lines through different contact holes
US6246453B1 (en) Electro-optical device
US5392143A (en) Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential
JPH09230362A (en) Liquid crystal display
JP2003273365A (en) Display device
US6072550A (en) Liquid crystal display having resistive electrostatic discharge protection devices with resistance no greater than 1 MOHM and method of fabrication
KR100271077B1 (en) Display device, electronic apparatus and manufacturing method
JP3006584B2 (en) Thin film transistor array
JPH1152427A (en) Liquid crystal display device
JPH08234227A (en) Display device and its production
US6304305B1 (en) Active matrix liquid crystal display
JPH0980469A (en) Display device with surge voltage protective function
KR100656900B1 (en) Thin film transistor substrate for liquid crystal display device having electrostatic discharge structure and manufacturing method thereof
JP3031300B2 (en) Manufacturing method of liquid crystal display device
EP0430418A2 (en) Liquid crystal display and method of manufacturing the same
JP3162526B2 (en) Method for manufacturing active matrix type liquid crystal display element
KR20010058156A (en) Liquid crystal display with electro static discharge structure using dummy line and method of fabricating that
JPH0915623A (en) Liquid crystal display device and its production
JP3628125B2 (en) Active matrix substrate and active matrix type liquid crystal display device
JPH01255831A (en) Plane display
JP2002131783A (en) Active matrix type display device
JP2013251284A (en) Semiconductor device and manufacturing method of the same
JPH06250219A (en) Liquid crystal display device
JPH04338728A (en) Active matrix substrate