JPH098037A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH098037A JPH098037A JP14922195A JP14922195A JPH098037A JP H098037 A JPH098037 A JP H098037A JP 14922195 A JP14922195 A JP 14922195A JP 14922195 A JP14922195 A JP 14922195A JP H098037 A JPH098037 A JP H098037A
- Authority
- JP
- Japan
- Prior art keywords
- film
- recessed part
- board
- projecting part
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】表面に凹凸を有する半導体基板上に平坦な薄膜
を形成する。 【構成】波長約１．２μｍのランプ光をシリコン基板１
上に照射することにより、基板上の凹部Ｂに比較的厚い
酸化シリコン膜６を、凸部Ａに比較的薄い酸化シリコン
膜６を堆積させる。
を形成する。 【構成】波長約１．２μｍのランプ光をシリコン基板１
上に照射することにより、基板上の凹部Ｂに比較的厚い
酸化シリコン膜６を、凸部Ａに比較的薄い酸化シリコン
膜６を堆積させる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にランプ加熱を用い凹凸を有する基板上に平坦
な絶縁膜や多結晶シリコン膜を形成する半導体装置の製
造方法に関する。
関し、特にランプ加熱を用い凹凸を有する基板上に平坦
な絶縁膜や多結晶シリコン膜を形成する半導体装置の製
造方法に関する。
【０００２】
【従来の技術】ＬＳＩの集積度が増すにつれ、配線を多
層に積層する必要が生じているが、各配線の段差部での
断線を防ぐために、層間絶縁膜を平坦化する技術が必要
となっている。
層に積層する必要が生じているが、各配線の段差部での
断線を防ぐために、層間絶縁膜を平坦化する技術が必要
となっている。
【０００３】従来、層間絶縁膜を平坦化する方法として
は、リンガラス（リンドープ酸化シリコン膜）を低温で
堆積させ、その後の高温熱処理による粘性流動を利用し
て基板表面を滑らかにする、いわゆるリフロー法や、図
５に示すように、凹凸のある層間絶縁膜を平坦に研磨す
る、いわゆるＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎ
ｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法が用いられている。
は、リンガラス（リンドープ酸化シリコン膜）を低温で
堆積させ、その後の高温熱処理による粘性流動を利用し
て基板表面を滑らかにする、いわゆるリフロー法や、図
５に示すように、凹凸のある層間絶縁膜を平坦に研磨す
る、いわゆるＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎ
ｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法が用いられている。
【０００４】ＣＭＰ法を用いた層間絶縁膜の平坦化法で
は、まず図５（ａ）に示すように、酸化シリコン膜２の
形成されたシリコン基板１上に容量の下部電極としての
第１の多結晶シリコン膜３と容量絶縁膜４及び上部電極
としての第２の多結晶シリコン膜５を形成する。次に図
５（ｂ）に示すように、このような凹凸を有する基板上
に凹凸の段差以上の膜厚を有する酸化シリコン膜６Ａを
堆積させ、その後、図５（ｃ）に示すように、ＣＭＰ法
で酸化シリコン膜６Ａを平坦に研磨する。
は、まず図５（ａ）に示すように、酸化シリコン膜２の
形成されたシリコン基板１上に容量の下部電極としての
第１の多結晶シリコン膜３と容量絶縁膜４及び上部電極
としての第２の多結晶シリコン膜５を形成する。次に図
５（ｂ）に示すように、このような凹凸を有する基板上
に凹凸の段差以上の膜厚を有する酸化シリコン膜６Ａを
堆積させ、その後、図５（ｃ）に示すように、ＣＭＰ法
で酸化シリコン膜６Ａを平坦に研磨する。
【０００５】これに対し、特開平１−９１４４１号公報
では、熱源としてレーザー光を使い、基板の凹部のみに
レーザー光が入射するようにパターンの描かれたマスク
を用い、ＣＶＤ法によりまず基板の凹部のみに選択的に
薄膜を堆積させ、次でランプ光ＣＶＤにより基板全面に
薄膜を堆積させ、これにより平坦化を行う方法を用いて
いる。
では、熱源としてレーザー光を使い、基板の凹部のみに
レーザー光が入射するようにパターンの描かれたマスク
を用い、ＣＶＤ法によりまず基板の凹部のみに選択的に
薄膜を堆積させ、次でランプ光ＣＶＤにより基板全面に
薄膜を堆積させ、これにより平坦化を行う方法を用いて
いる。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
従来技術では、それぞれ次のような問題があった。ま
ず、リンガラスを用いたリフロー法では、リフロー温度
として８００℃程度の高温を必要とする。設計ルールが
サブミクロン以下であるような半導体デバイスでは、電
界効果トランジスタの短チャネル効果を抑制するため
に、ソースやドレインなどの接合深さを極めて浅くする
必要があるが、ドーパント原子（例えばリン、砒素、ボ
ロン）の熱拡散が生じてしまうような高温のリフロー処
理を行うと、この短チャネル効果を抑制することができ
なくなるという問題があった。さらに、層間絶縁膜の堆
積工程とリフロー工程のふたつの工程が必要であるた
め、製造コストが増大してしまうという問題があった。
従来技術では、それぞれ次のような問題があった。ま
ず、リンガラスを用いたリフロー法では、リフロー温度
として８００℃程度の高温を必要とする。設計ルールが
サブミクロン以下であるような半導体デバイスでは、電
界効果トランジスタの短チャネル効果を抑制するため
に、ソースやドレインなどの接合深さを極めて浅くする
必要があるが、ドーパント原子（例えばリン、砒素、ボ
ロン）の熱拡散が生じてしまうような高温のリフロー処
理を行うと、この短チャネル効果を抑制することができ
なくなるという問題があった。さらに、層間絶縁膜の堆
積工程とリフロー工程のふたつの工程が必要であるた
め、製造コストが増大してしまうという問題があった。
【０００７】また、ＣＭＰ法では、研磨工程が室温で可
能なため、上述のリフロー工程で問題となるようなドー
パントの熱拡散の問題はないものの、研磨工程で生じう
る基板損傷やゴミの発生などの問題があった。また、層
間絶縁膜の堆積工程と研磨工程のふたつの工程からなる
ため、上述のリフロー工程と同様、製造コストが増大し
てしまう問題があった。
能なため、上述のリフロー工程で問題となるようなドー
パントの熱拡散の問題はないものの、研磨工程で生じう
る基板損傷やゴミの発生などの問題があった。また、層
間絶縁膜の堆積工程と研磨工程のふたつの工程からなる
ため、上述のリフロー工程と同様、製造コストが増大し
てしまう問題があった。
【０００８】また、レーザー光を用いる特開平１−９１
４４１号の方法では、基板凹部のみにレーザー光が照射
できるようにパターンの描かれたマスクを用いるため、
ステッパーなどの露光装置と同等の高精度な技術が必要
となる。また、シリコン基板一枚毎にレーザー光を掃引
するため、単位時間当たりの処理枚数が極めて少なくな
る。これらのことは、製造コストの増大という問題を生
じさせる。
４４１号の方法では、基板凹部のみにレーザー光が照射
できるようにパターンの描かれたマスクを用いるため、
ステッパーなどの露光装置と同等の高精度な技術が必要
となる。また、シリコン基板一枚毎にレーザー光を掃引
するため、単位時間当たりの処理枚数が極めて少なくな
る。これらのことは、製造コストの増大という問題を生
じさせる。
【０００９】本発明は上記問題に鑑みて、これらの問題
を解決し製造コストの低減された半導体装置の製造方法
を提供することを目的とする。
を解決し製造コストの低減された半導体装置の製造方法
を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、凸部及び凹部の形成された半導体基板上に所
定波長のランプ光を照射し、凸部に比べ凹部の基板温度
を高くしながらＣＶＤ法により、凸部に比べ凹部に比較
的厚い膜を形成することを特徴とするものである。
造方法は、凸部及び凹部の形成された半導体基板上に所
定波長のランプ光を照射し、凸部に比べ凹部の基板温度
を高くしながらＣＶＤ法により、凸部に比べ凹部に比較
的厚い膜を形成することを特徴とするものである。
【００１１】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。図１（ａ），（ｂ）は本発明の一実施例
を説明する為の半導体チップの断面図である。
して説明する。図１（ａ），（ｂ）は本発明の一実施例
を説明する為の半導体チップの断面図である。
【００１２】まず図１（ａ）に示すように、シリコン基
板１上に膜厚２００ｎｍの酸化シリコン膜２と容量の下
部電極となるパターニングされた膜厚６００ｎｍの第１
の多結晶シリコン膜３とこの第１の多結晶シリコン膜３
を覆うように厚さ５〜１０ｎｍの容量絶縁膜４及び上部
電極としての厚さ２００ｎｍの第２の多結晶シリコン膜
５を形成する。この場合、シリコン基板上の凹部Ｂと凸
部Ａの間の段差は６００ｎｍである。また、本発明にお
いては、パターンの寸法、パターン間の寸法に制限はな
い。
板１上に膜厚２００ｎｍの酸化シリコン膜２と容量の下
部電極となるパターニングされた膜厚６００ｎｍの第１
の多結晶シリコン膜３とこの第１の多結晶シリコン膜３
を覆うように厚さ５〜１０ｎｍの容量絶縁膜４及び上部
電極としての厚さ２００ｎｍの第２の多結晶シリコン膜
５を形成する。この場合、シリコン基板上の凹部Ｂと凸
部Ａの間の段差は６００ｎｍである。また、本発明にお
いては、パターンの寸法、パターン間の寸法に制限はな
い。
【００１３】このような凹凸を有する半導体基板上に、
ランプ加熱により層間絶縁膜となる酸化シリコン膜を、
例えばシランガスと亜酸化窒素ガスを原料ガスとして減
圧化学気相成長させるが、このとき、ランプ光の最大強
度波長を１．２μｍとなるように設定し、シリコン基板
上１の凹部Ｂを凸部Ａよりも高温になるように加熱し、
凹部Ｂに膜厚約１０００ｎｍの酸化シリコン膜６を堆積
させ、凸部Ａに膜厚約４００ｎｍの酸化シリコン膜６を
堆積させることにより、図１（ｂ）に示すように、シリ
コン基板上を平坦化する。
ランプ加熱により層間絶縁膜となる酸化シリコン膜を、
例えばシランガスと亜酸化窒素ガスを原料ガスとして減
圧化学気相成長させるが、このとき、ランプ光の最大強
度波長を１．２μｍとなるように設定し、シリコン基板
上１の凹部Ｂを凸部Ａよりも高温になるように加熱し、
凹部Ｂに膜厚約１０００ｎｍの酸化シリコン膜６を堆積
させ、凸部Ａに膜厚約４００ｎｍの酸化シリコン膜６を
堆積させることにより、図１（ｂ）に示すように、シリ
コン基板上を平坦化する。
【００１４】このような平坦化をなし得る成膜原理につ
いて、図２を用いて説明する。ランプ光で半導体基板を
加熱した場合、基板温度は基板表面の反射率に依存し、
特にランプ光が最大強度となる波長での反射率に大きく
依存することになる。半導体基板にパターンが描かれて
いる場合、パターン内外で反射率が異なり、反射率の大
きい領域では光の吸収量が小さいために加熱されにく
く、逆に、反射率の小さい領域では、光の吸収量が大き
いために加熱されやすくなる。また、反射率は波長と膜
厚／膜構成により大きく変化するため、半導体基板上の
凹部での反射率が小さくなり、かつ凸部での反射率が大
きくなるような波長を選定することが可能である。した
がって、上述のような波長で光強度が最大となるように
ランプ光を設定し、凹凸を有する半導体基板を加熱する
ことにより、基板温度が、凹部で比較的高く、凸部で比
較的低くすることが可能となる。
いて、図２を用いて説明する。ランプ光で半導体基板を
加熱した場合、基板温度は基板表面の反射率に依存し、
特にランプ光が最大強度となる波長での反射率に大きく
依存することになる。半導体基板にパターンが描かれて
いる場合、パターン内外で反射率が異なり、反射率の大
きい領域では光の吸収量が小さいために加熱されにく
く、逆に、反射率の小さい領域では、光の吸収量が大き
いために加熱されやすくなる。また、反射率は波長と膜
厚／膜構成により大きく変化するため、半導体基板上の
凹部での反射率が小さくなり、かつ凸部での反射率が大
きくなるような波長を選定することが可能である。した
がって、上述のような波長で光強度が最大となるように
ランプ光を設定し、凹凸を有する半導体基板を加熱する
ことにより、基板温度が、凹部で比較的高く、凸部で比
較的低くすることが可能となる。
【００１５】図２は図１（ａ）に示したシリコン基板の
凸部Ａと凹部Ｂにおける光の反射率の波長依存性を求め
た結果を示している。波長約１．１５〜１．３μｍまで
の波長領域では、凸部Ａの反射率は、凹部Ｂの反射率に
比べ大きい。そして、このような凸部Ａと凹部Ｂ上に酸
化シリコン膜が約１０００ｎｍの厚さに堆積しても、反
射率の変化は小さく、凸部Ａと凹部Ｂの反射率の大小関
係が逆転しないことがわかる。したがって、約１．２μ
ｍの波長が最大強度となるようなランプ光でシリコン基
板を加熱することにより、、凹部Ｂの温度を凸部Ａの温
度よりも高温になるような状態を維持しながら、酸化シ
リコン膜６を堆積することができる。減圧化学気相成長
による成膜速度は成長温度に大きく依存するため、凸部
Ａに比較的薄い酸化シリコン膜を、凹部Ｂに比較的厚い
酸化シリコン膜を堆積させることが可能である。
凸部Ａと凹部Ｂにおける光の反射率の波長依存性を求め
た結果を示している。波長約１．１５〜１．３μｍまで
の波長領域では、凸部Ａの反射率は、凹部Ｂの反射率に
比べ大きい。そして、このような凸部Ａと凹部Ｂ上に酸
化シリコン膜が約１０００ｎｍの厚さに堆積しても、反
射率の変化は小さく、凸部Ａと凹部Ｂの反射率の大小関
係が逆転しないことがわかる。したがって、約１．２μ
ｍの波長が最大強度となるようなランプ光でシリコン基
板を加熱することにより、、凹部Ｂの温度を凸部Ａの温
度よりも高温になるような状態を維持しながら、酸化シ
リコン膜６を堆積することができる。減圧化学気相成長
による成膜速度は成長温度に大きく依存するため、凸部
Ａに比較的薄い酸化シリコン膜を、凹部Ｂに比較的厚い
酸化シリコン膜を堆積させることが可能である。
【００１６】所定の波長、すなわち実施例における１．
２μｍのランプ光を得る為には、例えば図３に示すよう
に、原料ガス導入管１４を有するチャンバ１１上にハロ
ゲンランプ１３を設け、このランプ１３とシリコン基板
１との間に波長１．２μｍの光を透過する干渉フィルタ
１２を設ける。この干渉フィルタは薄膜による光の干渉
を利用して特定の波長領域の光のみを選択的に透過させ
るものであり、真空蒸着法等による非金属の多層膜や金
属と非金属の多層膜によって作成が可能である。
２μｍのランプ光を得る為には、例えば図３に示すよう
に、原料ガス導入管１４を有するチャンバ１１上にハロ
ゲンランプ１３を設け、このランプ１３とシリコン基板
１との間に波長１．２μｍの光を透過する干渉フィルタ
１２を設ける。この干渉フィルタは薄膜による光の干渉
を利用して特定の波長領域の光のみを選択的に透過させ
るものであり、真空蒸着法等による非金属の多層膜や金
属と非金属の多層膜によって作成が可能である。
【００１７】又図４に示すように、ハロゲンランプ１３
Ａの光１５を分光プリズム１６で分光してもよい。ハロ
ゲンランプ光１５は波長１μｍにピークを持ち、０．２
〜３μｍに広がっているが、このランプ光１５を分光プ
リズム１６に照射し、この透過光１５Ａをスリット板１
７を介してシリコン基板１に照射する。ランプ光１５と
分光プリズム１６との相対的角度を変化させることによ
り、所望波長を有する光のみをシリコン基板１に照射さ
せることができる。尚、均一にランプ光を照射させる為
にシリコン基板１を水平方向に動かすようにしてもよ
い。
Ａの光１５を分光プリズム１６で分光してもよい。ハロ
ゲンランプ光１５は波長１μｍにピークを持ち、０．２
〜３μｍに広がっているが、このランプ光１５を分光プ
リズム１６に照射し、この透過光１５Ａをスリット板１
７を介してシリコン基板１に照射する。ランプ光１５と
分光プリズム１６との相対的角度を変化させることによ
り、所望波長を有する光のみをシリコン基板１に照射さ
せることができる。尚、均一にランプ光を照射させる為
にシリコン基板１を水平方向に動かすようにしてもよ
い。
【００１８】上記実施例では、ランプ加熱による減圧化
学気相成長により酸化シリコン膜６を層間絶縁膜として
堆積した場合について説明したが、窒化シリコン膜や酸
窒化シリコン膜などの他の絶縁膜や、多結晶シリコン膜
などをそれぞれ適した波長のランプ光を用いて堆積させ
てもよい。
学気相成長により酸化シリコン膜６を層間絶縁膜として
堆積した場合について説明したが、窒化シリコン膜や酸
窒化シリコン膜などの他の絶縁膜や、多結晶シリコン膜
などをそれぞれ適した波長のランプ光を用いて堆積させ
てもよい。
【００１９】又上記実施例では、ランプ加熱による減圧
化学気相成長により薄膜を堆積していたが、薄膜形成法
としてはランプ加熱を用いるならば、常圧化学気相成長
法や、熱酸化法、熱窒化法、熱酸窒化法等でもよい。
化学気相成長により薄膜を堆積していたが、薄膜形成法
としてはランプ加熱を用いるならば、常圧化学気相成長
法や、熱酸化法、熱窒化法、熱酸窒化法等でもよい。
【００２０】更に上記実施例では層間絶縁膜の形成につ
いて説明したが、本発明の方法はそれ以外にもトレンチ
素子分離における絶縁膜の埋め込みなど、凹凸を有する
基板上に平坦な膜を堆積する工程に適用することができ
る。
いて説明したが、本発明の方法はそれ以外にもトレンチ
素子分離における絶縁膜の埋め込みなど、凹凸を有する
基板上に平坦な膜を堆積する工程に適用することができ
る。
【００２１】
【発明の効果】以上説明したように本発明は、所定波長
のランプ光を照射することにより半導体基板を加熱し、
基板上の凹部に比較的厚い薄膜を、基板上の凸部に比較
的薄い薄膜を堆積させることにより平坦な膜堆積が可能
となる。
のランプ光を照射することにより半導体基板を加熱し、
基板上の凹部に比較的厚い薄膜を、基板上の凸部に比較
的薄い薄膜を堆積させることにより平坦な膜堆積が可能
となる。
【００２２】しかも堆積工程だけで基板表面が平坦化で
きるので工程が簡略となり、製造コストを低減すること
ができる。又リフロー工程が必要ないので、高温のリフ
ロー熱処理の必要がない。このため、基板中のドーパン
ト原子の熱拡散を低減できるため、ソース・ドレインの
接合深さを浅くでき、素子の微細化、高集積化が計れ
る。又ＣＭＰ工程の必要がないので、研磨工程で生じう
る基板損傷、ゴミ発生の問題を回避できる。更に多層配
線の層間絶縁膜の形成に適用することにより、上層の配
線の断線が防止できる。また、多層配線を実現すること
により素子の高集積化が計れる。このように、本発明は
素子の高集積化、信頼性の向上、製造コストの低減に大
きく寄与するものである。
きるので工程が簡略となり、製造コストを低減すること
ができる。又リフロー工程が必要ないので、高温のリフ
ロー熱処理の必要がない。このため、基板中のドーパン
ト原子の熱拡散を低減できるため、ソース・ドレインの
接合深さを浅くでき、素子の微細化、高集積化が計れ
る。又ＣＭＰ工程の必要がないので、研磨工程で生じう
る基板損傷、ゴミ発生の問題を回避できる。更に多層配
線の層間絶縁膜の形成に適用することにより、上層の配
線の断線が防止できる。また、多層配線を実現すること
により素子の高集積化が計れる。このように、本発明は
素子の高集積化、信頼性の向上、製造コストの低減に大
きく寄与するものである。
【図１】本発明の一実施例を説明する為の半導体チップ
の断面図。
の断面図。
【図２】本発明における膜堆積の原理を説明する為の光
の波長と反射率との関係を示す図。
の波長と反射率との関係を示す図。
【図３】実施例に用いるランプ加熱式成膜装置の構成
図。
図。
【図４】実施例に用いるランプ光の分離を説明する為の
構成図。
構成図。
【図５】従来例を説明する為の半導体チップの断面図。
１ シリコン基板 ２ 酸化シリコン膜 ３ 第１の多結晶シリコン膜 ４ 容量絶縁膜 ５ 第２の多結晶シリコン膜 ６，６Ａ 酸化シリコン膜 １１ チャンバ １２ 干渉フィルタ １３，１３Ａ ハロゲンランプ １４ ガス導入管 １５ ランプ光 １６ 分光プリズム １７ スリット板
Claims (1)
- 【請求項１】 凸部及び凹部の形成された半導体基板上
に所定波長のランプ光を照射し、凸部に比べ凹部の基板
温度を高くしながらＣＶＤ法により、凸部に比べ凹部に
比較的厚い膜を形成することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14922195A JPH098037A (ja) | 1995-06-15 | 1995-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14922195A JPH098037A (ja) | 1995-06-15 | 1995-06-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098037A true JPH098037A (ja) | 1997-01-10 |
Family
ID=15470511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14922195A Pending JPH098037A (ja) | 1995-06-15 | 1995-06-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098037A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005113134A1 (ja) * | 2004-05-21 | 2005-12-01 | Mitsubishi Gas Chemical Company, Inc. | 物質の酸化方法およびその酸化装置 |
| JP2006329225A (ja) * | 2005-05-23 | 2006-12-07 | Bridgestone Corp | 管継手 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197912A (ja) * | 1984-10-19 | 1986-05-16 | Hitachi Ltd | Ｃｖｄ装置 |
| JPS61191039A (ja) * | 1985-02-20 | 1986-08-25 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1995
- 1995-06-15 JP JP14922195A patent/JPH098037A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197912A (ja) * | 1984-10-19 | 1986-05-16 | Hitachi Ltd | Ｃｖｄ装置 |
| JPS61191039A (ja) * | 1985-02-20 | 1986-08-25 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005113134A1 (ja) * | 2004-05-21 | 2005-12-01 | Mitsubishi Gas Chemical Company, Inc. | 物質の酸化方法およびその酸化装置 |
| US7892404B2 (en) | 2004-05-21 | 2011-02-22 | Mitsubishi Gas Chemical Company, Inc. | Method for oxidizing substance and oxidation apparatus therefor |
| JP2006329225A (ja) * | 2005-05-23 | 2006-12-07 | Bridgestone Corp | 管継手 |
| JP4679240B2 (ja) * | 2005-05-23 | 2011-04-27 | 株式会社ブリヂストン | 管継手 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6180510B1 (en) | Method of manufacturing a substantially flat surface of a semiconductor device through a polishing operation | |
| JP2640174B2 (ja) | 半導体装置およびその製造方法 | |
| US5877045A (en) | Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition | |
| JP2994616B2 (ja) | 下地表面改質方法及び半導体装置の製造方法 | |
| US5750403A (en) | Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin | |
| US5567661A (en) | Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound | |
| US5880039A (en) | Method for forming interlayer insulating film of a semiconductor device | |
| US6635568B2 (en) | Refractory metal roughness reduction using high temperature anneal in hydrides or organo-silane ambients | |
| US8101452B2 (en) | Image sensor and method for manufacturing the same | |
| US5904558A (en) | Fabrication process of semiconductor device | |
| US20070128885A1 (en) | Method for fabricating a semiconductor device | |
| JPH098037A (ja) | 半導体装置の製造方法 | |
| JPH0936117A (ja) | 多層配線形成法 | |
| US6287948B1 (en) | Semiconductor device and method for making pattern data | |
| JPH06163523A (ja) | 半導体装置の製造方法 | |
| KR20000004099A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| JP3127983B2 (ja) | 半導体装置の製造方法 | |
| JP3401322B2 (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| KR0161467B1 (ko) | 반도체장치의 평탄화 방법 | |
| JPS6091632A (ja) | 薄膜形成方法 | |
| KR100248344B1 (ko) | 반도체 소자의 제조방법 | |
| JPS5827335A (ja) | 半導体装置の製造方法 | |
| US6277754B1 (en) | Method of planarizing dielectric layer | |
| KR0140736B1 (ko) | 반도체 소자의 절연 산화막 평탄화 방법 | |
| JPH0273652A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971125 |