JPH0973100A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH0973100A JPH0973100A JP25203595A JP25203595A JPH0973100A JP H0973100 A JPH0973100 A JP H0973100A JP 25203595 A JP25203595 A JP 25203595A JP 25203595 A JP25203595 A JP 25203595A JP H0973100 A JPH0973100 A JP H0973100A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- film
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置の製造工程を削減する。
【解決手段】 薄膜トランジスタを有するアクティブマ
トリクス基板１０１と、対向基板１２０との間に、液晶
１１７を挟持してなる液晶表示装置の製造方法におい
て、アクティブマトリクス基板の製造の際、ドレイン電
極１１１上へのコンタクトホール１２２ａと、共通電極
１１２上へのコンタクトホール１２２ｂと、導電性遮光
膜１１４上へのコンタクトホール１２２ｃを同時に形成
した後、導電性膜を堆積・パターニングして、共通電極
１１２と導電性遮光膜１１４の接続配線１１６ｂと、画
素電極１１６を同時に形成する。 【効果】 アクティブマトリクス基板の２組の電気的接
続を同一工程で行うことができ、コストダウンが図られ
ると共に、欠陥率が低下し歩留の向上並びに装置の安定
化が成される。
トリクス基板１０１と、対向基板１２０との間に、液晶
１１７を挟持してなる液晶表示装置の製造方法におい
て、アクティブマトリクス基板の製造の際、ドレイン電
極１１１上へのコンタクトホール１２２ａと、共通電極
１１２上へのコンタクトホール１２２ｂと、導電性遮光
膜１１４上へのコンタクトホール１２２ｃを同時に形成
した後、導電性膜を堆積・パターニングして、共通電極
１１２と導電性遮光膜１１４の接続配線１１６ｂと、画
素電極１１６を同時に形成する。 【効果】 アクティブマトリクス基板の２組の電気的接
続を同一工程で行うことができ、コストダウンが図られ
ると共に、欠陥率が低下し歩留の向上並びに装置の安定
化が成される。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜スイッチング
素子を有するアクティブマトリクス基板を用いた液晶表
示装置の製造方法に関し、特にこのアクティブマトリク
ス基板の製造技術に関する。
素子を有するアクティブマトリクス基板を用いた液晶表
示装置の製造方法に関し、特にこのアクティブマトリク
ス基板の製造技術に関する。
【０００２】
【従来の技術】近年、液晶を用いた表示装置について
は、より高精細な表示画像が求められてきている。なか
でも画像の駆動に薄膜スイッチング素子を用いる所謂ア
クティブマトリクス型の表示パネルは、他の方式の液晶
表示パネルに比べて多画素化、高諧調化が比較的容易に
図れるため、急速に技術開発が進められつつある。
は、より高精細な表示画像が求められてきている。なか
でも画像の駆動に薄膜スイッチング素子を用いる所謂ア
クティブマトリクス型の表示パネルは、他の方式の液晶
表示パネルに比べて多画素化、高諧調化が比較的容易に
図れるため、急速に技術開発が進められつつある。
【０００３】アクティブマトリクス型の表示パネルに用
いられる薄膜スイッチング素子については、一般的に５
インチ以上の大型パネルには主にアモルファスシリコン
（ａ−Ｓｉ）、それ以下の小型パネルには主にポリシリ
コン（ｐ−Ｓｉ）を用いた薄膜トランジスタ（ＴＦＴ）
が用いられている。ｐ−ＳｉＴＦＴを用いた液晶表示パ
ネルの模式図を図３に示す。マトリクス状に配置された
ｐ−ＳｉＴＦＴをスイッチング素子とするパネル表示回
路３０５には垂直シフトレジスタ３０３及び水平シフト
レジスタ３０４が接続され、ビデオ信号回路３０１より
送られるＴＶ画像信号が垂直シフトレジスタ３０３及
び、水平シフトレジスタ３０４を介して表示回路３０５
中の画素に書き込まれる。３０２は２つのシフトレジス
タ３０３、３０４のタイミングをとるための同期回路で
ある。
いられる薄膜スイッチング素子については、一般的に５
インチ以上の大型パネルには主にアモルファスシリコン
（ａ−Ｓｉ）、それ以下の小型パネルには主にポリシリ
コン（ｐ−Ｓｉ）を用いた薄膜トランジスタ（ＴＦＴ）
が用いられている。ｐ−ＳｉＴＦＴを用いた液晶表示パ
ネルの模式図を図３に示す。マトリクス状に配置された
ｐ−ＳｉＴＦＴをスイッチング素子とするパネル表示回
路３０５には垂直シフトレジスタ３０３及び水平シフト
レジスタ３０４が接続され、ビデオ信号回路３０１より
送られるＴＶ画像信号が垂直シフトレジスタ３０３及
び、水平シフトレジスタ３０４を介して表示回路３０５
中の画素に書き込まれる。３０２は２つのシフトレジス
タ３０３、３０４のタイミングをとるための同期回路で
ある。
【０００４】この液晶パネルの等価回路は図４に示す通
りである。複数の信号線４０１ａ〜４０１ｄと複数の走
査線４０２ａ〜４０２ｄの交点に対応して画素電極４０
６が配され、該画素電極にはＴＦＴ４０３のドレインが
接続されている。ＴＦＴ４０３のソースには信号線４０
１ａ〜４０１ｄが接続され、ゲートには走査線４０２ａ
〜４０２ｄがそれぞれ接続されている。画素電極４０６
には信号線４０１ａ〜４０１ｄからのビデオ信号が書き
込まれる。ＴＦＴ４０３のドレインは、書き込んだ電荷
を十分長い間保持するための保持容量４０４にも接続さ
れ、容量の電極のもう一端４０５は全画素、または１行
方向ずつの画素について共通の電位に接続される。
りである。複数の信号線４０１ａ〜４０１ｄと複数の走
査線４０２ａ〜４０２ｄの交点に対応して画素電極４０
６が配され、該画素電極にはＴＦＴ４０３のドレインが
接続されている。ＴＦＴ４０３のソースには信号線４０
１ａ〜４０１ｄが接続され、ゲートには走査線４０２ａ
〜４０２ｄがそれぞれ接続されている。画素電極４０６
には信号線４０１ａ〜４０１ｄからのビデオ信号が書き
込まれる。ＴＦＴ４０３のドレインは、書き込んだ電荷
を十分長い間保持するための保持容量４０４にも接続さ
れ、容量の電極のもう一端４０５は全画素、または１行
方向ずつの画素について共通の電位に接続される。
【０００５】上記画素電極４０６及びＴＦＴ４０３廻り
の構造を、図５に示すパネル断面の模式図を用いて概説
する。
の構造を、図５に示すパネル断面の模式図を用いて概説
する。
【０００６】図５において、１０１はシリコン基板、１
０２は素子分離のための厚い酸化膜、１０３は窒化シリ
コン膜、１０４は絶縁膜である。１０５は電界を緩和す
るための低濃度ソース・ドレイン、１０６は高濃度ソー
ス・ドレイン、１０７は例えばシリコン酸化膜等で構成
されるゲート絶縁層、１０８は例えばｎ型にドープされ
た多結晶からなる２つの同電位のゲート電極であり、こ
の２つのゲート電極１０８はソース・ドレイン間に直列
に存在して、所謂「デュアルゲートＴＦＴ」１２３を構
成している。１０９は第０の層間絶縁層、１１０はソー
ス電極、１１１はドレイン電極であり、ソース電極１１
０とドレイン電極１１１は夫々前記信号線４０１（不図
示）と前記画素電極４０６（図５中では符号１１６ａ）
に接続されている。１１２はソース電極１１０及びゲー
ト電極１１１と同一工程で形成される共通電極、１１３
は第１の層間絶縁層、１１４は導電性遮光膜、１１５は
第２の層間絶縁層、１１６ａはＩＴＯやＡｌ等の導電膜
からなる画素電極である。ＴＦＴ部への光を遮断する導
電性遮光膜１１４と画素電極１１６ａは、第２の層間絶
縁層１１５を挟んで前記保持容量４０４を構成してお
り、導電性遮光膜１１４は共通電極１１２に接続されて
いる。以上によって、アクティブマトリクス基板が構成
されている。
０２は素子分離のための厚い酸化膜、１０３は窒化シリ
コン膜、１０４は絶縁膜である。１０５は電界を緩和す
るための低濃度ソース・ドレイン、１０６は高濃度ソー
ス・ドレイン、１０７は例えばシリコン酸化膜等で構成
されるゲート絶縁層、１０８は例えばｎ型にドープされ
た多結晶からなる２つの同電位のゲート電極であり、こ
の２つのゲート電極１０８はソース・ドレイン間に直列
に存在して、所謂「デュアルゲートＴＦＴ」１２３を構
成している。１０９は第０の層間絶縁層、１１０はソー
ス電極、１１１はドレイン電極であり、ソース電極１１
０とドレイン電極１１１は夫々前記信号線４０１（不図
示）と前記画素電極４０６（図５中では符号１１６ａ）
に接続されている。１１２はソース電極１１０及びゲー
ト電極１１１と同一工程で形成される共通電極、１１３
は第１の層間絶縁層、１１４は導電性遮光膜、１１５は
第２の層間絶縁層、１１６ａはＩＴＯやＡｌ等の導電膜
からなる画素電極である。ＴＦＴ部への光を遮断する導
電性遮光膜１１４と画素電極１１６ａは、第２の層間絶
縁層１１５を挟んで前記保持容量４０４を構成してお
り、導電性遮光膜１１４は共通電極１１２に接続されて
いる。以上によって、アクティブマトリクス基板が構成
されている。
【０００７】１２０は上記構成のアクティブマトリクス
基板に対向して配置された対向基板である。本例のよう
にフルカラーの表示パネルの場合には、対向基板１２０
上には、染料又は顔料を用いたカラーフィルター１１９
が配置され、画素間及び周辺の駆動回路上にはＣｒ等の
ブラックマトリクス１２１が形成されている。また、対
向基板１２０上には、画素電極１１６ａに対向する位置
に、全部の画素に共通な或は多数の画素に共通な透明対
向電極１１８が形成されている。
基板に対向して配置された対向基板である。本例のよう
にフルカラーの表示パネルの場合には、対向基板１２０
上には、染料又は顔料を用いたカラーフィルター１１９
が配置され、画素間及び周辺の駆動回路上にはＣｒ等の
ブラックマトリクス１２１が形成されている。また、対
向基板１２０上には、画素電極１１６ａに対向する位置
に、全部の画素に共通な或は多数の画素に共通な透明対
向電極１１８が形成されている。
【０００８】そして、前記アクティブマトリクス基板と
対向基板１２０の間には、液晶物質１１７が封入されて
いる。
対向基板１２０の間には、液晶物質１１７が封入されて
いる。
【０００９】図５に示されるように、従来は図４におけ
る保持容量４０４の電極の一端４０５部分の接続は、導
電性遮光膜１１４と共通電極１１２の間で直接行われて
いた。
る保持容量４０４の電極の一端４０５部分の接続は、導
電性遮光膜１１４と共通電極１１２の間で直接行われて
いた。
【００１０】
【発明が解決しようとする課題】上述した従来法では、
導電性遮光膜１１４と共通電極１１２との接続を得るた
め、窒化シリコン等の第１の層間絶縁層１１３を形成し
た後、図５中の５０１部分のコンタクトホール形成のた
めのレジストパターニング及びエッチングを行った後、
導電性遮光膜１１４を堆積・パターニングし、次いで、
画素電極１１６ａとゲート電極１１１との接続を得るた
め、酸化シリコン等の第２の層間絶縁層１１５を形成し
た後、図５中の１２２ａ部分のコンタクトホール形成の
ためのレジストパターニング及びエッチングを行った
後、画素電極１１６ａを堆積・パターニングしている。
導電性遮光膜１１４と共通電極１１２との接続を得るた
め、窒化シリコン等の第１の層間絶縁層１１３を形成し
た後、図５中の５０１部分のコンタクトホール形成のた
めのレジストパターニング及びエッチングを行った後、
導電性遮光膜１１４を堆積・パターニングし、次いで、
画素電極１１６ａとゲート電極１１１との接続を得るた
め、酸化シリコン等の第２の層間絶縁層１１５を形成し
た後、図５中の１２２ａ部分のコンタクトホール形成の
ためのレジストパターニング及びエッチングを行った
後、画素電極１１６ａを堆積・パターニングしている。
【００１１】上記のように、従来はアクティブマトリク
ス基板における２組の電気的接続を得るために、２度の
レジストパターニング及びエッチングを行っていたた
め、工程数の増加から必然的に信頼性及び歩留が低下
し、製造コストが高くなるという問題があった。
ス基板における２組の電気的接続を得るために、２度の
レジストパターニング及びエッチングを行っていたた
め、工程数の増加から必然的に信頼性及び歩留が低下
し、製造コストが高くなるという問題があった。
【００１２】本発明は、上記従来技術の問題点に鑑み、
液晶表示装置に用いるアクティブマトリクス基板の製造
工程の削減によるコストダウン及び信頼性及び歩留の向
上を図ることを目的とするものである。
液晶表示装置に用いるアクティブマトリクス基板の製造
工程の削減によるコストダウン及び信頼性及び歩留の向
上を図ることを目的とするものである。
【００１３】
【課題を解決するための手段】上記目的を達成すべく成
された本発明の構成は以下の通りである。
された本発明の構成は以下の通りである。
【００１４】即ち、本発明は、信号線と走査線の交点に
対応する薄膜トランジスタを有するアクティブマトリク
ス基板と、該アクティブマトリクス基板に対向する対向
基板との間に、液晶を挟持してなる液晶表示装置の製造
方法において、前記アクティブマトリクス基板の製造工
程が、（１）前記薄膜トランジスタの主電極及び共通電
極が形成された基板面上に、第１の絶縁層を形成する工
程と、（２）第１の導電性膜を堆積し、所望の形状にパ
ターニングする工程と、（３）第２の絶縁層を形成する
工程と、（４）前記主電極上へのコンタクトホールと、
前記共通電極上へのコンタクトホールと、前記第１の導
電性膜上へのコンタクトホールとを同時に形成する工程
と、（５）第２の導電性膜を堆積し、所望の形状にパタ
ーニングして、前記共通電極と前記第１の導電性膜を電
気的に接続すると共に、前記主電極と電気的接続する画
素電極を形成する工程と、を有することを特徴とする液
晶表示装置の製造方法に関する。
対応する薄膜トランジスタを有するアクティブマトリク
ス基板と、該アクティブマトリクス基板に対向する対向
基板との間に、液晶を挟持してなる液晶表示装置の製造
方法において、前記アクティブマトリクス基板の製造工
程が、（１）前記薄膜トランジスタの主電極及び共通電
極が形成された基板面上に、第１の絶縁層を形成する工
程と、（２）第１の導電性膜を堆積し、所望の形状にパ
ターニングする工程と、（３）第２の絶縁層を形成する
工程と、（４）前記主電極上へのコンタクトホールと、
前記共通電極上へのコンタクトホールと、前記第１の導
電性膜上へのコンタクトホールとを同時に形成する工程
と、（５）第２の導電性膜を堆積し、所望の形状にパタ
ーニングして、前記共通電極と前記第１の導電性膜を電
気的に接続すると共に、前記主電極と電気的接続する画
素電極を形成する工程と、を有することを特徴とする液
晶表示装置の製造方法に関する。
【００１５】本発明によれば、アクティブマトリクス基
板における２組の電気的接続、即ち導電性遮光膜となる
第１の導電性膜と共通電極、及び、薄膜トランジスタの
主電極（ドレイン電極）と画素電極との電気的接続を、
一度のレジストパターニング及びエッチングで行うこと
が可能である。
板における２組の電気的接続、即ち導電性遮光膜となる
第１の導電性膜と共通電極、及び、薄膜トランジスタの
主電極（ドレイン電極）と画素電極との電気的接続を、
一度のレジストパターニング及びエッチングで行うこと
が可能である。
【００１６】
【発明の実施の形態】本発明において、第１の導電性膜
は、前述の導電性遮光膜１１４に相当するものである。
この第１の導電性膜は積層構造を有することが好まし
く、これにより前述の共通電極１１２と接続するための
配線との接続部分をオーミック接続とすることができ
る。
は、前述の導電性遮光膜１１４に相当するものである。
この第１の導電性膜は積層構造を有することが好まし
く、これにより前述の共通電極１１２と接続するための
配線との接続部分をオーミック接続とすることができ
る。
【００１７】また、上記積層構造を有する第１の導電性
膜の上層膜を、コンタクトホールを形成する際のエッチ
ングストッパー層として機能させることが好ましく、こ
れによって作製される半導体装置の安定性を高めること
ができる。
膜の上層膜を、コンタクトホールを形成する際のエッチ
ングストッパー層として機能させることが好ましく、こ
れによって作製される半導体装置の安定性を高めること
ができる。
【００１８】また、上記エッチングストッパー層の主成
分として、アルミニウム又はチタン又はクロム及びその
合金を用いることにより、極めて高いエッチングストッ
プの効果が発揮される。
分として、アルミニウム又はチタン又はクロム及びその
合金を用いることにより、極めて高いエッチングストッ
プの効果が発揮される。
【００１９】また、前記第２の導電性膜として、透明導
電性膜を用いることにより、透過型の液晶表示装置に適
用可能である。
電性膜を用いることにより、透過型の液晶表示装置に適
用可能である。
【００２０】
【実施例】以下、本発明を実施例により詳細に説明す
る。
る。
【００２１】（実施例１）図１は、本実施例の液晶表示
装置のパネル部分の模式的断面図である。同図におい
て、図５の符号と同一符号で示したものは同等部材であ
る。
装置のパネル部分の模式的断面図である。同図におい
て、図５の符号と同一符号で示したものは同等部材であ
る。
【００２２】１０１はシリコン基板、１０２は素子分離
のための厚い酸化膜、１０３はシリコン基板１０１に対
して引っ張り応力を有する減圧ＣＶＤ法で形成した窒化
シリコン膜であり、この膜を用いることでメンブレンの
皺や弛みを抑制することができる。
のための厚い酸化膜、１０３はシリコン基板１０１に対
して引っ張り応力を有する減圧ＣＶＤ法で形成した窒化
シリコン膜であり、この膜を用いることでメンブレンの
皺や弛みを抑制することができる。
【００２３】窒化シリコン膜１０３の膜厚ｄは、屈折率
をｎとした場合、反射防止の条件式；ｎｄ＝Ｎλ／２
（Ｎは自然数）により適正に選ばれる。波長λとして
は、例えば、人間の目の比視感度が最も高い５５０ｎｍ
程度を選ぶのが良い。上記反射防止条件式によれば、窒
化シリコン膜厚ｄは、例えば、２７００Åや４２００Å
となる。
をｎとした場合、反射防止の条件式；ｎｄ＝Ｎλ／２
（Ｎは自然数）により適正に選ばれる。波長λとして
は、例えば、人間の目の比視感度が最も高い５５０ｎｍ
程度を選ぶのが良い。上記反射防止条件式によれば、窒
化シリコン膜厚ｄは、例えば、２７００Åや４２００Å
となる。
【００２４】窒化シリコン膜１０３上に、ポリシリコン
のエッチングストッパー層となる絶縁膜１０４を堆積さ
せた。絶縁膜１０４は、例えば、ＴＥＯＳ−ＣＶＤ法に
よるＮＳＧ，ＢＰＳＧや、窒化シリコン膜表面に熱酸化
により形成した熱酸化膜である。
のエッチングストッパー層となる絶縁膜１０４を堆積さ
せた。絶縁膜１０４は、例えば、ＴＥＯＳ−ＣＶＤ法に
よるＮＳＧ，ＢＰＳＧや、窒化シリコン膜表面に熱酸化
により形成した熱酸化膜である。
【００２５】その上に、高濃度ソース・ドレイン１０
６、電界を緩和するための低濃度ソース・ドレイン１０
５、シリコン酸化膜からなるゲート絶縁膜１０７、ｎ型
にドープされた多結晶シリコンからなる２つのゲート電
極等で構成されるデュアルゲートＴＦＴを作製した。
６、電界を緩和するための低濃度ソース・ドレイン１０
５、シリコン酸化膜からなるゲート絶縁膜１０７、ｎ型
にドープされた多結晶シリコンからなる２つのゲート電
極等で構成されるデュアルゲートＴＦＴを作製した。
【００２６】第０の層間絶縁層１０９は、ＴＥＯＳ−Ｃ
ＶＤ法によるＢＰＳＧ，ＮＳＧ，ＰＳＧや、その積層膜
で構成した。
ＶＤ法によるＢＰＳＧ，ＮＳＧ，ＰＳＧや、その積層膜
で構成した。
【００２７】ソース電極１１０、ゲート電極１１１、共
通電極１１２及びマトリクス配線（不図示）は、夫々ア
ルミニウム膜（１１０ａ，１１１ａ，１１２ａ）及びチ
タン膜（１１０ｂ，１１１ｂ，１１２ｂ）で構成される
積層膜であり、画素電極１１６ａとのオーミック接続を
容易にしている。
通電極１１２及びマトリクス配線（不図示）は、夫々ア
ルミニウム膜（１１０ａ，１１１ａ，１１２ａ）及びチ
タン膜（１１０ｂ，１１１ｂ，１１２ｂ）で構成される
積層膜であり、画素電極１１６ａとのオーミック接続を
容易にしている。
【００２８】第１の層間絶縁層１１３は、ＣＶＤ法によ
り形成した酸化シリコンや、ＢＰＳＧ，ＮＳＧ，ＰＳＧ
等で構成した。
り形成した酸化シリコンや、ＢＰＳＧ，ＮＳＧ，ＰＳＧ
等で構成した。
【００２９】ＴＦＴ部への光を遮断する導電性遮光膜１
１４は、例えば、ＴｉＮ，Ｔｉ等であり、画素電極１１
６ａと共に第２の層間絶縁層１１５を挟んで保持容量を
形成している。
１４は、例えば、ＴｉＮ，Ｔｉ等であり、画素電極１１
６ａと共に第２の層間絶縁層１１５を挟んで保持容量を
形成している。
【００３０】第２の層間絶縁層１１５は、ＴＦＴ部への
水素供給源となっており、例えば、プラズマＣＶＤ法に
より形成した窒化シリコン膜で構成されている。
水素供給源となっており、例えば、プラズマＣＶＤ法に
より形成した窒化シリコン膜で構成されている。
【００３１】前述したように、容量電極の一端となって
いる導電性遮光膜１１４は共通電極１１２に接続され、
画素電極１１６ａはドレイン電極１１１に接続される
が、本発明の最大の特徴はこの電気的接続を行う工程に
あり、以下、本実施例における方法を説明する。
いる導電性遮光膜１１４は共通電極１１２に接続され、
画素電極１１６ａはドレイン電極１１１に接続される
が、本発明の最大の特徴はこの電気的接続を行う工程に
あり、以下、本実施例における方法を説明する。
【００３２】先ず、ドレイン電極１１１上へのコンタク
トホール１２２ａと、共通電極１１２上へのコンタクト
ホール１２２ｂと、導電性遮光膜１１４上へのコンタク
トホール１２２ｃをエッチングにより同時に形成する。
トホール１２２ａと、共通電極１１２上へのコンタクト
ホール１２２ｂと、導電性遮光膜１１４上へのコンタク
トホール１２２ｃをエッチングにより同時に形成する。
【００３３】コンタクトホール１２２ｃは、導電性遮光
膜１１４上で止める必要があるため、第２の層間絶縁層
１１５と導電性遮光膜１１４との選択比が高いエッチン
グ条件を選択する必要がある。例えば、エッチング方法
としてＣＦ4 とＣＨＦ3 をエッチングガスに用いた反応
性イオンエッチングを用いる場合には、ガス組成比ＣＦ
4 ：ＣＨＦ3 ＝１：４等の堆積系ガスの多い条件とすれ
ばよい。
膜１１４上で止める必要があるため、第２の層間絶縁層
１１５と導電性遮光膜１１４との選択比が高いエッチン
グ条件を選択する必要がある。例えば、エッチング方法
としてＣＦ4 とＣＨＦ3 をエッチングガスに用いた反応
性イオンエッチングを用いる場合には、ガス組成比ＣＦ
4 ：ＣＨＦ3 ＝１：４等の堆積系ガスの多い条件とすれ
ばよい。
【００３４】次に、画素電極１１６ａ及び、導電性遮光
膜１１４と共通電極１１２との接続配線１１６ｂとなる
導電性膜を堆積させる。この導電性膜は、例えば、スパ
ッタ法により形成したＩＴＯにより構成されている。こ
の導電性膜をパターニングして、画素電極１１６ａ及び
接続配線１１６ｂを形成した。ここで、導電性遮光膜１
１４と接続配線１１６ｂはオーミック接続とすることが
できた。尚、導電性遮光膜１１６ｂは、全画素又は１行
方向毎の画素について、同じ共通電極１１２に接続され
て同じ電位に設定される。
膜１１４と共通電極１１２との接続配線１１６ｂとなる
導電性膜を堆積させる。この導電性膜は、例えば、スパ
ッタ法により形成したＩＴＯにより構成されている。こ
の導電性膜をパターニングして、画素電極１１６ａ及び
接続配線１１６ｂを形成した。ここで、導電性遮光膜１
１４と接続配線１１６ｂはオーミック接続とすることが
できた。尚、導電性遮光膜１１６ｂは、全画素又は１行
方向毎の画素について、同じ共通電極１１２に接続され
て同じ電位に設定される。
【００３５】以上のようにして作製したアクティブマト
リクス基板を液晶表示装置として実装するために、対向
基板１２０をこれに平行に対向配置する。本実施例では
フルカラーの表示パネルを構成するため、対向基板１２
０上に、染料又は顔料を用いたカラーフィルター１１９
を配置し、画素間及び周辺の駆動回路上にＣｒ等のブラ
ックマトリクス１２１を形成した。また、対向基板１２
０上に、画素電極１１６ａに対向する位置に、全部の画
素に共通な或は多数の画素に共通な透明対向電極１１８
を形成した。
リクス基板を液晶表示装置として実装するために、対向
基板１２０をこれに平行に対向配置する。本実施例では
フルカラーの表示パネルを構成するため、対向基板１２
０上に、染料又は顔料を用いたカラーフィルター１１９
を配置し、画素間及び周辺の駆動回路上にＣｒ等のブラ
ックマトリクス１２１を形成した。また、対向基板１２
０上に、画素電極１１６ａに対向する位置に、全部の画
素に共通な或は多数の画素に共通な透明対向電極１１８
を形成した。
【００３６】そして、前記アクティブマトリクス基板と
対向基板１２０の間に、液晶物質１１７を封入して、液
晶パネルを構成した。
対向基板１２０の間に、液晶物質１１７を封入して、液
晶パネルを構成した。
【００３７】本実施例では、アクティブマトリクス基板
における２組の電気的接続、即ち導電性遮光膜１１４と
共通電極１１２、及び、ＴＦＴのドレイン電極１１１と
画素電極１１６ａとの電気的接続を同一工程で行ってい
るため、工程数が削減され、コストダウンが図られると
共に、欠陥率が低下し歩留の向上並びに液晶表示装置の
安定化が成された。
における２組の電気的接続、即ち導電性遮光膜１１４と
共通電極１１２、及び、ＴＦＴのドレイン電極１１１と
画素電極１１６ａとの電気的接続を同一工程で行ってい
るため、工程数が削減され、コストダウンが図られると
共に、欠陥率が低下し歩留の向上並びに液晶表示装置の
安定化が成された。
【００３８】（実施例２）実施例１で述べたような手法
により、コンタクトホール１２２ａ，ｂ，ｃを同時に形
成する際、導電性遮光膜１１４と第２の層間絶縁層１１
５のエッチングの選択比をさらに大きくすることによ
り、本発明による半導体装置の安定化をさらに高めるこ
とができる。本実施例はこれを実現したものであって、
図２の液晶表示装置のパネル部分の模式的断面図を用い
て説明する。同図において、図５及び図１の符号と同一
符号で示したものは同等部材である。
により、コンタクトホール１２２ａ，ｂ，ｃを同時に形
成する際、導電性遮光膜１１４と第２の層間絶縁層１１
５のエッチングの選択比をさらに大きくすることによ
り、本発明による半導体装置の安定化をさらに高めるこ
とができる。本実施例はこれを実現したものであって、
図２の液晶表示装置のパネル部分の模式的断面図を用い
て説明する。同図において、図５及び図１の符号と同一
符号で示したものは同等部材である。
【００３９】図２において、ＴＦＴ部及び対向基板及び
液晶部等は、実施例１に係る図１と同様の構成となって
いる。但し、導電性遮光膜１１４上に、例えば、ＣＦ4
及びＣＨＦ3 をエッチングガスに用いたドライエッチン
グにおいて、第２の層間絶縁層１１５と非常に高い選択
比を持つエッチングストッパー層２０１、例えば、アル
ミニウムやクロム、その合金等を堆積する。
液晶部等は、実施例１に係る図１と同様の構成となって
いる。但し、導電性遮光膜１１４上に、例えば、ＣＦ4
及びＣＨＦ3 をエッチングガスに用いたドライエッチン
グにおいて、第２の層間絶縁層１１５と非常に高い選択
比を持つエッチングストッパー層２０１、例えば、アル
ミニウムやクロム、その合金等を堆積する。
【００４０】コンタクトホール１２２ａ，ｂ，ｃを同時
にドライエッチングすると、１２２ｃ部においてはエッ
チングストッパー層２０１上で高い選択比により、エッ
チングが止まる。このドライエッチングの後、リン酸等
のウエットエッチングにより、１２２ｃ部のエッチング
ストッパー層２０１のみを除去し、導電性遮光膜１１４
を露出させる。その後、実施例１と同様に導電性膜を堆
積し、所望の形状にパターニングを行うことにより、画
素電極１１６ａを形成すると共に、導電性遮光膜１１４
と共通電極１１２との接続配線１１６ｂを形成した。
にドライエッチングすると、１２２ｃ部においてはエッ
チングストッパー層２０１上で高い選択比により、エッ
チングが止まる。このドライエッチングの後、リン酸等
のウエットエッチングにより、１２２ｃ部のエッチング
ストッパー層２０１のみを除去し、導電性遮光膜１１４
を露出させる。その後、実施例１と同様に導電性膜を堆
積し、所望の形状にパターニングを行うことにより、画
素電極１１６ａを形成すると共に、導電性遮光膜１１４
と共通電極１１２との接続配線１１６ｂを形成した。
【００４１】本実施例の手法により、実施例１と同様
に、工程数削減によるコストダウンが図られると共に、
欠陥率が低下し歩留の向上並びに液晶表示装置の安定化
が成された。
に、工程数削減によるコストダウンが図られると共に、
欠陥率が低下し歩留の向上並びに液晶表示装置の安定化
が成された。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
アクティブマトリクス基板の製造工程における２組の電
気的接続、即ち導電性遮光膜となる第１の導電性膜と共
通電極、及び、薄膜トランジスタの主電極（ドレイン電
極）と画素電極との電気的接続の工程を、一度のレジス
トパターニング及びエッチングで行うことが可能であ
り、工程の削減によるコストダウンが図られると共に、
欠陥率が低下し歩留の向上並びに装置の安定化が成され
る。
アクティブマトリクス基板の製造工程における２組の電
気的接続、即ち導電性遮光膜となる第１の導電性膜と共
通電極、及び、薄膜トランジスタの主電極（ドレイン電
極）と画素電極との電気的接続の工程を、一度のレジス
トパターニング及びエッチングで行うことが可能であ
り、工程の削減によるコストダウンが図られると共に、
欠陥率が低下し歩留の向上並びに装置の安定化が成され
る。
【図１】本発明の実施例１に係る液晶表示装置のパネル
の模式的部分断面図である。
の模式的部分断面図である。
【図２】本発明の実施例２に係る液晶表示装置のパネル
の模式的部分断面図である。
の模式的部分断面図である。
【図３】従来の液晶表示パネルの一例を示す模式図であ
る。
る。
【図４】図３の液晶表示パネルの等価回路の一例を示す
模式図である。
模式図である。
【図５】従来の手法を用いて構成された液晶表示パネル
の模式的部分断面図である。
の模式的部分断面図である。
１０１ シリコン基板 １０２ 酸化膜 １０３ 窒化シリコン膜 １０４ 絶縁膜 １０５ 低濃度ソース・ドレイン １０６ 高濃度ソース・ドレイン １０７ ゲート絶縁膜 １０８ ゲート電極 １０９ 第０の層絶縁層 １１０ ソース電極 １１１ ドレイン電極 １１２ 共通電極 １１３ 第１の層間絶縁層 １１４ 導電性遮光膜（第１の導電性膜） １１５ 第２の層間絶縁層 １１６ａ 画素電極（第２の導電性膜） １１６ｂ 接続配線（第２の導電性膜） １１７ 液晶物質 １１８ 透明対向電極 １１９ カラーフィルター １２０ 対向基板 １２１ ブラックマトリクス １２２ａ〜ｃ コンタクトホール １２３ ＴＦＴ ２０１ エッチングストッパー層 ３０１ ビデオ信号回路 ３０２ 同期回路 ３０３ 垂直シフトレジスタ ３０４ 水平シフトレジスタ ３０５ パネル表示回路 ４０１ａ〜ｄ 信号線 ４０２ａ〜ｄ 走査線 ４０３ ＴＦＴ ４０４ 保持容量 ４０６ 画素電極 ５０１ コンタクトホール
Claims (5)
- 【請求項１】 信号線と走査線の交点に対応する薄膜ト
ランジスタを有するアクティブマトリクス基板と、該ア
クティブマトリクス基板に対向する対向基板との間に、
液晶を挟持してなる液晶表示装置の製造方法において、 前記アクティブマトリクス基板の製造工程が、 （１）前記薄膜トランジスタの主電極及び共通電極が形
成された基板面上に、第１の絶縁層を形成する工程と、 （２）第１の導電性膜を堆積し、所望の形状にパターニ
ングする工程と、 （３）第２の絶縁層を形成する工程と、 （４）前記主電極上へのコンタクトホールと、前記共通
電極上へのコンタクトホールと、前記第１の導電性膜上
へのコンタクトホールとを同時に形成する工程と、 （５）第２の導電性膜を堆積し、所望の形状にパターニ
ングして、前記共通電極と前記第１の導電性膜を電気的
に接続すると共に、前記主電極と電気的接続する画素電
極を形成する工程と、 を有することを特徴とする液晶表示装置の製造方法。 - 【請求項２】 前記第１の導電性膜が、積層構造を有す
ることを特徴とする請求項１に記載の液晶表示装置の製
造方法。 - 【請求項３】 前記積層構造を有する第１の導電性膜の
上層膜を、コンタクトホールを形成する際のエッチング
ストッパー層として機能させることを特徴とする請求項
２に記載の液晶表示装置の製造方法。 - 【請求項４】 前記エッチングストッパー層の主成分
が、アルミニウム又は、チタン又は、クロム及びその合
金であることを特徴とする請求項３に記載の液晶表示装
置の製造方法。 - 【請求項５】 前記第２の導電性膜が、透明導電膜であ
ることを特徴とする請求項１に記載の液晶表示装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25203595A JPH0973100A (ja) | 1995-09-06 | 1995-09-06 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25203595A JPH0973100A (ja) | 1995-09-06 | 1995-09-06 | 液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0973100A true JPH0973100A (ja) | 1997-03-18 |
Family
ID=17231677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25203595A Withdrawn JPH0973100A (ja) | 1995-09-06 | 1995-09-06 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0973100A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414730B1 (en) | 1998-10-26 | 2002-07-02 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for manufacturing the same |
| CN103165626A (zh) * | 2011-12-12 | 2013-06-19 | 松下液晶显示器株式会社 | 显示板和显示装置 |
| CN105974705A (zh) * | 2016-07-25 | 2016-09-28 | 京东方科技集团股份有限公司 | 阵列基板、其制作方法、修复方法、显示面板及显示装置 |
-
1995
- 1995-09-06 JP JP25203595A patent/JPH0973100A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414730B1 (en) | 1998-10-26 | 2002-07-02 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for manufacturing the same |
| CN103165626A (zh) * | 2011-12-12 | 2013-06-19 | 松下液晶显示器株式会社 | 显示板和显示装置 |
| CN105974705A (zh) * | 2016-07-25 | 2016-09-28 | 京东方科技集团股份有限公司 | 阵列基板、其制作方法、修复方法、显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6569717B1 (en) | Semiconductor device production method, electro-optical device production method, semiconductor device, and electro-optical device | |
| US6703997B2 (en) | Electrooptical apparatus, method of producing the same and electronic apparatus | |
| TW496987B (en) | Active matrix electro-optical device | |
| US5815223A (en) | Display device having a silicon substrate, a locos film formed on the substrate, a tensile stress film formed on the locos film, and TFTs formed on the tensile stress film | |
| KR100657387B1 (ko) | 박막 트랜지스터 및 그 제조방법과 그것을 구비한 액정표시장치 | |
| US5956103A (en) | Active matrix substrate with the double layered structure | |
| JPH10213809A (ja) | 液晶表示装置及びその製造方法 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JPH09269509A (ja) | 液晶表示素子及びその製造方法 | |
| JPH1054999A (ja) | 表示装置とその製造法 | |
| JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP2001188252A (ja) | Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置 | |
| JP2556262B2 (ja) | 液晶表示パネル | |
| TW200422748A (en) | Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus | |
| JP3251490B2 (ja) | 液晶表示装置 | |
| JPH07159772A (ja) | 液晶表示装置 | |
| JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
| JPH0540280A (ja) | カラー液晶表示パネル | |
| JPH04280226A (ja) | 薄膜トランジスタ素子アレイおよびその駆動方法 | |
| JPH0973100A (ja) | 液晶表示装置の製造方法 | |
| JP3155886B2 (ja) | 表示装置及びその製造法 | |
| JP2639980B2 (ja) | 液晶表示装置 | |
| JP3227452B2 (ja) | 表示装置の製造法 | |
| JPH0980412A (ja) | 液晶表示装置の製造方法 | |
| JP3769389B2 (ja) | 電気光学装置の製造方法及び電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |