JPH09511863A - ローカル・プローブ・アレイの大容量記憶装置 - Google Patents

Abstract

(57)【要約】 本発明はローカル・プローブ・アレイ（７２）と記憶フィールド（７１）のアレイを有する記憶媒体（７０）とを含む記憶装置に関する。ローカル・プローブ・アレイ（７２）は、そのアレイにおける各ローカル・プローブ（７３）が対応する記憶フィールド（７１）上を走査するように前記記憶媒体（７０）に対向して位置づけられる。記憶装置は、更に、記憶媒体の第１セクションから消去されるべき情報及びこのセクションにおける消去されるべきでない情報の間を区別するための手段、その消去されるべきでない情報をメモリ、望ましくは、記憶媒体の他のセクションに選択的にコピーするための手段、及び第１セクション全体を消去するための手段を含む。

Description

【発明の詳細な説明】 ローカル・プローブ・アレイの大容量記憶装置 技術分野 本発明はローカル・プローブ・アレイ及びそれに適した記憶媒体に基づく記憶 装置に関するものである。 背景技術 半導体処理技術の進歩は、今日のコンピュータのサイズの徹底的な減少を導い た。しかしながら、マイクロプロセッサ、ディスプレイ、及びその他のコンポー ネントは安価になり且つ小型になりつつあるけれども、大容量のデータ・メモリ ・ユニットは全体のサイズの減少を制限している。サイズ及び電力消費を更に減 少させるためには、通常のディスク・ドライブ記憶システムを小型の大容量記憶 装置でもって置き換える必要がある。通常、回転メモリを有するそのようなディ スク・ドライブ記憶装置は１ギガ・バイトものデータを記憶するが、ミリ秒単位 の読取／書込速度しか提供することができない。一方、ソリッド・ステート・メ モリはナノ秒単位のずっと高い読取／書込速度を提供する。しかし、それらの記 憶容量は数メガ・ビットに制限される。ビット当たりのコストの面から見ると、 回転メモリは安価であるが、運動部分のために機械的にはずっと信頼性が低い。 １テラ・ビット以上の記憶容量を持った単一の記憶装置を求める強い要求があ る。非常に高いデータ速度（読取／書込速度）を得ることができると云うことは 、そのような記憶装置にとって、特に、イメージ・フレームを高速且つ連続的に 検索する必要があるマルチメディア・システムにおいて使用される時、更に重要 なことである。他の重要な点は、電力消費、全体の重量及び寸法、信頼性、デー タ・セキュリティ、及び耐衝撃性（携帯用コンピュータ・システムにおいて使用 される場合）である。回転メモリの容量とソリッド・ステート・メモリの速度、 サイズ、電力消費、及び信頼性とを組み合わせた記憶装置によって、コンピュー タは性能及び高密性においてめざましい進歩を遂げるであろう。 走査型トンネル顕微鏡（ＳＴＭ）及び原子間力顕微鏡（ＡＦＭ）は、並列ロー カル・プローブを利用した最初の記憶システムを導いた。 走査型トンネル記憶システムはヨーロッパ特許第２４７２１９号において提案 された。このシステムは、カンチレバーのアレイに取り付けられた電流検出器よ り成る。そのアレイに対向して記憶媒体が配置される。その記憶媒体は二次元圧 電位置決め装置によって変位される。情報を消去するための完全な方法は開示さ れてない。 米国特許第５,３０７,３１１号には、独立して動作するサブ・デバイスの大型 セットを利用したメモリ装置が開示されている。それは、ビットを記憶する領域 を有する数百個のマ イクロカンチレバーのアレイを使用する。これらのカンチレバーの反対側には、 走査型トンネル顕微鏡又は原子間力顕微鏡の走査チップと同じ性質の数百個の読 取／書込ヘッドがある。各カンチレバーは、それぞれの読取／書込ヘッドがそこ に記憶されたビットの上を走査するように振動形式で動かされる。 そのような走査プローブ記憶システムの明らかな欠点は、それが非常に複雑で あることである。そのような各サブ記憶装置は、それ自身の駆動機構及び電気配 線の他に、多数の読取／書込ヘッドに接続された書込及び読取ラインを必要とす る。 情報が消去可能であることは、記憶装置にとって必須である。特に、既に提案 されている走査プローブ記憶システムの場合、今までのところ、信頼性の高い且 つ満足すべき消去技術は提案されていない。最近の材料の研究において、原理的 には消去可能な記憶媒体に適する特殊な材料が見つかっている。しかし、そのよ うな材料に記憶された情報を消去するために必要なステップは、遅いか或いは記 憶媒体内のシングル・ビットの消去を容易にするよう適切に制御することができ ない。 走査ブローブ記憶システムにおける使用に適した既知の媒体の欠点から見て、 改良された材料及び記憶概念は、特に、消去プロセスにとって固有の問題点を克 服する必要がある。ＳＴＭ又はＡＦＭの応用によって得られる高い解像度が最も 望ましい属性であることは確かである。しかし、大容量データ記憶装置のために は、既知の方法の消去能力はあまりにも遅すぎて実用的な応用にはならない。 本発明の目的は、既知の走査プローブ記憶システムを改善する方法及び装置を 提供することにある。 本発明のもう１つの目的は、記憶された情報の高速の且つ信頼性ある消去を可 能にする方法及び装置を提供することにある。 発明の開示 これは、以下のような構成を有する記憶装置を備えることによって達成された 。即ち、 ＊ 情報がパータベーション（ｐｅｒｔｕｒｂａｔｉｏｎ）、即ち、部分的に媒 体の状態を変化（１２）させることにより記憶し得る記憶媒体（１０）、 ＊ プローブ（１４）が前記媒体（１０）を走査するように前記媒体（１０）に 面したローカル・プローブ・アレイ、 ＊ 前記パータベーション上を走査する時、前記プローブの各々から信号を得る ための手段（ＲＥＡＤ）、 ＊ 前記媒体上にパータベーションを書き込むための手段（ＷＲＩＴＥ）。 前記記憶装置は更に次のものを含むことを特徴とする。即ち、 ＊ 前記記憶媒体の第１セクションから消去されるべき情報 とこのセクションにおける消去されるべきでない情報との間を区別するための手 段、 ＊ 前記消去されるべきでない情報をメモリに、望ましくは、前記媒体の他のセ クションに、選択的にコピーするための手段、 ＊ 第１セクション全体を消去するための手段。 図面の簡単な説明 第１Ａ図は、本発明による記憶装置の透視図を示す。 第１Ｂ図は、第１Ａ図の記憶装置の断面図を示す。 第２図は、本発明による第１Ａ図及び第１Ｂ図に部分的に示された記憶装置の 透視図を示す。 第３図は、本発明に従って構成された記憶媒体の平面図である。 第４図は、本発明による記憶フィールドの平面図である。 第５Ａ図は、本発明による記憶装置の一部分の断面図を示す。 第５Ｂ図は、本発明による第５Ａ図の記憶装置の平面図である。 第６図は、本発明による他のフィールドに維持された記憶フィールド及びテー ブルの平面図を示す。 第７図は、本発明による少なくとも３つのレベルより成る他の記憶装置の投影 図である。 第８図は、本発明によるサブアレイより成る記憶媒体の一 部分の平面図である。 第９図は、本発明によるローカル・プローブ・アレイ・チップの概念図である 。 第１０図は、本発明によるローカル・プローブ・アレイ・チップからの信号を 読取るための回路を示すブロック図である。 発明を実施するための最良の形態 本発明の種々の実施例を説明する前に、本発明による記憶装置の基本的素子に ついて述べる。 （ａ）カンチレバー及びカンチレバー・アレイ カンチレバーは、作り易いよく知られた素子である。既存の半導体製造プロセ スが使用可能である。本質的には、個々のカンチレバー及びカンチレバーのアレ イを作成するために、ミクロ機械加工の技術が使用される。そのようなカンチレ バーを特定の寸法で作る時、それらカンチレバーが形成される基板として使用さ れる材料の特定のパラメータを考慮しなければならない。そのようなアレイを適 切に設計する時、それは低いコストと高い歩留まりでもって大量生産することが 可能である。 通常、カンチレバー及びカンチレバー・アレイはシリコン基板の部分をエッチ ングすることによって作られる。この基板は、通常、（１００）又は（１１１） 配向である。（１００）配向のシリコンは、例えば、エチル・ジアミン・ピロカ テコール又はＫＯＨ溶液を使用してウェット・エッチング可能である。ウェット ・エッチング技術は、一般に、基板の結晶方向に依存する。例えば、（１００） 配向のシリコンは（１１１）面の非常に低いエッチング速度を示し、それは、（ １００）面から５４.７°の角度を持った明確なエッチング面を生成する（１１ １）軸に沿って良好なエッチング停止を導く。１つの代替方法は、ドライ・エッ チング技術、例えば、反応性イオン・ビーム・エッチング（ＲＴＥ）、化学的に 支援されたイオン・ビーム・エッチング、又はマイクロ波支援されたプラズマ・ エッチングを利用する。プロセス条件次第で、優れた次元制御に通じる深い且つ 異方性の構造を得ることができる。エッチングされるべき構造体を設計するため にマスクを使用することも可能である。使用されるカンチレバーはフォトリトグ ラフィ及びエッチングによって得られる任意の形状を持つことができる。断面形 状は、例えば、矩形、円形、楕円形、又は多角形でよい。 カンチレバーの製造に適した他の半導体材料としては、IEEE Transactions on Electronic Device，Vol.ED25，No.10, 1978，pp.1241-1249におけるK.E．Pete rsenによる「シリコンに関する動的マイクロメカニックス：技術及び装置(Dynam ic Micromechanics on Silicon: Technique and Devices)」と題した記事におい て報告された砒化ガリウムのような材料がある。 （ｂ）ローカル・プローブ及びローカル・プローブ・アレイ 通常、チップはローカル・プローブとして使用される。そのようなチップを製 造するための種々の技術が知られている。それらは、例えば、シリコンのような 単結晶材料の酸化と組み合わせて等方性ウェット・エッチング又はドライ・エッ チングによって作ることができる。ローカル・プローブ及びローカル・プローブ ・アレイを作るためには次のような材料、即ち、タングステン、タングステン合 金、プラチナ、モリブデン、シリコン（ドープ、又はアンドープ）、ドープ・ダ イアモンド、任意の耐火金属、又は導電性セラミックス等が良く適している。ウ ェット又はドライ・エッチングとリフトオフ・プラス酸化との組合せは、非常に 鋭く尖った円錐形を導く。チップが先鋭になればなるほど、情報を記憶媒体上に 密に記憶することができる。プローブは、例えば、金のような適当な金属で被覆 することができる。米国特許第５,２０４,５８１号には、本発明と関連して使用 可能なチップ又はチップのアレイを作る方法が詳しく記載されている。チップの マイクロファブリケーションに関するもう１つの例が、Sensors and Actuators A，Vol.34，1992，pp.193-200におけるj. Bredder他の記事「スキャニング・フ ォース顕微鏡のためのシリコン・カンチレバー及びチップ（Silicon cantilever s and tips for scanning force microscopy）」と題した記事に開示されている 。一括生産によって、ローカル・プローブ・アレイを再生産可能な安価な方法で 作ることができることに留意することは重要である。 （ｃ）駆動回路 駆動回路、前置増幅器、及び情報を読み取る及び書き込むための適当な配線を 含む装置を設ける必要がある。これらの装置を作るために、半導体及びソリッド ・ステート産業には一般的な既存のツール及びプロセスを使用することが可能で ある。プローブと同じく駆動電子回路も、極めて小さいサイズに縮小されるけれ ども、走査型トンネル顕微鏡（ＳＴＭ）システム及び原子間力顕微鏡（ＡＦＭ） システムにおいて使用されるような回路を必要とする。短い相互接続、高い速度 、及び回路のための低い電力を得るためには、小型化は必須である。高度並列走 査プローブ・アレイによって得られる高いデータ速度に対処するためには、情報 を読み取る及び書き込むための非常に高速度の電子回路を設ける必要がある。 （ｄ）記憶媒体 本発明による記憶媒体は、情報が実際に記憶される複数の記憶フィールドに区 分される。本発明と関連して使用可能な媒体は次のようにグループ分けすること ができる。一般に、パータベーションは、次のようにローカル的に処理すること によって、媒体内に形成し或いは媒体から取り除くことができる。 ＊ 地形的特徴又は構成を創り出す又は変更すること； ＊ 結晶位相を変更すること； ＊ 電子的状態を創り出す又は破壊すること； ＊ 存在する電子的状態を満杯にするか又は空にすること； ＊ 領域構造又は極性状態を創り出す又は変更すること； ＊ 化学的結合を創り出す又は変更する 上記の例に加えて、物理的効果又は化学的効果の任意の組合せを使用すること ができる。これに適した種々の媒体に関する詳細な説明は米国特許第５,３０７, ３１１号に示されている。 上記米国特許において明確には述べられていないもう１つの方法は、非常に軟 らかいワックス状の材料、ポリマ、又は液晶を使用するものであり、その場合、 その材料をローカル的に加熱することによって又はプローブを上下に動かしてパ ターン又はピットを転写することによってパータベーションが作られる。その材 料をローカル的に、或いは更に大きい領域上で、例えば、記憶フィールド上で溶 かすように加熱することによって、それをクリーン・アップする（消去する）こ とができる。その加熱は、電気的に、例えば、抵抗器のようなローカル加熱素子 によって、又はレーザ・ビームによって得ることができる。温暖なプローブが記 憶媒体においてパータベーションを発生するように、各ローカル・プローブ・ア レイに熱源、例えば、抵抗器を設けることは可能である。その記憶媒体に一体化 された加熱素子又はそれの背後に置かれた加熱素子によって、記憶セクション全 体を一度に消去することが可能である。 パータベーションは、原子を移動するために及び除去するためにトンネル効果 を使用することによっても発生可能であ る。この方法は米国特許第４,５７５,８２２号に開示されており、それによれば 、記憶媒体の表面に吸着された原子のパターンの形で情報が記憶される。プロー ブは媒体からトンネル距離に維持され、書込のためには個々の原子を媒体から除 去し、読取のためには走査されたロケーションにおける原子の存在又は不存在に よって生じるトンネル電流の変化を検出する。 本発明の第１実施例に関連して示された窒化物・酸化物・シリコン構造の媒体 が十分に適する。走査トンネル・チップ、或いは窒化物、酸化物・シリコン構造 の媒体に関して一定の距離に置かれた走査キャパシタンス・プローブがパータベ ーションを測定するために及び検出するために使用可能である。更なる詳細は、 Journal of Applied Physics，Vol.70，No.5, Sept．1991，pp.2725-2733におけ るR.C．Barrett他による「走査型キャパシタンス顕微鏡による窒化物・酸化物・ シリコン媒体における電荷記憶（Charge storage in a nitride-oxide-silicon medium by scanning capacitance microscopy）」と題した記事において与えら れている。 永続記憶媒体の他に、一時記憶媒体が知られている。その媒体の一例は、情報 をその媒体に書き込む時に電荷がトラップされるものである。しばらくして、こ の情報は、それら電荷が散逸するために消える。そのような振る舞いを示す材料 も、後述するように、本発明と関連して使用可能である。 ＳＴＭベースの方法の下で、如何なる電流も使用すること なく絶縁媒体及び磁気記憶媒体におけるコントラスト（パータベーション）を見 ることができるＡＦＭ技術、又はＡＦＭ及びＳＴＭの任意の組合せが使用可能で ある。 別々の記憶フィールドを与えるように、種々の記憶媒体が構成可能である。こ れらのフィールドは、それらが重畳しないように配列される。通常、それぞれの フィールドのデータが明らかに区別可能であることを保証するために、隣接する フィールド相互間に一定の距離が残される。これらの記憶フィールドの配列が密 になればなるほど、記憶装置全体の密度は高くなる。 （ｅ）走査移動 本発明では、記憶媒体に関するプローブの走査移動を得るための種々の方法が 利用される。最も簡単な方法は、記憶媒体の位置をそのまま変更しないでおいて ローカル・プローブ・アレイ全体を動かすか、或いはその逆にすることである。 記憶媒体並びにローカル・プローブ・アレイが動かされる場合、更なる自由が得 られる。例えば、第１軸に平行な方向に記憶媒体を前後にゆっくりと動かすこと は有益である。記憶媒体の走査移動は、ローカル・プローブが対応する記憶フィ ールドを越えないように選択される。即ち、走査移動は記憶フィールドの大きさ にほぼ等しい。同時に、ローカル・プローブ・アレイは直角方向にステップ状に 動かされる。ローカル・プローブ・アレイ及び記憶媒体の組み合わせた動きによ って、記憶フィールドの第１行が走査される。そこで、プロ ーブは、記憶媒体が戻る前に、次の行にジャンプする。次のこの行は今や逆向き に走査される。この方法は、走査型電子顕微鏡の分野では「バスケット・ウィー ブ・スキャニング（ｂａｓｋｅｔ−ｗｅａｖｅ ｓｃａｎｎｉｎｇ）として知ら れている。 速度を変化させることの他にパルス状の走査及び連続走査を含む種々の操作方 法を使用することが可能である。 （ｆ）トラッキング ローカル・プローブがそれら自身のアクチュエータを持たない記憶システムで は、移動するローカル・プローブ・アレイによって監視及び追跡される特別トラ ックを記憶媒体の縁部に設けることによってトラッキングを達成することができ る。トラッキングは、例えば、ローカル・プローブ・アレイを所定の方向に沿っ て案内する機械的手段によって達成可能である。そのような機械的トラッキング 手段は他の無接触トラッキング手段と組み合わせるか、或いはそれによって完全 に置換することができる。記憶媒体上の対応物と相互作用するように配列された ローカル・プローブ・アレイにおける偏向センサが記憶媒体と平行にそのアレイ を正確に動かすことを可能にする。記憶フィールド又は記憶媒体の境界に印を付 けるために、特別のトラッキング・マークを使用することもできる。そのような トラッキング・マークに到達する場合、ローカル・プローブ・アレイは、例えば 、後方へ移動したり或いは他の位置へジャンプしたりするようにトリガ可能であ る。 又、トラッキングは、記憶装置がパワー・オフ後、或いは一時的に停止した後 、明確に定義された位置に戻ることを保証するために重要である。 ローカル・プローブ・アレイ全体又は記憶媒体を動かすために使用されるアク チュエータの他に、各ローカル・プローブ又はそれが設置されるカンチレバーが それ自身のアクチュエータを持つことも可能である。そのような各アクチュエー タは適当な配線及び駆動回路を必要とする。このような半自動のローカル・プロ ーブが使用される場合、次のような２つの異なるスキームが考えられる。 （１）ローカル・プローブ・アクチュエータは、製造公差を補償するために及び 記憶媒体のローカル表面の粗さを一様にするために使用可能である。 （２）ローカル・プローブそのものは、複数の複雑なローカル・アクチュエータ が必要である場合の走査移動に寄与することが可能である。 このようなローカル・プローブ・アクチュエータが使用される場合、記憶フィ ールドに基づいてトラッキングを行うように考えることもできる。その一例は、 一連の原子がローカル・プローブによって検出及びフォローされるようにそれら の原子を１つの列に沿って配列することである。 （ｇ）アクチュエータ 各カンチレバーは、緩和位置から偏向位置に、又はその逆 にそれを変位するためのアタチュエータを含む。アクチュエータによって得られ る変位は、例えば、損傷を防ぐように減少させることもできる。 変換器とも呼ばれる統合圧電アクチュエータによって得られる種々のカンチレ バー運動が、ＰＣＴ公開特許出願ＷＯ８９／０７２５６号の第３４図乃至第３７ 図に示されている。その得られる種々の運動は、カンチレバー・アレイのうちの 各カンチレバーが更なる行動の自由を持つローカル・プローブ記憶装置を容易な ものにする。そのアレイは、全体として、記憶媒体上を低速の閉ループ態様で走 査されること、及び各カンチレバーが現在届く範囲にある更に小さいサブエリア を走査することが考えられる。 （ｈ）粗アクチュエータ 各カンチレバーのアクチュエータに加えて、特定の適用業務によっては、顕微 鏡的な距離の粗調整が必要なことがある。記憶媒体の届く範囲内でアレイのプロ ーブを動かすために粗アクチュエータが使用可能であり、しかる後、そのカンチ レバーの細密アクチュエータが走査ギャップ制御を行う。粗変位は、製造公差を 補償するために、又は一時停止位置におけるアレイを、それが使用されない時に 動かすために、又は本発明に関連して一定の領域が消去される時に、使用可能で ある。粗変位のためには、ＰＺＴ（圧電セラミック材料；ジルコニウム酸塩チタ ン酸鉛）アクチュエータ、又は精密レバー及び微動ネジが使用可能である。 上記のアクチュエータは、本発明の記憶装置に統合可能な又は別個に実行可能 な特定の駆動回路を必要とする。走査移動は、データを読み取るために及び書き 込むために使用されるマルチプレクサ／デマルチプレクサと同期する。 （ｉ）インターフェース電子回路 駆動手段及び読取／書込電子回路に加えて、インターフェース回路の類が必要 である。そのような回路は、マイクロプロセッサ、マルチプレクサ／デマルチプ レクサ、並列・直列変換器、直列・並列変換器、ディジタル・アナログ変換回路 、及びアナログ・ディジタル変換回路等を含む。特に重要なものはエラー訂正手 段である。或アプリケーションに対しては、記憶装置のすべての活動を調整する マイクロプロセッサを使用することが賢明である。本発明の記憶装置が一部分と なっているコンピュータのマイクロプロセッサと共同するようにその記憶装置を 設計することは考えられることである。本発明の記憶装置の数百又は数千のロー カル・プローブを通してアクセス可能な大量のデータに対処するために、非常に 高速の電子的スイッチ又は光学的スイッチを使用することも可能である。 本発明による完全な記憶装置を説明する前に、それの基本的な構成ブロックを 、第１Ａ図を参照して定義する。 第１Ａ図、第１Ｂ図、及び第２図を参照して、本発明の第１実施例を説明する ことにする。第１Ａ図に示されるように、記憶フィールド１１.ｘは記憶媒体１ ０における小さいパータ ベーション１２を含む。これらのパータベーションの各々はビットを表す。その ようなパータベーションは非常に小さくてよい。数ナノメートル（nm）のサイズ を有するパータベーションが従来技術において報告されている。そのようなパー タベーションを容易に検出することができることを補償するために、隣接するパ ータベーションの中心は約３０nm離れていなければならない。本発明による記憶 フィールドは３０μm＊３０μmのサイズを有し、それは１０⁶ビットという記憶 フィールド当たりの記憶密度を導くものである。第２図には、４つの記憶フィー ルド１１.１−１１.４のサブ・アレイが示される。記憶媒体及びパータベーショ ンの検出のために使用されるプロセスよってば、チップ当たり約１００kHzのビ ット走査速度を達成することが可能である。本発明によれば、それぞれのチップ を有する４つのカンチレバー１３.１−１３.４を持ったローカル・プローブ・ア レイが対応する記憶フィールド１１.１−１１.４上を全体的に走査され、各記憶 フィールドにおけるデータがほとんど同時にアドレスされる。この横方向の移動 に加えて、その媒体に垂直な方向におけるそのアレイの変位は、例えば、そのア レイを一時停止する時に有用となるであろう。チップの最大横方向走査移動は単 一の記憶フィールドの寸法に依存する。本実施例では、最大走査移動は≧３０μ mである。既知のｘ−ｙ位置決め装置を使用すると、１ms乃至１μsの範囲におけ るアクセス・タイムを得ることができる。これは、１０msという今日のディスク ・ドライブのアクセス・タイム、に全くひけを取らない。第２図に示されるよう な記憶システムの場合、４＊１０⁵ビット／秒という合計データ速度を得ること ができ（１０⁶ビット／記憶フィールド、４フィールド及び１００kHz走査速度を 仮定して）、勿論、これらの数値は走査速度及び記憶フィールドの数と共に変動 する。 次に、第１実施例の更なる詳細及び使用される材料を説明する。ローカル・プ ローブ・アレイ２０は、金属化されたカンチレバー１３.１−１３.４及びチップ よりなる。記憶媒体は、薄い酸化物層１５によってカバーされた半導体基板１０ よりなる。この酸化物層１５は、パターン化された誘電体層１１.ｘでもって被 覆される。これらの誘電体層１１.ｘのサイズ及び形状は記憶フィールドを定義 する。カンチレバー１３.ｘは、チップが記憶フィールドに押しつけられるよう に設計される。記憶媒体１０上をアレイ２０全体が走査する時、対応する記憶フ ィールドの電気的特性を測定するためにチップが使用される。 第１実施例による記憶装置のローカル・プローブ・アレイは４つのｘ−ｙアク セス・ラインによって簡単にアドレスすることができる。そのアクセス・ライン は、選択された記憶フィールドにおけるローカル・プローブがそのローカル・プ ローブ・アレイの瞬間的位置によって与えられるこの記憶フィールド内のビット 位置において読取／書込を行うことを可能にする。Ｎ＊Ｎの記憶フィールドを持 った記憶装置の場合、 Ｎ²個のｘ−ｙアクセス・ラインが必要である。 記憶媒体としてよく適するものは、基板１０としてのシリコンと誘電体層１１ .ｘとしての窒化物との組合せである。そのような材料では、情報は窒化物層に おいてトラップされた電荷の形式で記憶することができる。それぞれのチップに バイアスを印加することによって電荷が導入、即ち、書き込まれる。これによっ て、電荷は酸化物層１５内を抜け、窒化物層１１.ｘにおいてトラップされる。 電荷の形におけるこれらのパータベーションは、数日の期間にわたって安定して いるものと観察された。パータベーションは、ローカル・プローブのチップを使 用することによって、又は金属化されたカンチレバーを使用してその記憶フィー ルドのキャパシタンス・イメージを得ることによって検出、即ち、読み取られる 。パータベーションは、チップと記憶媒体との間に逆バイアスを印加することに よって大部分除去、即ち、消去可能である。電荷トラッピング機構は、いつも多 少の残留電荷が残ってしまうように、完全には可逆性ではない。特に、短い逆バ イアスのパルスをチップに印加することによってパータベーションを消去しよう とする場合、そのパータベーションは完全には除去されない。記憶媒体が長く使 用されればされるほど、記憶された情報を読み取る時の信号・雑音比は悪くなる 。情報が通常の方法で、即ち、ビット毎に消去される場合、第２図におけるサブ ・アレイ全体が全体的に封鎖されるか、又は隣接するフィールドにおける読取／ 書込プロセスがその遅い 消去プロセスのために遅らされるであろう。本発明によれば、この問題は、記憶 フィールド全体をときどき完全にクリーン・アップすることにより克服された。 このためには、チップは逆バイアスされて記憶フィールド上をゆっくりと動かさ れるか、又はこれらの電荷を除去するために更なる手段が設けられる。例えば、 記憶媒体の背後側に個別の接点がある場合、又は隣接する記憶フィールドが相互 に十分に隔離されている場合、隣接する記憶フィールドを個別にクリーン・アッ プすることができる。これは、情報を隣接フィールドに書き込みながら逆バイア スを１つの記憶フィールドに印加することを可能にする。 これを達成するために、データ管理スキーム及びそれを実施するための適当な 手段が設けられる。ビット毎の消去のための信頼し得る高速の消去機構は存在せ ず、又、その見通しも全くないので、種々の方法が提案される。本発明のよれば 、新しい情報又は変更されるべき情報が、特別に選択されたブランク記憶フィー ルド又はそのような記憶フィールドの領域に書き込まれる。 第３図には、１つの例が示される。この図には、複数の記憶フィールドを有す る記憶媒体の平面図が示される。記憶フィールド３１が消去される前に、この記 憶フィールドにおける依然として必要な情報は他のエンプティ・フィールド３２ に転送される。同様に、依然として必要なそのような情報を記憶するために、通 常のメモリ装置を使用することも可能で ある。 本発明の記憶装置は、最早必要ない情報と依然として必要な情報とを区別する 助けをする手段を含む。これは、予約された別個の記憶フィールド３３に維持さ れたテーブル、又は、例えば、各記憶フィールドのそばにおける予約されたビッ トによって行うことができる。第４図及び第５Ｂ図と関連して２つの異なる方法 を概説する。両方の図において、例えば、２５個のビット・ロケーションよりな る記憶フィールド４０が示される。これらのビットのうちの２つ（参照番号４１ ）が依然として必要であり、一方他のビットはすべて最早必要ないと仮定すると 、これら２つのビットは適当にマークされなければならない。第４図には、行フ ラッグ（ＲＦ）４４と呼ばれる１列のフラッグ及び列フラッグ（ＣＦ）４５と呼 ばれる１行のフラッグがある。ＣＦ４５の第１及び第２ビットは上げられ（例え ば、「１」にされ）、ＲＦ４４の第２フラッグ４２も上げられる。これらの３つ のフラッグ４２及び４３は、ビット４１を依然として使用されるものとして明瞭 に識別する。 第５Ｂ図において、ＣＦ４５は回転され、ＲＦ４４の次に置かれる。第４図に おけるように、ＣＦ４５のフラッグはそれぞれの行を指し、ＲＦ４４のフラッグ は記憶フィールド４０のそれぞれの列を指す。この配列の利点は、第５Ａ図にお ける断面図に示されるように、プローブ４６を持った平行なレバー４７のアレイ がある場合、それらのフラッグがその記 憶フィールドにおけるビットと同時に読み取り可能であるということである。１ つの代替方法は、これらの並列プローブ４６をすべて同じカンチレバーの一端に 装着することであろう。この場合、記憶媒体の表面の粗さを一様にするために、 Ｚ軸に沿った移動の自由を各プルーブに与える更なる手段が設けられなければな らない。３０nmのビット・サイズを仮定した場合、チップ相互間の距離も３０nm であるため、チップ４６を実現するに十分なスペースがない。この問題を克服す るために、記憶媒体上のデータはインタリーブ方式で配列可能である。３００nm の隣接チップ間の距離を仮定した場合、第１列、第１１列、第２１列、第３１列 等が同時に読み取られるであろう。そこで、プローブ・アレイ４６は３０nm動か され、そして第２列、第１２列、第２２列、第３２列等が読み取られる。 別個のテーブル或いは列及び行フラッグを使用する場合、記憶フィールドにお ける各ビット・ワードは、そのワードに含まれた情報が依然として必要とされる かどうかを表すヘッダを含む。 記憶フィールドにおける情報のどの部分が依然として必要とされるかを表すた めに使用される手段は、以後、消去ポインタと呼ばれる。後で使用されるかも知 れない情報及び最早使用されない情報を区別するために使用されるプロセスは消 去データ管理と呼ばれる。各ビットに対して１つの列及び行フラッグを使用する 場合、これらの消去ポインタのために記 憶媒体上の多くの領域が費やされる。記憶フィールドにおける情報を編成する方 法によっては、必要な消去ポインタは更に少なくなる。第６図には、記憶フィー ルドにおける５つの８ビット・ワードの例が示される。この図には示されていな いサブ・アレイ全体は、例えば、２０個の記憶フィールド（ｎ＝２０）を含み、 各記憶フィールドは５個の８ビット・ワードを記憶するための容量を有する。即 ち、記憶装置全体は８００ビットの容量を有する。本実施例では、第１１記憶フ ィールド６０（ｎ＝１１）は、その情報のほとんどが不要なものであるために消 去されるべきものである。このフィールドの第５ワードだけが依然として必要と される。対応する消去ポインタ・テーブル６２において、フラッグ６１が上げら れ、それは第１１記憶フィールド６０（ｎ＝１１）における第５ワードが消去さ れるべきではないことを表す。従って、その第５ワードは、記憶フィールド６０ がクリーン・アップされる前に他のフィールドにコピーすることによって救われ る。 情報が消去し得るものであるかどうかを決定するための考え得る数多くの種々 の方法が存在することはこの例及び前の例から明らかである。記憶フィールドに おけるビット・ワードが長ければ長いほど、消去ポインタ・テーブルにおけるポ インタは少なくなり、或いは消去フラッグは益々必要なくなる。 消去データ管理プロセスにおける必須のステップを次に説 明する。 （１）先ず、或特定の情報が依然として必要とされるか否かを検出するために、 消去ポインタがチェックされる。即ち、対応するフラッグ、ヘッダー、又は別個 に維持されたテーブルが調べられる。第４図又は第５図に示された例の場合、そ れぞれの行フラッグ及び列フラッグの単純なＡＮＤ結合を生成することができる 。そこで、最早必要ない情報と依然として必要である情報とを区別するように、 このＡＮＤ結合の結果が記憶フィールドにおける情報上にマップされる。 （２）依然として必要であると識別された情報はそれぞれの記憶フィールドから 他のブランク記憶フィールド（例えば、第３図におけるフィールド３２）に転送 される。一旦、元の記憶フィールドにおけるすべての情報が「救出」されてしま うと、次のステップが開始される。 （３）元の記憶フィールド全体又はそのようなフィールドの幾つかが一度に消去 される。記憶媒体として使用される材料によっては、これは、上記のように、照 射、加熱、減磁、又は放電によって行うことができる。１つ又は複数の記憶フィ ールドが消去されるけれども、カンチレバー・アレイを一時停止すること、又は カンチレバーによる干渉なしに記憶フィールドの表面全体がアクセスされるよう にそれを動かすことは有益なことである。例えば、カンチレバー・アレイを取り 除くために粗アクチュエータを使用することが可能であり、或いは、そのアレイ を変位又はフリップするために形状記憶 合金（ＳＭＡ）を使用することも可能である。 （４）消去されてしまった記憶フィールドは、今や、ブランク記憶フィールドと してマーク及び処理可能である。 消去ポインタによって指定されなかった情報は他のブランク・フィールドに転 送されるけれども、情報が不要なものになったかどうかをチェックするためにエ ラー検出機構が使用される。巡回冗長検査のような任意の種類のエラー検出機構 を使用することが可能である。 削除されるべき情報の指示に加えて、変更される必要のある情報をアクセスす るために同様の方法を使用することができる。そのような「変更」ポインタ使用 して、記憶フィールドからワードを検索することが可能である。このワードはプ ロセッサに送られ、そこで、それは処理及び変更される。そこで、その変更され たワードは他のブランク・フィールドに記憶され、そして、それが前に記憶され ていた記憶フィールドにおける位置は、この情報が最早必要ないため、消去ポイ ンタによってマークされる。そのワードが変更される必要がないことを計算の結 果が示した場合、消去フラッグを上げる必要はなく、このワードを他の記憶フィ ールドに書き込む必要もない。 情報の上書きは通常の意味では不可能であるので、記憶装置の記憶フィールド は或状況の下では満杯にされるかもしれない。極めて大きい記憶容量にも関わら ず、これはデータの圧縮を必要とする。本発明に従って、上記消去プロセスと共 同して行うデータの幾何学的圧縮のためのプロセスを説明する。以下では、２つ の異なる圧縮方法が扱われる。 （ｊ）イン・アウト・クリーン・アップ： 上記の消去プロセスと関連して説明したように、記憶フィールドは、それぞれ の消去ポインタを使用して、最早必要ない情報をサーチされる。依然として必要 である情報は他のブランク記憶フィールドへ転送される。本発明によれば、この 情報の転送は幾何学的に行われる。即ち、元の記憶フィールドにおけるブランク 領域がコピーされ、宛先記憶フィールドにおいてブランク領域としてビット毎に 現れる。そこで、圧縮機構（ファジー・パズル・クリーンアップ）は、宛先フィ ールドにおけるブランク・ギャップにうまく適合する他の記憶フィールド又はサ ブ・アレイからのファイル又はワードのサーチを開始する。数百或いは数千もの 異なる記憶フィールドが存在するという事実のために、そのようなワード又はフ ァイルを見つける可能性は非常に高い。パズルにおけるように、宛先フィールド は、それの記憶容量がほとんど使用されてしまうまで、或いはすべて使用されて しまうまでパックされる。記憶密度が進化論的方法で最適化されるように、「巡 回セールスマン・アルゴリズム」を利用した「巡回セールスマン」方法の類或い は発生論的アルゴリズムを使用してもよい。そのような「巡回セールスマン・ア ルゴリズム」又は発生論的アルゴリズムは、１つの記憶フィールドから直接に他 の記憶フィールドに情報を高速度で且つ効率的にコピーする ことを可能にする。そのようなスマートなアルゴリズムが実施されない場合、依 然として必要な情報を一時的記憶フィールド又は外部記憶装置にコピーすること は有益である。そこで、その情報は、例えば、圧縮され、その後、ブランク記憶 フィールドに記憶される。 データ圧縮は、例えば、空にされるべき記憶フィールドを選択するための一定 のルールを適用することによって更に改良又は修正することができる。このフィ ールドは、１つのフィールドの不要なデータの量を他のフィールドのその量と比 較することによって選択可能である。最も多くの不要データを持った記憶フィー ルド、即ち、わずかなビットしか依然として必要とされないフィールドが先ず処 理可能である。しかる後、次の記憶フィールドが後続する。一定の記憶フィール ドをクリーン・アップするためのルールはユーザ定義することができ、或いは記 憶装置を設計した時に導入することもできる。 次に、本発明のもう１つの実施例を説明する。通常の記憶装置の置換に適する 記憶装置を得るためには、その記憶容量は十分に高い必要がある。そのような高 い記憶容量は、数多くの記憶フィールド７１を持った記憶媒体７０を使用するこ とによって実現することができる。第７図において概略的に示された実施例では 、記憶媒体７０は１０００＊１０００個の記憶フィールド７１を有し、各記憶フ ィールドは１０⁶ビットの容量を有する。これは、１テラビットまで記憶するこ とができる記憶装置に通じるものである。この情報をアクセスするために、１０ ００＊１０００個のカンチレバー７３及びプローブを有する二次元ローカル・プ ローブ・アレイ７２が設けられる。この二次元アレイ７２は記憶媒体７０に密接 した距離に設けられ、それの各記憶フィールドにプローブが割り当てられる。本 実施例では、記憶装置は情報を読み取り及び書き込むためにトンネル効果を利用 する。プローブの各々を個々にアドレスするためには、適当な配線が必要である 。記憶媒体７０がそれの裏側と共通の接点を使用することによって接地電位に保 持される場合、プローブ当たり１アクセス・ラインが必要である。この仮定は、 カンチレバーがｚ方向変位に対する微細アクチュエータのようなアクティブな位 置決め手段を必要としない場合に適用される。二次元のローカル・プローブ・ア レイ７２の基板上の領域は、１０００²個のアクセス・ラインを保持するには十 分ではない。本発明によれば、この問題は、その記憶装置がカンチレバー・アレ イ７２を持った基板上にフリップされるレベル３として参照されるもう１つの層 ７４を含むということで迂回される。このレベル３は読取／書込ライン７５.ｘ 及び選択ライン７６.ｘを有し、スペースが許すならば、例えば、更なる電子的 読取／書込回路を有する。読取／書込ライン７５.ｘ及び選択ライン７６.ｘの使 用は、第９図と関連して詳しく後述する多重化アドレシング・スキームを必要と する。この記憶装置の３つのレベルは、第７図に概略的に示されるだけである。 レベル３のボード７４の片側において電気的配線を実現し得ない場合、金属化 シート及び絶縁シートの複数の層を持った印刷回路ボードが使用可能である。適 当な管によって、アクセス・ラインはそのボードを貫通し、金属化パッドにおい て終端する。これらのパッドは、レベル３のボード７４がフリップされる場合、 ローカル・プローブ・アレイ７２のプローブに対する電気的接触が保証されるよ うに実施及び配列される。通常、複数の印刷ボードを接続するために使用される ハンダ接合は、本発明と関連して使用するのに好適である。得られる位置合わせ 精度は本発明による高密度記憶装置を実現するに十分である。位置合わせ及び機 械的相互接続のためのハンダ接合の使用に加えて、これらの接合はローカル・プ ローブ・アレイとボード７４との間の電気的接続としても働く。又、レベル３か らレベル２への容量性の電気的結合も考えられることである。 第７図に示された実施例は次のような材料を含み、読取／書込プロセスは後述 の方法に基づいている。記憶媒体７０は、ローカル・プローブ・アレイ７２のプ ローブによってローカル的に分極される強誘電物質、例えば、ＰＺＴを含む。薄 膜強誘電物質が好適である。その記憶媒体は、チップが次のビット位置へ移動さ れた後もローカル残留分極を維持する。逆分極電圧の印加はその媒体を逆向きに 分極するであろう。この効果は、高い記憶密度を持った双安定記憶装置のために 使用可能である。ローカル分極は不揮発性である、即ち、ロー カル・プローブが去ってもそのまま変化しないで残る。ローカル分極の形をした パータベーションは、ローカル・プローブにより印加される電界と分極状態との 相互作用を測定することによって検出する、即ち、読取ることができる。この相 互作用はトンネル電圧又は電流の変化を導く。好適な実施例は、チップを記憶媒 体と接触させることなくその記憶媒体上を走査させるものである。チップと対応 する記憶フィールドとの間に必要な読取及び書込電圧を加えることによって、情 報を記憶又は検索することができる。情報を消去するためには、ローカル・プロ ーブ・アレイ７２のチップは、読取及び書込のために使用されるトンネル電流モ ードの代わりに電界放出モードで動作する。その電界放出モードでは、大きい電 圧又は電流を記憶フィールドに導入することができる。この方法は、ビット毎の 情報の消去にとって十分に適したものではない。それは、その消去が低い分解能 のものであり且つ低速であるためである。本発明によれば、電界放出モードは、 フィールド全体をクリーン・アップするために使用される。このクリーン・アッ プのプロセスは、第１実施例と関連して既に述べた特別のデータ管理手段によっ て制御及び実行される。 第８図には、もう１つの媒体８０の一部分が示される。この記憶媒体は複数の サブ・アレイ８１に区分される。そのような各サブ・アレイは、例えば、第１図 、第２図、又は第７図と関連して説明したような数多くの記憶フィールド８２（ 拡大スケッチ参照）を有する。このように記憶媒体を区分することによって、更 に高い記憶容量を持った記憶装置を実現することができる。そこで、１つのロー カル・プローブ・アレイがサブ・アレイ８１各々に割り当てられる。これらのロ ーカル・プローブ・アレイは機械的に独立しているので、下側の記憶フィールド がクリーン・アップされるように他のサブ・アレイが一時停止され或いはフリッ プされている間でも幾つかのサブ・アレイは読取／書込モードにあることが可能 である。サブ・アレイの各々は、それ自身の読取／書込電子回路及びマルチプレ クサ／デマルチプレクサを有する。幾つかのサブ・アレイが現在利用可能でない か又はアクセス可能でない等の場合に着信データを再分配するようにサブ・アレ イ相互間のデータ・フローを制御するための高レベル・データ管理手段が設けら れる。 エラー検出及び訂正（ＥＤＣ）は、各サブ・アレイがシングル・ビット・エラ ー又はダブル・ビット・エラーを検出でき且つシングル・ビット・エラーを訂正 できるようにすることによりそのような記憶装置において遂行される。これは、 望ましくは、メモリの各４バイトに対して１バイトのエラー訂正コード（ＥＣＣ ）を付加することによって行われる。 既に説明したように、Ｎ＊Ｎ記憶フィールド及びＮ＊Ｎローカル・プローブを 持った記憶装置はＮ²個のアドレス・ラインを必要とする。１０００＊１０００ ローカル・プローブを持った記憶装置はローカル・プローブ・アレイの表面領域 に適合しない１０⁶個のアドレス・ラインを必要とする。第９図を参照して説明 するもう１つのスキームはそのような状況において使用可能である。この図には 、二次元の１０００＊１０００ローカル・プローブ・アレイのチップ９０が概略 的に示される。読取増幅器９３.ｘ及び書込増幅器９３.ｘを持った読取／書込ラ イン９１.ｘがそのローカル・プローブ・アレイの左側に表される。更に、この 記憶装置は１０００個の選択ライン９５.ｘを含む。このスキームによれば、Ｎ 個の読取ライン及びＮ個の選択ライン、即ち、合計２＊Ｎ個のラインだけが必要 とされ、読取／書込プロセスが交互に実行される。即ち、短いパルスが選択ライ ン９５.ｘを通して送られる。一行のチップが順次アドレスされる。本実施例で は、第９図の最上部分に示されるように、隣接する行のチップがアドレスされる まで１００nsを必要とする。１０００個の選択ライン９５.ｘすべてをアドレス するには１００μsを必要とする。記憶媒体上に記憶された情報を読み取るため にキャップ・センシング（ｃａｐ−ｓｅｎｓｉｎｇ）が使用される場合、簡単な トランジスタ・スイッチ１０１及び読取増幅器１００を使用して、チップ容量１ ０２が１００nsの率でサンプルされる。それぞれのブロック図が第１０図に示さ れる。同様の方法が現在の動的ランダム・アクセス・メモリ（ＤＲＡＭ）におい て既に使用されている。それとの唯一の相異は、ＤＲＡＭ容量がローカル・プロ ーブの容量、即ち、チップ容量によって置換されることである。 以下において、本発明による記憶装置を含むコンピュータ・システムを概説す る。記憶装置は複数のサブ・アレイを含み、各サブアレイはそれ自身の機械的に 独立したローカル・プローブ・アレイを有する。それらのサブ・アレイは、記憶 されるべきデータ・ビットを受けるための及びその装置からのデータ・ビットを 保持するためのバンク及びページに配列される。更に、その記憶装置は、データ ・ビットを転送するためにそのローカル・ブローブに接続された複数の読取／書 込ラインを含む。その記憶装置をコンピュータ・システムに結合するために、コ ネクタがその読取／書込ラインに結合される。記憶装置全体は保護エンクロージ ャ内に設けられる。更に、メモリ・コントローラが使用されて、その記憶装置及 びそれのサブ・アレイへのアクセスを制御し、データ交換を同期化し、及びパワ ー・オン時にメモリ・チェックを行う。このメモリ・コントローラは本発明によ るデータ管理手段を含むか、或いは直列又は並列相互接続バスを介してそのよう なデータ管理手段と相互作用することができる。本発明の記憶装置は、更に、そ の記憶装置からの一行のデータを記憶するための静的ランダム・アクセス・メモ リ（ＳＲＡＭ）に接続可能である。上記メモリ・コントローラは、この場合でも 、そのＳＲＡＭをロード及び選択するようにそのＳＲＡＭと相互作用するであろ う。そのようなＳＲＡＭは、クリーン・アップのための一時メモリとしても使用 可能である。 本発明の記憶装置はビデオ記憶装置としての使用にも非常 によく適する。例えば、６４ビット・ワードが非常に高速で記憶及び検索可能で ある。その記憶装置が高速度バス・システム、例えば、光学的バスを介してイメ ージ・プロセッサにリンクされる場合、イメージが高速且つ連続的態様で処理及 び表示可能である。 上記のような記憶装置は巨大な記憶容量を有する。そのような記憶装置が使用 されるコンピュータ又はシステムによっては、クリーン・アップ及びデータ圧縮 が１日に１回、或いは夜の間に、或いは週末に行われる場合、又はプログラムが 、現在、記憶装置にアクセスを行っていない場合、それは十分であろう。第７図 に示された装置では、データ管理手段がレベル１−３の１つに一体化されるか、 又は別個のユニットとして実行される。記憶装置がほとんど満杯であること、又 は不要なデータを含む多くのフィールドが存在することをこのデータ管理手段が 決定する場合、クリーン・アップ・プロセスが開始される。その実施によっては 、キーボードも如何なるアプリケーション・ブログラムもアクティブでないこと をデータ管理手段が認識する場合にのみ、そのクリーン・アップ・プロセスが開 始される。携帯用コンピュータでは、そのコンピュータが待機モードにある場合 にクリーン・アップ・プロセスが開始可能となる。 既に説明したように、情報を消去するためには、記憶媒体を加熱してもよく、 照射してもよく、或いは、減磁してもよい。そうするためには、カンチレバー・ アレイは、記憶媒体 が上からアクセスされるように、フリップされるか、或いは安全な距離に一時停 止されなければならない。情報を消去するためには、下から記憶媒体をアクセス することも可能である。例えば、抵抗性の層を、記憶媒体の裏側に取り付けるこ とも可能である。この抵抗性の層に電圧を印加することによって、媒体の温度を 増加させることも可能である。使用される記憶媒体によっては、そのような温度 処理はパータベーションの除去にも通じる。 パータベーションがビット毎に除去可能であるというその分野において既に知 られている幾つかの記憶媒体がある。そのようなパータベーションを全体的には 除去することができないことが報告された。これは、記憶媒体が長く使用される ほど信号対雑音比の増加を導く。誤って情報として変換されることがあるその媒 体上の残留物を除去するために、記憶フィールド消去プロセス又は一様なグロー バル消去プロセスを時々使用することは可能である。そのような記憶フィールド 又はグローバル消去プロセスは、通常、かなりのエネルギを必要とする。本発明 の記憶装置が携帯用コンピュータにおいて使用される場合、そのコンピュータが ＡＣ電源に接続されるまで待つことを勧めたい。しかる後、バッテリからのエネ ルギを消費することなく、消去プロセスを実行することができる。 ローカル・プローブ・アレイは本発明による記憶装置の最も高価な部分である ので、そのような装置のコストを不必要 に増加することなく、次のように記憶容量の増加を達成することができる。ロー カル・プローブ・アレイの各ローカル・プローブは、複数の記憶セクションに割 り当て可能である。１０個のそのような記憶プローブを有するローカル・プロー ブ・アレイの各ローカル・プローブに１０個の記憶セクションが割り当てられて いると仮定すると、最初の１０個の記憶セクションは、これらの１０個のプロー ブによって並列にアクセス可能である。これらの１０個のセクションの１つか満 杯にされる場合、次の１０個の記憶セクションをアクセスするように、ローカル ・プローブ・アレイ全体が動かされる。そのローカル・プローブ・アレイが現在 作用していない記憶セクションに記憶された情報に対する読取アクセスは低速に される。それは、それぞれの記憶セクションにローカル・プローブが到達する前 に、ローカル・プローブ・アレイ全体を「より大きい」距離にわたって移動する 必要があるためである。 産業上の利用可能性 本発明は、マルチプロセッサ環境において使用するに十分に適合する。そのよ うな環境では、本発明の記憶装置は複数の自律サブ・アレイに区分可能である。 そのような各サブ・アレイはそのマルチプロセッサ・システムの特定のプロセッ サに割り当てられる。その記憶装置における他のサブ・アレイは、或計算の結果 がすべてのプロセッサにとって利用可能 にされるように共用可能である。これらの共用サブ・アレイでは、アプリケーシ ョン・プログラムを記憶することも可能である。 本発明によれば、最小化されたローカル・プローブ・アレイの並列オペレーシ ョンによって、テラビットの範囲の記憶密度及び１００ギガビット／秒のデータ 速度を得ることができる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴェッテイガー、ペーター スイス国ランノー アム アルビス、ラン グモーシュトラーセ 33 【要約の続き】

Claims (1)

1. 【特許請求の範囲】 １．情報をパータベーション（１２）の形で記憶し得る記憶媒体（１０）と、 プローブ（１４）が前記記憶媒体（１０）を走査するように前記記憶媒体（１ ０）に面したローカル・プローブ・アレイ（２０）と、 前記パータベーション上を走査する時、前記プローブの各々から信号を得るた めの手段と、 前記記憶媒体上にパータベーションを書き込むための手段と、 を含み、更に、 前記記憶媒体の第１セクションから消去されるべき情報とこのセクションにお ける消去されるべきでない情報とを区別するための手段と、 前記消去されるべきでない情報をメモリに、望ましくは、前記記憶媒体の他の セクションに、選択的にコピーするための手段と、 前記第１セクション全体を消去するための手段と、 を含むことを特徴とする記憶装置。 ２．前記消去するための手段は、 前記ローカル・プローブ・アレイによって保持され、 前記記憶媒体のセクション全体を一度に消去することができるように配列され る ことを特徴とする請求の範囲第１項に記載の記憶装置。 ３．前記消去するための手段は、 前記記憶媒体の一方の側に位置づけられ、一方、前記ローカル・プローブ・ア レイは前記記憶媒体の他方の側に位置づけられ、 前記記憶媒体のセクション全体を一度に消去することができるように配列され る ことを特徴とする請求の範囲第１項に記載の記憶装置。 ４．前記ローカル・プローブ・アレイ（２０）はカンチレバーの一次元アレイ又 は二次元アレイを含み、前記カンチレバーの各々は、前記記憶媒体から一定の距 離に保持されるか又は接触モードで動作する１つ又は複数のローカル・プローブ を保持することを特徴とする請求の範囲第１項に記載の記憶装置。 ５．前記ローカル・プローブ・アレイ又は前記記憶媒体は、各プローブが前記記 憶媒体の一定のセクションを走査するように閉ループ態様で動かされることを特 徴とする請求の範囲第１項に記載の記憶装置。 ６．前記記憶媒体は、各々が少なくとも１つの対応するローカル・プローブによ って走査される複数の記憶フィールドに区分されることを特徴とする請求の範囲 第１項又は第５項に記載の記憶装置。 ７．前記記憶媒体の第１セクションから消去されるべき情報とこのセクションに おける消去されるべきでない情報とを、 前記消去されるべき情報を識別するポインタ又はフラッグを分析することによっ て区別するデータ管理手段を含むことを特徴とする請求の範囲第１項に記載の記 憶装置。 ８．前記データ管理手段は第１記憶フィールドから消去されるべき情報の量と他 の記憶フィールドの量とを比較して、どの記憶フィールドが最初に消去されるべ きかを所定のルールに基づいて決定することを特徴とする請求の範囲第７項に記 載の記憶装置。 ９．前記データ管理手段は巡回セールスマン・アルゴリズム又は発生論的アルゴ リズムを使用することを特徴とする請求の範囲第７項に記載の記憶装置。 １０．各記憶フィールドは当該記憶フィールドにおける消去されるべきビットを 指すフラッグを含むか、或いは前記記憶媒体は記憶フィールドにおける消去され るべきビットを指す消去ポインタが保持されたテーブルを含むことを特徴とする 請求の範囲第７項に記載の記憶装置。 １１．前記カンチレバーは、ビット・ワード全体が前記記憶媒体上に書き込まれ るように或いは前記記憶媒体から読み取られるように複数のプローブを保持する ことを特徴とする請求の範囲第４項に記載の記憶装置。 １２．前記ローカル・プローブ・アレイに関する前記記憶媒体の横方向走査移動 又は前記記憶媒体に関する前記ローカル・プローブ・アレイの横方向走査移動を 生じさせるアクチュエータを含むことを特徴とする請求の範囲第１項に記載の記 憶装置。 １３．前記記憶媒体における消去されるべきセクションから前記ローカル・プロ ーブ・アレイを部分的に除去又はフリップするアクチュエータを含むことを特徴 とする請求の範囲第１項に記載の記憶装置。 １４．前記プローブへの読取／書込アクセスのためのアドレス・ラインを保持し たボードを含み、 前記ボードは前記アドレス・ラインの各々が対応するプローブに電気的に結合 されるように前記ローカル・プローブ・アレイ上にフリップされることを特徴と する請求の範囲第１項に記載の記憶装置。 １５．前記ボードは読取／書込回路を含むことを特徴とする請求の範囲第１４項 に記載の記憶装置。 １６．前記記憶媒体は複数の自律サブ・アレイに分けられ、前記サブ・アレイの 各々は複数の記憶フィールドと隣接するサブ・アレイのローカル・プローブ・ア レイとは無関係のローカル・プローブ・アレイとを有することを特徴とする請求 の範囲第１項乃至第１５項の１つに記載の記憶装置。 １７．前記記憶媒体は誘電体層（１１.ｘ）を被覆された薄い酸化物層（１５） によって覆われた半導体基板（１０）を含み、 前記パータベーションは前記記憶媒体において電荷がトラップされるようにプ ローブによってバイアスをローカル的に加えることにより作成される ことを特徴とする請求の範囲第１項乃至第１６項の１つに記載の記憶装置。 １８．前記プローブは導電性チップであり、 前記記憶媒体は、チップと前記半導体基板（１０）に対する及び前記背面接点 の間に電圧が印加された場合、電荷が前記記憶媒体に導入されるように前記背面 接点を含む ことを特徴とする請求の範囲第１７項に記載の記憶装置。 １９．前記記憶媒体は強誘電体材料を含み、前記プローブに印加された電圧によ って前記強誘電体材料をローカル的に分極することによりパータベーションが発 生されることを特徴とする請求の範囲第１項に記載の記憶装置。 ２０．前記パータベーションはプローブに与えられた電界及び前記パータベーシ ョンの分極の相互作用によって検出されることを特徴とする請求の範囲第１７項 に記載の記憶装置。 ２１．前記記憶媒体の１つのセクション又は記憶フィールド全体のパータベーシ ョンは、前記プローブ又は情報を消去するための他の手段を電界放出モードで動 作させるために、十分に大きい電圧又は電流を前記プローブ又は前記他の手段に 印加することによって消去されることを特徴とする請求の範囲第１９項に記載の 記憶装置。 ２２．前記記憶媒体は、ローカル的に加熱することによってパータベーションを 形成することができる材料を含むことを特徴とする請求の範囲第１項に記載の記 憶装置。 ２３．セクション全体のパータベーションは、前記セクショ ン全体を加熱することによって除去されることを特徴とする請求の範囲第２２項 に記載の記憶装置。 ２４．前記記憶媒体は有機材料、望ましくは、ポリマ又はワックス、或いは液晶 を含むことを特徴とする請求の範囲第１項に記載の記憶装置。 ２５．ｍ個のローカル・プローブ及び前記ｍ個のローカル・プローブの各々に割 り当てられたｎ個の記憶セクションを含むこと（即ち、ｍ＊ｎ個の記憶セクショ ンを含むこと）を特徴とする請求の範囲第１項に記載の記憶装置。 ２６．情報がパータベーション（１２）の形で記憶される記憶媒体（１０）と、 プローブ（１４）が前記記憶媒体（１０）を走査するように前記記憶媒体（１ ０）に面したローカル・プローブ・アレイ（２０）と、 前記パータベーション上を走査する時、前記プローブの各々から信号を得るた めの手段と、 前記記憶媒体上にパータベーションを書き込むための手段と、 を含む記憶装置に記憶された情報を消去するための方法にして、 前記記憶媒体の第１セクションから消去されるべき情報及びこのセクションに おける消去されるべきでない情報の間を区別するステップと、 前記消去されるべきでない情報をメモリに、望ましくは、 前記記憶媒体の他のセクションに、選択的にコピーするステップと、 前記第１セクション全体を消去するステップと、 を含むことを特徴とする方法。 ２７．前記記憶媒体の第１セクションから消去されるべき情報及びこのセクショ ンにおける消去されるべきでない情報は前記消去されるべき情報を識別するポイ ンタ又はフラッグを分析することによって区別されることを特徴とする請求の範 囲第２６項に記載の方法。 ２８．第１記憶フィールドから消去されるべき情報の量が他の記憶フィールドの 量と比較され、どの記憶フィールドが最初に消去されるべきかを決定することを 特徴とする請求の範囲第２６項に記載の方法。 ２９．消去されるべき記憶フィールドから読み取られた情報は前記記憶装置に書 き込まれる前に圧縮されることを特徴とする請求の範囲第２６項に記載の方法。