JPH0945886A

JPH0945886A - 増幅型半導体撮像装置

Info

Publication number: JPH0945886A
Application number: JP7196847A
Authority: JP
Inventors: Hiroaki Kudo; 裕章工藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-08-01
Filing date: 1995-08-01
Publication date: 1997-02-14

Abstract

(57)【要約】【課題】光をシリコン基板１の表面側から照射する場
合には、ゲート電極７や絶縁膜６などの光透過率を高め
るために膜厚を薄く形成しなければならず、このため、
ゲート電極ラインのシート抵抗が高くなって高速でゲー
ト電極７を制御することが困難になる。また、光をシリ
コン基板１の裏面側から照射する場合には、このシリコ
ン基板１の層厚が厚いために、光電変換キャリアが拡散
してスミア特性を悪化させたり、短波長領域の光の感度
が低下する。【解決手段】照射光をシリコン基板１の裏面側の光入
射面１ａから入射させる共に、シリコン基板１の層厚を
薄膜化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＭＤ型の増幅型
半導体撮像装置に関する。

【０００２】

【従来の技術】従来、固体撮像素子としては、ＣＣＤ[C
harge Coupled Device]やＭＯＳ[Metal Oxide Semicond
uctor]型の半導体撮像装置が一般に使用されている。し
かし、これらはいずれも蓄積された光電変換キャリアを
破壊読み出しによりそのまま信号電荷として出力するも
のであるため、固体撮像素子の小型高画素化により感度
が低下し信号のＳ／Ｎ比も悪化するという欠点があっ
た。

【０００３】そこで、固体撮像素子の小型高画素化に対
しても高感度と高Ｓ／Ｎ比を得ることができるＣＭＤ[C
harge Modulating Device]型の増幅型半導体撮像装置が
従来から提案されている（例えば１９８６年テレビジョ
ン学会全国大会「ゲート蓄積型ＭＯＳフォトトランジス
タ・イメージセンサ」中村力他）。このような従来の増
幅型半導体撮像装置の一例を図１８に示す。この増幅型
半導体撮像装置は、ｐ型のシリコン基板１上にｎ^-型の
ウエル層２が埋め込みチャンネルとして形成されると共
に、このウエル層２の表層部に高濃度ｎ⁺型のソース領
域３とこのソース領域３を取り囲む同心円状のドレイン
領域４とが形成されている。また、これらソース領域３
とドレイン領域４との間のゲート領域５の表面には、Ｓ
ｉＯ₂の絶縁膜６を介してゲート電極７が環状に形成さ
れると共に、これらソース領域３とドレイン領域４の表
面には、絶縁膜６の開口部を介してソース電極８とドレ
イン電極９が形成されている。

【０００４】上記増幅型半導体撮像装置は、ソース電極
８を接地して、ドレイン電極９を正バイアスとすると共
に、シリコン基板１を負バイアスとする。そして、ゲー
ト電極７を負バイアスとして、シリコン基板１の表面側
から光を照射すると、この光がゲート電極７や絶縁膜６
を透過してｐ型のシリコン基板１とｎ型のウエル層２と
のｐｎ接合による空乏層に達し、ここで光電変換キャリ
アを発生させる。この光電変換キャリアのうちの電子
は、その発生位置に応じてソース領域３またはドレイン
領域４に流出するが、正孔は、ゲート電極７の下層のゲ
ート領域５と絶縁膜６との界面に電荷として蓄積され反
転層を生じさせるので、ソース領域３とドレイン領域４
との間のポテンシャルバリア（電位障壁）が低下する。
したがって、この増幅型半導体撮像装置は、ソース領域
３とドレイン領域４との間に流れるソース電流を入射光
量に応じて変調増幅して出力することができ、しかも、
ゲート電極７のゲート電位を正孔蓄積電位に保つことに
より、信号の非破壊読み出しが可能となるため、高感度
および高Ｓ／Ｎ比を得ることができるようになる。

【０００５】

【発明が解決しようとする課題】ところが、上記従来の
増幅型半導体撮像装置のように、光をシリコン基板１の
表面側から照射する場合には、ゲート電極７や絶縁膜６
などの光透過率を高めるために、これらの膜厚を薄く形
成する必要があり、特にゲート電極７の膜厚を極めて薄
く（０．１μｍ程度以下）形成しなければならない。そ
して、ゲート電極７の膜厚がこのように薄くなると、ゲ
ート電極ラインのシート抵抗が高くなって時定数が増加
するために駆動パルス波形の歪みが大きくなり、高速で
ゲート電極７を制御することが困難になるので、従来の
増幅型半導体撮像装置は、駆動周波数の向上が制限され
るという問題があった。

【０００６】増幅型半導体撮像装置は、一般に２次元の
マトリクス状に形成された各画素をＸＹアドレスにより
走査して信号を順次読み出すようにしているので、画素
数を増加させて高画素化を図ると、駆動周波数を数ＭHz
程度まで上昇させる必要がある。このため、従来の増幅
型半導体撮像装置では、入射光が透過するゲート領域５
上のゲート電極７の膜厚のみを極めて薄く形成し、他の
ゲート電極ラインの膜厚は厚く形成したり、または、別
の電極ラインをコンタクト結合させるなどの複雑な製造
プロセスを用いてシート抵抗の低減を図り駆動周波数を
向上させていた。

【０００７】また、この増幅型半導体撮像装置に照射さ
れた光は、各画素ごとにゲート電極７や絶縁膜６などを
透過するので、これらゲート電極７や絶縁膜６などの画
素ごとの分光光学特性を均一にする必要が生じる。しか
し、この分光光学特性は、電極材料や絶縁膜材料の屈折
率および吸収係数などの光学的性質にばらつきが生じた
り、膜厚が不均一になることにより大きく変動するの
で、従来の増幅型半導体撮像装置は、精密な製造プロセ
スを用いてこれらの膜厚などを高精度に管理する必要が
あるという問題もあった。しかも、ゲート電極７や絶縁
膜６などはパターン形成によって凹凸が生じるので、照
射光が透過する際にこれらの凹凸面で光が散乱し光損失
が多くなるという問題もあった。

【０００８】さらに、図１９に示すように、ゲート電極
７上にマイクロレンズ１５を形成することにより、照射
光を集光して入射させるようにする場合や、図２０に示
すように、各画素領域全体を覆うように分光フィルタ２
０を形成することにより、カラー対応化を図る場合に
は、ゲート電極７などの凹凸面によりこれらマイクロレ
ンズ１５や分光フィルタ２０の光学的特性を均一に形成
することが困難になるという問題もあった。

【０００９】また、ＣＣＤ型の半導体撮像装置では、上
記問題を回避するために、電極などが形成された表面側
を避けて、基板の裏面側から光を入射するようにしたも
のがあった。しかし、ＣＣＤ型の半導体撮像装置は、受
光部であるホトダイオード部と電荷転送部であるＣＣＤ
部とを光学的に分離してＣＣＤ部を遮光する必要があ
る。そして、このＣＣＤ部を遮光するために基板の裏面
側に遮光膜を形成するので、この遮光膜の凹凸によっ
て、マイクロレンズ１５や分光フィルタ２０などを設け
る場合に光学的特性を均一に形成することが困難になる
という問題が依然解消し得なかった。

【００１０】しかも、従来の増幅型半導体撮像装置でシ
リコン基板１の裏面側から光を入射させた場合には、こ
のシリコン基板１の層厚が厚いために、入射した光がｐ
ｎ接合の空乏層に達する前の中性化領域で光電変換され
るので、光電変換キャリアがゲート領域５に蓄積される
までの間に拡散し、隣接する画素などに影響を与えてス
ミア特性を悪化させるという問題が発生する。また、こ
のようにシリコン基板１の層厚が厚い場合には、シリコ
ン基板１への光侵入深さが浅い短波長領域の光の感度が
低下するという問題も発生していた。

【００１１】本発明は、上記従来の問題を解決するもの
で、照射光を基板の裏面側から入射させるとともに、基
板の層厚を薄く形成することにより、ゲート電極などを
十分に厚く形成でき、スミア特性の悪化なども防止する
ことができる増幅型半導体撮像装置を提供することを目
的とする。

【００１２】

【課題を解決するための手段】本発明の増幅型半導体撮
像装置は、第１導電型の半導体基板上に第２導電型半導
体層の半導体ウエル層が形成されると共に、該半導体ウ
エル層の表層部に高濃度第１導電型半導体層のソース領
域とドレイン領域がそれぞれ形成され、該ソース領域と
ドレイン領域の間のゲート領域の表面に絶縁膜を介して
ゲート電極が形成された増幅型半導体撮像装置におい
て、該半導体基板の裏面を光入射面とすると共に、該半
導体基板の層厚が、該半導体基板と該半導体ウエル層と
のｐｎ接合により生じる空乏層の裏面側の端と該半導体
基板の裏面との間の距離をｄ1とし、該光入射面に入射
される光の波長に対する光侵入深さをｄ2とした場合
に、ｄ1≦ｄ2の条件を満たす厚さに形成された、そのこ
とにより上記目的が達成される。

【００１３】また、好ましくは、第１導電型の半導体基
板上に第２導電型半導体層の半導体ウエル層が形成され
ると共に、該半導体ウエル層の表層部に高濃度第１導電
型半導体層のソース領域とドレイン領域がそれぞれ形成
され、該ソース領域とドレイン領域の間のゲート領域の
表面に絶縁膜を介してゲート電極が形成された増幅型半
導体撮像装置において、該半導体基板の裏面を光入射面
とすると共に、該半導体基板の層厚が、該半導体ウエル
層とのｐｎ接合により生じる空乏層が該半導体基板の裏
面まで達する厚さに形成される。

【００１４】さらに、好ましくは、本発明の増幅型半導
体撮像装置における増幅型半導体撮像装置が、第１導電
型の半導体基板上に第２導電型半導体層の半導体ウエル
層が形成されると共に、該半導体ウエル層の表層部に高
濃度第１導電型半導体層のソース領域とドレイン領域が
それぞれ形成され、該ソース領域とドレイン領域の間の
該半導体ウエル層の表面に絶縁膜を介して第１ゲート電
極と第２ゲート電極とが隣り合って形成され、かつ、該
半導体ウエル層の表層部における該第２ゲート電極に覆
われる領域内または該第２ゲート電極を介して該第１ゲ
ート電極とは反対側の領域内に高濃度第２導電型半導体
層のリセットドレイン領域が形成されたものである。

【００１５】さらに、好ましくは、本発明の増幅型半導
体撮像装置における半導体基板の層厚が、少なくとも前
記ゲート領域または前記第１ゲート電極の下層のゲート
領域に対応する範囲のみ所定の厚さに形成される。

【００１６】さらに、好ましくは、本発明の増幅型半導
体撮像装置における半導体基板の裏面の光入射面に、該
光入射面に入射される光の波長に対して反射を抑制する
誘電体反射防止膜が形成される。

【００１７】さらに、好ましくは、本発明の増幅型半導
体撮像装置における半導体基板の裏面の光入射面に、該
光入射面に入射される光の特定の波長領域のみを透過さ
せる誘電体バンドパスフィルタまたは有機物カラーフィ
ルタが形成される。

【００１８】さらに、好ましくは、本発明の増幅型半導
体撮像装置における半導体基板の裏面の光入射面に、該
光入射面に入射される光の波長に対して集光作用を有す
るマイクロレンズアレイが形成される。

【００１９】さらに、好ましくは、本発明の増幅型半導
体撮像装置における半導体基板の裏面の光入射面に、該
光入射面に入射される光の波長に対して集光作用を有す
るフレネルレンズアレイが形成される。

【００２０】さらに、好ましくは、本発明の増幅型半導
体撮像装置における半導体基板の表面側の前記電極また
は絶縁膜が、前記半導体基板の裏面の光入射面に入射さ
れる光の波長に対して高反射率を有する金属反射膜また
は誘電体反射膜によって形成される。

【００２１】さらに、好ましくは、本発明の増幅型半導
体撮像装置における半導体基板の表面側の前記絶縁膜お
よび電極の上層に、該半導体基板を補強する強化保護層
が形成される。

【００２２】さらに、好ましくは、本発明の増幅型半導
体撮像装置における半導体基板の表面側の前記絶縁膜お
よび電極の上層に、該半導体基板を補強する別の基板が
張り合わされる。

【００２３】さらに、好ましくは、本発明の増幅型半導
体撮像装置における半導体基板を裏面側から薄膜化する
ことにより該半導体基板の層厚を所定の厚さに形成して
製造する。

【００２４】以下、その作用について説明する。

【００２５】上記構成により、照射光を半導体基板の裏
面から入射するので、この入射光がゲート電極などを通
過することがなくなる。したがって、光透過率を向上さ
せるためにゲート電極の膜厚を薄くしたり、画素ごとの
光透過率を一定にするために膜厚などの均一化を精密に
管理する必要がなくなるだけでなく、このゲート電極な
どの凹凸によって光が散乱して光損失が多くなることも
なくなる。

【００２６】しかも、半導体基板の裏面から入射した光
は、少なくとも光侵入深さｄ2までは侵入することがで
き、空乏層の裏面側の端と半導体基板の裏面との間の距
離ｄ1よりも長い距離を侵入するので、この入射光を確
実に空乏層で光電変換させることができる。したがっ
て、半導体基板の裏面側から光を入射させることによ
り、短波長領域の感度が低下したり、光電変換キャリア
の拡散によりスミア特性が悪化するおそれがなくなる。

【００２７】また、上記構成により、空乏層が半導体基
板の裏面に達するまで、この半導体基板の層厚がさらに
薄く形成されるので、光電変換キャリアの拡散によるス
ミア特性の悪化をより一層確実に防止することができる
ようになる。

【００２８】さらに、上記構成により、第１ゲート電極
の下層に蓄積される蓄積キャリアを第２ゲート電極の制
御によってリセットドレイン領域に排出することができ
る。

【００２９】さらに、上記構成により、光の入射部の層
厚のみを薄くするので、半導体基板の薄膜化による強度
の低下をある程度抑制することができる。

【００３０】さらに、上記構成により、光入射面に誘電
体反射防止膜が形成されるので、照射光を無駄なく半導
体基板内に入射することができる。

【００３１】さらに、上記構成により、半導体基板の裏
面の平坦な光入射面に誘電体バンドパスフィルタまたは
有機物カラーフィルタを形成できるので、これらの光学
的特性を均一化することが容易となる。

【００３２】さらに、上記構成により、半導体基板の裏
面の平坦な光入射面にマイクロレンズアレイを形成でき
るので、この光学的特性を均一化することが容易とな
る。

【００３３】さらに、上記構成により、半導体基板の裏
面の平坦な光入射面にフレネルレンズアレイを形成でき
るので、この光学的特性を均一化することが容易とな
る。

【００３４】さらに、上記構成により、電極や絶縁膜が
金属反射膜または誘電体反射膜によって形成されるの
で、半導体基板の裏面の光入射面から入射した光を表面
側で反射して再度半導体基板内に入射させることがで
き、光電変換効率を向上させることができる。

【００３５】さらに、上記構成により、半導体基板の表
面側に強化保護層を形成して、薄膜化した半導体基板を
補強することができる。

【００３６】さらに、上記構成により、半導体基板の表
面側に別の基板を形成して、薄膜化した半導体基板を補
強することができる。

【００３７】さらに、上記構成により、半導体基板を裏
面側から薄膜化するので、この半導体基板の層厚を容易
に薄く形成することができる。

【００３８】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。

【００３９】図１〜図７は本発明の第１実施形態を示す
ものであって、図１は増幅型半導体撮像装置の構成を模
式的に示す縦断面、図２は増幅型半導体撮像装置の製造
プロセスを説明するための縦断面図、図３は図２の増幅
型半導体撮像装置に支持基板を張り合わせたときの縦断
面図、図４は図３の増幅型半導体撮像装置のシリコン基
板を薄膜化したときの縦断面図、図５は図４の増幅型半
導体撮像装置に可視光透過性ガラス板を接着したときの
縦断面図、図６は図５の増幅型半導体撮像装置から支持
基板を取り除いたときの縦断面図、図７は増幅型半導体
撮像装置のポテンシャル分布図である。なお、図１８〜
図２０に示した従来例と同様の機能を有する構成部材に
は同じ番号を付記する。

【００４０】本実施形態の増幅型半導体撮像装置の１画
素分の構造を図１に示す。この増幅型半導体撮像装置
は、キャリア濃度が約１．０×１０¹⁴／ｃｍ³のｐ型の
シリコン基板１上にキャリア濃度が約１．０×１０¹⁶／
ｃｍ³のｎ^-型のウエル層２が形成されている。ウエル層
２は、エピタキシャル成長またはイオン注入法によって
０．５μｍ〜３μｍ程度の厚さに形成される。このウエ
ル層２の表層部には、高濃度ｐ⁺型のソース領域３とこ
のソース領域３を取り囲む同心円状のドレイン領域４と
が形成されている。これらのソース領域３とドレイン領
域４は、ゲート長２．５μｍ程度のゲート領域５の間隔
を開けて、イオン注入法によりそれぞれ接合深さ０．３
μｍ程度に形成される。また、ウエル層２の表面には、
ＳｉＯ₂の絶縁膜６が３５ｎｍ程度の厚さに形成されて
いる。そして、ソース領域３とドレイン領域４との間の
ゲート領域５を覆うこの絶縁膜６上には、ポリシリコン
膜またはアルミニウム金属膜によるゲート電極７が環状
に０．１μｍ〜０．５μｍ程度の厚さに形成されてい
る。さらに、ソース領域３とドレイン領域４を覆う絶縁
膜６には、それぞれ一部に開口部が形成され、ソース電
極８とドレイン電極９とが形成されている。

【００４１】上記増幅型半導体撮像装置は、シリコン基
板１の裏面を光入射面１ａとして、この裏面側から光を
入射するようになっている。また、シリコン基板１の層
厚Ｗは、ｐ型のシリコン基板１とｎ^-型のウエル層２と
のｐｎ接合により生じる空乏層の裏面側（ｐ型側）の端
と光入射面１ａとの間の距離をｄ1とし、この光入射面
１ａに入射される光の波長に対する光侵入深さをｄ2と
した場合に、ｄ1≦ｄ2の条件を満たす厚さに形成されて
いる。ｐｎ接合の両側に生じる空乏層の厚さは、シリコ
ン基板１とウエル層２のそれぞれのキャリア濃度とゲー
ト電圧と半導体の諸定数によって定まり、ここで示す増
幅型半導体撮像装置の場合には、ゲート電圧を５Ｖとす
ると（基準電圧を０Ｖとする。以下も同じ）、約１１．
５μｍとなる。そして、光侵入深さｄ2は、入射光の波
長λとシリコン基板１の吸収係数αによって定まり、こ
こで示す可視光領域の増幅型半導体撮像装置の場合に
は、波長λを０．８μｍとし吸収係数αを１．０×１０
³ｃｍ^-1とすると、約１０μｍとなる。したがって、距
離ｄ1は光侵入深さｄ2以下としなければならないので、
シリコン基板１の層厚Ｗは、この光侵入深さｄ2の約１
０μｍと空乏層の厚さの約１１．５μｍとの和である約
２１．５μｍ以下とする。

【００４２】上記シリコン基板１の層厚Ｗは、空乏層が
このシリコン基板１の裏面まで達するような厚さに形成
してもよい。したがって、この場合のシリコン基板１の
層厚Ｗは、空乏層の厚さである約１１．５μｍ以下とす
る。

【００４３】シリコン基板１の層厚Ｗを上記のように約
２１．５μｍ以下または約１１．５μｍ以下に薄膜化す
るための増幅型半導体撮像装置の製造方法を説明する。
まず、図２に示すように、シリコン基板１上にウエル層
２とソース領域３およびドレイン領域４を形成すると共
に、絶縁膜６とゲート電極７、ソース電極８およびドレ
イン電極９を形成する。ただし、このときのシリコン基
板１の層厚Ｗ0は、シリコンウエハ自体の十分な厚さを
有する。この増幅型半導体撮像装置は、図３に示すよう
に、シリコン基板１の表面側の電極６〜８などの上に、
レジスト１０を介して支持基板１１が張り合わせられ
る。支持基板１１は、他のシリコン基板やガラス基板な
どの十分な層厚を有する基板である。

【００４４】支持基板１１を張り合わせた増幅型半導体
撮像装置は、図４に示すように、シリコン基板１の層厚
Ｗが上記約２１．５μｍ以下または約１１．５μｍ以下
となるまで裏面側から薄膜化する。この薄膜化は、シリ
コン基板１の裏面を研磨剤によって研削することにより
可能となる。例えば１００オングストローム径のＳｉＯ
₂を水酸化ナトリウム水溶液にコロイド状に浮遊させた
ものを研磨剤として使用することにより、シリコン基板
１の裏面を鏡面研磨して光入射面１ａを形成することが
できる。また、ダイヤモンドスラリーやＡｌ₂Ｏ₃または
ＳｉＣなどの研磨剤を用いることもできる。さらに、こ
の薄膜化は、シリコン基板１の裏面をリアクティブイオ
ンエッチング技術によってエッチングするものであって
もよい。リアクティブイオンエッチング技術では、ハロ
ゲン系ガス（Ｂｒ，Ｆ，Ｃｌ₂など）を反応ガスとして
使用することにより、シリコン基板１の裏面を均一にエ
ッチング除去し薄膜化を行うことができる。なお、現状
の基板薄膜化技術でも、シリコン基板１の層厚Ｗを約１
０μｍ程度まで薄膜化することが可能であり、上記約２
１．５μｍ以下または約１１．５μｍ以下の薄膜化は十
分に達成できるが、将来的には、精度向上により、２μ
ｍ〜３μｍ程度の薄膜化も可能となる。

【００４５】上記増幅型半導体撮像装置は、図５に示す
ように、薄膜化を行ったシリコン基板１の裏面の光入射
面１ａに可視光透過性エポキシ樹脂１２を介して可視光
透過性ガラス板１３を接着する。可視光透過性ガラス板
１３は、この増幅型半導体撮像装置が撮像する可視光領
域の光を透過するガラス板であり、光を入射する光入射
面１ａを保護するためと、薄膜化したシリコン基板１を
補強するために接着される。また、可視光透過性エポキ
シ樹脂１２は、可視光領域の光を透過する透光性の熱硬
化性の接着剤である。この可視光透過性ガラス板１３が
接着された増幅型半導体撮像装置は、チップダイシング
によって素子ごとに分割してから、レジストリムーバに
よってレジスト１０を溶解し、図６に示すように、支持
基板１１を取り除く。そして、分割された各素子は、従
来と同様にマウントおよびワイヤーボンディングを施す
ことによりパッケージに実装して固体撮像素子とする。
ただし、従来とは逆に、シリコン基板１の裏面の光入射
面１ａがパッケージの窓部に向けて実装される。

【００４６】上記構成の増幅型半導体撮像装置は、ゲー
ト電極７に５Ｖ程度の高電圧を印加した状態で、シリコ
ン基板１の裏面の光入射面１ａから光を入射すると、ｐ
ｎ接合の空乏層で光電変換キャリアが発生しゲート領域
５に信号電荷（電子）として蓄積される。したがって、
このゲート領域５のポテンシャル分布は、図７に示すよ
うに、信号電荷が蓄積されることによりの状態から
の状態に上昇する。そして、この図において、シリコン
基板１は、ウエル層２と絶縁膜６との境界から２１．１
μｍ以下、即ち空乏層の端から１０μｍ以下の深さ、ま
たは、ウエル層２と絶縁膜６との境界から１１．５μｍ
以下、即ち空乏層の端まで薄膜化される。

【００４７】上記増幅型半導体撮像装置は、照射光をシ
リコン基板１の裏面の光入射面１ａから入射するので、
表面側のゲート電極７を薄く形成する必要がなくなる。
したがって、このゲート電極７として、膜厚の厚いポリ
シリコン膜または金属膜を使用することが可能となるの
で、ゲート電極ラインのシート抵抗を低減し、駆動周波
数の向上を図ることができるようになる。しかも、この
ゲート電極７や絶縁膜６などの光透過率を画素ごとに一
定にするために、製造プロセスでの膜厚管理などを必要
以上に高精度化しなくてもよくなる。さらに、これらゲ
ート電極７や絶縁膜６などのパターンの凹凸によって光
が散乱することがなくなり、光損失を低減できるように
なる。

【００４８】また、シリコン基板１の層厚Ｗを薄膜化す
るので、入射光をｐｎ接合の空乏層で確実に光電変換さ
せることができる。したがって、シリコン基板１の裏面
の光入射面１ａから光を入射した場合に従来生じていた
短波長領域の感度低下の欠点も解消することができる。
しかも、層厚Ｗが薄膜化すると、入射光が光電変換され
て蓄積されるまでの間の光電変換キャリアの拡散によっ
てスミア特性が悪化することもほとんどなくなる。特
に、空乏層がシリコン基板１の裏面に達するように層厚
Ｗを約１１．５μｍ以下まで薄膜化した場合には、この
入射光の拡散によるスミア特性の悪化を確実に防止する
ことができる。

【００４９】なお、シリコン基板１の裏面の光入射面１
ａにＷＳｉなどの遮光膜をパターン形成すれば、上記ス
ミア特性やブルーミングをさらに改善することができ
る。しかも、光入射面１ａは、ゲート電極７などが形成
されない平坦面であるため、容易にこの遮光膜を精度よ
くパターン形成することができる。

【００５０】図８および図９は本発明の第２実施形態を
示すものであって、図８は増幅型半導体撮像装置の構成
を模式的に示す縦断面、図９は増幅型半導体撮像装置の
他の構成を模式的に示す縦断面である。なお、図１に示
した第１実施形態と同様の機能を有する構成部材には同
じ番号を付記する。

【００５１】本実施形態の増幅型半導体撮像装置の１画
素分の構造を図８に示す。この増幅型半導体撮像装置
は、図１に示した第１実施形態と同様に、シリコン基板
１上にウエル層２とソース領域３およびドレイン領域４
が形成されると共に、絶縁膜６とゲート電極７、ソース
電極８およびドレイン電極９が形成されている。ただ
し、シリコン基板１は、キャリア濃度が約５．０×１０
¹³／ｃｍ³のｐ型シリコンとし、ウエル層２は、キャリ
ア濃度が約１．０×１０¹³／ｃｍ³のｎ^-型のシリコン層
をエピタキシャル成長により０．５μｍ〜３μｍ程度の
厚さに形成したものとする。また、ゲート電極７は、ポ
リシリコン膜を０．１μｍ〜０．５μｍ程度の厚さに形
成したものとする。なお、図１に示した第１実施形態と
同様に、ソース領域３とドレイン領域４は、ゲート領域
５としてゲート長２．５μｍ程度の間隔を開けて、イオ
ン注入法によりそれぞれ接合深さ０．３μｍ程度に形成
され、ＳｉＯ2の絶縁膜６は、３５ｎｍ程度の厚さに形
成される。したがって、シリコン基板１とウエル層２の
ｐｎ接合の両側に生じる空乏層の厚さは、ゲート電圧を
５Ｖとすると約１１．５μｍとなる。

【００５２】上記増幅型半導体撮像装置も、シリコン基
板１の裏面側から光を入射するようになっている。しか
し、シリコン基板１の全体の層厚Ｗ1は、十分に厚いも
のとし、ゲート電極７の下層のゲート領域５に対応する
裏面のみを光入射面１ａとして薄膜化している。この光
入射面１ａの層厚Ｗは、第１実施形態の場合と同様に、
光侵入深さと空乏層の厚さとの和以下または空乏層の厚
さ以下とする。即ち、これら光侵入深さと空乏層の厚さ
も第１実施形態の場合と同じなので、約２１．５μｍ以
下または約１１．５μｍ以下とする。このような薄膜化
は、まず第１実施形態で説明した研磨工程により層厚Ｗ
1が５０μｍ程度となるまでシリコン基板１の裏面を研
削し、次にこの裏面に約５μｍ程度の厚さのレジストマ
スクを所定パターンで形成すると共に、ハロゲン系ガス
を用いたリアクティブイオンエッチング技術による選択
エッチクングを行うことにより、光入射面１ａの部分の
層厚Ｗのみをさらに約２１．５μｍ以下または約１１．
５μｍ以下にすることで可能となる。

【００５３】上記増幅型半導体撮像装置は、第１実施形
態の場合と同様の効果に加えて、シリコン基板１の強度
をある程度維持できるので、ハンドリングが容易になる
という利点を有する。また、ゲート領域５に対応する光
入射面１ａ以外の部分からの光の入射を排除できるの
で、不要な光電変換キャリアの発生によって生じるブル
ーミングやスミア特性も確実に低減することができる。

【００５４】図９に示す増幅型半導体撮像装置は、シリ
コン基板１の裏面の光入射面１ａを画素領域全体に広げ
たものであり、この領域全体の層厚Ｗを約２１．５μｍ
以下または約１１．５μｍ以下まで薄膜化している。こ
のような薄膜化は、上記レジストマスクのパターンを変
更することにより容易に実現可能となる。そして、この
増幅型半導体撮像装置も、図８に示したものと同様の効
果を得ることができる。

【００５５】図１０は本発明の第３実施形態を示すもの
であって、増幅型半導体撮像装置の構成を模式的に示す
縦断面である。なお、図１に示した第１実施形態と同様
の機能を有する構成部材には同じ番号を付記する。

【００５６】本実施形態の増幅型半導体撮像装置の１画
素分の構造を図１０に示す。この増幅型半導体撮像装置
は、図８に示した第２実施形態と同様に、シリコン基板
１上にウエル層２とソース領域３およびドレイン領域４
が形成されると共に、絶縁膜６とゲート電極７、ソース
電極８およびドレイン電極９が形成されている。ただ
し、ウエル層２は、キャリア濃度が約１．０×１０¹³／
ｃｍ³のｎ^-型のシリコン層をエピタキシャル成長または
イオン注入法により０．５μｍ〜５．０μｍ程度の厚さ
に形成したものとし、ゲート電極７は、ポリシリコン膜
を５０ｎｍ〜７０ｎｍ程度の厚さに形成したものとす
る。なお、図８に示した第２実施形態と同様に、シリコ
ン基板１は、キャリア濃度が約５．０×１０¹³／ｃｍ³
のｐ型シリコンとし、ソース領域３とドレイン領域４
は、ゲート領域５としてゲート長２．５μｍ程度の間隔
を開けて、イオン注入法によりそれぞれ接合深さ０．３
μｍ程度に形成され、ＳｉＯ₂の絶縁膜６は、３５ｎｍ
程度の厚さに形成される。したがって、シリコン基板１
とウエル層２のｐｎ接合の両側に生じる空乏層の厚さ
は、ゲート電圧を５Ｖとすると約１１．５μｍとなる。

【００５７】本実施形態の増幅型半導体撮像装置は、図
１に示した第１実施形態の場合と同様に、研磨工程やリ
アクティブイオンエッチング技術によってシリコン基板
１の全体の層厚Ｗを光侵入深さと空乏層の厚さとの和以
下または空乏層の厚さ以下とする。即ち、これら光侵入
深さと空乏層の厚さも第１実施形態の場合と同じなの
で、約２１．５μｍ以下または約１１．５μｍ以下とす
る。また、この増幅型半導体撮像装置は、薄膜化したシ
リコン基板１の裏面を光入射面１ａとして、この光入射
面１ａに反射防止膜１４を形成している。反射防止膜１
４は、ＳｉＯ₂、ＺｎＯおよびＴｉＯ₂などの誘電体薄膜
を多層コーティングしたものである。例えば、設計波長
λを５５０ｎｍとした場合、表１に示す誘電体薄膜を電
子ビーム蒸着法により順次多層に形成することにより、

【００５８】

【表１】

【００５９】可視光領域内での反射率が０．２％以下の
反射防止膜１４を形成することができ、照射される光の
光入射面１ａでの光反射をほぼ完全になくすことができ
るようになる。なお、このような反射防止膜１４は、レ
ジストリムーバなどの有機溶剤に対し不溶であり、図５
に示した可視光透過性エポキシ樹脂１２などのエポキシ
樹脂とも反応しないので、第１実施形態の場合と同様
に、支持基板１１を用いてシリコン基板１の薄膜化を行
ったり、光入射面１ａに可視光透過性ガラス板１３を接
着することも可能となる。

【００６０】上記増幅型半導体撮像装置は、第１実施形
態の場合と同様の効果に加えて、光入射面１ａに照射さ
れる光を反射防止膜１４を介してほぼ１００％入射させ
ることができるので、反射による光損失を極めて小さく
し、光電変換効率を向上させることができるようにな
る。また、このような反射防止膜１４は、シリコン基板
１の裏面の平坦な光入射面１ａ上に形成するので、光学
的特性の均一なものを容易に形成することができる。

【００６１】なお、カラー対応の増幅型半導体撮像装置
では、図１０に示す各画素領域ごとに必要なカラー成分
のバンドパスフィルタを反射防止膜１４に代えて形成す
る。バンドパスフィルタは、必要なカラー成分の波長領
域のみの光を透過するフィルタであり、例えばＲＧＢ信
号やＭＣＹＧ補色信号の各色に対応したものとなる。ま
た、このバンドパスフィルタは、誘電体バンドパスフィ
ルタや有機物カラーフィルタによって構成される。この
ようなバンドパスフィルタは、従来のようにゲート電極
７などが形成されたシリコン基板１の表面側とは異な
り、このシリコン基板１の裏面の平坦な光入射面１ａ上
に形成するので、光学的特性の均一なものを容易に形成
することができるようになる。

【００６２】図１１は本発明の第４実施形態を示すもの
であって、増幅型半導体撮像装置の構成を模式的に示す
縦断面である。なお、図１に示した第１実施形態と同様
の機能を有する構成部材には同じ番号を付記する。

【００６３】本実施形態の増幅型半導体撮像装置の１画
素分の構造を図１１に示す。この増幅型半導体撮像装置
は、図１０に示した第３実施形態と同様に、シリコン基
板１上にウエル層２とソース領域３およびドレイン領域
４が形成されると共に、絶縁膜６とゲート電極７、ソー
ス電極８およびドレイン電極９が形成されている。な
お、シリコン基板１は、キャリア濃度が約５．０×１０
¹³／ｃｍ³のｐ型シリコンとし、ウエル層２は、キャリ
ア濃度が約１．０×１０¹³／ｃｍ³のｎ^-型のシリコン層
をエピタキシャル成長またはイオン注入法により０．５
μｍ〜５．０μｍ程度の厚さに形成したものとし、ソー
ス領域３とドレイン領域４は、ゲート領域５としてゲー
ト長２．５μｍ程度の間隔を開けて、イオン注入法によ
りそれぞれ接合深さ０．３μｍ程度に形成される。ま
た、ＳｉＯ₂の絶縁膜６は、３５ｎｍ程度の厚さに形成
され、ゲート電極７は、ポリシリコン膜を５０ｎｍ〜７
０ｎｍ程度の厚さに形成したものとする。したがって、
シリコン基板１とウエル層２のｐｎ接合の両側に生じる
空乏層の厚さは、ゲート電圧を５Ｖとすると約１１．５
μｍとなる。

【００６４】本実施形態の増幅型半導体撮像装置は、図
１に示した第１実施形態の場合と同様に、研磨工程やリ
アクティブイオンエッチング技術によってシリコン基板
１の全体の層厚Ｗを光侵入深さと空乏層の厚さとの和以
下または空乏層の厚さ以下とする。即ち、これら光侵入
深さと空乏層の厚さも第１実施形態の場合と同じなの
で、約２１．５μｍ以下または約１１．５μｍ以下とす
る。また、この増幅型半導体撮像装置は、薄膜化したシ
リコン基板１の裏面を光入射面１ａとし、この光入射面
１ａに多数のマイクロレンズ１５をマイクロレンズアレ
イとして形成している。マイクロレンズ１５は、レジス
トリムーバなどの有機溶剤に対し不溶であり、図５に示
した可視光透過性エポキシ樹脂１２などのエポキシ樹脂
とも反応しない材質のものを用いることにより、第１実
施形態の場合と同様に、支持基板１１を用いて薄膜化を
行ったり、光入射面１ａに可視光透過性ガラス板１３を
接着できるようにすることが好ましい。マイクロレンズ
アレイは、モードインデックスレンズやジオデシックレ
ンズを用いて形成することができる。モードインデック
スレンズの代表例としては、シリコン基板１の裏面の光
入射面１ａ上に複合円錐面開口マスクまたは複数の円形
開口平板マスクを組み合わせたシャドウマスクを形成
し、屈折率ｎ＝１．６のＡｌ₂０₃または屈折率ｎ＝２．
４のＴｉＯ₂をスパッタリング法または蒸着法により所
定の膜厚分布を有するレンズ層として堆積させるものが
ある。

【００６５】上記増幅型半導体撮像装置は、第１実施形
態の場合と同様の効果に加えて、光入射面１ａに照射さ
れる光が各マイクロレンズ１５によってゲート領域５に
集光するので、迷光をなくすと共に光電変換効率を向上
させることができるようになる。また、このマイクロレ
ンズ１５のマイクロレンズアレイは、シリコン基板１の
裏面の平坦な光入射面１ａ上に形成するので、シリコン
基板１の表面側のようにゲート電極７などの凹凸の影響
を受けることがなくなり、光学的特性の揃った均一なも
のを容易かつ歩留り良く形成することができる。

【００６６】図１２は本発明の第５実施形態を示すもの
であって、増幅型半導体撮像装置の構成を模式的に示す
縦断面である。なお、図１に示した第１実施形態と同様
の機能を有する構成部材には同じ番号を付記する。

【００６７】本実施形態の増幅型半導体撮像装置の１画
素分の構造を図１２に示す。この増幅型半導体撮像装置
は、図１０に示した第３実施形態や図１１に示した第４
実施形態と同様に、シリコン基板１上にウエル層２とソ
ース領域３およびドレイン領域４が形成されると共に、
絶縁膜６とゲート電極７、ソース電極８およびドレイン
電極９が形成されている。ただし、ウエル層２は、キャ
リア濃度が約１．０×１０¹³／ｃｍ³のｎ^-型のシリコン
層をエピタキシャル成長またはイオン注入法により０．
５μｍ〜３．０μｍ程度の厚さに形成したものする。な
お、シリコン基板１は、キャリア濃度が約５．０×１０
¹³／ｃｍ³のｐ型シリコンとし、ソース領域３とドレイ
ン領域４は、ゲート領域５としてゲート長２．５μｍ程
度の間隔を開けて、イオン注入法によりそれぞれ接合深
さ０．３μｍ程度に形成される。また、ＳｉＯ₂の絶縁
膜６は、３５ｎｍ程度の厚さに形成される。したがっ
て、シリコン基板１とウエル層２のｐｎ接合の両側に生
じる空乏層の厚さは、ゲート電圧を５Ｖとすると約１
１．５μｍとなる。

【００６８】また、本実施形態の増幅型半導体撮像装置
は、ゲート電極７を、ポリシリコン膜に代えて、可視光
に対して高反射率を有するアルミニウム金属膜などの高
反射金属膜によって形成している。そして、図１に示し
た第１実施形態の場合と同様に、研磨工程やリアクティ
ブイオンエッチング技術によってシリコン基板１の全体
の層厚Ｗを光侵入深さと空乏層の厚さとの和以下または
空乏層の厚さ以下とする。即ち、これら光侵入深さと空
乏層の厚さも第１実施形態の場合と同じなので、約２
１．５μｍ以下または約１１．５μｍ以下とする。

【００６９】上記増幅型半導体撮像装置は、光入射面１
ａから入射した光がゲート領域５を通過しても光電変換
されずにシリコン基板１の表面側のゲート電極７まで達
した場合に、このゲート電極７の高反射金属膜で反射さ
れて再びゲート領域５に戻るので、第１実施形態の場合
と同様の効果に加えて、さらに光電変換効率を向上させ
ることができる。また、このように入射光がゲート領域
５を往復するので、光電変換効率が同じでよければ、シ
リコン基板１の層厚Ｗをさらに薄膜化でき、利用する光
の波長に対する光侵入深さの半分まで層厚Ｗを薄膜化す
ることが可能となる。さらに、このようなシリコン基板
１の層厚Ｗの薄膜化に伴い、ウエル層２の厚さも薄くで
きるので、エピタキシャル成長によって形成する層厚を
薄くして結晶性の制御を容易にしたり、イオン注入法に
よる不純物の注入深さを浅くして不純物濃度分布の制御
を容易にすることができ、製造プロセスの歩留りを向上
させることもできるようになる。

【００７０】図１３は本発明の第６実施形態を示すもの
であって、増幅型半導体撮像装置の構成を模式的に示す
縦断面である。なお、図１に示した第１実施形態と同様
の機能を有する構成部材には同じ番号を付記する。

【００７１】本実施形態の増幅型半導体撮像装置の１画
素分の構造を図１３に示す。この増幅型半導体撮像装置
は、図１０に示した第３実施形態や図１１に示した第４
実施形態と同様に、シリコン基板１上にウエル層２とソ
ース領域３およびドレイン領域４が形成されると共に、
絶縁膜６とゲート電極７、ソース電極８およびドレイン
電極９が形成されている。ただし、ゲート電極７は、ポ
リシリコン膜またはアルミニウム金属膜を５０ｎｍ〜７
０ｎｍ程度の厚さに形成したものとする。なお、シリコ
ン基板１は、キャリア濃度が約５．０×１０¹³／ｃｍ³
のｐ型シリコンとし、ウエル層２は、キャリア濃度が約
１．０×１０¹³／ｃｍ³のｎ^-型のシリコン層をエピタキ
シャル成長またはイオン注入法により０．５μｍ〜５．
０μｍ程度の厚さに形成したものとし、ソース領域３と
ドレイン領域４は、ゲート領域５としてゲート長２．５
μｍ程度の間隔を開けて、イオン注入法によりそれぞれ
接合深さ０．３μｍ程度に形成される。また、ＳｉＯ₂
の絶縁膜６は、３５ｎｍ程度の厚さに形成される。した
がって、シリコン基板１とウエル層２のｐｎ接合の両側
に生じる空乏層の厚さは、ゲート電圧を５Ｖとすると約
１１．５μｍとなる。

【００７２】本実施形態の増幅型半導体撮像装置は、図
１に示した第１実施形態の場合と同様に、研磨工程やリ
アクティブイオンエッチング技術によってシリコン基板
１の全体の層厚Ｗを光侵入深さと空乏層の厚さとの和以
下または空乏層の厚さ以下とする。即ち、これら光侵入
深さと空乏層の厚さも第１実施形態の場合と同じなの
で、約２１．５μｍ以下または約１１．５μｍ以下とす
る。また、この増幅型半導体撮像装置は、薄膜化したシ
リコン基板１の裏面を光入射面１ａとし、この光入射面
１ａに多数のフレネルレンズ１６をフレネルレンズアレ
イとして形成している。フレネルレンズ１６としては、
二次元導波路内（ｘ，ｚ平面）をｚ方向に伝搬する平行
光と点（０，ｆ）に収束する光のｘ軸上（半導体基板平
面）での位相差は、 Φ（ｘ）＝ｋ₀・ｎ・｛ｆ−√（ｘ²＋ｆ²）｝ここで、ｋ₀＝２π／λ ｎ：実効屈折率であるので、ｘ軸上での、Φ（ｘ）の位相変調を与える
素子は焦点距離ｆのレンズとなる。ここで、フレネルレ
ンズの厚さをＬとし、レンズ領域の実行屈折率の周囲領
域のそれに対する差をΔｎとすれば、Ｌが薄い場合の位
相シフトはＬとΔｎの積であるので、フレネルレンズ
は、厚さの分布が、Ｌ（ｘ）＝Ｌ_max［Φ（ｘ）／（２π＋１）］ Δｎ＝ｃｏｎｓｔまたは、屈折率の分布が、 Δｎ（ｘ）＝Δｎ_max［Φ（ｘ）／（２π＋１）］Ｌ＝ｃｏｎｓｔにより実現できる。

【００７３】また、このようなフレネルレンズ１６から
なるフレネルレンズアレイは、シリコン基板１の裏面の
光入射面１ａ上にレジスト膜を形成すると共に、このレ
ジスト膜に電子ビーム法またはフォトリソグラフィ法に
よって上式のフレネルレンズ形状に応じた露光量分布を
形成することにより、このレジスト膜に各フレネルレン
ズ１６を作り込み、イオンビームエッチング法によりシ
リコン基板１の光入射面１ａに転写することにより形成
できる。

【００７４】上記増幅型半導体撮像装置は、第１実施形
態の場合と同様の効果に加えて、光入射面１ａに照射さ
れる光が各フレネルレンズ１６によってゲート領域５に
集光するので、迷光をなくすと共に光電変換効率を向上
させることができるようになる。また、このフレネルレ
ンズ１６のフレネルレンズアレイは、シリコン基板１の
裏面の平坦な光入射面１ａ上に形成するので、シリコン
基板１の表面側のようにゲート電極７などの凹凸の影響
を受けることがなくなる。さらに、フレネルレンズ１６
の光学的特性は、マスクパターンとエッチングによるパ
ターンニングによって一義的に定まるので、第４実施形
態に示したマイクロレンズ１５のようにレンズの曲率を
熱処理工程によって得る必要がなくなり、この熱処理工
程の不安定さに起因する光学的特性のバラツキが発生す
るようなこともなくなる。したがって、このフレネルレ
ンズ１６は、マイクロレンズ１５に比較しても、光学的
特性の揃った均一なものを容易かつ歩留り良く形成する
ことができる。

【００７５】図１４〜図１７は本発明の第７実施形態を
示すものであって、図１４は増幅型半導体撮像装置の構
成を模式的に示す縦断面、図１５は信号電荷蓄積時のポ
テンシャル分布図、図１６は信号読み出し時のポテンシ
ャル分布図、図１７は信号電荷排出時のポテンシャル分
布図である。なお、図１に示した第１実施形態と同様の
機能を有する構成部材には同じ番号を付記する。

【００７６】本実施形態の増幅型半導体撮像装置の１画
素分の構造を図１４に示す。この増幅型半導体撮像装置
は、キャリア濃度が約１．０×１０¹⁴／ｃｍ³のｐ型の
シリコン基板１上にキャリア濃度が約３．０×１０¹⁶／
ｃｍ³のｎ^-型のウエル層２が約０．８程度の厚さに形成
されている。このウエル層２の表層部に高濃度ｐ⁺型の
ソース領域が形成されると共に、このソース領域を囲む
ように第１のゲート領域５として第１のゲート領域を覆
うように絶縁膜６が形成され、その上にｎ⁺ポリシリコ
ン膜による第１のゲート電極１９が環状に６０ｎｍ程度
の厚さに形成されている。さらに、第１のゲート領域
と、取り囲むように高濃度ｐ⁺型のドレイン領域及び第
１のゲート領域に接するように、第２のゲート領域が形
成される。第２のゲート領域としてはｎ^-型のウエル層
２の表層部に高濃度ｎ⁺のリセットドレイン領域１７が
形成されるとともに、リセットドレイン領域１７を覆う
と共に第１のゲート領域部とリセットドレイン領域間で
ポテンシャルバリアが形成されるだけの幅ΔＬ（ΔＬ≧
１．０μｍ）を確保して、絶縁膜６上にｎ⁺ポリシリコ
ン膜による第２のゲート電極１８が４５００ｎｍ程度の
厚さにより形成される。したがって、本実施形態では、
シリコン基板１とウエル層２のｐｎ接合の両側に生じる
空乏層の厚さが約８．９５μｍとなる。

【００７７】本実施形態の増幅型半導体撮像装置は、図
１に示した第１実施形態の場合と同様に、研磨工程やリ
アクティブイオンエッチング技術によってシリコン基板
１の全体の層厚Ｗを光侵入深さと空乏層の厚さとの和以
下または空乏層の厚さ以下とする。ただし、光侵入深さ
は第１実施形態の場合と同じ約１０μｍであるが、空乏
層の厚さは約８．９５μｍとなるので、層厚Ｗは、これ
らの和である約１８．９５μｍ以下または空乏層の厚さ
による約８．９５μｍ以下とする。また、この増幅型半
導体撮像装置は、薄膜化したシリコン基板１の裏面を光
入射面１ａとする。

【００７８】上記増幅型半導体撮像装置はシリコン基板
１の厚さによらず形成可能であるが、特にシリコン基板
１が薄い場合にこの基板に電位を与えるための配線の接
続が難しいため、このような配線を必要としない点で本
装置の構造は優れている。

【００７９】上記増幅型半導体撮像装置の信号電荷蓄積
時と信号読み出し時と信号電荷排出時の動作を図１５〜
図１７のポテンシャル分布に基づいて詳細に説明する。
なお、これらの図１５〜図１７では、図１４ｂに示した
ゲート領域５のＡ−Ａ断面を右側に示し、第２ゲート電
極１８によるポテンシャルバリアの領域のＢ−Ｂ断面を
左側に示している。

【００８０】信号電荷蓄積時には、図１５に示すよう
に、第１ゲート電極１９に高電圧（５Ｖ程度）の電圧Ｖ
GA（Ｈ）を印加し、第２ゲート電極１８に中電圧（−１
Ｖ程度）の電圧ＶGB（Ｍ）を印加する。この状態で、シ
リコン基板１の裏面の光入射面１ａから光が入射する
と、ｐｎ接合の空乏層で光電変換により電子と正孔の対
の光電変換キャリアが発生する。このうちの正孔は、直
ちにドレイン領域４に流出するが、電子は、第１ゲート
電極１９の下層のゲート領域５に蓄積される。したがっ
て、このゲート領域５のポテンシャル分布は、図示右側
に示すように信号電荷（電子）が蓄積されることにより
の状態からの状態に上昇する。ただし、この場合に
も、信号電荷が蓄積されたの状態のボトムポテンシャ
ルは、図示左側に示す第２ゲート電極１８下のボトムポ
テンシャルとの間に電位差ΔφABを有するので、この電
位差ΔφABが十分に大きい間は信号電荷がゲート領域５
に留まる。しかし、信号電荷の蓄積が過剰になり電位差
ΔφABが小さくなると、この信号電荷がポテンシャルバ
リアを超えてリセットドレイン領域１７に流出するよう
になる。したがって、強い光の照射により信号電荷が過
剰に蓄積されると、オーバーフローによってこの過剰な
信号電荷を放出できるので、ブルーミングの抑制が可能
となる。

【００８１】次に、信号読み出し時には、図１６に示す
ように、選択画素の第１ゲート電極１９に低電圧（−３
Ｖ程度）の電圧ＶGA（Ｌ）を印加する。すると、図示右
側に示すゲート領域５のポテンシャル分布が引き上げら
れて、信号電荷が蓄積されていない場合にはの状態と
なり、光電変換キャリアが蓄積されている場合にはの
状態となる。また、このときには、第２ゲート電極１８
にも低電圧（−５Ｖ程度）の電圧ＶGB（Ｌ）を印加する
ので、図示左側に示す第２ゲート電極１８下のポテンシ
ャル分布も引き上げられて、信号電荷が蓄積されたの
状態のボトムポテンシャルとの間に電位差ΔφABのポテ
ンシャルバリアが形成され、この信号電荷がリセットド
レイン領域１７に流出するのを阻止する。そして、この
ときの信号電荷の蓄積の有無によるウエル層２の表面ポ
テンシャルの変化をソース電極８の電位変化として読み
出せば、入射光量に応じた出力信号を得ることができ
る。

【００８２】ここで、図１５に示した信号電荷が蓄積さ
れたの状態のウエル層２の表面ポテンシャルをΔφA
(Sto)とし、図１６に示した信号電荷が蓄積されていな
いの状態のウエル層２の表面ポテンシャルをΔφA(De
t)とすると、信号電荷蓄積時の全画素および信号読み出
し時の非選択画素の第１ゲート電極１９に印加される高
電圧の電圧ＶGA（Ｈ）と、信号読み出し時の選択画素の
第１ゲート電極１９に印加される低電圧の電圧ＶGA
（Ｌ）とは、常にΔφA(Det)＞ΔφA(Sto)の関係が成立
するような電圧に選定される。したがって、図１４に示
すソース電極８が複数画素に共通に接続されていても、
選択画素についてのウエル層２の表面ポテンシャルをこ
のソース電極８から確実に検出することができる。

【００８３】さらに、信号電荷排出時には、図１７に示
すように、第１ゲート電極１９に低電圧として例えば信
号読み出し時の選択画素と同じ電圧ＶGA（Ｌ）を印加
し、第２ゲート電極１８に高電圧（５Ｖ程度）の電圧Ｖ
GB（Ｈ）を印加する。すると、図示左側に示す第２ゲー
ト電極１８下のボトムポテンシャルは、図示右側に示す
ゲート領域５の信号電荷が蓄積されていないの状態の
ボトムポテンシャルよりも十分に低くなる（電位差−Δ
φAB）ので、このゲート領域５に蓄積された信号電荷は
全て第２ゲート電極１８下の領域を通ってリセットドレ
イン領域１７に排出される。即ち、信号読み出し時には
蓄積された信号電荷を非破壊読み出しするので、この信
号電荷排出時の動作で各画素の画像情報をリセットする
ことにより、信号電荷の蓄積期間ごとに改めて入射光量
に応じた信号電荷の蓄積を行うことができるようにな
る。また、信号電荷の蓄積期間中にこの信号電荷排出時
の動作を実行すれば、実質的な蓄積期間を短縮すること
ができるので、いわゆる電子シャッタ動作を行うことが
できる。

【００８４】上記増幅型半導体撮像装置は、第１実施形
態の場合と同様の効果に加えて、ゲート領域５に蓄積さ
れた信号電荷を第２ゲート電極１８の制御によりリセッ
トドレイン領域１７に排出して画素の画像情報をリセッ
トするための実用的な構造を提供する。

【００８５】

【発明の効果】以上のように本発明によれば、照射光を
半導体基板の裏面から入射するので、半導体基板の表面
のゲート電極を厚く形成して駆動周波数を向上させるこ
とが容易となる。また、ゲート電極などの凹凸により光
が散乱して光損失が多くなったり、画素ごとの入射光量
が不均一になることもなくなる。さらに、マイクロレン
ズやフレネルレンズおよび分光フィルタなどを半導体基
板の裏面の平坦な光入射面に形成できるので、これらの
光学的特性を容易に均一化できる。

【００８６】また、半導体基板を薄膜化することによ
り、光電変換キャリアの拡散によるスミア特性の悪化を
防止すると共に、入射光を確実に空乏層で光電変換させ
ることにより、短波長領域の感度が低下するようなこと
がなくなる。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示すものであって、増
幅型半導体撮像装置の構成を模式的に示す縦断面であ
る。

【図２】本発明の第１実施形態を示すものであって、増
幅型半導体撮像装置の製造プロセスを説明するための縦
断面図である。

【図３】本発明の第１実施形態を示すものであって、図
２の増幅型半導体撮像装置に支持基板を張り合わせたと
きの縦断面図である。

【図４】本発明の第１実施形態を示すものであって、図
３の増幅型半導体撮像装置のシリコン基板を薄膜化した
ときの縦断面図である。

【図５】本発明の第１実施形態を示すものであって、図
４の増幅型半導体撮像装置に可視光透過性ガラス板を接
着したときの縦断面図である。

【図６】本発明の第１実施形態を示すものであって、図
５の増幅型半導体撮像装置から支持基板を取り除いたと
きの縦断面図である。

【図７】本発明の第１実施形態を示すものであって、増
幅型半導体撮像装置のポテンシャル分布図である。

【図８】本発明の第２実施形態を示すものであって、増
幅型半導体撮像装置の構成を模式的に示す縦断面図であ
る。

【図９】本発明の第２実施形態を示すものであって、増
幅型半導体撮像装置の他の構成を模式的に示す縦断面図
である。

【図１０】本発明の第３実施形態を示すものであって、
増幅型半導体撮像装置の構成を模式的に示す縦断面図で
ある。

【図１１】本発明の第４実施形態を示すものであって、
増幅型半導体撮像装置の構成を模式的に示す縦断面図で
ある。

【図１２】本発明の第５実施形態を示すものであって、
増幅型半導体撮像装置の構成を模式的に示す縦断面図で
ある。

【図１３】本発明の第６実施形態を示すものであって、
増幅型半導体撮像装置の構成を模式的に示す縦断面図で
ある。

【図１４】本発明の第７実施形態を示すものであって、
ａは増幅型半導体撮像装置の構成を模式的に示す平面
図、ｂはそのＡ’−Ａ’縦断面図である。

【図１５】本発明の第７実施形態を示すものであって、
信号電荷蓄積時のポテンシャル分布図である。

【図１６】本発明の第７実施形態を示すものであって、
信号読み出し時のポテンシャル分布図である。

【図１７】本発明の第７実施形態を示すものであって、
信号電荷排出時のポテンシャル分布図である。

【図１８】従来例を示すものであって、増幅型半導体撮
像装置の構成を模式的に示す縦断面図である。

【図１９】従来例を示すものであって、マイクロレンズ
を設けた増幅型半導体撮像装置の構成を模式的に示す縦
断面図である。

【図２０】従来例を示すものであって、分光フィルタを
設けた増幅型半導体撮像装置の構成を模式的に示す縦断
面図である。

【符号の説明】

１シリコン基板１ａ光入射面２ウエル層３ソース領域４ドレイン領域５ゲート領域６絶縁膜７ゲート電極１４反射防止膜１３可視光透過性ガラス板１５マイクロレンズ１６フレネルレンズ１７リセットドレイン領域１８第２ゲート電極１９第１ゲート電極

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基板上に第２導電型
半導体層の半導体ウエル層が形成されると共に、該半導
体ウエル層の表層部に高濃度第１導電型半導体層のソー
ス領域とドレイン領域がそれぞれ形成され、該ソース領
域とドレイン領域の間のゲート領域の表面に絶縁膜を介
してゲート電極が形成された増幅型半導体撮像装置にお
いて、該半導体基板の裏面を光入射面とすると共に、該半導体
基板の層厚が、該半導体基板と該半導体ウエル層とのｐｎ接合により生
じる空乏層の裏面側の端と該半導体基板の裏面との間の
距離をｄ1とし、該光入射面に入射される光の波長に対する光侵入深さを
ｄ2とした場合に、ｄ1≦ｄ2 の条件を満たす厚さに形成された増幅型半導体撮像装
置。
【請求項２】第１導電型の半導体基板上に第２導電型
半導体層の半導体ウエル層が形成されると共に、該半導
体ウエル層の表層部に高濃度第１導電型半導体層のソー
ス領域とドレイン領域がそれぞれ形成され、該ソース領
域とドレイン領域の間のゲート領域の表面に絶縁膜を介
してゲート電極が形成された増幅型半導体撮像装置にお
いて、該半導体基板の裏面を光入射面とすると共に、該半導体
基板の層厚が、該半導体ウエル層とのｐｎ接合により生
じる空乏層が該半導体基板の裏面まで達する厚さに形成
された増幅型半導体撮像装置。
【請求項３】前記半導体基板の表面側の前記電極また
は絶縁膜が、前記半導体基板の裏面の光入射面に入射さ
れる光の波長に対して高反射率を有する金属反射膜また
は誘電体反射膜によって形成された請求項１または２記
載の増幅型半導体撮像装置。