JPH09321667A

JPH09321667A - Ｃｄｍａ通信システム用受信機

Info

Publication number: JPH09321667A
Application number: JP8156370A
Authority: JP
Inventors: Kokuriyou Kotobuki; 国梁寿; Nagaaki Shu; 長明周; Teruhei Shu; 旭平周; Makoto Yamamoto; 山本　　誠; Sunao Takatori; 直高取
Original assignee: Yozan Inc
Current assignee: Yozan Inc
Priority date: 1996-05-29
Filing date: 1996-05-29
Publication date: 1997-12-12
Also published as: EP0810741A3; US5974038A; EP0810741A2

Abstract

(57)【要約】【課題】ＣＤＭＡ通信方式用受信機の待ち受け時にお
ける電力消費を軽減する。【解決手段】受信されたスペクトラム拡散信号は乗算
器１６および１７においてベースバンド信号Ｒｉおよび
Ｒｑに復調されて、複素型マッチドフィルタ２２に入力
される。複素型マッチドフィルタ２２は電源制御部２０
により間欠的に駆動され、受信信号の同期捕捉が行われ
る。複素型マッチドフィルタ２２の出力が所定値以上の
ピーク出力を有していることを電力計算部２３において
検出すると、相関器制御部２５によりｎ個の相関器２６
−１〜ｎを動作させ、受信信号の同期追跡を行うととも
に、逆拡散を行う。各相関器２６−１〜ｎの出力は、Ｒ
ＡＫＥ合成および復調部２８においてＲＡＫＥ合成され
て復調される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＤＭＡ移動通信
システムに使用して好適な受信機に関する。

【０００２】

【従来の技術】スペクトラム拡散（Spread Spectrum ：
以下、ＳＳという）変調方式には、直接拡散（ＤＳ:Dir
ect Sequence）方式と周波数ホッピング（ＦＨ:Frequen
cy Hopping）方式とがあるが、いずれも、秘話性に優れ
ているとともに、ジャミングや狭帯域の干渉、および伝
送路の変動に強いという特徴を有しており、近年、移動
体通信などの無線伝送の分野において、このようなＳＳ
変調方式を用いたＣＤＭＡ（Code Division Multiple A
ccess ：符号分割多元接続）方式が注目を集めている。

【０００３】ＳＳ方式においては送信電力を広い帯域幅
に分散させて電力密度が低くされた電波が送信されるた
め、ＳＳ信号の受信時にいかにして高速に目的の信号に
対して同期をとるかが重要である。同期とは、受信側の
装置の動作タイミングを送信側から送られてきた信号に
合わせる操作であり、通信の最初に同期状態を確立する
までの「同期捕捉」と、同期確立後その同期状態が変調
や雑音の影響で失われないように監視を続ける「同期追
跡」とに分けられる。

【０００４】ＤＳ方式における同期捕捉は、送られてき
た信号の拡散符号系列の発生タイミングと受信機内で用
意する拡散符号系列の発生タイミングを例えば１チップ
以内の精度で推定し、受信機側の拡散符号発生器をその
タイミングで動作開始させるまでの作業を指す。このよ
うな同期捕捉を行なうための方法として、（１）スライ
ディング相関器を用いる方法、および（２）マッチドフ
ィルタを用いる方法が知られている。

【０００５】（１）のスライディング相関器を用いる方
法は、受信機において拡散符号系列をとりあえず適当な
タイミングで発生させ、そのタイミングを少しずつずら
しながら受信を試みる方法である。受信信号と受信機内
で発生させた拡散符号系列とを乗積し、ローパスフィル
タを通過させる。受信信号の拡散符号系列の位相と受信
機内で発生中の拡散符号系列の位相とが一致していると
きには、ローパスフィルタの出力に大振幅の信号が得ら
れるが、拡散符号系列の位相が一致していないときには
拡散符号系列の自己相関関数で与えられる低いレベルの
信号となる。そこで、ローパスフィルタの出力が所定レ
ベル以下であるときには、拡散符号系列発生器により発
生される拡散符号系列の位相を若干進めるか遅らせる。
この操作を繰り返し行うことにより、受信信号の拡散符
号系列の位相と受信機内で発生する拡散符号系列の位相
を一致させる方法である。

【０００６】この方法によれば、最悪でも、拡散符号系
列の１周期に対応する回数だけ拡散符号系列発生器の位
相をずらすことにより、位相を同期させることができる
が、拡散符号系列発生器がある位相で動作していると
き、それが適切な位相であるか否かを調べるのに拡散符
号系列１周期分の時間を必要とするため、この方法で
は、同期捕捉が完了するまでに、最大で、（拡散符号系
列の１周期の時間）×（拡散符号系列長）の時間を要す
ることとなる。

【０００７】前記（２）のマッチドフィルタを用いる方
法は、マッチドフィルタを用いて相関値の検出を瞬時に
行う方法であり、短時間に同期捕捉をすることができ
る。マッチドフィルタの受信端からＳＳ変調信号を連続
して入力すると、その出力側には時々刻々の相関値が次
々にあらわれるため、拡散符号１周期分の時間だけ該マ
ッチドフィルタの出力を観察することにより、相関値の
ピークを検出することができる。このマッチドフィルタ
を用いる方法によれば拡散符号１周期に対応する時間で
同期捕捉を完了することができる。

【０００８】これらの方法を用いて同期捕捉がなされる
と、それ以後、その同期位置を変調や雑音の影響で見失
うことがないように監視、修正することが必要となる。
これが同期追跡であり、通常は、同期追跡回路としてＤ
ＬＬ（Delay Locked Loop ）回路が用いられている。こ
れは、２組の相関器を用い、それぞれの相関器には実際
の逆拡散に用いられる拡散符号系列に比べて例えばそれ
ぞれ１／２チップだけ位相が進んだ拡散符号系列と１／
２チップだけ位相が遅れた拡散符号系列が印加されてお
り、各相関器からの出力は包絡線検波回路を通過した後
両者の差がとられる。これにより、Ｓ字特性の相関出力
を得ることができ、この出力を用いて受信機において発
生される拡散符号系列の位相をフィードバック制御する
ことにより、同期捕捉が行なわれる。

【０００９】また、移動無線システムにおいては、基地
局から送信された信号が経路長の異なる複数の伝搬経路
を通って受信機に到達し、それらがコヒーレントに加算
されないために、いわゆるマルチパスフェージングが発
生する。このようなマルチパスフェージングに対する有
効な対策として、直接スペクトラム拡散信号によるＲＡ
ＫＥ受信方式が知られている。この方式は、多重通路の
各々を通ってきた信号を識別し、信頼度の重み付けを行
なって合成することにより、パスダイバーシティを実現
するものである。

【００１０】

【発明が解決しようとする課題】このようなＣＤＭＡ方
式を例えば携帯電話などの移動無線システムに適用した
場合、その移動機の受信機においては、待ち受け時に前
述した同期捕捉動作を行なうことが必要となる。しかし
ながら、前述したように、上記（１）のスライディング
相関器を用いる同期捕捉方法は、単位時間当たりの消費
電力は少ないものの同期捕捉までに多くの時間を必要と
するものであり、常時同期捕捉動作を行なう場合には、
結局多くの電力を消費することとなる。また、上記
（２）のマッチドフィルタを用いる同期捕捉方法は、同
期捕捉までの時間は短いものの、マッチドフィルタ自体
において消費される電力が大きいという欠点を有してい
る。

【００１１】そこで、本発明は、待ち受け時における消
費電力を低減し、かつ、短時間で同期捕捉をすることが
できるＣＤＭＡ通信システム用受信機を提供することを
目的としている。また、マルチパスフェージングが発生
する環境においても、良好な受信品質で信号を受信する
ことができるＣＤＭＡ通信システム用受信機を提供する
ことを目的としている。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明のＣＤＭＡ通信システム用受信機は、受信ス
ペクトラム拡散信号の同期捕捉を行なうマッチドフィル
タと、前記受信スペクトラム拡散信号の逆拡散手段と前
記受信スペクトラム拡散信号の同期追跡を行なう遅延ロ
ックループとを有する相関器手段と、前記マッチドフィ
ルタに対し間欠的に電源を供給する電源制御手段と、前
記相関器手段の動作を制御する制御手段とを有し、前記
制御手段は、前記マッチドフィルタの動作時に当該受信
信号が同期捕捉されたときに、前記相関器手段の動作を
開始させるように制御するものである。

【００１３】また、本発明の他のＣＤＭＡ通信システム
用受信機は、受信スペクトラム拡散信号の同期捕捉を行
なうマッチドフィルタと、前記受信スペクトラム拡散信
号の逆拡散手段と前記受信スペクトラム拡散信号の同期
追跡を行なう遅延ロックループとを有する並列に設けら
れた複数個の相関器手段と、前記マッチドフィルタに対
し間欠的に電源を供給する電源制御手段と、前記マッチ
ドフィルタの出力に応じて前記複数個の相関器手段の動
作を制御する制御手段と、前記複数個の相関器手段から
の出力信号レベルに応じて前記マッチドフィルタの動作
を開始させる監視手段とを有し、前記制御手段は、前記
マッチドフィルタの動作時に当該受信信号が同期捕捉さ
れたときに前記複数の相関器手段の動作を開始させると
ともに、該マッチドフィルタの出力におけるピーク位置
に応じて各相関器手段においてそれぞれ発生される拡散
符号系列の位相を制御することを特徴とするものであ
る。

【００１４】そして、前記監視手段は、前記複数個の相
関器手段からの出力電力が所定値よりも低下したときに
前記マッチドフィルタの動作を開始させるものであり、
また、前記複数個の相関器手段からの出力電力が所定値
よりも低下している期間が所定の期間よりも長いときに
前記マッチドフィルタの動作を開始させるものである。
さらにまた、前記電源制御手段が前記マッチドフィルタ
に対して電源を供給する周期が可変とされているもので
ある。

【００１５】さらにまた、前記マッチドフィルタは、複
数のサンプルホールド回路と、前記各サンプルホールド
回路の出力を拡散符号系列の対応するビットの値に応じ
て第１あるいは第２の出力端子に出力する複数の乗算部
と、前記各乗算部の第１の出力端子の出力を加算する第
１のアナログ加算回路と、前記各乗算部の第２の出力端
子の出力を加算する第２のアナログ加算回路と、前記第
１のアナログ加算回路の出力と前記第２のアナログ加算
回路の出力との減算を行う第３のアナログ加算回路とを
有するものとされている。

【００１６】同期捕捉を行なうためのマッチドフィルタ
を間欠的に動作させ、同期捕捉が行なわれた後は相関器
手段により同期追跡および信号受信を行なっているの
で、待ち受け時における電力消費を低減することができ
るとともに、短時間で同期捕捉を行なうことができる。
また、相関器手段を複数個設けてＲＡＫＥ受信方式で受
信することにより、マルチパスフェージングのある環境
においても良好な受信を行なうことができる。さらに、
サンプルホールド回路、乗算器およびアナログ加算器に
より構成されたマッチドフィルタを使用する場合には、
より消費電力を低下させることができる。

【００１７】

【発明の実施の形態】本発明のＣＤＭＡ通信システム用
受信機について説明する前に、まず、この受信機に対し
てスペクトラム拡散信号を送信する送信機の一構成例に
ついて、図７を参照して説明する。なお、この例におい
ては、送信すべきデータが拡散符号により拡散変調さ
れ、該拡散変調された信号がＱＰＳＫ（quadrature PS
K）変調されて送信される構成となっている。

【００１８】図７において、送信データａ（ｔ）は直列
／並列変換器１０１において２系統の信号に変換され、
それぞれ排他的論理和回路１０３および１０４に入力さ
れる。各排他的論理和回路１０３および１０４におい
て、それぞれ、直列／並列変換器１０１からの出力信号
と拡散符号生成器１０２において発生されたＰＮ符号系
列やＧｏｌｄ符号系列などの拡散符号系列との排他的論
理和が取られ、拡散変調が行なわれる。前記各排他的論
理和回路１０３および１０４から出力される拡散変調さ
れた信号系列は、それぞれ、レベル変換回路１０５およ
び１０６に入力され、そこで、「０」が「−１」に、
「１」が「＋１」にそれぞれレベル変換される。このレ
ベル変換器１０５の出力は同相成分Ｉ（ｔ）、レベル変
換器１０６の出力は直交成分Ｑ（ｔ）となる。

【００１９】同相成分Ｉ（ｔ）は乗算器１０９に入力さ
れ、発振器１０７により発生された信号ｃｏｓω_c ｔと
乗算される。一方、直交成分Ｑ（ｔ）は乗算器１１０に
入力され、前記発振器１０７の出力信号の位相をπ／２
だけシフトする位相シフト回路１０８の出力信号ｓｉｎ
ω_c ｔと乗算される。各乗算器１０９および１１０の出
力は加算器１１１において加算されたのち、バンドパス
フィルタ１１２を通過してＲＦ送信部１１３に入力さ
れ、所定の周波数帯の信号に変換されて送信アンテナ１
１４から送信される。

【００２０】なお、以上の構成においては、ＱＰＳＫ信
号をＲＦ送信機１１３において周波数変換して送信して
いるが、これに限られることはなく、発振器１０７にお
いて搬送波周波数の信号を発生させることもできる。

【００２１】このような送信機から送信される信号を受
信するための、本発明のＣＤＭＡ通信システム用受信機
の第１の実施の形態の構成を図１に示す。図１におい
て、受信アンテナ１１において受信されたスペクトラム
拡散信号は高周波受信部１２において中間周波信号に変
換され、分配器１３により２つの信号に分割されて、そ
れぞれ乗算器１６および１７に供給される。１４は中間
周波数の信号（ｃｏｓω_c ｔ）を発生する発振器であ
り、該発振器１４からの出力は、前記乗算器１６に直接
印加されるとともに、その位相をπ／２だけ移相する位
相シフト回路１５を介して前記乗算器１７に入力され
る。前記乗算器１６において前記分配器１３からの中間
周波信号と前記発振器１４からの発振出力が乗算され、
該乗算結果はローパスフィルタ（ＬＰＦ）１８に入力さ
れ、該ＬＰＦ１８から同相成分のベースバンド信号Ｒｉ
が出力される。また、前記乗算器１７において前記分配
器１３からの中間周波信号と前記位相シフト回路１５の
出力（ｓｉｎω_c ｔ）が乗算され、ＬＰＦ１９より直交
成分のベースバンド信号Ｒｑが出力される。

【００２２】各ＬＰＦ１８および１９からのベースバン
ド信号ＲｉおよびＲｑは、同相成分用のマッチドフィル
タと直交成分用のマッチドフィルタの２つのマッチドフ
ィルタが設けられている複素型マッチドフィルタ２２に
入力され、それぞれ、拡散符号生成器２１により発生さ
れる拡散符号系列を用いて前述した同期捕捉動作が行な
われる。また、２０は、後述する電力計算部２７−１〜
２７−ｎからの出力がないときに前記複素型マッチドフ
ィルタ２２に対して電源電圧を間欠的に印加し、電力計
算部２７−１〜２７−ｎからの出力があるときには前記
複素型マッチドフィルタに対して電源電圧を供給しない
ように動作する電源制御回路である。この電源制御回路
２０により、前記複素型マッチドフィルタ２２は、待ち
受け時に所定の時間間隔をもって相関値のピークを検出
することが可能な時間だけ駆動されるようになされてい
る。これにより、本発明の受信機においては、同期捕捉
のために消費電力の大きいマッチドフィルタを使用する
ものであるが、その動作は間欠的に行なわれているため
に全体としての消費電力は少なく抑えることができるも
のである。

【００２３】なお、前記複素型マッチドフィルタ２２に
用いられている各マッチドフィルタとしては、ＣＣＤ
（Charge Coupled Device ）やＳＡＷ（Surface Acoust
ic Wave ）フィルタを用いたもの、あるいは、デジタル
ＩＣ回路によるものなどを使用することができる。この
複素型マッチドフィルタ２２において実行される同期捕
捉動作について、図４を参照して説明する。この図にお
いて、タップ付遅延線を構成するシフトレジスタ６１に
入力されたスペクトラム拡散変調された受信信号Ｒｉま
たはＲｑは、順次右側にシフトされ、拡散符号系列１周
期分の信号が入力されたときにその先頭がシフトレジス
タ６１の右端に達する。ここでシフトレジスタ６１の各
タップからの出力を図示するように適宜加算して取り出
す。

【００２４】このとき、上側に取り出されるタップ群と
下側に取り出されるタップ群は、目的信号の拡散符号系
列における「０」「１」のパターンに合致させておく。
すなわち、目的の拡散符号系列における値が「１」のビ
ット位置に対応するタップからは上側に引き出し、
「０」のビット位置に対応するタップからは下側に引き
出すようにしておく。そして、上側に引き出したタップ
の加算器６２による加算結果から下側に引き出したタッ
プの加算器６３の加算結果を加算器６４において減算す
ることにより、該加算器６４から現在受信中の信号と目
的の拡散符号系列との相関値を出力することができる。
この状態のまま、シフトレジスタ６１の入力端にスペク
トラム拡散変調された信号が連続して到達すると、加算
器６４からは各時刻毎の相関値が順次出力され、この出
力を拡散符号系列１周期分の時間だけ観察することによ
り、相関値のピークを検出することができる。

【００２５】図５に、マッチドフィルタからの相関出力
の一例を示す。理想的には、前述したように受信信号と
拡散符号系列の相関出力には１つのピークだけが現われ
るはずであるが、前述したように実際には、送信側から
送信された信号は、直接アンテナに到達するもの（直接
波）以外にも建物や地面等により反射されて到達するも
の（反射波）があり、多数の伝搬経路（マルチパス）を
通った信号が受信アンテナ１１に到達することとなる。
これらの受信信号はそれぞれの伝搬経路に応じた伝搬遅
延時間をもって受信されることとなるため、図５に示す
ように、複数の相関ピークが現われることとなる。図５
において、Ａは直接波による相関ピークを表わしてお
り、ＢおよびＣはそれぞれ第１および第２の遅延波によ
る相関のピークを表わしている。

【００２６】このような複数の経路を伝搬してきた信号
が受信される場合には、受信信号同士が干渉していわゆ
るマルチパスフェージングが発生することとなるため、
この実施の形態においては、後述するようにｎ個の相関
器（逆拡散部）２６−１〜２６−ｎを並列に設け、各逆
拡散部からの出力をＲＡＫＥ合成することによりパスダ
イバーシティ受信を行なうようにしている。

【００２７】さて、前記複素型マッチドフィルタ２２か
ら出力される相関出力は、電力計算部２３に入力され、
ここでその相関出力の大きさが検出される。この電力計
算の結果、所定値よりも大きい相関ピーク出力が検出さ
れたときには、この受信機で受信すべきスペクトラム拡
散変調信号が受信されたとしてパス検出部２４に出力信
号が出力される。パス検出部２４は前記電力計算部２３
から出力される相関出力から受信波のパスおよび各パス
の伝搬遅延時間に対応する位相オフセットを検出するも
のであり、この実施の形態においては、最大ｎ個までの
パスを検出することができるようになされている。

【００２８】前記パス検出部２４からの出力は相関器制
御部２５に入力される。この相関器制御部２５は、パス
検出部２４からの出力に基づいて、相関器２６−１〜２
６−ｎのうちの前記検出されたパスの数に対応する数の
相関器に対してベースバンド信号ＲｉおよびＲｑと電源
電圧を供給してその動作を開始させるとともに、各相関
器内にそれぞれ設けられている拡散符号生成器により生
成される拡散符号系列の位相を対応するパスの位相オフ
セットに応じて制御する。これにより、前記パス検出部
２４において最大ｎ個までのパスが検出され、該検出さ
れた各パスの位相オフセットに応じて相関器２６−１〜
２６−ｎにおける逆拡散に用いられる拡散符号系列の位
相が制御されて、各相関器２６−１〜２６−ｎは対応す
るパスの受信信号を並列に逆拡散することとなる。

【００２９】並列に設けられたｎ個の相関器２６−１〜
２６−ｎには、それぞれ前記ＬＰＦ１８および１９から
の出力信号ＲｉおよびＲｑが入力されており、これら相
関器２６−１〜２６−ｎにおいてそれぞれ逆拡散が行な
われる。なお、各相関器２６−１〜２６−ｎの詳細な構
成については後述することとする。各相関器２６−１〜
２６−ｎからそれぞれ出力されるｉ成分およびｑ成分の
復調データはＲＡＫＥ合成および復調部２８に入力され
るとともに、電力計算部２７−１〜２７−ｎに印加され
る。電力計算部２７−１〜２７−ｎにおいて各パスに対
応する受信電力が計算され、該計算結果はＲＡＫＥ合成
および復調部２８に入力されてＲＡＫＥ合成のための重
み係数として用いられるとともに、前記電源制御部２０
に入力される。前記各相関器２６−１〜２６−ｎからの
各パスに対応する逆拡散後のデータはＲＡＫＥ合成およ
び復調部２８において前記電力計算部２７−１〜２７−
ｎの出力に基づいて決定された重み係数を用いて合成さ
れ、シリアルデータに復調されて出力される。

【００３０】図２は、前記相関器２６−１〜２６−ｎの
構成の一例を示すブロック図である。前記各相関器２６
−１〜２６−ｎはいずれもこの図２に示す構成を有して
いる。この図に示すように、各相関器は、入力信号Ｒｉ
およびＲｑの供給を制御するためのスイッチ２９ｉおよ
び２９ｑ、逆拡散部３０およびＤＬＬ部４０を有してい
る。ここで、前記スイッチ２９ｉおよび２９ｑは前記相
関器制御部２５の出力により導通制御される。

【００３１】ＤＬＬ部４０において、５１は拡散符号生
成器であり、前記相関器制御部２５により指定される位
相の拡散符号系列を生成する。この拡散符号生成器５１
から出力される拡散符号系列はE-Codeとして、後述する
乗算器４１ｉおよび４１ｑに印加される。５２は前記拡
散符号生成器５１により生成された拡散符号系列E-Code
を１／２チップ周期（Ｔｃ／２）だけ遅延する遅延回路
であり、この遅延回路５２から出力される拡散符号系列
はP-Codeとして後述する乗算器３１ｉおよび３１ｑに逆
拡散のために印加される。５３は前記遅延回路５２と同
様に拡散符号系列を１／２チップ周期（Ｔｃ／２）だけ
遅延させる遅延回路であり、この遅延回路５３から出力
される拡散符号系列はL-Codeとして後述する乗算器４５
ｉおよび４５ｑに印加される。

【００３２】このようにして、前記拡散符号生成器５
１、遅延回路５２および５３から、それぞれ、P-Codeに
対してＴｃ／２だけ位相の進んだE-Code（Early Cod
e）、正しい位相のP-Code（Punctual Code ）およびＴ
ｃ／２だけ位相の遅れたL-Code（Late Code ）の３通り
の拡散符号系列が出力される。

【００３３】逆拡散部３０において、３１ｉおよび３１
ｑは前記正しい位相の拡散符号系列P-Codeと前記スイッ
チ２９ｉおよび２９ｑを介して入力される受信信号Ｒｉ
およびＲｑとの乗算を行なう乗算器、３２ｉおよび３２
ｑは該乗算器３１ｉおよび３１ｑからそれぞれ出力され
る乗算結果信号を拡散符号系列の１周期分加算する累算
器である。これら乗算器３１ｉおよび３１ｑ、累算器３
２ｉおよび３２ｑにより、受信信号の逆拡散が行なわ
れ、送信されたデータが復調される。

【００３４】また、４１ｉおよび４１ｑは前記Ｔｃ／２
だけ位相の進んだ拡散符号系列E-Codeと前記受信信号Ｒ
ｉおよびＲｑを乗算する乗算器、４２ｉおよび４２ｑは
前記各乗算器４１ｉおよび４１ｑからの出力を拡散符号
系列の１周期分だけ累算する累算器であり、これら乗算
器４１ｉ、４１ｑ、累算器４２ｉおよび４２ｑにより受
信信号ＲｉおよびＲｑと前記拡散符号系列E-Codeとの相
関値が算出される。前記各累算器４２ｉ、４２ｑからの
相関出力は、それぞれ、包絡線検波回路４３ｉ、４３ｑ
に入力され、前記各相関出力における変調の影響が取り
除かれて、加算器４４において加算される。

【００３５】さらにまた、前記Ｔｃ／２だけ位相の遅れ
た拡散符号系列L-Codeと前記受信信号ＲｉおよびＲｑは
乗算器４５ｉおよび４５ｑにおいてそれぞれ乗算され、
各乗算結果はそれぞれ累算器４６ｉ、４６ｑにおいて拡
散符号の１周期分だけ累算される。これにより、前記受
信信号ＲｉおよびＲｑと前記拡散符号系列L-Codeとの相
関が算出される。前記累算器４６ｉおよび４６ｑの出力
は包絡線検波回路４７ｉおよび４７ｑを介して変調の影
響が取り除かれて、加算回路４８において加算される。

【００３６】そして、加算回路４９において、前記加算
回路４４の出力から前記加算回路４８の出力が減算さ
れ、その出力はローパスフィルタ５０を介して前記拡散
符号生成器５１に入力され、拡散符号発生器５１により
発生される拡散符号の位相が制御されるようになされて
いる。

【００３７】これにより、Ｔｃ／２だけ位相が進んでい
るE-Codeによる相関出力である加算器４４の出力は、実
際の信号の逆拡散に使用される拡散符号系列に比べて、
１／２チップだけ位相の進んだ位置にピークを有する出
力となり、また、Ｔｃ／２だけ位相が遅れているL-code
による相関出力である加算器４８の出力は実際の信号の
逆拡散に使用される拡散符号系列に比べて、１／２チッ
プだけ位相の遅れた位置にピークを有する出力となり、
加算器４４の出力から加算器４８の出力を減算する減算
器４９の出力は、−Ｔｃ／２に正のピーク、Ｔｃ／２に
負のピークを有するＳ字形の特性となる。したがって、
この減算器４９の出力を拡散符号生成器５１にフィード
バックして、この減算器４９の出力が正のときには拡散
符号発生器５１で発生される拡散符号系列の位相を遅ら
せる方向に制御し、出力が負のときには拡散符号系列の
位相を進ませる方向に制御することにより、出力が０と
なるように系を安定に制御することができる。したがっ
て、実際の逆拡散に使用されるP-codeを受信信号に対し
て同期した状態にトラッキングすることができる。

【００３８】このように図２の回路により同期追跡を行
なうためには、この回路によるトラッキングが開始され
るまでに受信信号の拡散系列と受信機内の拡散系列との
間の位相差が±Ｔｃ／２以内に収まっていることが必要
である。本発明においては、前述した複素型マッチドフ
ィルタ２２によりこの精度で同期捕捉を行なっている。
なお、この実施の形態においては、E-CodeとL-Codeとの
位相差をＴｃとしたが、これに限られることはなく、例
えば位相差を２Ｔｃとすることもできる。この場合に
は、前記複素型マッチドフィルタ２２による同期捕捉回
路の精度をこれに対応した精度、すなわち±Ｔｃとする
ことができる。

【００３９】このように構成されたＣＤＭＡ受信機の動
作タイミングについて、図３のタイミングチャートを参
照して説明する。図３において、（１）は前述した送信
機から送信される送信信号の送信タイミングの一例、
（２）は本発明の電源制御回路２０により制御される複
素型マッチドフィルタ２２の駆動されるタイミング、
（３）は該複素型マッチドフィルタ２２の出力タイミン
グを模式的に示したもの、（４）は本発明の相関器制御
部２５により制御される相関器２６−１〜ｎの駆動され
るタイミングの一例、（５）は該相関器２６−１〜ｎか
らの出力タイミングを模式的に示した図である。

【００４０】図示するように、送信信号が送信されてお
らず受信信号が受信されていないときには、（２）に示
すように、前記電源制御回路２０により前記複素型マッ
チドフィルタ２２に周期Ｔ１毎に期間Ｔ２だけ継続する
電源電圧が印加される。この期間Ｔ２としては、マッチ
ドフィルタにより同期捕捉をすることができる期間であ
ればよい。例えば、拡散符号系列が１２８チップのもの
である場合には、１２８×Ｔｃの時間＋マッチドフィル
タに受信信号を入力する時間である。また、周期Ｔ１と
しては、通常、数１０ｍ秒程度とするのが適当である
が、個々の状況に応じて変更することができるようにし
てもよい。

【００４１】なお、この期間においては、（４）に示す
ように、相関器２６−１〜ｎには受信信号Ｒｉ、Ｒｑお
よび電源電圧は供給されておらず、相関器２６−１〜ｎ
における電力消費はない。このようにして、待ち受け受
信時には、間欠的にマッチドフィルタが駆動されてお
り、その消費電力は、必要最低限のものとなっている。

【００４２】続いて、（１）に示すように、時刻ｔ１に
なって送信局より送信信号が送信されると、マッチドフ
ィルタは時刻ｔ２からの駆動期間において受信信号が存
在しているために、（３）に示すように所定値よりも大
きい相関ピーク出力が発生される。この出力により前記
相関器制御部２５が動作し、（４）に示すように時刻ｔ
３に相関器１〜ｎに対して駆動電圧の印加が開始される
とともに受信信号Ｒｉ、Ｒｑが印加される。これによ
り、前述したように各相関器２６−１〜ｎにおいて逆拡
散が行なわれ、その出力が（５）に示すように出力され
る。

【００４３】さて、（１）に示すように時刻ｔ５になっ
て前記送信信号の送信が終了されると、（５）に示すよ
うに前記相関器２６−１〜ｎからの逆拡散出力レベルが
低下する。これにより、前記電力計算部２７−１〜ｎか
らの受信電力出力が低下し、前記電源制御回路２０は、
（２）に示すように時刻ｔ６から前記マッチドフィルタ
２２の間欠的な駆動を再開する。このとき送信信号は存
在しないため、前記マッチドフィルタからの出力は存在
せず、前記相関器制御回路２５は各相関器２６−１〜ｎ
への給電を終了する（時刻ｔ７）。このようにして、再
び最初の状態に戻ることとなる。

【００４４】さらに、信号受信中に電波伝搬状態の変動
などにより同期がはずれて相関器２６−１〜ｎの出力レ
ベルが低下したときにも、前記送信信号が終了したとき
と同様にして、前記マッチドフィルタの間欠的な動作状
態となり、同期を捕捉することができる。

【００４５】なお、このマッチドフィルタ２２による同
期捕捉動作は、前記パスが割り当てられている電力計算
部２７−１〜ｎのうちのいずれか一つの電力計算部２７
−ｉからの出力が低下したときに再開させるようにして
もよいし、あるいは、前記電力計算部２７−１〜ｎから
の受信電力出力の総和が所定値よりも低下したときに再
開させるようにようにしてもよい。

【００４６】また、上述した実施の形態においては、電
源制御回路２０は送信信号の受信中にはマッチドフィル
タ２２の駆動を行なわないものとしたが、送信信号の受
信中においても待ち受け受信時と同様に間欠的にマッチ
ドフィルタ２２を駆動するようにすることもできる。こ
の場合には、電力消費は多少増加するものの、信号受信
中においてもマッチドフィルタ２２およびパス検出部２
４により伝搬路の状況を間欠的に測定することができ、
相関器制御部２５により前記複数の相関器２６−１〜ｎ
に対する制御信号の更新を行なうことができる。したが
って、伝送路状態の変動にきめ細かく対応することがで
きるようになる。なお、この信号受信中におけるマッチ
ドフィルタ２２の駆動周期は、待ち受け受信時における
駆動周期よりも長くしてもよく、信号の受信状態に応じ
て、該周期を制御することも可能である。

【００４７】次に、本発明のＣＤＭＡ通信方式用受信機
の他の実施の形態について、図６を参照して説明する。
この図において前記図１に記載した構成要素と同一の構
成要素については同一の番号を付してその説明は省略す
ることとする。図示するように、この実施の形態におい
ては、前記各相関器２６−１〜ｎに接続された電力計算
部２７−１〜ｎの後に、それぞれ、カウンタ回路８１−
１〜ｎが設けられている点で、前記図１に示した第１の
実施の形態と相違している。このカウンタ回路８１−１
〜ｎは、例えば、前記電力計算部２７−１〜ｎの出力が
所定のレベルよりも小さい場合にシンボルクロックを計
数し、前記電力計算部２７−１〜Ｎの出力が所定のレベ
ルよりも大きいときにはその計数値がリセットされるよ
うに構成されている。

【００４８】このようにカウンタ回路８１−１〜ｎを設
けることにより、予め設定したシンボル数よりも長い期
間にわたって受信電力レベルが低下しているときに、前
記電源制御部２０に制御信号が供給されて、前記マッチ
ドフィルタ２２による同期捕捉動作が再開されることと
なる。したがって、前記図１に示した実施の形態におい
ては受信電力レベルが低下したときにすぐに前記複素型
マッチドフィルタ２２が駆動されて同期捕捉処理が再開
されていたのに対し、この図６に示した実施の形態にお
いては、受信電力レベルが低下している期間が予め設定
されている期間（例えば、１０シンボルクロック期間）
よりも長くなったときに、前記マッチドフィルタ２２に
よる同期捕捉動作が再開されることとなる。したがっ
て、継続時間の短い強力なノイズ等により受信信号が瞬
断したときに不要な同期捕捉動作が開始されることを防
止することが可能となる。

【００４９】なお、上記においてはカウンタ８１−１〜
ｎによりシンボルクロックを計数し、電力計算部２７−
１〜ｎの出力により該カウンタをリセットするように構
成したが、必ずしもこのように構成することは必要では
なく、例えば、カウンタ８１−１〜ｎを電力計算部２７
−１〜ｎ〜のピーク出力でカウントアップし、シンボル
クロックでダウンカウントするように構成して、該計数
値が所定値よりも小さくなったときに前記マッチドフィ
ルタ２２の同期捕捉動作を開始させるようにしてもよ
い。あるいは、カウンタの代わりに積分回路を用い、該
積分回路の出力が所定値よりも小さくなったときに同期
捕捉動作を再開させるように構成することもできる。要
は、受信電力が低下している状態が所定時間以上継続し
たときに、電源制御部２０により前記複素型マッチドフ
ィルタ２２の動作を開始させるようにすればよいのであ
る。

【００５０】以上のように、本発明のＣＤＭＡ通信方式
用受信機によれば、待ち受け時において、マッチドフィ
ルタを間欠的に動作させているために、低消費電力とす
ることができるとともに、短時間で同期捕捉を行なうこ
とが可能となる。また、ＲＡＫＥ受信方式を採用してい
るため、良好な受信品質で信号を受信することができ
る。

【００５１】次に、より消費電力が少なくされた本発明
のさらに他の実施の形態について説明する。この実施の
形態は、消費電力の少ないマッチドフィルタを使用して
より消費電力を軽減するようにしたものである。図８に
このマッチドフィルタの構成を示す。なお、この図に示
すマッチドフィルタは前記複素型マッチドフィルタ２２
内に２つ設けられている同一構成のマッチドフィルタの
うちの１つを示すものである。また、図を簡略にするた
めに、図８においては、拡散符号系列が６ビットからな
るものとし、６段の遅延段を有するものとして記載して
あるが、実際に使用される拡散符号系列は数１０ビット
〜数１００ビットの長さを有する符号系列が使用される
ものであり、それに対応する数の段数を有するものとす
ることが必要である。

【００５２】図８において、７１−１〜７１−６はいず
れも受信信号ＲｉまたはＲｑをサンプルホールドするサ
ンプルホールド回路、７３−１〜７３−６は各サンプル
ホールド回路７１−１〜７１−６の出力と拡散符号とを
乗算する乗算部、７６から８１は各乗算部７３−１〜７
３−６の出力を加算する加算回路である。また、７２は
前記サンプルホールド回路７１−１〜７１−６における
サンプリングタイミングを制御する制御部、７４は各乗
算部７３−１〜７３−６に基準電圧を入力するための基
準電圧発生回路、７５は拡散符号系列を生成するための
拡散符号生成器である。

【００５３】図示するように、各サンプルホールド回路
７１−１〜７１−６は、制御部７２からの制御信号によ
り制御されるアナログスイッチ、キャパシタンスＣ１お
よび反転増幅器Ａｍｐとから構成されている。また、前
記各加算器７６〜８１は複数の入力端子に接続されたキ
ャパシタンスと反転増幅器Ａｍｐとから構成されてい
る。このように、このマッチドフィルタにおいては、前
記サンプルホールド回路および加算器において、入力側
に接続されたキャパシタンスと反転増幅器とからなる回
路（ニューロオペアンプ）を用いているものである。

【００５４】図９の（ａ）に前記反転増幅器Ａｍｐの構
成を示す。この図において、８２は電源Ｖｄｄと増幅器
Ａｍｐとの間に直列に接続されたスイッチであり、この
スイッチは前述した電源制御部２０により制御されるも
のである。また、Ｖｉは入力端子、Ｖｏは出力端子であ
り、両端子の間には帰還用のキャパシタンスＣｆが設け
られている。９２、９３および９４はいずれもＣＭＯＳ
インバータ回路であり、この反転増幅器ＡｍｐはＣＭＯ
Ｓインバータの出力がハイレベルからローレベルあるい
はローレベルからハイレベルに遷移する部分を利用し
て、インバータを増幅器として使用するものであり、奇
数段、例えば図示するように３段直列に接続されたＣＭ
ＯＳインバータにより構成されている。なお、抵抗Ｒ１
およびＲ２は増幅器のゲインを制御するために、また、
キャパシタンスＣｇは位相調整のためにそれぞれ設けら
れており、いずれも、この反転増幅器Ａｍｐの発振を防
止するために設けられている。

【００５５】ここで、この反転増幅器にキャパシタンス
を介して入力電圧を印加するニューロオペアンプの動作
について図１０を参照して説明する。図１０において、
Ａｍｐは前述した反転増幅器であり、入力電圧Ｖ1 とＶ
2 がそれぞれキャパシタンスＣ1 およびＣ2 を介して前
記反転増幅器Ａｍｐに印加されている。前記反転増幅器
Ａｍｐの電圧増幅率は非常に大きいためこの反転増幅器
Ａｍｐの入力側のＢ点における電圧はほぼ一定の値とな
り、このＢ点の電圧をＶb とする。このとき、図中のＢ
点は、各キャパシタンスＣ１、Ｃ２、ＣｆおよびＣＭＯ
Ｓインバータ９２を構成するトランジスタのゲートに接
続された点であり、いずれの電源からもフローティング
状態にある点である。

【００５６】したがって、初期状態において、各キャパ
シタンスに蓄積されている電荷が０であるとすると、入
力電圧Ｖ1 およびＶ2 が印加された後においても、この
Ｂ点を基準としてみたときの各キャパシタンスに蓄積さ
れる電荷の総量は０となる。これにより、次の電荷保存
式が成立する。Ｃ１（Ｖ1 −Ｖb ）＋Ｃ２（Ｖ2 −Ｖb ）＋Ｃｆ（Ｖou
t −Ｖb ）＝０（１）ここで、各入力電圧Ｖ1 および
Ｖ2 をＢ点の電圧Ｖｂを基準とする電圧に置き換え、Ｖ
(1) ＝Ｖ1 −Ｖｂ、Ｖ(2) ＝Ｖ2 −Ｖｂ、Ｖ'out＝Ｖou
t −Ｖｂとすると、前記（１）式より次の（２）式を導
くことができる。Ｖ'out＝−{(Ｃ１／Ｃｆ) Ｖ(1) ＋( Ｃ２／Ｃｆ) Ｖ
(2)} （２）すなわち、ニューロオペ
アンプからは、大きさが各入力電圧Ｖｉに入力キャパシ
タンスＣｉとフィードバックキャパシタンスＣｆとの比
である係数（Ｃｉ／Ｃｆ）を乗算した値の和で、極性が
反転された出力電圧Ｖout が出力されることとなる。

【００５７】前記サンプルホールド回路７１−１〜７１
−６においては、前述した図１０において入力端子が一
つだけの場合に相当し、入力キャパシタンスＣ１の値と
フィードバックキャパシタンスＣｆの値とが等しくされ
ているため、その出力電圧は前記（２）式より、−Ｖ
(1) となる。すなわち、前記制御部７２により入力スイ
ッチが開放された時点における入力電圧Ｒｉ（またはＲ
ｑ）の極性の反転した電圧−Ｒｉ（または−Ｒｑ）がサ
ンプルホールド回路７１−１〜７１−６から出力され
る。

【００５８】前記制御部７２は、各サンプルホールド回
路７１−１〜７１−６に対し順次制御信号を印加して、
各サンプルホールド回路７１−１〜７１−６に設けられ
ているアナログスイッチを一旦閉成し、拡散変調信号の
各チップに対応するタイミングで各サンプルホールド回
路７１−１〜７１−６のスイッチを順次開放して入力電
圧を取り込むように制御する。これにより、各サンプル
ホールド回路７１−１〜７１−６には拡散符号系列の１
周期分の受信信号が取り込まれ、その極性の反転した受
信信号が出力される。

【００５９】前記各サンプルホールド回路７１−１〜７
１−６からの出力がそれぞれ入力される乗算部７３−１
〜７３−６は、同一の構成を有する２個のマルチプレク
サ回路ＭＵＸ１およびＭＵＸ２により構成されている。
図９の（ｂ）にこのマルチプレクサ回路ＭＵＸの構成を
示す。この図において、９５はＣＭＯＳインバータ、９
６および９７はＣＭＯＳトランスミッションゲートであ
る。また、Ｓｉは制御信号入力端子であり、具体的には
前記拡散符号発生器７５から出力される拡散符号系列の
うちのこのマルチプレクサ回路ＭＵＸが含まれている乗
算部７３−ｉに対応するビットのデータが入力される。
また、In1 およびIn2 は第１および第２の入力端子、Ou
t は出力端子である。このような構成において、制御信
号Ｓｉが「１」（ハイレベル）のときには、トランスミ
ッションゲート９６が導通、９７が非導通となり、第１
の入力端子In1 からの入力信号が出力端子Out に出力さ
れる。一方、Ｓｉが「０」（ローレベル）のときには、
トランスミッションゲート９６が非導通、９７が導通と
なり、第２の入力端子In2 からの入力信号が出力端子Ou
t に出力されることとなる。

【００６０】前述したように各乗算部７３−１〜７３−
６には、上述したマルチプレクサ回路ＭＵＸがＭＵＸ１
とＭＵＸ２の２つ設けられており、第１のマルチプレク
サ回路ＭＵＸ１の出力は該乗算部７３−ｉのＨ出力、第
２のマルチプレクサ回路ＭＵＸ２の出力は乗算部７３−
ｉのＬ出力とされている。第１のマルチプレクサ回路Ｍ
ＵＸ１の第１の入力端子In1 には対応するサンプルホー
ルド回路７１−ｉからの出力電圧Ｖｉ、第２の入力端子
In2 には前記基準電圧発生回路７４から入力される基準
電圧Ｖｒが印加されている。一方、第２のマルチプレク
サ回路ＭＵＸ２の各入力端子In1 およびIn2 には、前記
第１のマルチプレクサ回路ＭＵＸ１とは逆の関係の入力
電圧が印加されている。すなわち、第１の入力端子In1
には基準電圧Ｖｒが、また、第２の入力端子In2 にはサ
ンプルホールド回路７１−ｉの出力電圧Ｖｉが印加され
ている。

【００６１】したがって、制御端子に印加される拡散符
号の対応するビットＳｉの値が「１」のときは、ＭＵＸ
１からはその出力Ｈに対応するサンプルホールド回路７
１−ｉからの入力電圧を出力し、ＭＵＸ２はその出力Ｌ
に基準電圧発生回路７４からの基準電圧Ｖｒを出力し、
一方、拡散符号の対応するビットが「０」のときは、Ｍ
ＵＸ１はその出力Ｈに基準電圧発生回路７４からの基準
電圧Ｖｒを出力し、ＭＵＸ２はその出力Ｌに対応するサ
ンプルホールド回路７１−ｉからの入力電圧を出力する
ようになされている。

【００６２】図９の（ｃ）に基準電圧発生回路（Ｖref
）７４の構成を示す。この図において、９２、９３お
よび９４は前記図９（ａ）に示した反転増幅器Ａｍｐに
おけるものと同様のＣＭＯＳインバータ回路、Ｒ１およ
びＲ２はゲイン制御用抵抗、Ｃｇは位相調整用キャパシ
タである。また、８２は電源Ｖｄｄと前記各ＣＭＯＳイ
ンバータ９２〜９４および抵抗Ｒ１との間に挿入された
スイッチであり、前記電源制御部２０により導通制御さ
れるものである。この回路は、その入出力電圧が等しく
なる安定点に出力電圧が収束するものであり、各ＣＭＯ
Ｓインバータ９２〜９４の閾値の設定等により所望の基
準電圧Ｖｒを生成することができる。ここでは、ダイナ
ミックレンジを大きくすることができるように、基準電
圧Ｖｒ＝電源電圧Ｖｄｄ／２＝Ｖｂとされている。した
がって、前記乗算部７３−１〜７３−６のＨ出力または
Ｌ出力から基準電圧Ｖｒが出力されている場合には、前
記（２）式における入力電圧Ｖ（ｉ）は０となる。

【００６３】前記乗算部７３−１〜７３−３におけるＭ
ＵＸ１からの出力（Ｈ出力）は加算器７６に入力され
る。加算器７６において、各乗算部７３−１〜７３−３
からの入力電圧にそれぞれ対応する入力キャパシタンス
Ｃ２、Ｃ３およびＣ４の大きさは、フィードバックコン
デンサＣｆと等しい大きさとされているため、前述した
（２）式より、各乗算部７３−１〜７３−３からの出力
電圧の和の大きさを有する電圧が出力される。なお、こ
の出力電圧の極性は、このマッチドフィルタの入力電圧
Ｒｉ（Ｒｑ）と同一の極性である。

【００６４】また、加算器７８には乗算部７３−４〜７
３−６のＨ出力が入力されており、前記の場合と同様に
して、それらの和の大きさを有する電圧が出力される。
なお、この電圧の極性はＲｉ（Ｒｑ）と同一のものとな
る。この加算器７６と加算器７８の出力は加算器８０に
入力される。この加算器８０における入力キャパシタン
スＣ５およびＣ６の値はともにフィードバックキャパシ
タンスＣｆの値の１／２とされており、該加算器８０か
らは前記加算器７６の出力の１／２の大きさの電圧と前
記加算器７８の出力の１／２の大きさの電圧の和の電圧
が出力される。この電圧はＲｉ（Ｒｑ）と逆の極性を有
している。

【００６５】一方、前記乗算部７３−１〜７３−３にお
けるＭＵＸ２の出力（Ｌ出力）は加算器７７に入力さ
れ、前述の場合と同様にして、これらの和の大きさを有
する電圧が出力される。また、前記乗算部７３−４〜７
３−６のＬ出力は加算器７９に入力され、それらの和の
大きさを有し、Ｒｉ（Ｒｑ）と同一の極性を有する電圧
が出力される。

【００６６】前記加算器８０、７７および７９の出力は
加算器８１に入力される。この加算器８１における前記
加算器８０からの入力に対応する入力キャパシタンスＣ
７の大きさはフィードバックキャパシタンスＣｆの大き
さと等しくされており、また、前記加算器７７および７
９からの入力に対応する入力キャパシタンスＣ８および
Ｃ９の大きさはＣｆ／４とされているため、該加算器８
１からは、前記加算器８０の出力電圧と前記加算器７７
の出力電圧の１／４の電圧と前記加算器７９の出力電圧
の１／４の電圧との和の電圧との差に対応する電圧が出
力されることとなる。したがって、この加算器８１から
は、拡散符号生成器７５から出力される拡散符号系列に
おける「１」が供給されるサンプルホールド回路７１−
１〜７１−６の出力の和と、拡散符号系列における
「０」が供給される出力の和との差の電圧、すなわち拡
散符号系列との相関値が出力されることとなる。

【００６７】なお、前記加算器８０において入力電圧の
和の１／２の電圧が出力されるようにし、前記加算器８
１において加算器７７および７９からの出力電圧の１／
４の電圧が加算されるようにしているのは、最大電圧が
電源電圧を超えることがないようにするためである。

【００６８】このようにして加算器８１から相関値が出
力された後、このマッチドフィルタにおいては、拡散符
号生成器７５から出力される拡散符号系列を１チップシ
フトさせて、前述と同様の演算処理を行い次の相関値を
得るようにしている。これにより、サンプルホールドさ
れた信号のシフト処理を行う必要がなくなるため、それ
による誤差の発生を防止することができる。このように
して、拡散符号系列のシフトを順次行うことにより、前
述した同期捕捉を行うことができる。

【００６９】このマッチドフィルタによれば、前記ニュ
ーロオペアンプによる演算処理は容量結合によるアナロ
グ処理により実行されるため、回路規模はデジタル処理
の場合に比べて大幅に減縮することができ、また、並列
演算であるために高速に処理を実行することができる。
さらに、各回路における入出力は全て電圧信号であるた
め、非常に低消費電力のものとすることができる。

【００７０】なお、前述した各実施の形態においてはＱ
ＰＳＫ変調された信号の場合を例にとって説明したが、
これに限られることはなく、ＢＰＳＫなど他の変調方式
を採用した場合にも本発明を適用することができること
は明らかである。

【００７１】

【発明の効果】本発明によれば、ＣＤＭＡ通信システム
に使用する受信機の受信待ち受け時における電力消費を
低減することが可能となる。また、同期捕捉をマッチド
フィルタにより行なっているので、短時間で同期捕捉を
することができる。さらにまた、相関器手段を複数個設
けてＲＡＫＥ受信を行なっているために、マルチパスフ
ェージングのある環境においても、良好な受信品質を保
つことができる。また、信号受信時においても、間欠的
にマッチドフィルタを動作させてパスの検出を行なって
いるので、伝搬路の状態の変動に追随することが可能で
ある。さらにまた、ニューロン素子を使用したマッチド
フィルタを使用することにより、より低消費電力のＣＤ
ＭＡ受信機を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明のＣＤＭＡ通信システム用受信機の一
実施の形態の構成を示すブロック図である。

【図２】本発明のＣＤＭＡ通信システム用受信機にお
ける相関部の一実施の形態の構成を示すブロック図であ
る。

【図３】本発明のＣＤＭＡ通信システム用受信機の動
作例を示すタイミングチャートである。

【図４】マッチドフィルタの構成例を示す図である。

【図５】相関出力の一例を示す図である。

【図６】本発明のＣＤＭＡ通信システム用受信機の他
の実施の形態の構成を示すブロック図である。

【図７】送信機の一構成例を示す図である。

【図８】本発明のさらに他の実施の形態におけるマッ
チドフィルタの構成例を示すブロック図である。

【図９】図８のマッチドフィルタにおける各部の構成
を示す回路図である。

【図１０】図８のマッチドフィルタにおける加算部の
動作を説明するための図である。

【符号の説明】

１１受信アンテナ１２高周波受信部１３分配回路１４、１０７発振器１５、１０８位相シフト回路１６、１７、３１ｉ、３１ｑ、４１ｉ、４１ｑ、４５
ｉ、４５ｑ、１０９、１１０乗算器１８、１９、５０ローパスフィルタ２０電源制御部２１、５１、７５、１０２拡散符号生成器２２複素型マッチドフィルタ２３、２７−１〜２７ーｎ電力計算部２４パス検出部２５相関器制御部２６−１〜２６−ｎ相関器２８ＲＡＫＥ合成および復調部２９ｉ、２９ｑ、８２スイッチ３０逆拡散部３２ｉ、３２ｑ、４２ｉ、４２ｑ、４６ｉ、４６ｑ累
算器４０ＤＬＬ部４３ｉ、４３ｑ、４７ｉ、４７ｑ包絡線検波回路４４、４８、４９、６２、６３、６４、７６〜８１、１
１１加算器５２、５３１／２Ｔｃ遅延回路６１シフトレジスタ７１−１〜７１−ｎサンプルホールド回路７２制御部７３−１〜７３−６乗算部７４基準電圧発生回路９２〜９５ＣＭＯＳインバータ９６、９７トランスミッションゲート１０１直列並列変換器１０３、１０４排他的論理和回路１０５、１０６レベル変換器１１２バンドパスフィルタ１１３高周波送信部１１４送信アンテナ

───────────────────────────────────────────────────── フロントページの続き (72)発明者山本誠東京都世田谷区北沢３−５−18 鷹山ビル株式会社鷹山内 (72)発明者高取直東京都世田谷区北沢３−５−18 鷹山ビル株式会社鷹山内

Claims

【特許請求の範囲】

【請求項１】受信スペクトラム拡散信号の同期捕捉
を行なうマッチドフィルタと、前記受信スペクトラム拡散信号の逆拡散手段と前記受信
スペクトラム拡散信号の同期追跡を行なう遅延ロックル
ープとを有する相関器手段と、前記マッチドフィルタに対し間欠的に電源を供給する電
源制御手段と、前記相関器手段の動作を制御する制御手段とを有し、前記制御手段は、前記マッチドフィルタの動作時に当該
受信信号が同期捕捉されたときに、前記相関器手段の動
作を開始させるように制御することを特徴とするＣＤＭ
Ａ通信システム用受信機。
【請求項２】受信スペクトラム拡散信号の同期捕捉
を行なうマッチドフィルタと、前記受信スペクトラム拡散信号の逆拡散手段と前記受信
スペクトラム拡散信号の同期追跡を行なう遅延ロックル
ープとを有する並列に設けられた複数個の相関器手段
と、前記マッチドフィルタに対し間欠的に電源を供給する電
源制御手段と、前記マッチドフィルタの出力に応じて前記複数個の相関
器手段の動作を制御する制御手段と、前記複数個の相関器手段からの出力信号レベルに応じて
前記マッチドフィルタの動作を開始させる監視手段とを
有し、前記制御手段は、前記マッチドフィルタの動作時に当該
受信信号が同期捕捉されたときに前記複数の相関器手段
の動作を開始させるとともに、該マッチドフィルタの出
力におけるピーク位置に応じて各相関器手段においてそ
れぞれ発生される拡散符号系列の位相を制御することを
特徴とするＣＤＭＡ通信システム用受信機。
【請求項３】前記監視手段は、前記複数個の相関器
手段からの出力電力が所定値よりも低下したときに前記
マッチドフィルタの動作を開始させるものであることを
特徴とする前記請求項２記載のＣＤＭＡ通信システム用
受信機。
【請求項４】前記監視手段は、前記複数個の相関器
手段からの出力電力が所定値よりも低下している期間が
所定の期間よりも長いときに前記マッチドフィルタの動
作を開始させるものであることを特徴とする前記請求項
３記載のＣＤＭＡ通信システム用受信機。
【請求項５】前記電源制御手段が前記マッチドフィ
ルタに対して電源を供給する周期が可変とされているこ
とを特徴とする前記請求項１〜４のいずれかに１項に記
載のＣＤＭＡ通信システム用受信機。
【請求項６】前記マッチドフィルタは、複数のサン
プルホールド回路と、前記各サンプルホールド回路の出
力を拡散符号系列の対応するビットの値に応じて第１あ
るいは第２の出力端子に出力する複数の乗算部と、前記
各乗算部の第１の出力端子の出力を加算する第１のアナ
ログ加算回路と、前記各乗算部の第２の出力端子の出力
を加算する第２のアナログ加算回路と、前記第１のアナ
ログ加算回路の出力と前記第２のアナログ加算回路の出
力との減算を行う第３のアナログ加算回路とを有するも
のであることを特徴とする前記請求項１〜５のいずれか
１項に記載のＣＤＭＡ通信システム用受信機。