[go: up one dir, main page]

JPH09312334A - Method of forming interlayer insulating film - Google Patents

Method of forming interlayer insulating film

Info

Publication number
JPH09312334A
JPH09312334A JP12661996A JP12661996A JPH09312334A JP H09312334 A JPH09312334 A JP H09312334A JP 12661996 A JP12661996 A JP 12661996A JP 12661996 A JP12661996 A JP 12661996A JP H09312334 A JPH09312334 A JP H09312334A
Authority
JP
Japan
Prior art keywords
organic film
film
forming
conductive pattern
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12661996A
Other languages
Japanese (ja)
Inventor
Toshiaki Hasegawa
利昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP12661996A priority Critical patent/JPH09312334A/en
Publication of JPH09312334A publication Critical patent/JPH09312334A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PROBLEM TO BE SOLVED: To secure the breakdown resistance of insulation between conductive patterns. SOLUTION: In the first process, a silane coupling agent 14 is applied on the surface of a silicon oxide film 12 after formation of a conductive film 13 on a silicon oxide film 12 made on a substrate 11. In the second process, an organic film 15 is made in such condition that it covers the conductive pattern 13. In the third process, a space 17 is made between the conductive pattern 13 and the organic film 15 by cooling the above organic film 15 after annealing at a temperature higher than the glass transition temperature of the organic film 15 but lower than the thermal decomposition temperature.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置、特に
0.25μm以下の設計ルールの半導体装置の層間絶縁
膜の形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a method for forming an interlayer insulating film in a semiconductor device having a design rule of 0.25 μm or less.

【0002】[0002]

【従来の技術】半導体装置の微細化、低消費電力化およ
び高速化などの要求にともない、層間絶縁膜の低誘電率
化が提案されている。その一つに基板上に導電性パター
ン(例えば配線)を形成した後、その配線を覆う状態に
層間絶縁膜となる有機膜を形成する方法が提案されてい
る。この方法では、上記有機膜を形成する際に、有機膜
と配線との間に空洞が形成される場合もあった。
2. Description of the Related Art With the demand for finer semiconductor devices, lower power consumption and higher speed, it has been proposed to lower the dielectric constant of an interlayer insulating film. In one of them, a method of forming a conductive pattern (for example, wiring) on a substrate and then forming an organic film to be an interlayer insulating film in a state of covering the wiring is proposed. According to this method, when forming the organic film, a cavity may be formed between the organic film and the wiring.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
製造方法による空洞の形成では、ウエハ上において空洞
が形成される部分と空洞が形成されない部分とが生じ、
空洞の形成に関しては不安定であった。このように、空
洞を利用した配線構造は提案されてはいるが、その形成
方法は未だ開発途上であり、確立されていない。また、
配線間を空洞として形成すると、配線間の絶縁耐圧が不
十分になり、配線間で放電が発生する。
However, in the formation of the cavity by the conventional manufacturing method, there are a portion where the cavity is formed and a portion where the cavity is not formed on the wafer,
It was unstable with respect to the formation of cavities. Thus, although a wiring structure using a cavity has been proposed, its forming method is still under development and has not been established. Also,
If the wirings are formed as cavities, the withstand voltage between the wirings becomes insufficient and discharge occurs between the wirings.

【0004】[0004]

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた層間絶縁膜の形成方法である。す
なわち、第1工程で、表面が酸化シリコン系膜の基板上
に導電性パターンを形成した後、酸化シリコン系膜にシ
ランカップリング剤を塗布する。次いで第2工程で、基
板上に、導電性パターンを覆う状態に有機膜を形成す
る。続いて第3工程で、有機膜を、この有機膜のガラス
転移温度以上この有機膜の熱分解温度よりも低い温度で
アニーリングを行った後冷却して、導電性パターンと有
機膜との間に空間を形成することを特徴とする層間絶縁
膜の形成方法である。
The present invention is a method for forming an interlayer insulating film, which has been made to solve the above problems. That is, in the first step, after forming a conductive pattern on a substrate having a silicon oxide based film, a silane coupling agent is applied to the silicon oxide based film. Then, in a second step, an organic film is formed on the substrate so as to cover the conductive pattern. Then, in a third step, the organic film is annealed at a temperature not lower than the glass transition temperature of the organic film and lower than the thermal decomposition temperature of the organic film, and then cooled to provide a space between the conductive pattern and the organic film. A method for forming an interlayer insulating film, which is characterized by forming a space.

【0005】また、上記導電性パターンは並列に形成さ
れていて、上記第3工程によって導電性パターンの側壁
と有機膜との間に空間を形成するとともに、導電性パタ
ーン間に有機膜からなる壁を形成することを特徴とする
層間絶縁膜の形成方法である。
Further, the conductive patterns are formed in parallel, a space is formed between the side wall of the conductive pattern and the organic film by the third step, and the wall made of the organic film is formed between the conductive patterns. Is a method of forming an interlayer insulating film.

【0006】上記層間絶縁膜の形成方法では、シランカ
ップリング剤を塗布することから、導電性パターンと有
機膜との密着性はほとんど変わらずに、酸化シリコン系
膜と有機膜との密着性が高くなるので、両者の密着性の
差は拡大する。それにより、導電性パターンの側壁から
有機膜の剥がれを確実に起こすことが可能になる。そし
て有機膜のガラス転移温度以上熱分解温度よりも低い温
度でこの有機膜をアニーリングして膨張させ、その後冷
却を行うことにより、有機膜に体積収縮が生じて、密着
性の比較的弱い導電性パターンの側壁と有機膜との間に
空間が生じることになる。このように、酸化シリコン系
膜に比較して導電性パターンのほうが有機膜は剥がれ易
くなること、および有機膜の熱膨張係数が大きいことを
利用して、その有機膜の熱収縮により導電性パターンの
側壁には空間が確実に形成されることになる。したがっ
て、導電性パターン間の容量を減少させる方法として理
論的に最も効果がある比誘電率がおよそ1.0の空間が
容易に形成される。
In the above method for forming the interlayer insulating film, since the silane coupling agent is applied, the adhesiveness between the conductive pattern and the organic film is almost unchanged, and the adhesiveness between the silicon oxide film and the organic film is maintained. Since it becomes higher, the difference in adhesiveness between the two increases. As a result, the organic film can be reliably peeled off from the side wall of the conductive pattern. The organic film is annealed and expanded at a temperature not lower than the glass transition temperature of the organic film and lower than the thermal decomposition temperature, and then cooled to cause volume contraction of the organic film, resulting in relatively weak adhesion. A space is created between the side wall of the pattern and the organic film. As described above, the conductive pattern is more easily peeled off in the conductive pattern than the silicon oxide-based film, and the thermal expansion coefficient of the organic film is large. A space is surely formed on the side wall of the. Therefore, as a method of reducing the capacitance between the conductive patterns, a space having a relative dielectric constant of about 1.0 can be easily formed, which is theoretically most effective.

【0007】また、導電性パターンが並列に形成され、
各導電性パターンの側壁に空間を形成する方法では、上
記説明した理由により導電性パターンの側壁と有機膜と
の間には空間が形成される。その際、導電性パターン間
のほぼ中央部には有機膜が残る状態になり、それが有機
膜の壁となる。この壁が形成されることによって、導電
性パターン間が空間を挟んで相対することがなくなるの
で、空間を介して導電性パターン間での放電は起きなく
なる。したがって、導電性パターン間の絶縁耐圧は確保
される。
Further, conductive patterns are formed in parallel,
In the method of forming a space on the side wall of each conductive pattern, a space is formed between the side wall of the conductive pattern and the organic film for the reason described above. At that time, the organic film remains in the substantially central portion between the conductive patterns, and it becomes the wall of the organic film. By forming this wall, the conductive patterns do not face each other across the space, so that no discharge occurs between the conductive patterns through the space. Therefore, the dielectric strength between the conductive patterns is secured.

【0008】[0008]

【発明の実施の形態】本発明の実施形態の第1例を図1
によって説明する。
BEST MODE FOR CARRYING OUT THE INVENTION A first example of an embodiment of the present invention is shown in FIG.
It will be explained by.

【0009】図1の(1)に示すように、一般的な化学
的気相成長(以下、CVDという、CVDはChemical V
apour Depositionの略)法によって、基板(例えばシリ
コン基板)11上に酸化シリコン系膜として酸化シリコ
ン膜12を例えば500nmの厚さに形成する。このC
VD法では、原料ガスに、モノシラン(SiH4 )と酸
素(O2 )とを用いた。または上記酸化シリコン膜12
の形成をプラズマCVD法によって行ってもよい。その
際には、原料ガスに例えばテトラエトキシシラン(TE
OS)と酸素とを用いる。
As shown in (1) of FIG. 1, general chemical vapor deposition (hereinafter, referred to as CVD, CVD is Chemical V
The silicon oxide film 12 as a silicon oxide film is formed on the substrate (for example, a silicon substrate) 11 to a thickness of, for example, 500 nm by the apour deposition method. This C
In the VD method, monosilane (SiH 4 ) and oxygen (O 2 ) were used as the source gas. Alternatively, the above silicon oxide film 12
May be formed by a plasma CVD method. At that time, for example, tetraethoxysilane (TE
OS) and oxygen are used.

【0010】次いでスパッタリングによって、上記酸化
シリコン膜12上に導電層を形成した後、リソグラフィ
ック技術とエッチングとによって上記導電層をパターニ
ングして、導電性パターン13を形成した。この導電層
は、ここでは一例として、シリコンを含有するアルミニ
ウムで形成した。
Next, a conductive layer was formed on the silicon oxide film 12 by sputtering, and then the conductive layer was patterned by a lithographic technique and etching to form a conductive pattern 13. The conductive layer is formed of aluminum containing silicon as an example here.

【0011】続いて酸化二窒素(N2 O)ガスを用いた
プラズマを照射して、基板11上の酸化シリコン膜12
の表面を水酸基で終端する。このプラズマ照射は、例え
ば平行平板型のプラズマ発生器を用い、13.56MH
zのRFパワーを300Wで印加した。その際、イオン
の方向性から導電性パターン13の側壁には水酸基(−
OH)はでき難く、導電性パターン13間の酸化シリコ
ン膜12の表面に水酸基ができる。
Subsequently, a plasma using a dinitrogen oxide (N 2 O) gas is applied to the silicon oxide film 12 on the substrate 11.
The surface of is terminated with hydroxyl groups. This plasma irradiation is performed using a parallel plate type plasma generator, for example, at 13.56 MH
RF power of z was applied at 300W. At that time, a hydroxyl group (-
OH) is difficult to form, and hydroxyl groups are formed on the surface of the silicon oxide film 12 between the conductive patterns 13.

【0012】次に図1の(2)に示すように、回転塗布
法によって、上記酸化シリコン膜12の表面にシランカ
ップリング剤14として、ナノフルオロヘキシトリクロ
ロシラン〔CF3 (CF2 n CH2 SiCl3 ;ただ
し、n≧2とする〕もしくはナノフルオロヘキシトリメ
トキシシラン〔CF3 (CF2 n CH2 Si(OM
e)3 ;ただし、n≧2とし、Meはメチル基を表す〕
を塗布する。なお、この図面では、酸化シリコン膜12
上のシランカップリング剤14を示し、導電性パターン
13の表面に塗布されたシランカップリング剤14の図
示は省略した。
Next, as shown in FIG. 1B, nano-fluorohexytrichlorosilane [CF 3 (CF 2 ) n CH 4 is used as a silane coupling agent 14 on the surface of the silicon oxide film 12 by a spin coating method. 2 SiCl 3 ; provided that n ≧ 2] or nanofluorohexytrimethoxysilane [CF 3 (CF 2 ) n CH 2 Si (OM
e) 3 ; provided that n ≧ 2 and Me represents a methyl group]
Is applied. In this drawing, the silicon oxide film 12
The silane coupling agent 14 above is shown, and the silane coupling agent 14 applied to the surface of the conductive pattern 13 is not shown.

【0013】次に図1の(3)に示すように、減圧CV
D法によって、上記酸化シリコン膜12上に上記導電性
パターン13を覆う状態に有機膜15を形成する。ここ
では有機膜15として、フロロカーボンの1種であるポ
リパラキシリレンを例えば500nmの厚さに成膜し
た。この減圧CVD法では、原料ガスに例えばジパラキ
シリレン(Di-Para-Xylylene) を用い、CVD時には原
料ガスを200℃に加熱して昇華させ、650℃でキシ
リレンモノマーに分解し、150℃に加熱した基板11
上に導入した。
Next, as shown in (3) of FIG.
An organic film 15 is formed on the silicon oxide film 12 by the method D so as to cover the conductive pattern 13. Here, as the organic film 15, polyparaxylylene, which is one kind of fluorocarbon, is formed to a thickness of, for example, 500 nm. In this low pressure CVD method, for example, diparaxylylene (Di-Para-Xylylene) is used as a raw material gas, and at the time of CVD, the raw material gas is heated to 200 ° C. to be sublimated, decomposed into xylylene monomer at 650 ° C., and heated to 150 ° C. Board 11
Introduced above.

【0014】次いで図1の(4)に示すように、一般的
なCVD法によって、有機膜15上に酸化シリコン膜1
6を例えば500nmの厚さに形成する。このCVD法
では、原料ガスに、モノシランと酸素とを用いた。また
は上記酸化シリコン膜16の形成を原料ガスに例えばテ
トラエトキシシランと酸素とを用いたプラズマCVD法
によって行ってもよい。
Next, as shown in (4) of FIG. 1, the silicon oxide film 1 is formed on the organic film 15 by a general CVD method.
6 is formed to a thickness of 500 nm, for example. In this CVD method, monosilane and oxygen were used as the source gas. Alternatively, the silicon oxide film 16 may be formed by a plasma CVD method using, for example, tetraethoxysilane and oxygen as source gases.

【0015】続いて不活性な雰囲気として窒素ガス雰囲
気でアニーリングを行う。このアニーリングでは、アニ
ーリング温度をポリパラキシリレンのガラス転移温度
(一例として250℃)以上熱分解温度(一例として4
00℃)よりも低い温度に設定し、ここでは一例として
350℃に設定した。その後、例えば50℃/分〜10
0℃/分の範囲の冷却速度で冷却した。このとき、有機
膜15の熱収縮によってこの有機膜15は導電性パター
ン13面から剥がれる一方、酸化シリサイド膜12面で
は密着性が高いため剥がれない。その結果、導電性パタ
ーン13の側壁と有機膜15との間に空間17が形成さ
れた。
Then, annealing is performed in a nitrogen gas atmosphere as an inert atmosphere. In this annealing, the annealing temperature is a glass transition temperature of polyparaxylylene (250 ° C. as an example) or more and a thermal decomposition temperature (4 ° as an example).
The temperature was set lower than (00 ° C.), and here, as an example, it was set to 350 ° C. After that, for example, 50 ° C./min to 10
It was cooled at a cooling rate in the range of 0 ° C./minute. At this time, the organic film 15 is peeled off from the surface of the conductive pattern 13 due to the heat shrinkage of the organic film 15, but is not peeled off on the surface of the oxide silicide film 12 because of high adhesion. As a result, a space 17 was formed between the sidewall of the conductive pattern 13 and the organic film 15.

【0016】上記層間絶縁膜の形成方法では、シランカ
ップリング剤を塗布してから上記有機膜15を形成する
ことから、導電性パターン13と有機膜15との密着性
はほとんど変わらずに、酸化シリコン膜12と有機膜1
5との密着性は高くなる。そのため、両者の密着性の差
は拡大する。それにより、導電性パターン13の側壁か
ら有機膜15の剥がれを確実に起こすことが可能にな
る。
In the method of forming the interlayer insulating film, since the organic film 15 is formed after applying the silane coupling agent, the adhesiveness between the conductive pattern 13 and the organic film 15 is almost unchanged, and the oxidation is performed. Silicon film 12 and organic film 1
Adhesion with 5 is high. Therefore, the difference in adhesiveness between the two is widened. As a result, the organic film 15 can be reliably peeled off from the side wall of the conductive pattern 13.

【0017】また有機膜15のガラス転移温度以上熱分
解温度よりも低い温度でこの有機膜15をアニーリング
することから、有機膜15は膨張する。その後、有機膜
15が収縮するような冷却速度で冷却することから、有
機膜15は体積収縮を生じ、さらに密着性の比較的弱い
導電性パターン13の側壁と有機膜15との間に空間1
7が生じる。
Since the organic film 15 is annealed at a temperature higher than the glass transition temperature of the organic film 15 and lower than the thermal decomposition temperature, the organic film 15 expands. After that, the organic film 15 is cooled at a cooling rate such that the organic film 15 contracts, so that the organic film 15 contracts in volume, and the space 1 is formed between the side wall of the conductive pattern 13 having relatively weak adhesion and the organic film 15.
7 results.

【0018】このように、酸化シリコン膜12に比較し
て導電性パターン13の方が有機膜15は剥がれ易くな
ること、および有機膜15の熱膨張係数が大きいことを
利用して、その有機膜15の熱収縮により導電性パター
ン13の側壁には空間17が確実に形成されることにな
る。したがって、導電性パターン13間の容量を減少さ
せる方法として理論的に最も効果がある比誘電率がおよ
そ1.0の空間が容易に形成される。
As described above, the organic pattern 15 is more easily peeled off in the conductive pattern 13 as compared with the silicon oxide film 12, and the fact that the organic film 15 has a large coefficient of thermal expansion is utilized. Due to the heat shrinkage of 15, the space 17 is surely formed on the side wall of the conductive pattern 13. Therefore, as a method for reducing the capacitance between the conductive patterns 13, a space having a relative dielectric constant of about 1.0 is theoretically effective and is easily formed.

【0019】また前記図1に示すように、導電性パター
ン13が並列に形成され、各導電性パターン13の側壁
に空間17を形成する方法では、上記説明した理由によ
り導電性パターン13の側壁には有機膜15の熱収縮に
より空間17が形成される。そのため、導電性パターン
13間のほぼ中央部には有機膜15が残る状態になり、
それが有機膜15の壁18となる。この壁18が形成さ
れることによって空間17の耐圧は確保される。
Further, as shown in FIG. 1, in the method of forming the conductive patterns 13 in parallel and forming the spaces 17 in the side walls of the respective conductive patterns 13, the side walls of the conductive patterns 13 are formed for the reasons described above. A space 17 is formed by heat contraction of the organic film 15. Therefore, the organic film 15 remains in the substantially central portion between the conductive patterns 13,
It becomes the wall 18 of the organic film 15. By forming the wall 18, the pressure resistance of the space 17 is ensured.

【0020】次に実施形態の第2例として、有機膜15
にフロロカーボンの1種であるポリテトラフルオロエチ
レンを用いる層間絶縁膜の形成方法を以下に説明する。
この第2例では、有機膜15の形成方法とこの有機膜1
5のアニーリング以外は、上記第1例で説明した方法と
同様である。したがって、ここでは有機膜15の形成方
法とそのアニーリングのみを説明する。
Next, as a second example of the embodiment, the organic film 15
A method of forming an interlayer insulating film using polytetrafluoroethylene, which is one of fluorocarbons, will be described below.
In this second example, the method of forming the organic film 15 and the organic film 1
The method is the same as the method described in the first example except for the annealing of No. 5. Therefore, only the method of forming the organic film 15 and its annealing will be described here.

【0021】前記第1例で説明したようにシランカップ
リング剤を塗布した後、回転塗布法によって、酸化シリ
コン膜12上に導電性パターン13を覆う状態に有機膜
15を形成する。ここでは有機膜15として、(1)式
で表されるようなポリテトラフルオロエチレンを、例え
ば500nmの厚さに成膜した。上記ポリテトラフルオ
ロエチレンとしては、例えばアモルファステフロンと呼
ばれる物が知られている。
After applying the silane coupling agent as described in the first example, the organic film 15 is formed on the silicon oxide film 12 by the spin coating method so as to cover the conductive pattern 13. Here, as the organic film 15, polytetrafluoroethylene represented by the formula (1) is formed to a thickness of, for example, 500 nm. As the polytetrafluoroethylene, for example, a substance called amorphous Teflon is known.

【0022】[0022]

【化1】 Embedded image

【0023】上記回転塗布法では、ポリテトラフルオロ
エチレンをフロロカーボン系の溶剤に溶かし、粘度を3
0cpに調整した。それを回転塗布法により基板11上
に塗布して、厚さが500nmの上記有機膜を形成し
た。その時の回転数は3000rpmとした。その後、
不活性な雰囲気として窒素ガス雰囲気中で100℃、2
分間のベーキングを行った。なお、上記フロロカーボン
系の溶剤としては、例えばフロリナートと呼ばれる物が
知られている。
In the above spin coating method, polytetrafluoroethylene is dissolved in a fluorocarbon-based solvent to obtain a viscosity of 3
It was adjusted to 0 cp. It was applied onto the substrate 11 by spin coating to form the organic film having a thickness of 500 nm. The rotation speed at that time was 3000 rpm. afterwards,
100 ° C in a nitrogen gas atmosphere as an inert atmosphere, 2
A minute baking was performed. As the fluorocarbon-based solvent, for example, a so-called Fluorinert is known.

【0024】その後、上記第1例と同様にして、有機膜
15上に酸化シリコン膜16を例えば500nmの厚さ
に形成した後、不活性な雰囲気として窒素ガス雰囲気で
アニーリングを行った。このアニーリングでは、アニー
リング温度をポリテトラフルオロエチレンのガラス転移
温度(一例として160℃)以上、その熱分解温度(一
例として450℃)よりも低い温度に設定し、ここでは
一例として350℃に設定した。その後、例えば50℃
/分〜100℃/分の範囲の冷却速度で冷却した。この
とき、有機膜15の熱収縮によってこの有機膜15は導
電性パターン13面から剥がれる一方、酸化シリサイド
膜12面では密着性が高いため剥がれない。その結果、
導電性パターン13の側壁と有機膜15との間に空間1
7が形成された。
Then, in the same manner as in the first example, a silicon oxide film 16 having a thickness of, for example, 500 nm was formed on the organic film 15 and then annealed in a nitrogen gas atmosphere as an inert atmosphere. In this annealing, the annealing temperature was set to a temperature not lower than the glass transition temperature of polytetrafluoroethylene (160 ° C. as an example) and lower than its thermal decomposition temperature (450 ° C. as an example), here 350 ° C. as an example. . Then, for example, 50 ℃
The cooling was performed at a cooling rate in the range of 1 / min to 100 ° C / min. At this time, the organic film 15 is peeled off from the surface of the conductive pattern 13 due to the heat shrinkage of the organic film 15, but is not peeled off on the surface of the oxide silicide film 12 because of high adhesion. as a result,
A space 1 is formed between the sidewall of the conductive pattern 13 and the organic film 15.
7 was formed.

【0025】この第2例では、上記第1例で説明した作
用の他に、有機膜15を回転塗布法によって形成したこ
とにより、酸化シリコン膜12の表面にシランカップリ
ング剤を塗布した効果が十分に発揮される。すなわち、
前記第1例に比較して、有機膜15を形成する際にシラ
ンカップリング剤が蒸発することが少なくなるためであ
る。
In the second example, in addition to the operation described in the first example, the effect of applying the silane coupling agent to the surface of the silicon oxide film 12 is obtained by forming the organic film 15 by the spin coating method. It is fully demonstrated. That is,
This is because the silane coupling agent is less likely to evaporate when forming the organic film 15, as compared with the first example.

【0026】次に実施形態の第3例として、有機膜15
にフロロカーボンの1種であるシクロポリマライズドフ
ロリネーテッドポリマーを用いる層間絶縁膜の形成方法
を以下に説明する。この第3例では、有機膜15の形成
方法とこの有機膜15のアニーリング以外は、上記第1
例で説明した方法と同様である。したがって、ここでは
有機膜15の形成方法とそのアニーリングのみを説明す
る。
Next, as a third example of the embodiment, the organic film 15
A method for forming an interlayer insulating film using a cyclopolymerized fluorinated polymer which is one of fluorocarbons will be described below. In this third example, except for the method of forming the organic film 15 and the annealing of the organic film 15,
It is similar to the method described in the example. Therefore, only the method of forming the organic film 15 and its annealing will be described here.

【0027】前記第1例で説明したようにシランカップ
リング剤を塗布した後、回転塗布法によって、酸化シリ
コン膜12上に導電性パターン13を覆う状態に有機膜
15を形成する。ここでは有機膜15として、(2)式
で表されるようなフロロカーボン系のシクロポリマライ
ズドフロリネーテッドポリマーを用い、例えば500n
mの厚さに成膜した。上記シクロポリマライズドフロリ
ネーテッドポリマーとしては、例えばサイトップと呼ば
れる物が知られている。
After the silane coupling agent is applied as described in the first example, the organic film 15 is formed on the silicon oxide film 12 by the spin coating method so as to cover the conductive pattern 13. Here, as the organic film 15, a fluorocarbon-based cyclopolymerized fluorinated polymer represented by the formula (2) is used, and for example, 500 n
m was formed. As the cyclopolymerized fluorinated polymer, for example, a so-called CYTOP is known.

【0028】[0028]

【化2】 Embedded image

【0029】上記回転塗布法では、シクロポリマライズ
ドフロリネーテッドポリマーをフロロカーボン系の溶剤
に溶かし、粘度を30cpに調整した。それを回転塗布
法により基板11上に塗布して、厚さが500nmの上
記有機膜を形成した。その時の回転数は3000rpm
とした。その後、不活性な雰囲気として窒素ガス雰囲気
中で100℃、2分間のベーキングを行った。
In the spin coating method, the cyclopolymerized fluorinated polymer was dissolved in a fluorocarbon-based solvent to adjust the viscosity to 30 cp. It was applied onto the substrate 11 by spin coating to form the organic film having a thickness of 500 nm. The rotation speed at that time is 3000 rpm
And After that, baking was performed at 100 ° C. for 2 minutes in a nitrogen gas atmosphere as an inert atmosphere.

【0030】その後、上記第1例と同様にして、有機膜
15上に酸化シリコン膜16を例えば500nmの厚さ
に形成した後、不活性な雰囲気として窒素ガス雰囲気で
アニーリングを行った。このアニーリングでは、アニー
リング温度をシクロポリマライズドフロリネーテッドポ
リマーのガラス転移温度(一例として120℃)以上、
その熱分解温度(一例として420℃)よりも低い温度
に設定し、ここでは一例として350℃に設定した。そ
の後、例えば50℃/分〜100℃/分の範囲の冷却速
度で冷却した。このとき、有機膜15の熱収縮によって
この有機膜15は導電性パターン13面から剥がれる一
方、酸化シリサイド膜12面では密着性が高いため剥が
れない。その結果、導電性パターン13の側壁と有機膜
15との間に空間17が形成された。
Then, in the same manner as in the first example, a silicon oxide film 16 having a thickness of, for example, 500 nm was formed on the organic film 15, and then an inert gas atmosphere was annealed in a nitrogen gas atmosphere. In this annealing, the annealing temperature is higher than the glass transition temperature of the cyclopolymerized fluorinated polymer (120 ° C. as an example),
The temperature was set lower than the thermal decomposition temperature (420 ° C. as an example), and here, it was set to 350 ° C. as an example. Then, it cooled at the cooling rate of the range of 50 degree-C / min-100 degree C / min, for example. At this time, the organic film 15 is peeled off from the surface of the conductive pattern 13 due to the heat shrinkage of the organic film 15, but is not peeled off on the surface of the oxide silicide film 12 because of high adhesion. As a result, a space 17 was formed between the sidewall of the conductive pattern 13 and the organic film 15.

【0031】次に実施形態の第4例として、有機膜15
にフロロカーボンの1種であるフッ化ポリアリルエーテ
ルを用いる層間絶縁膜の形成方法を以下に説明する。こ
の第4例では、有機膜15の形成方法とこの有機膜15
のアニーリング以外は、上記第1例で説明した方法と同
様である。したがって、ここでは有機膜15の形成方法
とそのアニーリングのみを説明する。
Next, as a fourth example of the embodiment, the organic film 15
A method of forming an interlayer insulating film using fluorinated polyallyl ether which is one of fluorocarbons will be described below. In the fourth example, the method of forming the organic film 15 and the organic film 15
The method is the same as the method described in the first example above, except for the annealing. Therefore, only the method of forming the organic film 15 and its annealing will be described here.

【0032】前記第1例で説明したようにシランカップ
リング剤を塗布した後、回転塗布法によって、酸化シリ
コン膜12上に導電性パターン13を覆う状態に有機膜
15を形成する。ここでは有機膜15として、(3)式
で表されるようなフッ化ポリアリルエーテルを例えば5
00nmの厚さに成膜して形成した。上記フッ化ポリア
リルエーテルとしては、例えばフレア(FLARE)と
呼ばれる物が知られている。
After applying the silane coupling agent as described in the first example, the organic film 15 is formed on the silicon oxide film 12 by the spin coating method so as to cover the conductive pattern 13. Here, as the organic film 15, a fluorinated polyallyl ether represented by the formula (3) is used, for example, 5
It was formed by forming a film with a thickness of 00 nm. As the above-mentioned fluorinated polyallyl ether, for example, a so-called flare is known.

【0033】[0033]

【化3】 Embedded image

【0034】上記回転塗布法では、フッ化ポリアリルエ
ーテルをフロロカーボン系の溶剤に溶かし、粘度を30
cpに調整した。それを回転塗布法により基板11上に
塗布して、厚さが500nmの上記有機膜を形成した。
その時の回転数は3000rpmとした。その後、不活
性な雰囲気として窒素ガス雰囲気中で100℃、2分間
のベーキングを行った。
In the spin coating method, fluorinated polyallyl ether is dissolved in a fluorocarbon-based solvent to obtain a viscosity of 30.
Adjusted to cp. It was applied onto the substrate 11 by spin coating to form the organic film having a thickness of 500 nm.
The rotation speed at that time was 3000 rpm. After that, baking was performed at 100 ° C. for 2 minutes in a nitrogen gas atmosphere as an inert atmosphere.

【0035】その後、上記第1例と同様にして、有機膜
15上に酸化シリコン膜16を例えば500nmの厚さ
に形成した後、不活性な雰囲気として窒素ガス雰囲気で
アニーリングを行った。このアニーリングでは、アニー
リング温度をフッ化ポリアリルエーテルのガラス転移温
度(一例として260℃)以上、その熱分解温度(一例
として460℃)よりも低い温度に設定し、ここでは一
例として350℃に設定した。その後、例えば50℃/
分〜100℃/分の範囲の冷却速度で冷却した。このと
き、有機膜15の熱収縮によってこの有機膜15は導電
性パターン13面から剥がれる一方、酸化シリサイド膜
12面では密着性が高いため剥がれない。その結果、導
電性パターン13の側壁と有機膜15との間に空間17
が形成された。
Then, in the same manner as in the first example, a silicon oxide film 16 having a thickness of, for example, 500 nm was formed on the organic film 15, and then an inert gas atmosphere was annealed in a nitrogen gas atmosphere. In this annealing, the annealing temperature is set to a temperature not lower than the glass transition temperature (260 ° C. as an example) of the fluorinated polyallyl ether and lower than its thermal decomposition temperature (460 ° C. as an example), here 350 ° C. as an example. did. After that, for example, 50 ° C /
Cooling was performed at a cooling rate in the range of min-100 ° C / min. At this time, the organic film 15 is peeled off from the surface of the conductive pattern 13 due to the heat shrinkage of the organic film 15, but is not peeled off on the surface of the oxide silicide film 12 because of high adhesion. As a result, a space 17 is formed between the sidewall of the conductive pattern 13 and the organic film 15.
Was formed.

【0036】次に実施形態の第5例として、有機膜15
にフロロカーボンの1種であるフッ化ポリイミドを用い
る層間絶縁膜の形成方法を以下に説明する。この第4例
では、有機膜15の形成方法とこの有機膜15のアニー
リング以外は、上記第1例で説明した方法と同様であ
る。したがって、ここでは有機膜15の形成方法とその
アニーリングのみを説明する。
Next, as a fifth example of the embodiment, the organic film 15
A method of forming an interlayer insulating film using fluorinated polyimide, which is one of fluorocarbons, will be described below. The fourth example is the same as the method described in the first example except for the method of forming the organic film 15 and the annealing of the organic film 15. Therefore, only the method of forming the organic film 15 and its annealing will be described here.

【0037】前記第1例で説明したようにシランカップ
リング剤を塗布した後、回転塗布法によって、酸化シリ
コン膜12上に導電性パターン13を覆う状態に有機膜
15を形成する。ここでは有機膜15としてフッ化ポリ
イミドを例えば500nmの厚さに成膜して形成した。
上記回転塗布法では、フッ化ポリイミドをフロロカーボ
ン系の溶剤に溶かし、粘度を30cpに調整した。それ
を回転塗布法により基板11上に塗布して、厚さが50
0nmの上記有機膜を形成した。その時の回転数は30
00rpmとした。その後、不活性な雰囲気として窒素
ガス雰囲気中で100℃、2分間のベーキングを行っ
た。
After applying the silane coupling agent as described in the first example, the organic film 15 is formed on the silicon oxide film 12 by the spin coating method so as to cover the conductive pattern 13. Here, as the organic film 15, fluorinated polyimide is formed to a thickness of 500 nm, for example.
In the spin coating method, fluorinated polyimide was dissolved in a fluorocarbon-based solvent to adjust the viscosity to 30 cp. It is coated on the substrate 11 by spin coating to give a thickness of 50.
The above organic film having a thickness of 0 nm was formed. The number of rotations at that time is 30
It was set to 00 rpm. After that, baking was performed at 100 ° C. for 2 minutes in a nitrogen gas atmosphere as an inert atmosphere.

【0038】その後上記第1例と同様にして、有機膜1
5上に酸化シリコン膜16を例えば500nmの厚さに
形成した後、不活性な雰囲気として窒素ガス雰囲気でア
ニーリングを行った。このアニーリングでは、アニーリ
ング温度をフッ化ポリイミドのガラス転移温度(一例と
して200℃)以上、その熱分解温度(一例として42
0℃)よりも低い温度に設定し、ここでは一例として3
50℃に設定した。その後、例えば50℃/分〜100
℃/分の範囲の冷却速度で冷却した。このとき、有機膜
15の熱収縮によってこの有機膜15は導電性パターン
13面から剥がれる一方、酸化シリサイド膜12面では
密着性が高いため剥がれない。その結果、導電性パター
ン13の側壁と有機膜15との間に空間17が形成され
た。
Thereafter, in the same manner as in the first example, the organic film 1
After forming the silicon oxide film 16 on the substrate 5 to a thickness of 500 nm, for example, annealing was performed in a nitrogen gas atmosphere as an inert atmosphere. In this annealing, the annealing temperature is equal to or higher than the glass transition temperature of the fluorinated polyimide (200 ° C. as an example) and its thermal decomposition temperature (42 ° C. as an example).
0 ° C), and here, as an example,
The temperature was set at 50 ° C. Then, for example, 50 ° C./min to 100
Cooled at a cooling rate in the range of ° C / min. At this time, the organic film 15 is peeled off from the surface of the conductive pattern 13 due to the heat shrinkage of the organic film 15, but is not peeled off on the surface of the oxide silicide film 12 because of high adhesion. As a result, a space 17 was formed between the sidewall of the conductive pattern 13 and the organic film 15.

【0039】上記第3例〜第5例においても、上記第2
例と同様の作用が得られる。また、上記有機膜15とし
て有機SOG(Spin on glass )を用いることも可能で
ある。
Also in the third to fifth examples, the second
The same effect as the example is obtained. It is also possible to use organic SOG (Spin on glass) as the organic film 15.

【0040】なお、上記各材料のガラス転移温度および
熱分解温度は、各材料中に添加物を入れることにより変
化する。したがって、添加物が添加されているような場
合には、適宜、アニーリングの温度条件は変更される。
The glass transition temperature and the thermal decomposition temperature of each of the above materials are changed by adding an additive to each material. Therefore, when the additive is added, the annealing temperature condition is appropriately changed.

【0041】なお、上記説明した有機膜15は、炭素原
子およびフッ素原子を含有することで誘電率を下げてい
る。そのような材料では、誘電率が1.5〜2.5程度
のものが実現されつつある。上記材料としては、前記実
施形態で説明したフロロカーボンポリマー、ポリイミ
ド、ポリパラキシリレンの他に有機SOG等が知られて
いる。これらの材料は、炭素原子をアルキル基として含
むことで材料の密度を下げること、および分子自体の分
極率を低くすることで、低誘電率になっていると言われ
ている。また、上記材料は、単に誘電率が低いだけでは
なく、半導体装置を構成する材料として必要不可欠な耐
熱性を有している。例えばポリイミドはイミド結合を有
することで、ポリパラキシリレン、フロロカーボンポリ
マー等はベンゼン環を有することで、有機SOGはシロ
キサン構造を有することで、それぞれ耐熱性を有してい
る。
The organic film 15 described above contains carbon atoms and fluorine atoms to reduce the dielectric constant. With such a material, a material having a dielectric constant of about 1.5 to 2.5 is being realized. As the above-mentioned material, in addition to the fluorocarbon polymer, polyimide, polyparaxylylene described in the above embodiment, organic SOG and the like are known. It is said that these materials have a low dielectric constant by containing a carbon atom as an alkyl group to reduce the density of the material and reduce the polarizability of the molecule itself. Further, the above-mentioned materials not only have a low dielectric constant but also have heat resistance which is indispensable as a material for forming a semiconductor device. For example, polyimide has an imide bond, polyparaxylylene, a fluorocarbon polymer, and the like have a benzene ring, and organic SOG has a siloxane structure, so that each has heat resistance.

【0042】そして、低誘電率膜の誘電率の低減に対す
る要望は、ULSIの微細化が進むにつれて益々強くな
ってきている。その中で現在の実用化されそうな低誘電
率膜は、次世代の膜として有望視されている有機フロロ
カーボン膜であり、その誘電率は2.0程度である。
The demand for reduction of the dielectric constant of the low dielectric constant film has become stronger and stronger as the miniaturization of ULSI progresses. Among them, the low dielectric constant film that is likely to be put into practical use at present is an organic fluorocarbon film that is expected as a next-generation film, and its dielectric constant is about 2.0.

【0043】[0043]

【発明の効果】以上、説明したように本発明によれば、
酸化シリコン系膜にシランカップリング剤を塗布するの
で、導電性パターンと有機膜との密着性はほとんど変わ
らずに、酸化シリコン系膜と有機膜との密着性を高くす
ることができる。そのため、有機膜をアニーリングした
後冷却した際に、導電性パターンの側壁から有機膜が剥
がれ易くなるので、導電性パターンの側壁に確実に空間
を形成することが可能になる。また、導電性パターンの
側壁に空間が形成された際、導電性パターン間のほぼ中
央部には有機膜が残る状態になり、それが有機膜の壁と
なる。この壁が形成されるので導電性パターン間の絶縁
耐圧を確保することが可能になる。
As described above, according to the present invention,
Since the silane coupling agent is applied to the silicon oxide based film, the adhesiveness between the conductive pattern and the organic film hardly changes, and the adhesiveness between the silicon oxide based film and the organic film can be increased. Therefore, when the organic film is annealed and then cooled, the organic film is easily peeled off from the sidewall of the conductive pattern, so that a space can be reliably formed on the sidewall of the conductive pattern. Further, when a space is formed on the side wall of the conductive pattern, the organic film remains in a substantially central portion between the conductive patterns, which serves as a wall of the organic film. Since this wall is formed, it becomes possible to secure a dielectric strength voltage between the conductive patterns.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係わる実施形態の説明図である。FIG. 1 is an explanatory diagram of an embodiment according to the present invention.

【符号の説明】[Explanation of symbols]

11 基板 12 酸化シリコン膜 13 導電性
パターン 14 シランカップリング剤 15 有機膜 17
空間
11 substrate 12 silicon oxide film 13 conductive pattern 14 silane coupling agent 15 organic film 17
space

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 表面が酸化シリコン系膜の基板上に導電
性パターンを形成した後、前記酸化シリコン系膜の表面
にシランカップリング剤を塗布する第1工程と、 前記基板上に、前記導電性パターンを覆う状態に有機膜
を形成する第2工程と、 前記有機膜を、該有機膜のガラス転移温度以上該有機膜
の熱分解温度よりも低い温度でアニーリングを行った後
冷却して、前記導電性パターンと前記有機膜との間に空
間を形成する第3工程とを備えたことを特徴とする層間
絶縁膜の形成方法。
1. A first step of applying a silane coupling agent to the surface of the silicon oxide based film after forming a conductive pattern on the substrate of which the surface is a silicon oxide based film, and the conductive step on the substrate. A second step of forming an organic film so as to cover the organic pattern, and annealing the organic film at a temperature not lower than the glass transition temperature of the organic film and lower than the thermal decomposition temperature of the organic film, and then cooled, A method of forming an interlayer insulating film, comprising a third step of forming a space between the conductive pattern and the organic film.
【請求項2】 請求項1記載の層間絶縁膜の形成方法に
おいて、 前記導電性パターンを形成した後で前記シランカップリ
ング剤を塗布する前に、前記酸化シリコン系膜の表面を
水酸基で終端することを特徴とする層間絶縁膜の形成方
法。
2. The method for forming an interlayer insulating film according to claim 1, wherein after forming the conductive pattern and before applying the silane coupling agent, the surface of the silicon oxide based film is terminated with a hydroxyl group. A method for forming an interlayer insulating film, comprising:
【請求項3】 請求項1記載の層間絶縁膜の形成方法に
おいて、 前記導電性パターンは並列に形成されていて、 前記第3工程によって前記導電性パターンの側壁と前記
有機膜との間に空間を形成するとともに、前記導電性パ
ターン間に前記有機膜からなる壁を形成することを特徴
とする層間絶縁膜の形成方法。
3. The method for forming an interlayer insulating film according to claim 1, wherein the conductive patterns are formed in parallel, and a space is formed between a sidewall of the conductive pattern and the organic film by the third step. And a wall made of the organic film between the conductive patterns is formed.
【請求項4】 請求項2記載の層間絶縁膜の形成方法に
おいて、 前記導電性パターンは並列に形成されていて、 前記第3工程によって前記導電性パターンの側壁と前記
有機膜との間に空間を形成するとともに、前記導電性パ
ターン間に前記有機膜からなる壁を形成することを特徴
とする層間絶縁膜の形成方法。
4. The method for forming an interlayer insulating film according to claim 2, wherein the conductive patterns are formed in parallel, and a space is formed between a sidewall of the conductive pattern and the organic film by the third step. And a wall made of the organic film between the conductive patterns is formed.
JP12661996A 1996-05-22 1996-05-22 Method of forming interlayer insulating film Pending JPH09312334A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12661996A JPH09312334A (en) 1996-05-22 1996-05-22 Method of forming interlayer insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12661996A JPH09312334A (en) 1996-05-22 1996-05-22 Method of forming interlayer insulating film

Publications (1)

Publication Number Publication Date
JPH09312334A true JPH09312334A (en) 1997-12-02

Family

ID=14939689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12661996A Pending JPH09312334A (en) 1996-05-22 1996-05-22 Method of forming interlayer insulating film

Country Status (1)

Country Link
JP (1) JPH09312334A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312470B2 (en) 2001-06-21 2007-12-25 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for fabricating the same
WO2010117021A1 (en) * 2009-04-10 2010-10-14 三菱化学株式会社 Field effect transistor, method for manufacturing same, and electronic device using same
JP2020062580A (en) * 2018-10-15 2020-04-23 東京エレクトロン株式会社 Method for forming silicon film on substrate having fine pattern

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312470B2 (en) 2001-06-21 2007-12-25 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for fabricating the same
WO2010117021A1 (en) * 2009-04-10 2010-10-14 三菱化学株式会社 Field effect transistor, method for manufacturing same, and electronic device using same
US8969871B2 (en) 2009-04-10 2015-03-03 Mitsubishi Chemical Corporation Field-effect transistor, processes for producing the same, and electronic device using the same
JP2020062580A (en) * 2018-10-15 2020-04-23 東京エレクトロン株式会社 Method for forming silicon film on substrate having fine pattern
WO2020080281A1 (en) * 2018-10-15 2020-04-23 東京エレクトロン株式会社 Method for forming silicon film on substrate having fine pattern
KR20210068548A (en) 2018-10-15 2021-06-09 도쿄엘렉트론가부시키가이샤 A method of forming a silicon film on a substrate having a fine pattern

Similar Documents

Publication Publication Date Title
JP3418458B2 (en) Method for manufacturing semiconductor device
EP1182275B1 (en) Method of forming an interlayer insulating film
KR100495896B1 (en) A method to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon using a silicon carbide adhesion promoter layer
JP2001044191A (en) Laminated insulating film, method of manufacturing the same, semiconductor device and method of manufacturing the same
JPH098031A (en) Manufacture of insulation film by means of chemical vapor phase epitaxy
CN1965402A (en) Method for forming trench isolation structure
CN1065657C (en) Manufacture of semiconductor device
JP2021527172A (en) Conformal carbon membrane deposition
JP2748879B2 (en) Method for producing fluorinated amorphous carbon film material
JP2000068261A (en) Manufacture of semiconductor device
KR100463858B1 (en) Method of forming interlayer insulating film
JP2004200203A (en) Semiconductor device and manufacturing method thereof
JPH09312334A (en) Method of forming interlayer insulating film
JP3485425B2 (en) Method for forming low dielectric constant insulating film and semiconductor device using this film
JP2004296476A (en) Method for manufacturing semiconductor device
JP2000150646A (en) Semiconductor device and its manufacture
JP2000106364A (en) Formation of insulating film
US20010051228A1 (en) Method of forming interlayer insulating film
US6472330B1 (en) Method for forming an interlayer insulating film, and semiconductor device
JP2000021872A (en) Low-dielectric const. resin compsn., method of forming low-dielectric const. insulation film and manufacturing semiconductor device
JPH10199976A (en) Manufacture of multi-layered wiring
JP2000223485A (en) Formation of composite insulation film and fabrication of semiconductor device employing the same
JP3572776B2 (en) Dielectric material and dielectric film
JP3676314B2 (en) Manufacturing method of semiconductor device
JPH0712040B2 (en) Method for manufacturing semiconductor device