JPH09312270A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09312270A JPH09312270A JP8189054A JP18905496A JPH09312270A JP H09312270 A JPH09312270 A JP H09312270A JP 8189054 A JP8189054 A JP 8189054A JP 18905496 A JP18905496 A JP 18905496A JP H09312270 A JPH09312270 A JP H09312270A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- semiconductor
- metal
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 110
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 113
- 238000000034 method Methods 0.000 claims abstract description 112
- 230000003647 oxidation Effects 0.000 claims abstract description 96
- 229910052751 metal Inorganic materials 0.000 claims abstract description 86
- 239000002184 metal Substances 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 69
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 62
- 238000010438 heat treatment Methods 0.000 claims abstract description 43
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 39
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract description 17
- 150000004767 nitrides Chemical class 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 123
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 120
- 239000010703 silicon Substances 0.000 claims description 119
- 229910052721 tungsten Inorganic materials 0.000 claims description 112
- 239000003870 refractory metal Substances 0.000 claims description 63
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 46
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 46
- 239000012298 atmosphere Substances 0.000 claims description 43
- 239000003963 antioxidant agent Substances 0.000 claims description 25
- 230000003078 antioxidant effect Effects 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 25
- 238000011282 treatment Methods 0.000 claims description 19
- 229910052799 carbon Inorganic materials 0.000 claims description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- 241000293849 Cordylanthus Species 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052725 zinc Inorganic materials 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 239000003575 carbonaceous material Substances 0.000 claims 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 107
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 25
- 230000008569 process Effects 0.000 abstract description 25
- 238000002844 melting Methods 0.000 abstract description 12
- 230000008018 melting Effects 0.000 abstract description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 9
- 239000010937 tungsten Substances 0.000 description 99
- 239000010410 layer Substances 0.000 description 84
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 75
- 238000009792 diffusion process Methods 0.000 description 63
- 239000012535 impurity Substances 0.000 description 55
- 239000007789 gas Substances 0.000 description 53
- 229910008807 WSiN Inorganic materials 0.000 description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 45
- 229910052814 silicon oxide Inorganic materials 0.000 description 45
- 238000005229 chemical vapour deposition Methods 0.000 description 28
- 239000007800 oxidant agent Substances 0.000 description 26
- -1 tungsten nitride Chemical class 0.000 description 24
- 230000001590 oxidative effect Effects 0.000 description 22
- 238000005546 reactive sputtering Methods 0.000 description 20
- 238000004544 sputter deposition Methods 0.000 description 20
- 229910021332 silicide Inorganic materials 0.000 description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 14
- 230000007423 decrease Effects 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 12
- 229910052760 oxygen Inorganic materials 0.000 description 12
- 230000000295 complement effect Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 230000002265 prevention Effects 0.000 description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 238000004380 ashing Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 229910002091 carbon monoxide Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910007991 Si-N Inorganic materials 0.000 description 3
- 229910006294 Si—N Inorganic materials 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 150000002500 ions Chemical group 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 230000003449 preventive effect Effects 0.000 description 3
- 238000010405 reoxidation reaction Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910008938 W—Si Inorganic materials 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000572 ellipsometry Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000004880 explosion Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001420 photoelectron spectroscopy Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】高融点金属膜を用いた電極において、高融点金
属膜下の半導体膜が後酸化工程において酸化されるのを
抑制する。 【解決手段】半導体基板１０と、前記半導体基板上に絶
縁的に設けられた積層膜とを具備し、前記積層膜は半導
体膜１２と、前記半導体膜上に設けられた高融点金属膜
１４と、前記金属膜と前記半導体膜との間に設けられ、
これら膜の界面における前記半導体膜の酸化を防止する
ための導電性の酸化防止膜１５と、前記半導体膜の側面
に形成され、かつ前記半導体膜の上下端部にバーズビー
ク状に食い込むように形成された酸化膜１９とを有す
る。
属膜下の半導体膜が後酸化工程において酸化されるのを
抑制する。 【解決手段】半導体基板１０と、前記半導体基板上に絶
縁的に設けられた積層膜とを具備し、前記積層膜は半導
体膜１２と、前記半導体膜上に設けられた高融点金属膜
１４と、前記金属膜と前記半導体膜との間に設けられ、
これら膜の界面における前記半導体膜の酸化を防止する
ための導電性の酸化防止膜１５と、前記半導体膜の側面
に形成され、かつ前記半導体膜の上下端部にバーズビー
ク状に食い込むように形成された酸化膜１９とを有す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、積層構造の電極
（配線）に特徴があり、良好な不純物拡散防止性能を有
する半導体装置およびその製造方法に関する。
（配線）に特徴があり、良好な不純物拡散防止性能を有
する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の電極や配線の材料と
して、多結晶シリコンが広く使用されている。しかし、
半導体装置の高集積化、高速化に伴い、電極や配線の抵
抗による信号伝達の遅延が重大な問題になってきてい
る。
して、多結晶シリコンが広く使用されている。しかし、
半導体装置の高集積化、高速化に伴い、電極や配線の抵
抗による信号伝達の遅延が重大な問題になってきてい
る。
【０００３】この種の遅延は電極や配線の低抵抗化によ
り抑制できる。例えば、ＭＯＳトランジスタ等のゲート
電極の場合であれば、金属シリサイド膜と多結晶シリコ
ン膜との２層構造のポリサイドゲートの採用により抑制
できる。
り抑制できる。例えば、ＭＯＳトランジスタ等のゲート
電極の場合であれば、金属シリサイド膜と多結晶シリコ
ン膜との２層構造のポリサイドゲートの採用により抑制
できる。
【０００４】しかし、ゲート長０．２５μｍ世代以降で
は、ポリサイドゲートよりも低抵抗のゲート電極が求め
られ、最近、高融点金属膜と反応障壁層と多結晶シリコ
ン膜との積層構造のポリメタルゲートが注目されてい
る。
は、ポリサイドゲートよりも低抵抗のゲート電極が求め
られ、最近、高融点金属膜と反応障壁層と多結晶シリコ
ン膜との積層構造のポリメタルゲートが注目されてい
る。
【０００５】高融点金属としてタングステン（Ｗ）を用
いれば、タングステンの比抵抗はタングステンシリサイ
ド（ＷＳｉx ）に比べ約１桁小さいので、ＲＣ遅延時間
の大幅な短縮が可能である。タングステンは多結晶シリ
コンと６００℃程度の加熱処理で容易に反応する材料で
あるが、Ｗ膜と多結晶シリコン膜との間に反応障壁層が
挟まれているので問題にはならない。
いれば、タングステンの比抵抗はタングステンシリサイ
ド（ＷＳｉx ）に比べ約１桁小さいので、ＲＣ遅延時間
の大幅な短縮が可能である。タングステンは多結晶シリ
コンと６００℃程度の加熱処理で容易に反応する材料で
あるが、Ｗ膜と多結晶シリコン膜との間に反応障壁層が
挟まれているので問題にはならない。
【０００６】また、将来的にはポリメタルゲートではな
く高融点金属単層のメタルゲートが有望とされている。
このようにゲート電極の低抵抗化には高融点金属の採用
が必須である。
く高融点金属単層のメタルゲートが有望とされている。
このようにゲート電極の低抵抗化には高融点金属の採用
が必須である。
【０００７】しかし、タングステンをはじめとする高融
点金属は非常に酸化され易く、例えば、タングステンは
４００℃程度で酸化される。タングステンの酸化物は絶
縁体であり、さらにタングステンは酸化とともに体積膨
張を引き起こす。
点金属は非常に酸化され易く、例えば、タングステンは
４００℃程度で酸化される。タングステンの酸化物は絶
縁体であり、さらにタングステンは酸化とともに体積膨
張を引き起こす。
【０００８】一般に、ＬＳＩ製造工程においては、ゲー
ト電極パターンを形成した後にゲート酸化膜などの酸化
膜の信頼性向上を目的とした再酸化を行う工程が必要と
される。例えば、多結晶シリコンゲートの場合、シリコ
ン基板上に多結晶シリコン膜を形成し、これをパターニ
ングしてゲート電極を形成した後、ゲート酸化膜端部に
バーズビークと呼ばれる膜厚の酸化部分が形成される。
この結果、ゲート電極の下部端部が丸められ、ゲート部
の電界が緩和されるので、素子の特性や信頼性の向上が
図られる。以降この工程を後酸化と称する。この種の後
酸化を金属シリサイドとしてＷＳｉx を用いたポリサイ
ドゲートに適用すると、ＷＳｉx としては、通常、正規
組成ｘ＝２．０よりもＳｉリッチのものが用いられるた
め、後酸化工程で、ＷＳｉx 中の余剰シリコンが酸化さ
れ、ＷＳｉx 表面にもＳｉＯ2 が形成され、結晶シリコ
ンと同様の酸化方法で同様の絶縁効果を得ることができ
る。
ト電極パターンを形成した後にゲート酸化膜などの酸化
膜の信頼性向上を目的とした再酸化を行う工程が必要と
される。例えば、多結晶シリコンゲートの場合、シリコ
ン基板上に多結晶シリコン膜を形成し、これをパターニ
ングしてゲート電極を形成した後、ゲート酸化膜端部に
バーズビークと呼ばれる膜厚の酸化部分が形成される。
この結果、ゲート電極の下部端部が丸められ、ゲート部
の電界が緩和されるので、素子の特性や信頼性の向上が
図られる。以降この工程を後酸化と称する。この種の後
酸化を金属シリサイドとしてＷＳｉx を用いたポリサイ
ドゲートに適用すると、ＷＳｉx としては、通常、正規
組成ｘ＝２．０よりもＳｉリッチのものが用いられるた
め、後酸化工程で、ＷＳｉx 中の余剰シリコンが酸化さ
れ、ＷＳｉx 表面にもＳｉＯ2 が形成され、結晶シリコ
ンと同様の酸化方法で同様の絶縁効果を得ることができ
る。
【０００９】一方、この種の後酸化を高融点金属として
Ｗを用いたポリメタルゲートに適用すると、Ｗは通常の
酸化工程でも酸化されるため、通常の酸化工程でＷＯ3
が形成される。このとき、大きな体積膨張を伴うため、
膜の剥離等が起こり、以後の工程を続けることができな
くなる。
Ｗを用いたポリメタルゲートに適用すると、Ｗは通常の
酸化工程でも酸化されるため、通常の酸化工程でＷＯ3
が形成される。このとき、大きな体積膨張を伴うため、
膜の剥離等が起こり、以後の工程を続けることができな
くなる。
【００１０】また、大気から混入するＯ2 やＨ2 Ｏなど
の酸化剤により、酸化工程を開始する前に、Ｗの酸化が
起こり、同様の問題が発生する可能性がある。したがっ
て、ポリメタルゲートの場合には、高融点金属を酸化せ
ずシリコンのみを酸化する技術（選択酸化技術）が、後
酸化工程で必要になる。
の酸化剤により、酸化工程を開始する前に、Ｗの酸化が
起こり、同様の問題が発生する可能性がある。したがっ
て、ポリメタルゲートの場合には、高融点金属を酸化せ
ずシリコンのみを酸化する技術（選択酸化技術）が、後
酸化工程で必要になる。
【００１１】ポリメタルゲートの場合のように、同一基
板上にシリコンの露出部分とＷ等の高融点金属の露出す
る部分が混在する場合において、高融点金属の露出部分
を酸化せずシリコンのみを選択的に酸化する選択酸化法
が知られている（特開昭６０−９１６６）。
板上にシリコンの露出部分とＷ等の高融点金属の露出す
る部分が混在する場合において、高融点金属の露出部分
を酸化せずシリコンのみを選択的に酸化する選択酸化法
が知られている（特開昭６０−９１６６）。
【００１２】この選択酸化法は、酸化剤であるＨ2 Ｏと
還元剤であるＨ2 との混合雰囲気中で酸化を行なう際
に、Ｈ2 Ｏ／Ｈ2 の分圧比を一定範囲に設定して行なう
というものである。
還元剤であるＨ2 との混合雰囲気中で酸化を行なう際
に、Ｈ2 Ｏ／Ｈ2 の分圧比を一定範囲に設定して行なう
というものである。
【００１３】この技術の適用例として、Ｗ単層のメタル
ゲートをＨ2 ／Ｈ2 Ｏ雰囲気中で酸化した報告がある
（R.F.Kwasnick et al., J.Electrochem.Soc., Vol 13
5, pp176 (1988)）。報告者らの実験結果によると、厚
さ５ｎｍの薄いシリコン酸化膜（ゲート酸化膜）上に厚
さ２００ｎｍのＷ膜（ゲート電極）を積層した試料を用
い、Ｈ2 ／Ｈ2 Ｏ雰囲気中で９００℃３０分間程度の酸
化を行った結果、Ｗ膜直下のシリコン酸化膜は２０ｎｍ
まで厚くなった。
ゲートをＨ2 ／Ｈ2 Ｏ雰囲気中で酸化した報告がある
（R.F.Kwasnick et al., J.Electrochem.Soc., Vol 13
5, pp176 (1988)）。報告者らの実験結果によると、厚
さ５ｎｍの薄いシリコン酸化膜（ゲート酸化膜）上に厚
さ２００ｎｍのＷ膜（ゲート電極）を積層した試料を用
い、Ｈ2 ／Ｈ2 Ｏ雰囲気中で９００℃３０分間程度の酸
化を行った結果、Ｗ膜直下のシリコン酸化膜は２０ｎｍ
まで厚くなった。
【００１４】この現象は、酸化剤がＷ膜の粒界を通じて
拡散することに因る。つまり、上記選択酸化技術は、確
かにＷ膜は酸化しないが、Ｗ膜直下のシリコン酸化膜中
のシリコンは酸化される。したがって、上記選択酸化を
メタルゲートに適用すると、ゲート酸化膜の膜厚が増加
することになるので、トランジスタの駆動力が低下する
という致命的な問題が生じる。
拡散することに因る。つまり、上記選択酸化技術は、確
かにＷ膜は酸化しないが、Ｗ膜直下のシリコン酸化膜中
のシリコンは酸化される。したがって、上記選択酸化を
メタルゲートに適用すると、ゲート酸化膜の膜厚が増加
することになるので、トランジスタの駆動力が低下する
という致命的な問題が生じる。
【００１５】また、上記選択酸化をＷ膜と多結晶シリコ
ン膜との積層構造のポリメタルゲートに適用することを
考えると、Ｗ膜直下の多結晶シリコン膜が同様に酸化さ
れることが容易に推測できる。Ｗ膜と多結晶シリコン膜
との界面における多結晶シリコン膜の酸化は、この界面
におけるコンタクト抵抗の上昇を招き、これによりＲＣ
遅延が増大するという問題が生じる。
ン膜との積層構造のポリメタルゲートに適用することを
考えると、Ｗ膜直下の多結晶シリコン膜が同様に酸化さ
れることが容易に推測できる。Ｗ膜と多結晶シリコン膜
との界面における多結晶シリコン膜の酸化は、この界面
におけるコンタクト抵抗の上昇を招き、これによりＲＣ
遅延が増大するという問題が生じる。
【００１６】上述のように、ゲート電極の抵抗を下げる
には、電導度の大きい金属を多結晶シリコンと積層し
て、ゲート絶縁膜や基板との高い整合性と、高い導電性
とを兼ね備えた電極構造を用いればよいが、通常の金属
との組み合わせではＬＳＩの製造工程中の高温度に耐え
ることができない。特に最近素子の微細化、高速化と共
に導入された、ゲート電極をマスクとするセルフアライ
ンイオン注入技術では、不純物注入後の活性化熱処理を
ゲート電極形成後に行う必要があるので、ゲート電極に
対して高い耐熱性が要求される。
には、電導度の大きい金属を多結晶シリコンと積層し
て、ゲート絶縁膜や基板との高い整合性と、高い導電性
とを兼ね備えた電極構造を用いればよいが、通常の金属
との組み合わせではＬＳＩの製造工程中の高温度に耐え
ることができない。特に最近素子の微細化、高速化と共
に導入された、ゲート電極をマスクとするセルフアライ
ンイオン注入技術では、不純物注入後の活性化熱処理を
ゲート電極形成後に行う必要があるので、ゲート電極に
対して高い耐熱性が要求される。
【００１７】さらに、上記後酸化工程も含んだ８００〜
９００℃のイオン注入後の高温熱処理において、多結晶
シリコンからＳｉ原子または添加不純物原子が、高融点
金属またはそのシリサイド中に熱拡散することにより、
シリコン中の不純物濃度低下によるゲートの空乏化が生
じたり、ＣＭＯＳ（相補型ＭＯＳ）において、不純物が
上記高融点金属またはシリサイドを通って、ｎ，ｐ領域
を相互拡散することにより、仕事関数が変化し、閾値電
圧が変動する等の問題を生じていた。
９００℃のイオン注入後の高温熱処理において、多結晶
シリコンからＳｉ原子または添加不純物原子が、高融点
金属またはそのシリサイド中に熱拡散することにより、
シリコン中の不純物濃度低下によるゲートの空乏化が生
じたり、ＣＭＯＳ（相補型ＭＯＳ）において、不純物が
上記高融点金属またはシリサイドを通って、ｎ，ｐ領域
を相互拡散することにより、仕事関数が変化し、閾値電
圧が変動する等の問題を生じていた。
【００１８】
【発明が解決しようとする課題】上述のごとく、従来の
ポリメタルゲートでは後酸化の工程でポリメタルゲート
を構成する高融点金属膜下の多結晶シリコンが酸化さ
れ、ＲＣ遅延が増大するという問題があった。また、従
来のメタルゲートでは後酸化の工程でメタルゲートであ
る高融点金属下のゲート酸化膜が酸化されて厚膜化さ
れ、トランジスタの駆動能力が低下するという問題があ
った。
ポリメタルゲートでは後酸化の工程でポリメタルゲート
を構成する高融点金属膜下の多結晶シリコンが酸化さ
れ、ＲＣ遅延が増大するという問題があった。また、従
来のメタルゲートでは後酸化の工程でメタルゲートであ
る高融点金属下のゲート酸化膜が酸化されて厚膜化さ
れ、トランジスタの駆動能力が低下するという問題があ
った。
【００１９】本発明は、上記事情を考慮して為されたも
ので、その目的とするところは、高融点金属を用いた電
極や配線における前記高融点膜下の半導体膜の酸化を抑
制できる半導体装置およびその製造方法を提供すること
にある。
ので、その目的とするところは、高融点金属を用いた電
極や配線における前記高融点膜下の半導体膜の酸化を抑
制できる半導体装置およびその製造方法を提供すること
にある。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係わる半導体装置（請求項１）は、半導体
基板と、前記半導体基板上に絶縁的に設けられた積層膜
とを具備し、前記積層膜は、半導体膜と、前記半導体膜
上に設けられた高融点金属からなる金属膜と、前記金属
膜と前記半導体膜との間に設けられ、これら膜の界面に
おける前記半導体膜の酸化を防止するための導電性の酸
化防止膜と、前記半導体膜の側面に形成され、かつ前記
半導体膜の上下端部にバーズビーク状に食い込むように
形成された酸化膜とを有することを特徴とする。
に、本発明に係わる半導体装置（請求項１）は、半導体
基板と、前記半導体基板上に絶縁的に設けられた積層膜
とを具備し、前記積層膜は、半導体膜と、前記半導体膜
上に設けられた高融点金属からなる金属膜と、前記金属
膜と前記半導体膜との間に設けられ、これら膜の界面に
おける前記半導体膜の酸化を防止するための導電性の酸
化防止膜と、前記半導体膜の側面に形成され、かつ前記
半導体膜の上下端部にバーズビーク状に食い込むように
形成された酸化膜とを有することを特徴とする。
【００２１】本発明に係わる他の半導体装置（請求項
２）は、基板に設けられた半導体領域と、前記半導体領
域上に形成された絶縁膜と、前記絶縁膜上に設けられた
高融点金属からなる金属膜と、前記金属膜と前記絶縁膜
との間に設けられ、前記絶縁膜と前記半導体領域との界
面における前記半導体領域の酸化を防止するための導電
性の酸化防止膜とを具備し、前記酸化防止膜の側端部下
の前記半導体領域にバーズビーク状に食い込むように酸
化膜が形成されていることを特徴とする。
２）は、基板に設けられた半導体領域と、前記半導体領
域上に形成された絶縁膜と、前記絶縁膜上に設けられた
高融点金属からなる金属膜と、前記金属膜と前記絶縁膜
との間に設けられ、前記絶縁膜と前記半導体領域との界
面における前記半導体領域の酸化を防止するための導電
性の酸化防止膜とを具備し、前記酸化防止膜の側端部下
の前記半導体領域にバーズビーク状に食い込むように酸
化膜が形成されていることを特徴とする。
【００２２】本発明に係わる他の半導体装置（請求項
３）は、上記半導体装置（請求項１、請求項２）におい
て、前記酸化防止膜が、窒素および炭素の少なくとも一
方と、高融点金属と、シリコンとを含むことを特徴とす
る。
３）は、上記半導体装置（請求項１、請求項２）におい
て、前記酸化防止膜が、窒素および炭素の少なくとも一
方と、高融点金属と、シリコンとを含むことを特徴とす
る。
【００２３】本発明に係わる他の半導体装置（請求項
４）は、上記半導体装置（請求項１、請求項２）におい
て、前記半導体膜若しくは半導体領域がシリコンからな
る膜若しくは領域であり、前記高融点金属が、その窒化
物および炭化物の少なくとも一方を形成する際に生じる
ギブスの自由エネルギーの低下値から、シリコンの窒化
物および炭化物の少なくとも一方を形成する際に生じる
ギブスの自由エネルギーの低下値を引いた値が負となる
金属であることを特徴とする。
４）は、上記半導体装置（請求項１、請求項２）におい
て、前記半導体膜若しくは半導体領域がシリコンからな
る膜若しくは領域であり、前記高融点金属が、その窒化
物および炭化物の少なくとも一方を形成する際に生じる
ギブスの自由エネルギーの低下値から、シリコンの窒化
物および炭化物の少なくとも一方を形成する際に生じる
ギブスの自由エネルギーの低下値を引いた値が負となる
金属であることを特徴とする。
【００２４】本発明に係わる他の半導体装置（請求項
５）は、上記半導体装置（請求項１、請求項２）におい
て、前記高融点金属が、Ｍｏ，Ｗ，Ｃｒ，Ｚｎ，Ｃｏの
少なくとも１つであることを特徴とする。
５）は、上記半導体装置（請求項１、請求項２）におい
て、前記高融点金属が、Ｍｏ，Ｗ，Ｃｒ，Ｚｎ，Ｃｏの
少なくとも１つであることを特徴とする。
【００２５】本発明に係わる半導体装置の製造方法（請
求項６）は、基板上にシリコン膜を形成する工程と、高
融点金属として、その窒化物および炭化物の少なくとも
一方を形成する際に生じるギブスの自由エネルギーの低
下値から、シリコンからその窒化物および炭素物の少な
くとも一方を形成する際に生じるギブスの自由エネルギ
ーの低下値を引いた値が負となる金属を用いて、前記シ
リコン膜上に窒素および炭素の少なくとも一方と前記高
融点金属とを含む膜を形成する工程と、熱処理により、
前記膜を前記高融点金属からなる金属膜に変えるととも
に、前記金属膜と前記シリコン膜との界面に、窒素およ
び炭素の少なくとも一方と前記高融点金属とシリコンと
を含む導電性の酸化防止膜を形成して、前記金属膜、前
記酸化防止膜および前記シリコン膜の積層膜を含む電極
および配線の少なくとも一方を形成する工程と、前記シ
リコン膜に酸化処理を施す工程とを有することを特徴と
する。
求項６）は、基板上にシリコン膜を形成する工程と、高
融点金属として、その窒化物および炭化物の少なくとも
一方を形成する際に生じるギブスの自由エネルギーの低
下値から、シリコンからその窒化物および炭素物の少な
くとも一方を形成する際に生じるギブスの自由エネルギ
ーの低下値を引いた値が負となる金属を用いて、前記シ
リコン膜上に窒素および炭素の少なくとも一方と前記高
融点金属とを含む膜を形成する工程と、熱処理により、
前記膜を前記高融点金属からなる金属膜に変えるととも
に、前記金属膜と前記シリコン膜との界面に、窒素およ
び炭素の少なくとも一方と前記高融点金属とシリコンと
を含む導電性の酸化防止膜を形成して、前記金属膜、前
記酸化防止膜および前記シリコン膜の積層膜を含む電極
および配線の少なくとも一方を形成する工程と、前記シ
リコン膜に酸化処理を施す工程とを有することを特徴と
する。
【００２６】本発明に係わる他の半導体装置の製造方法
（請求項７）は、基板上に半導体膜を形成する工程と、
前記半導体膜上に導電性の酸化防止膜を形成する工程
と、前記酸化防止膜上に高融点金属からなる金属膜を形
成する工程と、前記金属膜、前記酸化防止膜および前記
半導体膜から成る積層膜をエッチングして、前記積層膜
を含む電極および配線の少なくとも一方を形成する工程
と、前記半導体膜に酸化処理を施す工程とを有すること
を特徴とする。
（請求項７）は、基板上に半導体膜を形成する工程と、
前記半導体膜上に導電性の酸化防止膜を形成する工程
と、前記酸化防止膜上に高融点金属からなる金属膜を形
成する工程と、前記金属膜、前記酸化防止膜および前記
半導体膜から成る積層膜をエッチングして、前記積層膜
を含む電極および配線の少なくとも一方を形成する工程
と、前記半導体膜に酸化処理を施す工程とを有すること
を特徴とする。
【００２７】本発明に係わる他の半導体装置の製造方法
（請求項８）は、半導体領域上に絶縁膜を形成する工程
と、前記絶縁膜上に導電性の酸化防止膜を形成する工程
と、前記酸化防止膜上に高融点金属からなる金属膜を形
成する工程と、前記金属膜、前記酸化防止膜から成る積
層膜をエッチングして、前記積層膜を含む電極および配
線の少なくとも一方を形成する工程と、前記半導体領域
に酸化処理を施す工程とを有することを特徴とする。
（請求項８）は、半導体領域上に絶縁膜を形成する工程
と、前記絶縁膜上に導電性の酸化防止膜を形成する工程
と、前記酸化防止膜上に高融点金属からなる金属膜を形
成する工程と、前記金属膜、前記酸化防止膜から成る積
層膜をエッチングして、前記積層膜を含む電極および配
線の少なくとも一方を形成する工程と、前記半導体領域
に酸化処理を施す工程とを有することを特徴とする。
【００２８】本発明に係わる他の半導体装置の製造方法
（請求項９）は、上記半導体装置の製造方法（請求項
６、請求項７、請求項８）において、前記酸化処理を施
す工程は、水素、水を含む雰囲気下で行われることを特
徴とする。
（請求項９）は、上記半導体装置の製造方法（請求項
６、請求項７、請求項８）において、前記酸化処理を施
す工程は、水素、水を含む雰囲気下で行われることを特
徴とする。
【００２９】本発明に係わる他の半導体装置の製造方法
（請求項１０）は、上記半導体装置の製造方法（請求項
６、請求項７、請求項８）において、前記高融点金属
は、Ｍｏ，Ｗ，Ｃｒ，Ｚｎ，Ｃｏの少なくとも１つであ
ることを特徴とする。
（請求項１０）は、上記半導体装置の製造方法（請求項
６、請求項７、請求項８）において、前記高融点金属
は、Ｍｏ，Ｗ，Ｃｒ，Ｚｎ，Ｃｏの少なくとも１つであ
ることを特徴とする。
【００３０】本発明の半導体装置（請求項１）によれ
ば、高融点金属からなる金属膜と半導体膜との間に導電
性の酸化防止膜を設けた構造の電極（配線）を採用して
いるので、後酸化工程における金属膜と半導体膜との界
面における該半導体膜の酸化を防止でき、コンタクト抵
抗の上昇を抑制できる。したがって、高融点金属を用い
た利点が十分に発揮でき、微細化が進んでもＲＣ遅延を
抑制できるようになる。
ば、高融点金属からなる金属膜と半導体膜との間に導電
性の酸化防止膜を設けた構造の電極（配線）を採用して
いるので、後酸化工程における金属膜と半導体膜との界
面における該半導体膜の酸化を防止でき、コンタクト抵
抗の上昇を抑制できる。したがって、高融点金属を用い
た利点が十分に発揮でき、微細化が進んでもＲＣ遅延を
抑制できるようになる。
【００３１】なお、後酸化の際に半導体膜の側面の上下
端部にバーズビーク状に食い込んだ酸化膜が形成される
が、金属膜と半導体膜との界面における該半導体膜の酸
化の場合とは異なり、コンタクト抵抗の上昇はほとんど
起こらない。
端部にバーズビーク状に食い込んだ酸化膜が形成される
が、金属膜と半導体膜との界面における該半導体膜の酸
化の場合とは異なり、コンタクト抵抗の上昇はほとんど
起こらない。
【００３２】本発明の他の半導体装置（請求項２）によ
れば、高融点金属からなる金属膜の下に導電性の酸化防
止膜電極を設けた構造の電極（配線）を採用しているの
で、後酸化の工程における電極（配線）下の半導体領域
の酸化を防止でき、該絶縁膜の厚膜化による素子特性の
劣化を防止できる。したがって、高融点金属を用いた利
点が十分に発揮でき、微細化が進んでもＲＣ遅延を抑制
できるようになる。
れば、高融点金属からなる金属膜の下に導電性の酸化防
止膜電極を設けた構造の電極（配線）を採用しているの
で、後酸化の工程における電極（配線）下の半導体領域
の酸化を防止でき、該絶縁膜の厚膜化による素子特性の
劣化を防止できる。したがって、高融点金属を用いた利
点が十分に発揮でき、微細化が進んでもＲＣ遅延を抑制
できるようになる。
【００３３】また、本発明者等は、高融点金属膜とシリ
コン膜との間に設ける反応防止膜の研究する過程におい
て、窒素および炭素の少なくとも一方と、高融点金属
と、シリコンとからなる膜が、高融点金属膜とシリコン
膜との間の反応を防止するだけではなく、酸化剤が高融
点金属膜を通ってシリコン酸化膜に拡散するのを防止す
る機能も有することを見いだした。これにより、高融点
金属からなる金属膜の下地のシリコンを含む膜（シリコ
ン膜、シリコン酸化膜）において、後酸化におけるシリ
コンを含む膜の酸化および該膜と金属膜との反応を防止
できるようになる。 また、本発明者等の研究によれ
ば、高融点金属として、高融点金属の窒化物（炭化物）
を形成する際に生じるギブスの自由エネルギー低下値か
ら、シリコンの窒化物（炭化物）を形成する際に生じる
ギブスの自由エネルギー低下値を差し引いた値が負とな
るものを用いれば、容易に高融点金属と窒素（炭素）と
シリコンとからなる酸化防止膜を形成できることが分か
った。具体的には、Ｍｏ、Ｗ、Ｃｒ、Ｚｎ、Ｃｏ等の高
融点金属を用いることが好ましい。また、上述した条件
が満たされていれば、酸化防止膜内に酸素が２０％程度
含まれていても良いことも分かった。
コン膜との間に設ける反応防止膜の研究する過程におい
て、窒素および炭素の少なくとも一方と、高融点金属
と、シリコンとからなる膜が、高融点金属膜とシリコン
膜との間の反応を防止するだけではなく、酸化剤が高融
点金属膜を通ってシリコン酸化膜に拡散するのを防止す
る機能も有することを見いだした。これにより、高融点
金属からなる金属膜の下地のシリコンを含む膜（シリコ
ン膜、シリコン酸化膜）において、後酸化におけるシリ
コンを含む膜の酸化および該膜と金属膜との反応を防止
できるようになる。 また、本発明者等の研究によれ
ば、高融点金属として、高融点金属の窒化物（炭化物）
を形成する際に生じるギブスの自由エネルギー低下値か
ら、シリコンの窒化物（炭化物）を形成する際に生じる
ギブスの自由エネルギー低下値を差し引いた値が負とな
るものを用いれば、容易に高融点金属と窒素（炭素）と
シリコンとからなる酸化防止膜を形成できることが分か
った。具体的には、Ｍｏ、Ｗ、Ｃｒ、Ｚｎ、Ｃｏ等の高
融点金属を用いることが好ましい。また、上述した条件
が満たされていれば、酸化防止膜内に酸素が２０％程度
含まれていても良いことも分かった。
【００３４】なお、上記発明におけるシリコンの選択酸
化を安全に実施する半導体装置の製造方法は、処理容器
内にシリコンの露出部分を有する被処理基体を収容し、
前記処理容器内にＨ2 ガス、Ｈ2 ＯガスおよびＨ2 ガス
とは異なる非酸化性ガスを導入するとともに、前記処理
容器内の前記Ｈ2 ガスの分圧を４％未満に設定し、かつ
前記被処理基体の温度を６００℃以上に設定して、前記
シリコンの露出部分を選択的に酸化するのが望ましい。
化を安全に実施する半導体装置の製造方法は、処理容器
内にシリコンの露出部分を有する被処理基体を収容し、
前記処理容器内にＨ2 ガス、Ｈ2 ＯガスおよびＨ2 ガス
とは異なる非酸化性ガスを導入するとともに、前記処理
容器内の前記Ｈ2 ガスの分圧を４％未満に設定し、かつ
前記被処理基体の温度を６００℃以上に設定して、前記
シリコンの露出部分を選択的に酸化するのが望ましい。
【００３５】また、上記選択酸化を行う半導体製造装置
は、被処理基板を収容して酸化処理を行なう処理容器
と、この処理容器内にＨ2 ガス、Ｈ2 ＯガスおよびＨ2
ガスとは異なる非酸化性ガスを導入するガス導入手段
と、前記処理容器内の前記Ｈ2 ガスの分圧を４％未満に
設定する分圧制御手段と、前記被処理基板を６００℃以
上の温度で加熱する加熱手段を備えているとよい。
は、被処理基板を収容して酸化処理を行なう処理容器
と、この処理容器内にＨ2 ガス、Ｈ2 ＯガスおよびＨ2
ガスとは異なる非酸化性ガスを導入するガス導入手段
と、前記処理容器内の前記Ｈ2 ガスの分圧を４％未満に
設定する分圧制御手段と、前記被処理基板を６００℃以
上の温度で加熱する加熱手段を備えているとよい。
【００３６】さらに、上記半導体装置の製造方法、半導
体製造装置は以下のような特徴を備えていることが望ま
しい。
体製造装置は以下のような特徴を備えていることが望ま
しい。
【００３７】（１）処理容器内の圧力を酸化処理を大気
圧よりも負圧に保ちながら酸化処理を行なう。
圧よりも負圧に保ちながら酸化処理を行なう。
【００３８】（２）処理容器内を一旦１Ｐａ以下に減圧
した後、酸化処理を行なう。
した後、酸化処理を行なう。
【００３９】本発明の望ましい半導体装置の製造方法に
よれば、基体温度を酸化限界以上の６００℃以上の温度
に設定した状態で、Ｈ2 ガスの分圧を爆発限界以下の低
圧力（低濃度）に設定しているので、安全にシリコンの
選択酸化を行なえるようになる。
よれば、基体温度を酸化限界以上の６００℃以上の温度
に設定した状態で、Ｈ2 ガスの分圧を爆発限界以下の低
圧力（低濃度）に設定しているので、安全にシリコンの
選択酸化を行なえるようになる。
【００４０】また、本発明の望ましい半導体製造装置に
よれば、Ｈ2 ガスの分圧を爆発限界以下の低圧力（低濃
度）に設定できるので、Ｈ2 ガスを不活性ガスと同じよ
うに扱うことができる。したがって、装置構成の複雑
化、高価格を招かずに、安全にシリコンの選択酸化を行
なうことができる。
よれば、Ｈ2 ガスの分圧を爆発限界以下の低圧力（低濃
度）に設定できるので、Ｈ2 ガスを不活性ガスと同じよ
うに扱うことができる。したがって、装置構成の複雑
化、高価格を招かずに、安全にシリコンの選択酸化を行
なうことができる。
【００４１】本発明の応用として、高融点金属を用いた
電極や配線において、この高融点金属中に、その下の半
導体膜からの不純物の拡散を抑制できる半導体装置およ
び製造方法を提供することができる。
電極や配線において、この高融点金属中に、その下の半
導体膜からの不純物の拡散を抑制できる半導体装置およ
び製造方法を提供することができる。
【００４２】この目的に係わる半導体装置は、少なくと
も多結晶シリコンから成る第１の層と、前記第１の層上
に形成され、金属および金属シリサイドのうちの１つか
ら成る第２の層と、前記第１の層と前記第２の層との間
に形成され、少なくともタングステン、シリコンおよび
窒素を含む合金から成る第３の層とを具備し、前記第３
の層は前記第１の層に含まれる不純物の前記第２の層へ
の拡散を抑制する。
も多結晶シリコンから成る第１の層と、前記第１の層上
に形成され、金属および金属シリサイドのうちの１つか
ら成る第２の層と、前記第１の層と前記第２の層との間
に形成され、少なくともタングステン、シリコンおよび
窒素を含む合金から成る第３の層とを具備し、前記第３
の層は前記第１の層に含まれる不純物の前記第２の層へ
の拡散を抑制する。
【００４３】また、この半導体装置の製造方法は、シリ
コン基板上に多結晶シリコン層を堆積する第１の工程
と、前記多結晶シリコン層上に、少なくともタングステ
ン、シリコンおよび窒素を含む合金から成り、前記多結
晶シリコン層からの不純物拡散を抑制する不純物拡散抑
制層を形成する第２の工程と、前記不純物拡散抑制層上
に金属および金属シリサイド層のうちの１つを形成する
第３の工程と、少なくとも前記第１ないし第３の工程に
より得られた積層構造を、パターニングする工程とを具
備する。
コン基板上に多結晶シリコン層を堆積する第１の工程
と、前記多結晶シリコン層上に、少なくともタングステ
ン、シリコンおよび窒素を含む合金から成り、前記多結
晶シリコン層からの不純物拡散を抑制する不純物拡散抑
制層を形成する第２の工程と、前記不純物拡散抑制層上
に金属および金属シリサイド層のうちの１つを形成する
第３の工程と、少なくとも前記第１ないし第３の工程に
より得られた積層構造を、パターニングする工程とを具
備する。
【００４４】上記の半導体装置およびその製造方法によ
れば、ポリサイドまたはポリメタル構造の電極または配
線において、多結晶シリコン中の不純物の金属または金
属シリサイド中への拡散を抑制することができるので、
電気的特性に優れ、かつ信頼性の高い半導体装置とその
製造方法を得ることができる。
れば、ポリサイドまたはポリメタル構造の電極または配
線において、多結晶シリコン中の不純物の金属または金
属シリサイド中への拡散を抑制することができるので、
電気的特性に優れ、かつ信頼性の高い半導体装置とその
製造方法を得ることができる。
【００４５】
【発明の実施の形態】以下、図面を参照しながら実施形
態を説明する。 （第１の実施形態）本発明者等は次のような試料を作成
し、その評価を行なった。
態を説明する。 （第１の実施形態）本発明者等は次のような試料を作成
し、その評価を行なった。
【００４６】まず、図１（ａ）に示すように、単結晶の
シリコン基板１上に、ＷをターゲットにＡｒとＮ2 をス
パッタリングガスとして用いた反応性スパッタリング法
によって、窒化タングステン膜２（膜厚５ｎｍ）を堆積
する。引き続いて、スパッタリング法によってタングス
テン膜３（膜厚１００ｎｍ）を堆積する。
シリコン基板１上に、ＷをターゲットにＡｒとＮ2 をス
パッタリングガスとして用いた反応性スパッタリング法
によって、窒化タングステン膜２（膜厚５ｎｍ）を堆積
する。引き続いて、スパッタリング法によってタングス
テン膜３（膜厚１００ｎｍ）を堆積する。
【００４７】次に図１（ｂ）に示すように、Ｎ2 ／Ｈ2
／Ｈ2 Ｏ雰囲気中において１０００℃の温度範囲で３０
分間の酸化処理をシリコン基板１に施して、シリコン基
板１と窒化タングステン膜２との界面に酸化膜４を形成
する。なお、酸化雰囲気の分圧比はＰ(N2 ) ／Ｐ(H2 )
／Ｐ(H2 O)＝０．９９５１／０．０４０／０．００９
［ａｔｍ］である。
／Ｈ2 Ｏ雰囲気中において１０００℃の温度範囲で３０
分間の酸化処理をシリコン基板１に施して、シリコン基
板１と窒化タングステン膜２との界面に酸化膜４を形成
する。なお、酸化雰囲気の分圧比はＰ(N2 ) ／Ｐ(H2 )
／Ｐ(H2 O)＝０．９９５１／０．０４０／０．００９
［ａｔｍ］である。
【００４８】最後に、タングステン膜（Ｗ膜）３および
窒化タングステン膜（ＷＮX 膜）２を硫酸と過酸化水素
水との混合液によって剥離する。このようにして得られ
た試料の、各酸化温度におけるＷ膜３／ＷＮX 膜２直下
の酸化膜４の膜厚（酸化膜厚）を、エリプソメトリー法
を用いて測定した。
窒化タングステン膜（ＷＮX 膜）２を硫酸と過酸化水素
水との混合液によって剥離する。このようにして得られ
た試料の、各酸化温度におけるＷ膜３／ＷＮX 膜２直下
の酸化膜４の膜厚（酸化膜厚）を、エリプソメトリー法
を用いて測定した。
【００４９】図２に、その測定結果（図中の白丸）を示
す。また、比較例として、表面に何も形成していないシ
リコン基板１を同じ条件で酸化した場合の酸化膜厚の測
定結果（図中の黒丸）も示してある。図２から、Ｗ膜３
／ＷＮX 膜２を形成した試料は比較例に比べて酸化膜厚
をかなり薄くでき、８００℃でほとんど酸化されないこ
とが分かる。
す。また、比較例として、表面に何も形成していないシ
リコン基板１を同じ条件で酸化した場合の酸化膜厚の測
定結果（図中の黒丸）も示してある。図２から、Ｗ膜３
／ＷＮX 膜２を形成した試料は比較例に比べて酸化膜厚
をかなり薄くでき、８００℃でほとんど酸化されないこ
とが分かる。
【００５０】前述のように、Ｈ2 ／Ｈ2 Ｏ雰囲気中の酸
化についてはＷ単層メタルゲートに適用した報告例があ
る（J.Electrochem.Soc., Vol 135, pp176 (1988)）。
この論文の報告者 R.F.Kwasnick 等の報告によれば、シ
リコン基板上に薄いシリコン酸化膜を形成し、その上に
Ｗ膜を積層した試料を用い、Ｈ2 ／Ｈ2 Ｏ雰囲気中で酸
化を行った場合、Ｗ膜直下の薄いシリコン酸化膜は厚く
なる。これは、酸化剤がＷ膜の粒界を通じて拡散するた
めである。
化についてはＷ単層メタルゲートに適用した報告例があ
る（J.Electrochem.Soc., Vol 135, pp176 (1988)）。
この論文の報告者 R.F.Kwasnick 等の報告によれば、シ
リコン基板上に薄いシリコン酸化膜を形成し、その上に
Ｗ膜を積層した試料を用い、Ｈ2 ／Ｈ2 Ｏ雰囲気中で酸
化を行った場合、Ｗ膜直下の薄いシリコン酸化膜は厚く
なる。これは、酸化剤がＷ膜の粒界を通じて拡散するた
めである。
【００５１】ここで、我々の実験がこれと異なる点は、
ＷＮX 膜２をＷ膜３とシリコン基板１との間に挿入して
いることにある。ＷＮX 膜２はＷ膜３とシリコン基板１
との反応防止を目的としているが、８００℃程度の加熱
処理によってＷＮX 膜２中の窒素はほとんど脱離する。
したがって、上記加熱処理後はＷＮX 膜２はＷ膜とほぼ
同じになり反応防止膜としての機能は低くなる。
ＷＮX 膜２をＷ膜３とシリコン基板１との間に挿入して
いることにある。ＷＮX 膜２はＷ膜３とシリコン基板１
との反応防止を目的としているが、８００℃程度の加熱
処理によってＷＮX 膜２中の窒素はほとんど脱離する。
したがって、上記加熱処理後はＷＮX 膜２はＷ膜とほぼ
同じになり反応防止膜としての機能は低くなる。
【００５２】加熱処理後のＷ膜３とシリコン基板１と間
の界面（Ｗ／Ｓｉ界面）をエネルギー分散型Ｘ線分光
（ＥＤＸ）法により観察した結果、堆積直後には存在し
たＷＮX 膜２はＷ膜へと変化し、極薄（１０オングスト
ローム程度）のＷＳｉＮ膜がＷ／Ｓｉ界面に形成される
ことが分かった。
の界面（Ｗ／Ｓｉ界面）をエネルギー分散型Ｘ線分光
（ＥＤＸ）法により観察した結果、堆積直後には存在し
たＷＮX 膜２はＷ膜へと変化し、極薄（１０オングスト
ローム程度）のＷＳｉＮ膜がＷ／Ｓｉ界面に形成される
ことが分かった。
【００５３】本発明者等はこのＷＳｉＮ膜がＷ膜３とシ
リコン基板１との反応を防止する反応防止層として機能
すると考えている（１９９４年 第５５回応用物理学会
学術連合会）。
リコン基板１との反応を防止する反応防止層として機能
すると考えている（１９９４年 第５５回応用物理学会
学術連合会）。
【００５４】さらに、ＥＤＸ分析の結果、ＷＳｉＮ層の
組成は、Ｗ：Ｓｉ＝１：５〜６、厚さは１ｎｍあるいは
それ未満であることが分かった。一方ＷとＮの比は、例
えばＷ：Ｎ＝１：１であった。
組成は、Ｗ：Ｓｉ＝１：５〜６、厚さは１ｎｍあるいは
それ未満であることが分かった。一方ＷとＮの比は、例
えばＷ：Ｎ＝１：１であった。
【００５５】一般に、反応性スパッタリング法により窒
化チタン膜をＳｉ基板上に堆積した場合、Ｎ2 プラズマ
放電によってＳｉ基板表面が窒化され、成膜段階で窒化
チタン膜直下に窒化シリコン膜が形成される。よって、
窒化タングステン膜でも同様な現象が起きる。特に、窒
化タングステン膜の場合、例え窒素雰囲気中でも８００
℃以上の加熱処理を行うと、膜中のＮ原子は脱離し、タ
ングステン膜になってしまう。そのため、そもそもバリ
ア層の役目を果たすのは、ＷＳｉＮではなく、プラズマ
窒化によるＳｉＮ膜の可能性がある。
化チタン膜をＳｉ基板上に堆積した場合、Ｎ2 プラズマ
放電によってＳｉ基板表面が窒化され、成膜段階で窒化
チタン膜直下に窒化シリコン膜が形成される。よって、
窒化タングステン膜でも同様な現象が起きる。特に、窒
化タングステン膜の場合、例え窒素雰囲気中でも８００
℃以上の加熱処理を行うと、膜中のＮ原子は脱離し、タ
ングステン膜になってしまう。そのため、そもそもバリ
ア層の役目を果たすのは、ＷＳｉＮではなく、プラズマ
窒化によるＳｉＮ膜の可能性がある。
【００５６】そこで、タングステン膜／窒化タングステ
ン膜／シリコン基板の積層試料を用い、窒素雰囲気中で
８００℃３０分間の加熱処理を行い、その後に硫酸と過
酸化酸素水の混合液によりタングステン膜（および窒化
タングステン膜）を剥離した表面を、光電子分光（ＸＰ
Ｓ）法を用いて評価した。
ン膜／シリコン基板の積層試料を用い、窒素雰囲気中で
８００℃３０分間の加熱処理を行い、その後に硫酸と過
酸化酸素水の混合液によりタングステン膜（および窒化
タングステン膜）を剥離した表面を、光電子分光（ＸＰ
Ｓ）法を用いて評価した。
【００５７】図１４にその結果を示すが、実線が加熱処
理前、点線が加熱処理後の試料から得られたＷ４ｆ（図
１４（ａ））およびＳｉ２ｐ（図１４（ｂ））のナロー
スペクトルを示す。どちらの表面からも、２％程度のＷ
が検出されたが、その結合状態に大きな違いが見られ
る。
理前、点線が加熱処理後の試料から得られたＷ４ｆ（図
１４（ａ））およびＳｉ２ｐ（図１４（ｂ））のナロー
スペクトルを示す。どちらの表面からも、２％程度のＷ
が検出されたが、その結合状態に大きな違いが見られ
る。
【００５８】まず、Ｗ４ｆのスペクトルでは、加熱処理
前の方はＷ−Ｏ（３６ｅＶと３８ｅＶ位置のピーク）や
金属結合（３１ｅＶと３３ｅＶ位置のピーク）等が混在
し、かなりブロードなピークであるのに対し、加熱処理
後の方は金属結合のピークがはっきりと判る。この金属
結合はＷ−Ｗ結合もしくはＷ−Ｓｉ結合のピークであ
る。先に示したＥＤＸ分析の結果から、ＷＳｉＮ層の組
成がＳｉリッチであることが判っており、このことか
ら、この金属結合はＷ−Ｓｉ結合であると考えられる。
前の方はＷ−Ｏ（３６ｅＶと３８ｅＶ位置のピーク）や
金属結合（３１ｅＶと３３ｅＶ位置のピーク）等が混在
し、かなりブロードなピークであるのに対し、加熱処理
後の方は金属結合のピークがはっきりと判る。この金属
結合はＷ−Ｗ結合もしくはＷ−Ｓｉ結合のピークであ
る。先に示したＥＤＸ分析の結果から、ＷＳｉＮ層の組
成がＳｉリッチであることが判っており、このことか
ら、この金属結合はＷ−Ｓｉ結合であると考えられる。
【００５９】また、Ｓｉ２ｐのスペクトルでは、基板か
らのＳｉ−Ｓｉ結合（９９．６ｅＶ）を除くと、加熱処
理前の方はＳｉ−Ｏ結合（１０３．７ｅＶ）のブロード
なピークであるのに対し、加熱処理後の方は鋭いＳｉ−
Ｎ結合（１０２ｅＶ）のピークが観察される。
らのＳｉ−Ｓｉ結合（９９．６ｅＶ）を除くと、加熱処
理前の方はＳｉ−Ｏ結合（１０３．７ｅＶ）のブロード
なピークであるのに対し、加熱処理後の方は鋭いＳｉ−
Ｎ結合（１０２ｅＶ）のピークが観察される。
【００６０】つまり、ＷＳｉＮ層の形成は、窒化タング
ステン膜成膜時のプラズマ変化にはよらず、加熱処理に
伴う窒化タングステン膜中の窒素原子の再分布によるも
のと言える。
ステン膜成膜時のプラズマ変化にはよらず、加熱処理に
伴う窒化タングステン膜中の窒素原子の再分布によるも
のと言える。
【００６１】このように、Ｗ／Ｓｉ界面におけるＷＳｉ
Ｎ膜の形成は、ＷＮx 膜２中の窒素の再分布によるもの
と考えられる。そのメカニズムを要約すると以下の通り
である。
Ｎ膜の形成は、ＷＮx 膜２中の窒素の再分布によるもの
と考えられる。そのメカニズムを要約すると以下の通り
である。
【００６２】タングステンから窒化タングステンが形成
されるときのギブスの自由エネルギーの低下値は、シリ
コンから窒化シリコンが形成されるときのそれより小さ
い。このため、ＷＮX 膜２とシリコン基板１とが接触し
ている状態では、窒素の化学的ポテンシャルはシリコン
基板１側の方が小さい。この結果、ＷＮX 膜２中の窒素
はシリコン基板１側へ移動（外方拡散）する。このよう
にして、Ｗ／Ｓｉ界面にＷＮX 膜２中の窒素が偏析し、
ＷＳｉＮ膜が形成される。
されるときのギブスの自由エネルギーの低下値は、シリ
コンから窒化シリコンが形成されるときのそれより小さ
い。このため、ＷＮX 膜２とシリコン基板１とが接触し
ている状態では、窒素の化学的ポテンシャルはシリコン
基板１側の方が小さい。この結果、ＷＮX 膜２中の窒素
はシリコン基板１側へ移動（外方拡散）する。このよう
にして、Ｗ／Ｓｉ界面にＷＮX 膜２中の窒素が偏析し、
ＷＳｉＮ膜が形成される。
【００６３】界面に偏析した窒素は、シリコンの未結合
手（ダングリングボンド）と結合し、Ｓｉ−Ｎ結合層を
形成する。窒素とシリコンの面密度はおよそ５×１０17
／ｃｍ2 以上であった。このために、Ｗ／Ｓｉ間の原子
の行き来が抑制されるものと考えられる。このとき、窒
素が比較的自由に動くことができるということが重要と
なる。なぜなら、金属中に含まれる窒素がその金属と強
い結合を有する場合、界面まで拡散することができない
ため、上述したような偏析は起きない。
手（ダングリングボンド）と結合し、Ｓｉ−Ｎ結合層を
形成する。窒素とシリコンの面密度はおよそ５×１０17
／ｃｍ2 以上であった。このために、Ｗ／Ｓｉ間の原子
の行き来が抑制されるものと考えられる。このとき、窒
素が比較的自由に動くことができるということが重要と
なる。なぜなら、金属中に含まれる窒素がその金属と強
い結合を有する場合、界面まで拡散することができない
ため、上述したような偏析は起きない。
【００６４】よって、上記窒素の再分布による形成方法
でなく、予め成膜によりＷＳｉＮ膜を形成する場合に
は、このような点に留意すべきである。何故ならば、窒
化タングステンとは異なり、ＷＳｉＮ膜中に含まれる窒
素はＳｉ−Ｎ結合を有するため、自由に動くことができ
ず、Ｗ／Ｓｉ界面に再分布することができないからであ
る。
でなく、予め成膜によりＷＳｉＮ膜を形成する場合に
は、このような点に留意すべきである。何故ならば、窒
化タングステンとは異なり、ＷＳｉＮ膜中に含まれる窒
素はＳｉ−Ｎ結合を有するため、自由に動くことができ
ず、Ｗ／Ｓｉ界面に再分布することができないからであ
る。
【００６５】従って、ＷＳｉＮ膜を用いる場合、Ｗ／Ｓ
ｉ界面への窒素の再分布が期待できない。一方、その膜
中で酸素原子の拡散を抑えなければならない。このた
め、窒素とシリコンの面密度がおよそ５×１０17／ｃｍ
2 以上でなければならない。
ｉ界面への窒素の再分布が期待できない。一方、その膜
中で酸素原子の拡散を抑えなければならない。このた
め、窒素とシリコンの面密度がおよそ５×１０17／ｃｍ
2 以上でなければならない。
【００６６】反応防止と同時に、Ｗ／Ｓｉ界面の酸化が
制御された原因は、ＷＳｉＮ膜が酸化剤の拡散防止の役
目を果たしたためと考えられる。その理由は、Ｓｉ−Ｎ
間の結合力はＳｉ−Ｏ間のそれよりも強く、窒素と酸素
とを置換えするのは容易ではないからであると考えられ
る。
制御された原因は、ＷＳｉＮ膜が酸化剤の拡散防止の役
目を果たしたためと考えられる。その理由は、Ｓｉ−Ｎ
間の結合力はＳｉ−Ｏ間のそれよりも強く、窒素と酸素
とを置換えするのは容易ではないからであると考えられ
る。
【００６７】以上の結果から、ＷＳｉＮ膜を挿入した構
造を採用することにより、Ｗ膜３とシリコン基板１との
反応が防止されるだけでなく、Ｗ膜３とシリコン基板１
との界面にシリコン基板１の酸化も抑制されることが分
かった。
造を採用することにより、Ｗ膜３とシリコン基板１との
反応が防止されるだけでなく、Ｗ膜３とシリコン基板１
との界面にシリコン基板１の酸化も抑制されることが分
かった。
【００６８】（第２の実施形態）図３は、本発明の第２
の実施形態に係るゲート電極（ポリメタルゲート）の形
成方法を段階的に示す工程断面図である。
の実施形態に係るゲート電極（ポリメタルゲート）の形
成方法を段階的に示す工程断面図である。
【００６９】まず、図３（ａ）に示すように、単結晶の
シリコン基板１０上にゲート酸化膜としての薄い酸化シ
リコン膜１１（膜厚５ｎｍ）を形成し、その上に化学的
気相成長（ＣＶＤ）法により多結晶シリコン膜１２（膜
厚１００ｎｍ）を堆積する。
シリコン基板１０上にゲート酸化膜としての薄い酸化シ
リコン膜１１（膜厚５ｎｍ）を形成し、その上に化学的
気相成長（ＣＶＤ）法により多結晶シリコン膜１２（膜
厚１００ｎｍ）を堆積する。
【００７０】続いて、多結晶シリコン膜１２上に反応性
スパッタリング法によって窒化タングステン膜１３（膜
厚５ｎｍ）を堆積し、引き続いて、その上にスパッタリ
ング法によってタングステン膜１４（膜厚１００ｎｍ）
を堆積する。
スパッタリング法によって窒化タングステン膜１３（膜
厚５ｎｍ）を堆積し、引き続いて、その上にスパッタリ
ング法によってタングステン膜１４（膜厚１００ｎｍ）
を堆積する。
【００７１】次に図３（ｂ）に示すように、８００℃程
度の加熱処理を行うことで、窒化タングステン膜１３中
の窒素を外方拡散させ、タングステン膜１４と多結晶シ
リコン膜１２との界面に極薄いＷＳｉＮ膜１５を形成す
る。このとき、窒化タングステン膜１３はタングステン
膜となり、タングステン膜１４と一体化される。
度の加熱処理を行うことで、窒化タングステン膜１３中
の窒素を外方拡散させ、タングステン膜１４と多結晶シ
リコン膜１２との界面に極薄いＷＳｉＮ膜１５を形成す
る。このとき、窒化タングステン膜１３はタングステン
膜となり、タングステン膜１４と一体化される。
【００７２】続いて、タングステン膜１４上にＣＶＤ法
によりシリコン窒化膜１６（膜厚２００ｎｍ）を堆積す
る。なお、上記加熱処理は、８００℃程度の成膜温度を
有するシリコン窒化膜１６の成膜工程と兼ねても良い。
によりシリコン窒化膜１６（膜厚２００ｎｍ）を堆積す
る。なお、上記加熱処理は、８００℃程度の成膜温度を
有するシリコン窒化膜１６の成膜工程と兼ねても良い。
【００７３】さらに、シリコン窒化膜１６上にフォトレ
ジスト（膜厚１μｍ）をスピンコート法により塗布した
後、このフォトレジストをフォトマスクを通して露光
し、現像して、例えば０．２５μｍ幅のフォトレジスト
パターン１７を形成する。
ジスト（膜厚１μｍ）をスピンコート法により塗布した
後、このフォトレジストをフォトマスクを通して露光
し、現像して、例えば０．２５μｍ幅のフォトレジスト
パターン１７を形成する。
【００７４】次に図３（ｃ）に示すように、ドライエッ
チング装置を用いて、フォトレジストパターン１７に沿
ってシリコン窒化膜１６をエッチングした後、残存した
フォトレジストパターン１７をＯ2 アッシングにより剥
離する。
チング装置を用いて、フォトレジストパターン１７に沿
ってシリコン窒化膜１６をエッチングした後、残存した
フォトレジストパターン１７をＯ2 アッシングにより剥
離する。
【００７５】次に図３（ｄ）に示すように、シリコン窒
化膜１６をエッチングマスクとして用いて、タングステ
ン膜１４、ＷＳｉＮ膜１５および多結晶シリコン膜１２
をエッチングする。
化膜１６をエッチングマスクとして用いて、タングステ
ン膜１４、ＷＳｉＮ膜１５および多結晶シリコン膜１２
をエッチングする。
【００７６】次に図３（ｅ）に示すように、多結晶シリ
コン膜１２のエッチング時に削られたゲート酸化膜１１
の回復と多結晶シリコン膜１２のコーナー部分１８を丸
めるために、Ｎ2 ／Ｈ2 ／Ｈ2 Ｏ雰囲気中でシリコンの
選択酸化（後酸化）を行う。酸化条件は、例えば、分圧
比Ｐ(N2 ) ／Ｐ(H2 ) ／Ｐ(H2 O) ＝０．９９５１／
０．０４０／０．００９［ａｔｍ］、酸化温度８００
℃、酸化時間３０分間である。
コン膜１２のエッチング時に削られたゲート酸化膜１１
の回復と多結晶シリコン膜１２のコーナー部分１８を丸
めるために、Ｎ2 ／Ｈ2 ／Ｈ2 Ｏ雰囲気中でシリコンの
選択酸化（後酸化）を行う。酸化条件は、例えば、分圧
比Ｐ(N2 ) ／Ｐ(H2 ) ／Ｐ(H2 O) ＝０．９９５１／
０．０４０／０．００９［ａｔｍ］、酸化温度８００
℃、酸化時間３０分間である。
【００７７】この選択酸化により、ゲート酸化膜１１は
元の膜厚まで回復し、また、図３（ｆ）の拡大図に示す
ように多結晶シリコン膜１２（ゲート部）のコーナー部
分１８が丸められる。この結果、ゲート電極のコーナー
部分１８における電界集中が避けられ、さらにはゲート
酸化膜１１の信頼性が向上する。
元の膜厚まで回復し、また、図３（ｆ）の拡大図に示す
ように多結晶シリコン膜１２（ゲート部）のコーナー部
分１８が丸められる。この結果、ゲート電極のコーナー
部分１８における電界集中が避けられ、さらにはゲート
酸化膜１１の信頼性が向上する。
【００７８】このとき、図３（ｆ）に示すように、酸化
剤２０は矢印の方向に基板１０あるいは多結晶シリコン
膜１２の中に進入するが、タングステン膜１４と多結晶
シリコン膜１２との間のＷＳｉＮ膜１５が、酸化剤２０
の拡散を防止するため、酸化剤２０はタングステン膜１
４を経由してシリコン膜１２の上面から進入することは
できない。
剤２０は矢印の方向に基板１０あるいは多結晶シリコン
膜１２の中に進入するが、タングステン膜１４と多結晶
シリコン膜１２との間のＷＳｉＮ膜１５が、酸化剤２０
の拡散を防止するため、酸化剤２０はタングステン膜１
４を経由してシリコン膜１２の上面から進入することは
できない。
【００７９】したがって、タングステン膜１４と多結晶
シリコン膜１２との界面における多結晶シリコン膜１２
はほとんど酸化されないので、コンタクト抵抗の上昇を
防止でき、ＲＣ遅延を抑制できるようになる。
シリコン膜１２との界面における多結晶シリコン膜１２
はほとんど酸化されないので、コンタクト抵抗の上昇を
防止でき、ＲＣ遅延を抑制できるようになる。
【００８０】なお、酸化剤２０は多結晶シリコン膜１２
の側面からは拡散するので、多結晶シリコン膜１２の側
面にシリコン酸化膜１９が選択的に形成される。このシ
リコン酸化膜１９は、多結晶シリコン膜１２の側面の上
部および下部において中央に向かってバーズピーク状に
食い込んだ形状となる。このようなシリコン酸化膜１９
はＲＣ遅延等の問題とはならない。
の側面からは拡散するので、多結晶シリコン膜１２の側
面にシリコン酸化膜１９が選択的に形成される。このシ
リコン酸化膜１９は、多結晶シリコン膜１２の側面の上
部および下部において中央に向かってバーズピーク状に
食い込んだ形状となる。このようなシリコン酸化膜１９
はＲＣ遅延等の問題とはならない。
【００８１】図４に、ＷＳｉＮ膜１５を形成しない従来
のゲート部の断面構造を示す。図４から分かるように、
酸化剤２０はタングステン膜１４側からも侵入するの
で、タングステン膜１４と多結晶シリコン膜１２との界
面における多結晶シリコン膜１２も酸化される。この結
果、多結晶シリコン膜１２の側面の他に上記界面にもシ
リコン酸化膜１９が形成される。したがって、タングス
テン膜１４と多結晶シリコン膜１２とのコンタクト抵抗
が上昇し、ＲＣ遅延が増大する。
のゲート部の断面構造を示す。図４から分かるように、
酸化剤２０はタングステン膜１４側からも侵入するの
で、タングステン膜１４と多結晶シリコン膜１２との界
面における多結晶シリコン膜１２も酸化される。この結
果、多結晶シリコン膜１２の側面の他に上記界面にもシ
リコン酸化膜１９が形成される。したがって、タングス
テン膜１４と多結晶シリコン膜１２とのコンタクト抵抗
が上昇し、ＲＣ遅延が増大する。
【００８２】かくして本実施例によれば、酸化防止層と
してのＷＳｉＮ膜１５をタングステン膜１４と多結晶シ
リコン膜１２との間に挿設することにより、Ｎ2 ／Ｈ2
／Ｈ2 Ｏ雰囲気中で選択酸化（後酸化）を行っても、タ
ングステン膜１４と多結晶シリコン膜１２との間のコン
タクト抵抗を上げることなく、シリコンの選択酸化によ
るゲート酸化膜１２の回復が可能となる。また、ＷＳｉ
Ｎ膜１５は反応防止膜としても機能するので、タングス
テン膜１４と多結晶シリコン膜１２との反応も防止でき
る。
してのＷＳｉＮ膜１５をタングステン膜１４と多結晶シ
リコン膜１２との間に挿設することにより、Ｎ2 ／Ｈ2
／Ｈ2 Ｏ雰囲気中で選択酸化（後酸化）を行っても、タ
ングステン膜１４と多結晶シリコン膜１２との間のコン
タクト抵抗を上げることなく、シリコンの選択酸化によ
るゲート酸化膜１２の回復が可能となる。また、ＷＳｉ
Ｎ膜１５は反応防止膜としても機能するので、タングス
テン膜１４と多結晶シリコン膜１２との反応も防止でき
る。
【００８３】このようにして高融点金属であるタングス
テン膜１４を用いた利点が十分に発揮でき、ゲート長
０．２５μｍ世代以降でも、ＲＣ遅延によって動作速度
が律速されない高速のＭＯＳトランジスタが得られるよ
うになる。
テン膜１４を用いた利点が十分に発揮でき、ゲート長
０．２５μｍ世代以降でも、ＲＣ遅延によって動作速度
が律速されない高速のＭＯＳトランジスタが得られるよ
うになる。
【００８４】なお、本実施例では、ＷＳｉＮ膜１５の形
成方法として、反応性スパッタリング法により窒化タン
グステン膜１３を成膜した後に加熱処理を施す方法につ
いて説明したが、最初からＷＳｉＮ膜を反応性スパッタ
リグ法によって形成しても良い。
成方法として、反応性スパッタリング法により窒化タン
グステン膜１３を成膜した後に加熱処理を施す方法につ
いて説明したが、最初からＷＳｉＮ膜を反応性スパッタ
リグ法によって形成しても良い。
【００８５】例えば、ＷＳｉX をターゲットに、Ａｒガ
スとＮ2 ガスとをスパッタガスとして用い、反応性スパ
ッタリグを行うことにより、ＷＳｉＮ膜１５を形成する
こともできる。
スとＮ2 ガスとをスパッタガスとして用い、反応性スパ
ッタリグを行うことにより、ＷＳｉＮ膜１５を形成する
こともできる。
【００８６】また、スパッタリング法に限らず、他の成
膜法、例えば、ＣＶＤ法によりＷＳｉＮ膜１５を形成し
ても良い。例えば、ＮのソースガスとしてのＷＦ6 、Ｗ
Ｃｌ6 、ＷＣｌ4 、またはＷ（ＣＯ）6 ガスと、Ｓｉの
ソースガスとしてのＳｉＨ4、ＳｉＨ2 Ｃｌ2 ガスと、
ＮのソースガスとしてのＮＨ3 またはＮ2 ガスとの混合
ガスを用いて、ＷＳｉＮ膜１５を形成しても良い。
膜法、例えば、ＣＶＤ法によりＷＳｉＮ膜１５を形成し
ても良い。例えば、ＮのソースガスとしてのＷＦ6 、Ｗ
Ｃｌ6 、ＷＣｌ4 、またはＷ（ＣＯ）6 ガスと、Ｓｉの
ソースガスとしてのＳｉＨ4、ＳｉＨ2 Ｃｌ2 ガスと、
ＮのソースガスとしてのＮＨ3 またはＮ2 ガスとの混合
ガスを用いて、ＷＳｉＮ膜１５を形成しても良い。
【００８７】次に、比較例としてＷＳｉＮ膜の代わりに
窒化チタン膜を用いた場合について説明する。まず、図
１５（ａ）に示すように、単結晶シリコン基板９００上
に、熱酸化により薄いシリコン酸化膜９０１（膜厚５ｎ
ｍ）を形成し、その上に化学的気相成長法（ＣＶＤ）法
により、多結晶シリコン膜９０２（膜厚１００ｎｍ）を
堆積する。
窒化チタン膜を用いた場合について説明する。まず、図
１５（ａ）に示すように、単結晶シリコン基板９００上
に、熱酸化により薄いシリコン酸化膜９０１（膜厚５ｎ
ｍ）を形成し、その上に化学的気相成長法（ＣＶＤ）法
により、多結晶シリコン膜９０２（膜厚１００ｎｍ）を
堆積する。
【００８８】さらに、Ｔｉをターゲットに、ＡｒとＮ2
をスパッタリングガスとして用い、反応性スパッタリン
グ法によって窒化チタン膜９０３（膜厚１０ｎｍ）を堆
積する。その上に、スパッタリング法によりタングステ
ン膜９０４（膜厚１００ｎｍ）を堆積する。
をスパッタリングガスとして用い、反応性スパッタリン
グ法によって窒化チタン膜９０３（膜厚１０ｎｍ）を堆
積する。その上に、スパッタリング法によりタングステ
ン膜９０４（膜厚１００ｎｍ）を堆積する。
【００８９】その後、ＣＶＤ法によりシリコン窒化膜９
０５（膜厚２００ｎｍ）を堆積し、その上にスピンコー
ト法により約１μｍの膜厚でフォトレジストを塗布し、
露光現像処理して０．１５μｍ幅のレジストパターン９
０６を形成する。
０５（膜厚２００ｎｍ）を堆積し、その上にスピンコー
ト法により約１μｍの膜厚でフォトレジストを塗布し、
露光現像処理して０．１５μｍ幅のレジストパターン９
０６を形成する。
【００９０】次いで、図１５（ｂ）に示すように、レジ
ストパターン９０６をエッチングマスクとし、シリコン
窒化膜をエッチングする。その後、残存したレジストパ
ターン９０６を酸素プラズマアッシングを用いて除去
し、シリコン窒化膜からなるマスクパターン９０５を得
る。
ストパターン９０６をエッチングマスクとし、シリコン
窒化膜をエッチングする。その後、残存したレジストパ
ターン９０６を酸素プラズマアッシングを用いて除去
し、シリコン窒化膜からなるマスクパターン９０５を得
る。
【００９１】その後、図１５（ｃ）に示すように、シリ
コン窒化膜９０５をエッチングマスクとし、タングステ
ン膜９０４、窒化チタン膜９０３、多結晶シリコン膜９
０２をエッチングする。
コン窒化膜９０５をエッチングマスクとし、タングステ
ン膜９０４、窒化チタン膜９０３、多結晶シリコン膜９
０２をエッチングする。
【００９２】この後、図１５（ｄ）に示すように、電極
パターン形成時に削られたゲート酸化膜の回復と多結晶
シリコン膜９０２のコーナー部分９０７の丸めのため
に、Ｎ2 ／Ｈ2 ／Ｈ2 Ｏ雰囲気中でシリコンの選択酸化
を行う。この雰囲気では、タングステン膜を酸化させず
に、基板シリコンおよび多結晶シリコン膜の側壁を酸化
することが可能となる。
パターン形成時に削られたゲート酸化膜の回復と多結晶
シリコン膜９０２のコーナー部分９０７の丸めのため
に、Ｎ2 ／Ｈ2 ／Ｈ2 Ｏ雰囲気中でシリコンの選択酸化
を行う。この雰囲気では、タングステン膜を酸化させず
に、基板シリコンおよび多結晶シリコン膜の側壁を酸化
することが可能となる。
【００９３】しかしながら、チタンはその酸化物の形成
に際し生じるギブスの自由エネルギーの低下値は、シリ
コンの酸化物の形成に際し生じるギブスの自由エネルギ
ーの低下値に比べ低い。よって、チタン原子を含む窒化
チタン膜を酸化させずに、シリコンを選択的に酸化させ
ることは熱力学的に不可能である。
に際し生じるギブスの自由エネルギーの低下値は、シリ
コンの酸化物の形成に際し生じるギブスの自由エネルギ
ーの低下値に比べ低い。よって、チタン原子を含む窒化
チタン膜を酸化させずに、シリコンを選択的に酸化させ
ることは熱力学的に不可能である。
【００９４】図１６に示すように、酸化剤はタングステ
ン膜９０４中も拡散するため、例え積層構造と言えど
も、窒化チタン膜９０３は側壁のみならず、タングステ
ン膜９０４との界面も酸化される。
ン膜９０４中も拡散するため、例え積層構造と言えど
も、窒化チタン膜９０３は側壁のみならず、タングステ
ン膜９０４との界面も酸化される。
【００９５】従って、上記酸化工程において、高融点金
属膜と多結晶シリコン膜間に絶縁物である酸化チタン層
９０８が形成され、界面のコンタクト抵抗を著しく上昇
させる結果となる。最悪の場合、酸化チタン層形成に伴
う堆積膨張により高融点金属の膜剥がれが起き、電極と
しては機能しなくなる。
属膜と多結晶シリコン膜間に絶縁物である酸化チタン層
９０８が形成され、界面のコンタクト抵抗を著しく上昇
させる結果となる。最悪の場合、酸化チタン層形成に伴
う堆積膨張により高融点金属の膜剥がれが起き、電極と
しては機能しなくなる。
【００９６】一般的に、窒化チタン膜は、金属とシリコ
ンの反応防止層、いわゆるバリアメタルとして用いられ
るが、上記酸化工程を必要とする半導体装置においては
使用することはできない。
ンの反応防止層、いわゆるバリアメタルとして用いられ
るが、上記酸化工程を必要とする半導体装置においては
使用することはできない。
【００９７】よって、高融点金属としては、その酸化物
を形成する際に生じるギブスの自由エネルギーの低下値
から、シリコンが酸化物を形成する際に生じるギブスの
自由エネルギーの低下値を引いた値が負となるものでな
ければならない。
を形成する際に生じるギブスの自由エネルギーの低下値
から、シリコンが酸化物を形成する際に生じるギブスの
自由エネルギーの低下値を引いた値が負となるものでな
ければならない。
【００９８】（第３の実施形態）本発明者等は次のよう
な試料を作成し、その評価を行なった。
な試料を作成し、その評価を行なった。
【００９９】すなわち、図５に示すように、単結晶のシ
リコン基板２０ａ上に薄いシリコン酸化膜２１（膜厚１
０ｎｍ）を形成し、その上に反応性スパッタリング法に
よって窒化タングステン膜２２（膜厚５ｎｍ）を堆積す
る。引き続いて、スパッタリング法によってタングステ
ン膜２３（膜厚１００ｎｍ）を堆積する。
リコン基板２０ａ上に薄いシリコン酸化膜２１（膜厚１
０ｎｍ）を形成し、その上に反応性スパッタリング法に
よって窒化タングステン膜２２（膜厚５ｎｍ）を堆積す
る。引き続いて、スパッタリング法によってタングステ
ン膜２３（膜厚１００ｎｍ）を堆積する。
【０１００】次にＮ2 ／Ｈ2 ／Ｈ2 Ｏ雰囲気中において
８００℃〜１０００℃の温度範囲で３０分間の酸化処理
をシリコン基板２０ａに施す。なお、上記酸化雰囲気の
分圧比はＰ(N2 ) ／Ｐ(H2 ) ／Ｐ(H2 O) ＝０．９９５
１／０．０４０／０．００９［ａｔｍ］である。
８００℃〜１０００℃の温度範囲で３０分間の酸化処理
をシリコン基板２０ａに施す。なお、上記酸化雰囲気の
分圧比はＰ(N2 ) ／Ｐ(H2 ) ／Ｐ(H2 O) ＝０．９９５
１／０．０４０／０．００９［ａｔｍ］である。
【０１０１】最後に、タングステン膜２３および窒化タ
ングステン膜２２を硫酸と過酸化水素水との混合液によ
って剥離する。このようにして得られた試料の各酸化温
度におけるタングステン膜２３と窒化タングステン膜２
２との積層膜（Ｗ膜２３／ＷＮX 膜２２）直下のシリコ
ン酸化膜（ＳｉＯ2 膜）２１の膜厚をエリプソメトリー
法を用いて測定した。
ングステン膜２２を硫酸と過酸化水素水との混合液によ
って剥離する。このようにして得られた試料の各酸化温
度におけるタングステン膜２３と窒化タングステン膜２
２との積層膜（Ｗ膜２３／ＷＮX 膜２２）直下のシリコ
ン酸化膜（ＳｉＯ2 膜）２１の膜厚をエリプソメトリー
法を用いて測定した。
【０１０２】図６に、その測定結果（図中の白丸）を示
す。また、比較例として、Ｗ膜２２とシリコン酸化膜２
１の間にＷＮX 膜２２を形成してないシリコン基板１を
同じ条件で酸化した場合のＷ膜２３下の酸化膜２１の測
定結果（図中の黒丸）も示してある。
す。また、比較例として、Ｗ膜２２とシリコン酸化膜２
１の間にＷＮX 膜２２を形成してないシリコン基板１を
同じ条件で酸化した場合のＷ膜２３下の酸化膜２１の測
定結果（図中の黒丸）も示してある。
【０１０３】図６からＷＮX 膜２２の有無に関わらず、
Ｗ膜２３、Ｗ膜２３／ＷＮX 膜２２下の酸化膜２１の膜
厚は酸化温度の上昇ともに増加し、さらにその傾向はＷ
ＮX膜２２の有無に関わらずと同等であることが分か
る。
Ｗ膜２３、Ｗ膜２３／ＷＮX 膜２２下の酸化膜２１の膜
厚は酸化温度の上昇ともに増加し、さらにその傾向はＷ
ＮX膜２２の有無に関わらずと同等であることが分か
る。
【０１０４】そこで、酸化後のＷ膜２３／ＷＮX 膜２２
／ＳｉＯ2 膜２１界面をＥＤＸ法による元素分析を行っ
た結果、界面の窒素濃度は低く、上述したＷＳｉＮ膜は
形成されていないことが分かった。
／ＳｉＯ2 膜２１界面をＥＤＸ法による元素分析を行っ
た結果、界面の窒素濃度は低く、上述したＷＳｉＮ膜は
形成されていないことが分かった。
【０１０５】このような結果は前述した窒素の再分布か
ら説明することができる。すなわち、タングステンから
窒化タングステンが形成される時のギブスの自由エネル
ギーの低下値は、シリコンから窒化シリコンが形成され
るときのそれよりは小さいが、酸化シリコンから窒化シ
リコンが形成される時のそれよりは大きいため、ＳｉＯ
2 膜２１上ではＷＳｉＮ膜を形成するには至らず、酸化
剤の拡散が抑えられなかったと考えられる。
ら説明することができる。すなわち、タングステンから
窒化タングステンが形成される時のギブスの自由エネル
ギーの低下値は、シリコンから窒化シリコンが形成され
るときのそれよりは小さいが、酸化シリコンから窒化シ
リコンが形成される時のそれよりは大きいため、ＳｉＯ
2 膜２１上ではＷＳｉＮ膜を形成するには至らず、酸化
剤の拡散が抑えられなかったと考えられる。
【０１０６】そこで、図７に示すような試料を作成し
た。すなわち、シリコン基板３０上に薄いシリコン酸化
膜３１（膜厚１０ｎｍ）を形成し、その上に反応性スパ
ッタリング法によってＷＳｉＮ膜３２（膜厚１ｎｍ）を
堆積し、さらにその上にスパッタリング法によりＷ膜３
３（膜厚１００ｎｍ）を堆積して別の試料を作成した。
た。すなわち、シリコン基板３０上に薄いシリコン酸化
膜３１（膜厚１０ｎｍ）を形成し、その上に反応性スパ
ッタリング法によってＷＳｉＮ膜３２（膜厚１ｎｍ）を
堆積し、さらにその上にスパッタリング法によりＷ膜３
３（膜厚１００ｎｍ）を堆積して別の試料を作成した。
【０１０７】次にＮ2 ／Ｈ2 ／Ｈ2 Ｏ雰囲気中における
８００〜１０００℃の温度範囲で３０分間の酸化処理を
上記試料に施した。なお、分圧比は前述したものと同様
である。
８００〜１０００℃の温度範囲で３０分間の酸化処理を
上記試料に施した。なお、分圧比は前述したものと同様
である。
【０１０８】次に図５の試料の場合と同様に、このよう
にして得られた試料の各酸化温度におけるシリコン酸化
膜３１の膜厚を調べた。図８にその測定結果を白丸で示
す。また、比較例として、表面にＷＳｉＮ膜３２を形成
してないシリコン基板３１を同じ条件で酸化した場合の
Ｗ膜２３下のシリコン酸化膜３１の測定結果も黒丸で示
してある。
にして得られた試料の各酸化温度におけるシリコン酸化
膜３１の膜厚を調べた。図８にその測定結果を白丸で示
す。また、比較例として、表面にＷＳｉＮ膜３２を形成
してないシリコン基板３１を同じ条件で酸化した場合の
Ｗ膜２３下のシリコン酸化膜３１の測定結果も黒丸で示
してある。
【０１０９】図８からからＷＳｉＮ膜３２／Ｗ膜２３を
形成した試料は比較例に比べてシリコン酸化膜３１の膜
厚増加は著しく抑制されていることが分かる。つまり、
ＷＳｉＮ膜３２を形成することにより、窒素の再分布に
伴う拡散防止機能を補うことが可能となる。
形成した試料は比較例に比べてシリコン酸化膜３１の膜
厚増加は著しく抑制されていることが分かる。つまり、
ＷＳｉＮ膜３２を形成することにより、窒素の再分布に
伴う拡散防止機能を補うことが可能となる。
【０１１０】以上の結果から、ＷＳｉＮ膜３２は酸化防
止層として極めて有効であり、Ｗ膜２３と薄いシリコン
酸化膜３１との間にＷＳｉＮ膜を介在させた構造を採用
することにより、後酸化によるシリコン酸化膜３１の膜
厚増加を効果的に防止できることが分かる。
止層として極めて有効であり、Ｗ膜２３と薄いシリコン
酸化膜３１との間にＷＳｉＮ膜を介在させた構造を採用
することにより、後酸化によるシリコン酸化膜３１の膜
厚増加を効果的に防止できることが分かる。
【０１１１】（第４の実施形態）図９は、本発明の第４
の実施形態に係るゲート電極（メタルゲート）の形成方
法を段階的に示す工程断面図である。
の実施形態に係るゲート電極（メタルゲート）の形成方
法を段階的に示す工程断面図である。
【０１１２】まず、図９（ａ）に示すように、単結晶の
シリコン基板４０上にゲート酸化膜としての薄いシリコ
ン酸化膜４１（膜厚４ｎｍ）を形成し、その上に反応性
スパッタリング法によってＷＳｉＮ膜４２（膜厚１ｎ
ｍ）を堆積する。
シリコン基板４０上にゲート酸化膜としての薄いシリコ
ン酸化膜４１（膜厚４ｎｍ）を形成し、その上に反応性
スパッタリング法によってＷＳｉＮ膜４２（膜厚１ｎ
ｍ）を堆積する。
【０１１３】続いて、スパッタリング法によってＷＳｉ
Ｎ膜４２上にタングステン膜４３（膜厚１００ｎｍ）を
堆積した後、その上にＣＶＤ法によりシリコン窒化膜４
４（膜厚２００ｎｍ）を堆積する。
Ｎ膜４２上にタングステン膜４３（膜厚１００ｎｍ）を
堆積した後、その上にＣＶＤ法によりシリコン窒化膜４
４（膜厚２００ｎｍ）を堆積する。
【０１１４】さらに、シリコン窒化膜４４上にフォトレ
ジスト（膜厚１μｍ）をスピンコート法により塗布した
後、このフォトレジストをフォトマスクを通して露光
し、現像して、例えば０．１５μｍ幅のフォトレジスト
パターン４５を形成する。
ジスト（膜厚１μｍ）をスピンコート法により塗布した
後、このフォトレジストをフォトマスクを通して露光
し、現像して、例えば０．１５μｍ幅のフォトレジスト
パターン４５を形成する。
【０１１５】次に図９（ｂ）に示すように、ドライエッ
チング装置を用いて、レジストパターン４５に沿ってシ
リコン窒化膜４４をエッチングした後、残存したフォト
レジストパターン４５をＯ2 アッシングにより剥離す
る。
チング装置を用いて、レジストパターン４５に沿ってシ
リコン窒化膜４４をエッチングした後、残存したフォト
レジストパターン４５をＯ2 アッシングにより剥離す
る。
【０１１６】次に図９（ｃ）に示すように、シリコン窒
化膜４４をエッチングマスクに用いて、タングステン膜
４３およびＷＳｉＮ膜４２をエッチングする。
化膜４４をエッチングマスクに用いて、タングステン膜
４３およびＷＳｉＮ膜４２をエッチングする。
【０１１７】次に図９（ｄ）に示すように、タングステ
ン膜４３およびＷＳｉＮ膜４２のエッチング時に削られ
たゲート部以外の薄い酸化シリコン膜４１の回復を行う
ために、Ｎ2 ／Ｈ2 ／Ｈ2 Ｏ雰囲気中でシリコンの選択
酸化（後酸化）を行う。
ン膜４３およびＷＳｉＮ膜４２のエッチング時に削られ
たゲート部以外の薄い酸化シリコン膜４１の回復を行う
ために、Ｎ2 ／Ｈ2 ／Ｈ2 Ｏ雰囲気中でシリコンの選択
酸化（後酸化）を行う。
【０１１８】酸化条件は、例えば、分圧比Ｐ(N2 ) ／Ｐ
(H2 ) ／Ｐ(H2 O) ＝０．９９５１／０．０４０／０．
００９［ａｔｍ］、酸化温度８００℃、酸化時間３０分
間である。このとき、タングステン膜４３と薄いシリコ
ン酸化膜４１との間のＷＳｉＮ膜４２が酸化剤の拡散を
妨げるため、酸化剤はタングステン膜４３側から進入す
ることはできない。したがって、タングステン膜４３下
に位置するゲート酸化膜であるシリコン酸化膜４１はほ
とんど酸化されず膜厚は増加しないので、ゲート酸化膜
の膜厚増加による駆動能力の低下は生じない。
(H2 ) ／Ｐ(H2 O) ＝０．９９５１／０．０４０／０．
００９［ａｔｍ］、酸化温度８００℃、酸化時間３０分
間である。このとき、タングステン膜４３と薄いシリコ
ン酸化膜４１との間のＷＳｉＮ膜４２が酸化剤の拡散を
妨げるため、酸化剤はタングステン膜４３側から進入す
ることはできない。したがって、タングステン膜４３下
に位置するゲート酸化膜であるシリコン酸化膜４１はほ
とんど酸化されず膜厚は増加しないので、ゲート酸化膜
の膜厚増加による駆動能力の低下は生じない。
【０１１９】なお、図９（ｅ）に示すように、酸化剤４
６はタングステン膜４３下に位置するシリコン酸化膜４
１の側面からは拡散するので、シリコン酸化膜４１のゲ
ートエッジ下の部分４７では、シリコン酸化膜４１はゲ
ート部の中央部に向かってバーズピーク状に食い込んだ
形状となるが特性上の問題はない。
６はタングステン膜４３下に位置するシリコン酸化膜４
１の側面からは拡散するので、シリコン酸化膜４１のゲ
ートエッジ下の部分４７では、シリコン酸化膜４１はゲ
ート部の中央部に向かってバーズピーク状に食い込んだ
形状となるが特性上の問題はない。
【０１２０】（第５の実施形態）図１０は、本発明の第
５の実施形態に係るゲート電極（ポリメタルゲート）の
形成方法を段階的に示す断面図である。
５の実施形態に係るゲート電極（ポリメタルゲート）の
形成方法を段階的に示す断面図である。
【０１２１】本実施形態が第１〜第４の実施形態と主と
して異なる点は、酸化防止膜の材料の一つである窒素の
代わりに、炭素を用いたことにある。すなわち、本実施
形態の酸化防止膜は、炭素とシリコンと高融点金属から
形成されている。
して異なる点は、酸化防止膜の材料の一つである窒素の
代わりに、炭素を用いたことにある。すなわち、本実施
形態の酸化防止膜は、炭素とシリコンと高融点金属から
形成されている。
【０１２２】まず、図１０（ａ）に示すように、単結晶
のシリコン基板５０上にゲート酸化膜としての薄いシリ
コン酸化膜５１（膜厚５ｎｍ）を形成し、その上にＣＶ
Ｄ法により多結晶シリコン膜５２（膜厚１００ｎｍ）を
堆積する。
のシリコン基板５０上にゲート酸化膜としての薄いシリ
コン酸化膜５１（膜厚５ｎｍ）を形成し、その上にＣＶ
Ｄ法により多結晶シリコン膜５２（膜厚１００ｎｍ）を
堆積する。
【０１２３】続いて、多結晶シリコン膜５２上に、例え
ばＷＳｉX をターゲットにＡｒガスとＣＨ4 ガスをスパ
ッタガスとして用い、反応性スパッタリング法によって
ＷＳｉＣ膜５３（膜厚２ｎｍ）を堆積し、引き続いて、
その上にスパッタリング法によってタングステン膜５４
（膜厚１００ｎｍ）を堆積した後、その上にＣＶＤ法に
よりシリコン窒化膜５５（膜厚２００ｎｍ）を堆積す
る。
ばＷＳｉX をターゲットにＡｒガスとＣＨ4 ガスをスパ
ッタガスとして用い、反応性スパッタリング法によって
ＷＳｉＣ膜５３（膜厚２ｎｍ）を堆積し、引き続いて、
その上にスパッタリング法によってタングステン膜５４
（膜厚１００ｎｍ）を堆積した後、その上にＣＶＤ法に
よりシリコン窒化膜５５（膜厚２００ｎｍ）を堆積す
る。
【０１２４】さらに、シリコン窒化膜５５上にフォトレ
ジスト（膜厚１μｍ）をスピンコート法により塗布した
後、このフォトレジストをフォトマスクを通して露光
し、現像して、例えば０．２５μｍ幅のフォトレジスト
パターン５６を形成する。
ジスト（膜厚１μｍ）をスピンコート法により塗布した
後、このフォトレジストをフォトマスクを通して露光
し、現像して、例えば０．２５μｍ幅のフォトレジスト
パターン５６を形成する。
【０１２５】次に図１０（ｂ）に示すように、ドライエ
ッチング装置を用いて、フォトレジストパターン５６に
沿ってシリコン窒化膜５５をエッチングした後、残存し
たフォトレジストパターン５６をＯ2 アッシングにより
剥離する。
ッチング装置を用いて、フォトレジストパターン５６に
沿ってシリコン窒化膜５５をエッチングした後、残存し
たフォトレジストパターン５６をＯ2 アッシングにより
剥離する。
【０１２６】次に図１０（ｃ）に示すように、シリコン
窒化膜５５をエッチングマスクに用いて、タングステン
膜５４、ＷＳｉＣ層５３および多結晶シリコン膜５２を
エッチングする。
窒化膜５５をエッチングマスクに用いて、タングステン
膜５４、ＷＳｉＣ層５３および多結晶シリコン膜５２を
エッチングする。
【０１２７】次に、図１０（ｄ）に示すように、多結晶
シリコン膜５２のエッチング時に削られたゲート酸化膜
５１の回復と多結晶シリコン膜５２のコーナー部分を酸
化するために、Ｎ2 ／Ｈ2 ／Ｈ2 Ｏ雰囲気中でシリコン
の選択酸化（後酸化）を行う。
シリコン膜５２のエッチング時に削られたゲート酸化膜
５１の回復と多結晶シリコン膜５２のコーナー部分を酸
化するために、Ｎ2 ／Ｈ2 ／Ｈ2 Ｏ雰囲気中でシリコン
の選択酸化（後酸化）を行う。
【０１２８】酸化条件は、例えば、分圧比Ｐ(N2 ) ／Ｐ
(H2 ) ／Ｐ(H2 O) ＝０．９９５１／０．０４０／０．
００９［ａｔｍ］、酸化温度８００℃、酸化時間３０分
間である。
(H2 ) ／Ｐ(H2 O) ＝０．９９５１／０．０４０／０．
００９［ａｔｍ］、酸化温度８００℃、酸化時間３０分
間である。
【０１２９】この選択酸化により、ゲート酸化膜５１は
元の膜厚まで回復し、また、酸化膜５７により多結晶シ
リコン膜のコーナー部分が丸められる。この結果、ゲー
ト電極のコーナー部分における電界集中が避けられ、さ
らにはゲート酸化膜５１の信頼性が向上する。
元の膜厚まで回復し、また、酸化膜５７により多結晶シ
リコン膜のコーナー部分が丸められる。この結果、ゲー
ト電極のコーナー部分における電界集中が避けられ、さ
らにはゲート酸化膜５１の信頼性が向上する。
【０１３０】このとき、第１の実施形態の場合と同様
に、タングステン膜５４と多結晶シリコン膜５２との間
のＷＳｉＣ膜５３が、酸化剤の拡散を防止するため、酸
化剤はタングステン膜５４側から進入することはできな
い。
に、タングステン膜５４と多結晶シリコン膜５２との間
のＷＳｉＣ膜５３が、酸化剤の拡散を防止するため、酸
化剤はタングステン膜５４側から進入することはできな
い。
【０１３１】したがって、タングステン膜５４と多結晶
シリコン膜５２との界面における多結晶シリコン膜５２
はほとんど酸化されないので、コンタクト抵抗の上昇を
防止でき、ＲＣ遅延を抑制できるようになる。その他、
本実施形態でも第１の実施形態と同じ効果が得られる。
シリコン膜５２との界面における多結晶シリコン膜５２
はほとんど酸化されないので、コンタクト抵抗の上昇を
防止でき、ＲＣ遅延を抑制できるようになる。その他、
本実施形態でも第１の実施形態と同じ効果が得られる。
【０１３２】なお、酸化剤は多結晶シリコン膜５２の側
壁からは拡散するので、多結晶シリコン膜５２の側面に
シリコン酸化膜５７が選択的に形成される。このシリコ
ン酸化膜５７は、多結晶シリコン膜５２の側面の上部お
よび下部において中央に向かってバーズピーク状に食い
込んだ形状となる。
壁からは拡散するので、多結晶シリコン膜５２の側面に
シリコン酸化膜５７が選択的に形成される。このシリコ
ン酸化膜５７は、多結晶シリコン膜５２の側面の上部お
よび下部において中央に向かってバーズピーク状に食い
込んだ形状となる。
【０１３３】なお、本実施形態ではＷＳｉＣ層の形成方
法として、ＷＳｉX をターゲットに用いた反応性スパッ
タリング法を選んだが、Ｗをターゲットに、Ａｒガスと
ＣＨ4 ガスをスパッタリングガスとして用い、反応性ス
パッタリング法により炭化タングステン（ＷＣ）膜を堆
積し、その後に加熱処理を施すことにより、ＷＳｉＣ膜
５３を形成しても良い。
法として、ＷＳｉX をターゲットに用いた反応性スパッ
タリング法を選んだが、Ｗをターゲットに、Ａｒガスと
ＣＨ4 ガスをスパッタリングガスとして用い、反応性ス
パッタリング法により炭化タングステン（ＷＣ）膜を堆
積し、その後に加熱処理を施すことにより、ＷＳｉＣ膜
５３を形成しても良い。
【０１３４】また、成膜方法はスパッタリング法に限ら
ず、ＣＶＤ法によりＷＳｉＣ層５３を形成しても良い。
例えば、ＷＦ6 とＳｉＨ4 とＣＨ4 ガスを用いて、ＷＳ
ｉＣ層５３を形成しても良い。さらにまた、反応性スパ
ッタリング法、ＣＶＤ法において、炭素系のガスとして
ＣＨ4 ガスを選んだが、Ｃ2 Ｈ9 ，Ｃ3 Ｈ8 ，Ｃ2 Ｈ2
等でもよい。
ず、ＣＶＤ法によりＷＳｉＣ層５３を形成しても良い。
例えば、ＷＦ6 とＳｉＨ4 とＣＨ4 ガスを用いて、ＷＳ
ｉＣ層５３を形成しても良い。さらにまた、反応性スパ
ッタリング法、ＣＶＤ法において、炭素系のガスとして
ＣＨ4 ガスを選んだが、Ｃ2 Ｈ9 ，Ｃ3 Ｈ8 ，Ｃ2 Ｈ2
等でもよい。
【０１３５】（第６の実施形態）図１１、図１２は、本
発明の第６の実施形態に係る電界効果型トランジスタ
（ＭＯＳＦＥＴ）の形成方法を段階的に示す工程断面図
である。
発明の第６の実施形態に係る電界効果型トランジスタ
（ＭＯＳＦＥＴ）の形成方法を段階的に示す工程断面図
である。
【０１３６】まず、図１１（ａ）に示すように、単結晶
のシリコン基板６０の表面に素子分離絶縁膜６１を形成
して素子分離を行なう。次いで、素子分離絶縁膜６１に
より囲まれたシリコン基板６０の表面にゲート酸化膜６
２（膜厚５ｎｍ）を形成した後、その上にＣＶＤ法によ
って多結晶シリコン膜６３（膜厚１００ｎｍ）を形成す
る。
のシリコン基板６０の表面に素子分離絶縁膜６１を形成
して素子分離を行なう。次いで、素子分離絶縁膜６１に
より囲まれたシリコン基板６０の表面にゲート酸化膜６
２（膜厚５ｎｍ）を形成した後、その上にＣＶＤ法によ
って多結晶シリコン膜６３（膜厚１００ｎｍ）を形成す
る。
【０１３７】続いて、多結晶シリコン膜６３上に反応性
スパッタリング法によって窒化タングステン膜６４（膜
厚５ｎｍ）を形成し、引き続き、反応性スパッタリング
法によって窒化タングステン膜６４上にタングステン膜
６５（膜厚１００ｎｍ）を形成する。
スパッタリング法によって窒化タングステン膜６４（膜
厚５ｎｍ）を形成し、引き続き、反応性スパッタリング
法によって窒化タングステン膜６４上にタングステン膜
６５（膜厚１００ｎｍ）を形成する。
【０１３８】次に図１１（ｂ）に示すように、８００℃
程度の加熱処理を行なうことで、タングステン膜６５と
多結晶シリコン膜６３との界面に極薄いＷＳｉＮ層６６
を形成する。次いで、ＣＶＤ法によりタングステン膜６
５上にシリコン窒化膜６７（膜厚２００ｎｍ）を形成す
る。なお、このシリコン窒化膜６７の成膜温度は８００
℃程度なので、予め上記加熱処理を行なわずに、この成
膜工程で上記加熱処理を兼ねても良い。
程度の加熱処理を行なうことで、タングステン膜６５と
多結晶シリコン膜６３との界面に極薄いＷＳｉＮ層６６
を形成する。次いで、ＣＶＤ法によりタングステン膜６
５上にシリコン窒化膜６７（膜厚２００ｎｍ）を形成す
る。なお、このシリコン窒化膜６７の成膜温度は８００
℃程度なので、予め上記加熱処理を行なわずに、この成
膜工程で上記加熱処理を兼ねても良い。
【０１３９】次いで、シリコン窒化膜６７上にフォトレ
ジスト（膜厚１μｍ）をスピンコート法により塗布した
後、このフォトレジストをフォトマスクを通して露光
し、現像して、例えば０．２５μｍ幅のレジストパター
ン６８を形成する。
ジスト（膜厚１μｍ）をスピンコート法により塗布した
後、このフォトレジストをフォトマスクを通して露光
し、現像して、例えば０．２５μｍ幅のレジストパター
ン６８を形成する。
【０１４０】次に、図１１（ｃ）に示すように、ドライ
エッチング装置を用いて、レジストパターン６８に沿っ
てシリコン窒化膜６７をエッチングする。この後、残存
したレジストパターン６８を０2 アッシングにより剥離
する。続いて、シリコン窒化膜６７をエッチングマスク
として用いて、タングステン膜６５、ＷＳｉＮ層６６、
多結晶シリコン膜６３を順次エッチングする。
エッチング装置を用いて、レジストパターン６８に沿っ
てシリコン窒化膜６７をエッチングする。この後、残存
したレジストパターン６８を０2 アッシングにより剥離
する。続いて、シリコン窒化膜６７をエッチングマスク
として用いて、タングステン膜６５、ＷＳｉＮ層６６、
多結晶シリコン膜６３を順次エッチングする。
【０１４１】次に、図１１（ｄ）に示すように、多結晶
シリコン膜６３のエッチング時に削られた薄いゲート酸
化膜６２の膜厚を回復させるためと、多結晶シリコン膜
６３の底部のコーナー部分６９を丸めるために、Ｎ2 ／
Ｈ2 ／Ｈ2 Ｏ雰囲気中でそれぞれのガス分圧を制御しな
がら、７００〜９００℃の温度範囲でシリコンの選択酸
化を行なう。この酸化によりシリコンだけが酸化され、
またコーナー部分６９が丸められるため、この部分に電
界が集中することによるＦＥＴの信頼性の低下を防止で
きる。
シリコン膜６３のエッチング時に削られた薄いゲート酸
化膜６２の膜厚を回復させるためと、多結晶シリコン膜
６３の底部のコーナー部分６９を丸めるために、Ｎ2 ／
Ｈ2 ／Ｈ2 Ｏ雰囲気中でそれぞれのガス分圧を制御しな
がら、７００〜９００℃の温度範囲でシリコンの選択酸
化を行なう。この酸化によりシリコンだけが酸化され、
またコーナー部分６９が丸められるため、この部分に電
界が集中することによるＦＥＴの信頼性の低下を防止で
きる。
【０１４２】この酸化後に多結晶シリコン膜６３とタン
グステン膜６５との界面付近に酸化膜が形成されたり、
成長したりすることは見られず、ＷＳｉＮ層６６が外部
雰囲気からの酸化剤の内方拡散を防止していることが確
認された。
グステン膜６５との界面付近に酸化膜が形成されたり、
成長したりすることは見られず、ＷＳｉＮ層６６が外部
雰囲気からの酸化剤の内方拡散を防止していることが確
認された。
【０１４３】同様な効果は、Ｎ2 ／Ｈ2 ／Ｈ2 Ｏ雰囲気
だけではなく、微量酸素中、微量水蒸気またはＨ2 とＯ
2 との混合ガス雰囲気や，ＣＯとＣＯ2 との混合ガス雰
囲気でも確認された。
だけではなく、微量酸素中、微量水蒸気またはＨ2 とＯ
2 との混合ガス雰囲気や，ＣＯとＣＯ2 との混合ガス雰
囲気でも確認された。
【０１４４】次に図１１（ｅ）に示すように、イオン注
入等により浅い不純物拡散層（ソース・ドレイン拡散
層）７０を形成した後、側壁絶縁膜として窒化シリコン
膜７１を形成する。その結果、タングステン膜６５は窒
化シリコン膜６７，７１によって囲まれるため、例えば
酸化雰囲気に曝してもタングステン膜６５が酸化される
ことはない。また、タングステン膜６５は、過酸化水素
等の溶液に可溶な物質であるが、本構造を採用すること
により溶液の侵入を防止できる。
入等により浅い不純物拡散層（ソース・ドレイン拡散
層）７０を形成した後、側壁絶縁膜として窒化シリコン
膜７１を形成する。その結果、タングステン膜６５は窒
化シリコン膜６７，７１によって囲まれるため、例えば
酸化雰囲気に曝してもタングステン膜６５が酸化される
ことはない。また、タングステン膜６５は、過酸化水素
等の溶液に可溶な物質であるが、本構造を採用すること
により溶液の侵入を防止できる。
【０１４５】次に図１２（ａ）に示すように、イオン注
入等により深い不純物拡散層（ソース・ドレイン拡散
層）７２を形成した後、この不純物拡散層７２上に金属
シリサイド層７３を形成する。
入等により深い不純物拡散層（ソース・ドレイン拡散
層）７２を形成した後、この不純物拡散層７２上に金属
シリサイド層７３を形成する。
【０１４６】次に、図１２（ｂ）に示すように、全面に
層間絶縁膜７４を形成した後、化学的機械的研磨（ＣＭ
Ｐ）法等により、層間絶縁膜７４の表面を平坦化する。
次いで、層間絶縁膜７４にフォトレジスト（膜厚１μ
ｍ）をスピンコート法により塗布した後、このフォトレ
ジストをフォトマスクを通して露光し、現像して、例え
ば穴径０．３μｍレジストパターン７５を形成する。
層間絶縁膜７４を形成した後、化学的機械的研磨（ＣＭ
Ｐ）法等により、層間絶縁膜７４の表面を平坦化する。
次いで、層間絶縁膜７４にフォトレジスト（膜厚１μ
ｍ）をスピンコート法により塗布した後、このフォトレ
ジストをフォトマスクを通して露光し、現像して、例え
ば穴径０．３μｍレジストパターン７５を形成する。
【０１４７】次に、図１２（ｃ）に示すように、ドライ
エッチング装置を用いて、レジストパターン７５をエッ
チングマスクに用い、層間絶縁膜７４をエッチングし
て、コンタクトホールを開口した後、レジストパターン
７５を剥離する。このときのエッチング条件は、例え
ば、電力密度２．０Ｗ／ｃｍ2 、圧力４０ｍＴｏｒｒ、
流量Ｃ4 Ｆ3 ／ＣＯ／Ａｒ＝１０／１００／２００ＳＣ
ＣＭとする。
エッチング装置を用いて、レジストパターン７５をエッ
チングマスクに用い、層間絶縁膜７４をエッチングし
て、コンタクトホールを開口した後、レジストパターン
７５を剥離する。このときのエッチング条件は、例え
ば、電力密度２．０Ｗ／ｃｍ2 、圧力４０ｍＴｏｒｒ、
流量Ｃ4 Ｆ3 ／ＣＯ／Ａｒ＝１０／１００／２００ＳＣ
ＣＭとする。
【０１４８】この場合、層間絶縁膜７４は約４００ｎｍ
／分でエッチングされるのに対し、窒化シリコン膜６
７，７１は約１０ｎｍ／分でエッチングされるため、層
間絶縁膜７４の窒化シリコン膜６７，７１に対する選択
比は約４０となる。
／分でエッチングされるのに対し、窒化シリコン膜６
７，７１は約１０ｎｍ／分でエッチングされるため、層
間絶縁膜７４の窒化シリコン膜６７，７１に対する選択
比は約４０となる。
【０１４９】したがって、レジストパターン７５の形成
工程において、穴の一部がタングステン膜６５、ＷＳｉ
Ｎ膜６６および多結晶シリコン膜６３からなる積層構造
のゲート電極にかかったとしても、窒化シリコン膜６
７，７１はエッチングされないので、ゲート電極の露出
を招かずに、不純物拡散層７２に対するコンタクトホー
ルを形成することができる。したがって、レジストパタ
ーン７５の位置精度のマージンが広くなる。
工程において、穴の一部がタングステン膜６５、ＷＳｉ
Ｎ膜６６および多結晶シリコン膜６３からなる積層構造
のゲート電極にかかったとしても、窒化シリコン膜６
７，７１はエッチングされないので、ゲート電極の露出
を招かずに、不純物拡散層７２に対するコンタクトホー
ルを形成することができる。したがって、レジストパタ
ーン７５の位置精度のマージンが広くなる。
【０１５０】次に図１２（ｄ）に示すように、選択ＣＶ
Ｄ法等の成膜法を用いて、コンタクトホール内にタング
ステン膜７７を選択的に形成する。このとき、窒化シリ
コン膜６７，７１がゲート電極を覆っているため、不純
物拡散層７２とゲート電極とが電気的に接触して、リー
ク電流が流れることはない。
Ｄ法等の成膜法を用いて、コンタクトホール内にタング
ステン膜７７を選択的に形成する。このとき、窒化シリ
コン膜６７，７１がゲート電極を覆っているため、不純
物拡散層７２とゲート電極とが電気的に接触して、リー
ク電流が流れることはない。
【０１５１】以上述べたように、本実施形態によれば、
ゲート電極７６が窒化シリコン膜６７，７１によって囲
まれた構造を採用しているので、レジストパターン７５
の位置がゲート電極７６側にずれても、不純物拡散層７
２とゲート電極７６との間にリーク電流が流れることな
く、かつレジストパターン７５の位置合せのマージンは
広がる。
ゲート電極７６が窒化シリコン膜６７，７１によって囲
まれた構造を採用しているので、レジストパターン７５
の位置がゲート電極７６側にずれても、不純物拡散層７
２とゲート電極７６との間にリーク電流が流れることな
く、かつレジストパターン７５の位置合せのマージンは
広がる。
【０１５２】一方、従来のＭＯＳＦＥＴは、不純物拡散
層７２の幅を広げ、レジストパターン７５の位置をゲー
ト電極７６から可能な限り離すことで、レジストパター
ン７５のずれに起因するトランジスタ特性の劣化を防い
でいるため、ＭＯＳＦＥＴのサイズは必然的に大きくな
る。すなわち、本実施例のようにゲート電極７６を窒化
シリコン膜６７，７１で囲む構造を採用すれば、素子サ
イズを従来に比べて縮小することができる。
層７２の幅を広げ、レジストパターン７５の位置をゲー
ト電極７６から可能な限り離すことで、レジストパター
ン７５のずれに起因するトランジスタ特性の劣化を防い
でいるため、ＭＯＳＦＥＴのサイズは必然的に大きくな
る。すなわち、本実施例のようにゲート電極７６を窒化
シリコン膜６７，７１で囲む構造を採用すれば、素子サ
イズを従来に比べて縮小することができる。
【０１５３】（第７の実施形態）図１３は、本発明の第
７の実施形態に係るＥＥＰＲＯＭ用電界効果型トランジ
スタ（ＭＯＳＦＥＴ）の形成方法を段階的に示す工程断
面図である。
７の実施形態に係るＥＥＰＲＯＭ用電界効果型トランジ
スタ（ＭＯＳＦＥＴ）の形成方法を段階的に示す工程断
面図である。
【０１５４】まず、図１３（ａ）に示すように、単結晶
シリコンからなる基板８０上にトンネル酸化膜８１（膜
厚５ｎｍ）を形成し、その上に化学的気相成長（ＣＶ
Ｄ）法により多結晶シリコン膜８２（膜厚３００ｎｍ）
を堆積する。
シリコンからなる基板８０上にトンネル酸化膜８１（膜
厚５ｎｍ）を形成し、その上に化学的気相成長（ＣＶ
Ｄ）法により多結晶シリコン膜８２（膜厚３００ｎｍ）
を堆積する。
【０１５５】次に、多結晶シリコン膜８２上にＣＶＤ法
によりＯＮＯ（Oxide NitrideOxide）膜８３（膜厚１６
ｎｍ）を堆積し、その上に反応性スパッタリング法によ
ってＷＳｉＮ膜８４（膜厚２ｎｍ）を堆積し、引き続い
て、その上にスパッタリング法によってタングステン膜
８５（膜厚１００ｎｍ）を堆積する。
によりＯＮＯ（Oxide NitrideOxide）膜８３（膜厚１６
ｎｍ）を堆積し、その上に反応性スパッタリング法によ
ってＷＳｉＮ膜８４（膜厚２ｎｍ）を堆積し、引き続い
て、その上にスパッタリング法によってタングステン膜
８５（膜厚１００ｎｍ）を堆積する。
【０１５６】次に図１３（ｂ）に示すように、タングス
テン膜８５上にＣＶＤ法によりシリコン窒化膜８６（膜
厚２００ｎｍ）を堆積した後、このシリコン窒化膜８６
上にフォトレジスト（膜厚１μｍ）をスピンコート法に
より塗布し、このフォトレジストをフォトマスクを通し
て露光し、現像して、例えば０．２５μｍ幅のレジスト
パターン８７を形成する。
テン膜８５上にＣＶＤ法によりシリコン窒化膜８６（膜
厚２００ｎｍ）を堆積した後、このシリコン窒化膜８６
上にフォトレジスト（膜厚１μｍ）をスピンコート法に
より塗布し、このフォトレジストをフォトマスクを通し
て露光し、現像して、例えば０．２５μｍ幅のレジスト
パターン８７を形成する。
【０１５７】次に図１３（ｃ）に示すように、ドライエ
ッチング装置を用いて、レジストパターン８７に沿って
シリコン窒化膜８６をエッチングした後、残存したレジ
ストパターン８７をＯ2 アッシングにより剥離する。次
いで、シリコン窒化膜８６をエッチングマスクにして、
タングステン（Ｗ）８５、ＷＳｉＮ層８４、ＯＮＯ層８
３、そして多結晶シリコン膜８２をエッチングする。
ッチング装置を用いて、レジストパターン８７に沿って
シリコン窒化膜８６をエッチングした後、残存したレジ
ストパターン８７をＯ2 アッシングにより剥離する。次
いで、シリコン窒化膜８６をエッチングマスクにして、
タングステン（Ｗ）８５、ＷＳｉＮ層８４、ＯＮＯ層８
３、そして多結晶シリコン膜８２をエッチングする。
【０１５８】次に図１３（ｄ）に示すように、Ｎ2 ／Ｈ
2 ／Ｈ2 Ｏ雰囲気中で各々のガス分圧を制御しながら、
７００〜９００℃でシリコンの選択酸化を行なう。これ
は、多結晶シリコン膜８２のエッチング時に削られたト
ンネル酸化シリコン膜８１の膜厚回復と多結晶シリコン
底部のコーナー部分８８を丸めるためである。この酸化
によりシリコンだけが酸化され、底部コーナー部分の電
界集中による信頼性の低下を防止できる。
2 ／Ｈ2 Ｏ雰囲気中で各々のガス分圧を制御しながら、
７００〜９００℃でシリコンの選択酸化を行なう。これ
は、多結晶シリコン膜８２のエッチング時に削られたト
ンネル酸化シリコン膜８１の膜厚回復と多結晶シリコン
底部のコーナー部分８８を丸めるためである。この酸化
によりシリコンだけが酸化され、底部コーナー部分の電
界集中による信頼性の低下を防止できる。
【０１５９】この酸化後に多結晶シリコン８２の上部が
酸化されたり、ＯＮＯ膜８３の膜厚が増加したりするこ
とは見られず、ＷＳｉＮ層８４が外部雰囲気からの酸化
剤の内方拡散を防止していることが確認された。
酸化されたり、ＯＮＯ膜８３の膜厚が増加したりするこ
とは見られず、ＷＳｉＮ層８４が外部雰囲気からの酸化
剤の内方拡散を防止していることが確認された。
【０１６０】同様な効果は、Ｎ2 ／Ｈ2 ／Ｈ2 Ｏ雰囲気
だけでなく、微量酸素中、微量水蒸気もしくはＨ2 とＯ
2 の混合ガス雰囲気やＣＯとＣＯ2 の混合ガス雰囲気で
も確認された。
だけでなく、微量酸素中、微量水蒸気もしくはＨ2 とＯ
2 の混合ガス雰囲気やＣＯとＣＯ2 の混合ガス雰囲気で
も確認された。
【０１６１】ＥＥＰＲＯＭに用いられるトランジスタで
は、コントロールゲート電極（タングステン膜８５）と
フローティングゲート電極（多結晶シリコン膜８２）と
の間にあるＯＮＯ膜が電荷蓄積用の絶縁膜に用いられて
いる。よって、ＯＮＯ膜の膜厚は、蓄積容量を規定して
おり、この膜厚が増加すると、蓄積容量が低下する。
は、コントロールゲート電極（タングステン膜８５）と
フローティングゲート電極（多結晶シリコン膜８２）と
の間にあるＯＮＯ膜が電荷蓄積用の絶縁膜に用いられて
いる。よって、ＯＮＯ膜の膜厚は、蓄積容量を規定して
おり、この膜厚が増加すると、蓄積容量が低下する。
【０１６２】ここで、本実施形態によれば、ＯＮＯ膜上
に酸化防止膜を配置することにより、ＯＮＯ膜厚の増加
を防ぐことが可能となる。したがって、トランジスタ特
性を劣化することなく、かつトンネル酸化膜の信頼性を
向上することができる。
に酸化防止膜を配置することにより、ＯＮＯ膜厚の増加
を防ぐことが可能となる。したがって、トランジスタ特
性を劣化することなく、かつトンネル酸化膜の信頼性を
向上することができる。
【０１６３】なお、本実施形態では、電荷蓄積用絶縁膜
としてＣＶＤ法により形成したＯＮＯ膜を用いたが、酸
素および窒素原子を含む雰囲気中で加熱処理によって形
成しても良い。さらには、ＣＶＤ法と加熱処理との組み
合わせにより形成しても良い。
としてＣＶＤ法により形成したＯＮＯ膜を用いたが、酸
素および窒素原子を含む雰囲気中で加熱処理によって形
成しても良い。さらには、ＣＶＤ法と加熱処理との組み
合わせにより形成しても良い。
【０１６４】なお、本発明は上述した実施形態に限定さ
れるものではない。例えば、上記実施形態では、酸化防
止膜に含まれる高融点金属としてタングステンを用いた
場合について説明したが、高融金属点の窒化物を形成す
る際に生じるギブスの自由エネルギーの低下値から、シ
リコンの窒化物を形成する際に生じるギブスの自由エネ
ルギーの低下値を差し引いた値が負となる高融点金属で
あれば、同様な効果が得られる。具体的には、Ｍｏ、Ｃ
ｒ、Ｚｎ、Ｃｏなどがあげられる。
れるものではない。例えば、上記実施形態では、酸化防
止膜に含まれる高融点金属としてタングステンを用いた
場合について説明したが、高融金属点の窒化物を形成す
る際に生じるギブスの自由エネルギーの低下値から、シ
リコンの窒化物を形成する際に生じるギブスの自由エネ
ルギーの低下値を差し引いた値が負となる高融点金属で
あれば、同様な効果が得られる。具体的には、Ｍｏ、Ｃ
ｒ、Ｚｎ、Ｃｏなどがあげられる。
【０１６５】また、酸化防止層は、窒素および炭素の両
方を含んでいても良い。
方を含んでいても良い。
【０１６６】また、上記実施例では、ゲート電極の場合
について説明したが、本発明は他の電極にも適用できる
し、さらに配線にも適用できる。特にワード配線等のＲ
Ｃ遅延が顕著な配線に適用すると良い。また、本発明
は、ＭＯＳトランジスタ以外の素子にも適用できる。
について説明したが、本発明は他の電極にも適用できる
し、さらに配線にも適用できる。特にワード配線等のＲ
Ｃ遅延が顕著な配線に適用すると良い。また、本発明
は、ＭＯＳトランジスタ以外の素子にも適用できる。
【０１６７】以上シリコンの選択酸化技術を応用したポ
リメタルゲート、メタルゲートにおいて、シリコンの望
ましくない酸化に基づくＲＣ遅延を抑制できるゲート構
造と、その製造方法を説明した。これ以降の実施形態で
は、ポリサイドやポリメタル等の積層ゲート構造におい
て、シリコン中の不純物が高融点金属あるいは高融点金
属シリサイドの中に熱拡散することを防止するゲート構
造とその製造方法について説明する。
リメタルゲート、メタルゲートにおいて、シリコンの望
ましくない酸化に基づくＲＣ遅延を抑制できるゲート構
造と、その製造方法を説明した。これ以降の実施形態で
は、ポリサイドやポリメタル等の積層ゲート構造におい
て、シリコン中の不純物が高融点金属あるいは高融点金
属シリサイドの中に熱拡散することを防止するゲート構
造とその製造方法について説明する。
【０１６８】（第８の実施形態）図１７、図１８は、本
発明の第８の実施形態における多層構造試料中の、不純
物拡散防止効果を示す２次イオン質量分析のデータであ
る。多層構造の試料の各層の厚さは、図１７（ａ）の上
部に、図の横軸に対応するスケールを設けて示してい
る。
発明の第８の実施形態における多層構造試料中の、不純
物拡散防止効果を示す２次イオン質量分析のデータであ
る。多層構造の試料の各層の厚さは、図１７（ａ）の上
部に、図の横軸に対応するスケールを設けて示してい
る。
【０１６９】即ち、シリコン基板（スケールには示され
ていない）上に厚さ１００ｎｍのＳｉＯ2 層を成長し、
次に不純物としてＡｓまたはＢ（ボロン）を濃度１×１
０20／ｃｍ2 含んだ多結晶シリコン層を厚さ１００ｎｍ
成長した。その上に、混合比が１：１のＡｒとＮ2 の混
合ガス雰囲気中で、Ｗのターゲットをスパッタする反応
性スパッタ法を用いてＷを堆積するか、またはＷＳｉx
ターゲット（ｘ＝２〜３）を前記混合ガス雰囲気中で、
反応性スッパタ法を用いて堆積する方法により、厚さ５
ｎｍのＷＳｉx Ｎy からなる拡散防止層を堆積した。引
き続き最上層にスパッタ法を用いてＷを厚さ１００ｎｍ
堆積し、第８の実施例における多層構造試料を作成し
た。
ていない）上に厚さ１００ｎｍのＳｉＯ2 層を成長し、
次に不純物としてＡｓまたはＢ（ボロン）を濃度１×１
０20／ｃｍ2 含んだ多結晶シリコン層を厚さ１００ｎｍ
成長した。その上に、混合比が１：１のＡｒとＮ2 の混
合ガス雰囲気中で、Ｗのターゲットをスパッタする反応
性スパッタ法を用いてＷを堆積するか、またはＷＳｉx
ターゲット（ｘ＝２〜３）を前記混合ガス雰囲気中で、
反応性スッパタ法を用いて堆積する方法により、厚さ５
ｎｍのＷＳｉx Ｎy からなる拡散防止層を堆積した。引
き続き最上層にスパッタ法を用いてＷを厚さ１００ｎｍ
堆積し、第８の実施例における多層構造試料を作成し
た。
【０１７０】前記Ａｓを含む多結晶シリコン層を有する
試料中の不純物拡散効果を評価するため、この試料をＮ
2 雰囲気中で８００℃、３０分、または９５０℃、３０
分熱処理したときの、不純物の深さ方向の分布を図１７
に示す。図１７（ａ）の分析結果を詳細に説明すれば次
の通りである。
試料中の不純物拡散効果を評価するため、この試料をＮ
2 雰囲気中で８００℃、３０分、または９５０℃、３０
分熱処理したときの、不純物の深さ方向の分布を図１７
に示す。図１７（ａ）の分析結果を詳細に説明すれば次
の通りである。
【０１７１】２次イオン質量分析では、１次イオンビー
ムを多層構造試料に照射してエッチングし、このとき放
出される２次イオンを質量分析することにより、材料の
組成を求める。このようにして、エッチングの深さと組
成との関係が得られる。図１７（ａ）の横軸はエッチン
グの深さであり、前記多層構造試料の各層の厚さの累積
値に相当する。縦軸は検出した２次イオンの強度であ
る。
ムを多層構造試料に照射してエッチングし、このとき放
出される２次イオンを質量分析することにより、材料の
組成を求める。このようにして、エッチングの深さと組
成との関係が得られる。図１７（ａ）の横軸はエッチン
グの深さであり、前記多層構造試料の各層の厚さの累積
値に相当する。縦軸は検出した２次イオンの強度であ
る。
【０１７２】図１７（ａ）に示すように、８００℃、３
０分の熱処理の後、Ｗ層からなる試料表面の１００ｎｍ
の範囲にＷのほかＷ＋ＮとＳｉが見られたが、多結晶シ
リコン中の不純物Ａｓは、Ｗと前記多結晶シリコンとの
界面にＷＳｉx Ｎy 拡散防止層が存在が存在するため、
表面部分を除いて、Ｗへの拡散が十分抑制されることが
分かった。なお、図１７（ａ）において、多結晶シリコ
ン層，ＳｉＯ2 層中にもＷやＷ＋Ｎ等が存在するように
見えるが、これは１次イオンビームによるエッチング形
状の裾引きによるみかけのものである。
０分の熱処理の後、Ｗ層からなる試料表面の１００ｎｍ
の範囲にＷのほかＷ＋ＮとＳｉが見られたが、多結晶シ
リコン中の不純物Ａｓは、Ｗと前記多結晶シリコンとの
界面にＷＳｉx Ｎy 拡散防止層が存在が存在するため、
表面部分を除いて、Ｗへの拡散が十分抑制されることが
分かった。なお、図１７（ａ）において、多結晶シリコ
ン層，ＳｉＯ2 層中にもＷやＷ＋Ｎ等が存在するように
見えるが、これは１次イオンビームによるエッチング形
状の裾引きによるみかけのものである。
【０１７３】多層構造の最上層に純粋なＷを形成すれば
多層構造の抵抗値を低減することができるが、ここに不
純物が拡散するとＷ下のＳｉ中の不純物濃度低下による
ゲート空乏化や、ＣＭＯＳ（相補型ＭＯＳ）における
ｎ，ｐ領域間の不純物相互拡散を生じる原因となる。Ｗ
とＳｉおよびＮは安定な化合物を形成するので、図１７
（ａ）に示す程度、これらの元素がＷ中に導入されて
も、抵抗増大の原因とはならず、膜質劣化を生ずる恐れ
もない。従って厚さ５ｎｍのＷＳｉx Ｎy 拡散防止層を
介在させれば、多層構造の信頼性の向上に大きく役立つ
ことが分かった。
多層構造の抵抗値を低減することができるが、ここに不
純物が拡散するとＷ下のＳｉ中の不純物濃度低下による
ゲート空乏化や、ＣＭＯＳ（相補型ＭＯＳ）における
ｎ，ｐ領域間の不純物相互拡散を生じる原因となる。Ｗ
とＳｉおよびＮは安定な化合物を形成するので、図１７
（ａ）に示す程度、これらの元素がＷ中に導入されて
も、抵抗増大の原因とはならず、膜質劣化を生ずる恐れ
もない。従って厚さ５ｎｍのＷＳｉx Ｎy 拡散防止層を
介在させれば、多層構造の信頼性の向上に大きく役立つ
ことが分かった。
【０１７４】同一試料を９５０℃において、３０分熱処
理したときの分析結果を図１７（ｂ）に示す。図１７
（ａ）に比べれば、Ｗ中のＡｓの量が約１桁増加した
が、この結果から換算されるＷ中のＡｓの濃度は１×１
０18／ｃｍ3 と、極めて微量の範囲内であるため、通常
行われるＬＳＩの熱工程においては、前記ＷＳｉx Ｎy
層の拡散防止効果は十分であると考えることができた。
理したときの分析結果を図１７（ｂ）に示す。図１７
（ａ）に比べれば、Ｗ中のＡｓの量が約１桁増加した
が、この結果から換算されるＷ中のＡｓの濃度は１×１
０18／ｃｍ3 と、極めて微量の範囲内であるため、通常
行われるＬＳＩの熱工程においては、前記ＷＳｉx Ｎy
層の拡散防止効果は十分であると考えることができた。
【０１７５】多結晶シリコン層に不純物として、Ｂを含
ませた場合の分析結果を図１８に示す。８００℃、およ
び９５０℃、各３０分の熱処理における、Ｗ中へのＢの
拡散は実用上無視し得るほど小さいことが分かった。ま
た、同様の効果は、多結晶シリコン中に添加された前記
Ａｓ、Ｂ以外の他のドナー、アクセプタ不純物に対して
も得られることがわかった。
ませた場合の分析結果を図１８に示す。８００℃、およ
び９５０℃、各３０分の熱処理における、Ｗ中へのＢの
拡散は実用上無視し得るほど小さいことが分かった。ま
た、同様の効果は、多結晶シリコン中に添加された前記
Ａｓ、Ｂ以外の他のドナー、アクセプタ不純物に対して
も得られることがわかった。
【０１７６】（第９の実施形態）次に、図１９に基づ
き、本発明の第９の実施形態を説明する。図１９（ａ）
〜図１９（ｃ）は本発明の多層構造を用いた半導体装置
の製造方法を示す断面図である。
き、本発明の第９の実施形態を説明する。図１９（ａ）
〜図１９（ｃ）は本発明の多層構造を用いた半導体装置
の製造方法を示す断面図である。
【０１７７】図１９（ａ）に示すように、シリコン基板
５０１にＢをイオン注入し、引き続き熱拡散を行うこと
により、深さ約１μｍのｐ型領域５０２を形成する。次
に所定の領域に厚さ約６００ｎｍの素子分離用酸化膜５
０３を形成した後、厚さ約１０ｎｍの保護酸化膜５０４
を形成し、ＭＯＳＦＥＴの閾値を合わせるためのイオン
注入を行う（斜線部５０５）。
５０１にＢをイオン注入し、引き続き熱拡散を行うこと
により、深さ約１μｍのｐ型領域５０２を形成する。次
に所定の領域に厚さ約６００ｎｍの素子分離用酸化膜５
０３を形成した後、厚さ約１０ｎｍの保護酸化膜５０４
を形成し、ＭＯＳＦＥＴの閾値を合わせるためのイオン
注入を行う（斜線部５０５）。
【０１７８】次に、図１９（ｂ）に示すように、保護酸
化膜５０４を剥離した後、再び数ｎｍから数十ｎｍの酸
化を行い、ゲート酸化膜５０６を形成する。
化膜５０４を剥離した後、再び数ｎｍから数十ｎｍの酸
化を行い、ゲート酸化膜５０６を形成する。
【０１７９】引き続きＣＶＤ法により、非晶質シリコン
を厚さ１００ｎｍ堆積し、イオン注入により非晶質シリ
コン中にＰ（リン）を導入する。不純物元素の導入には
イオン注入のほか、気相または固相からの拡散を用いて
もよい。いずれの場合も不純物濃度は約２×１０20／ｃ
ｍ3 以上とする。非晶質シリコン中にイオン注入したＰ
の活性化熱処理は、８００℃で３０分行う。この熱処理
によって前記非晶質シリコンは多結晶シリコン５０７に
変化する。
を厚さ１００ｎｍ堆積し、イオン注入により非晶質シリ
コン中にＰ（リン）を導入する。不純物元素の導入には
イオン注入のほか、気相または固相からの拡散を用いて
もよい。いずれの場合も不純物濃度は約２×１０20／ｃ
ｍ3 以上とする。非晶質シリコン中にイオン注入したＰ
の活性化熱処理は、８００℃で３０分行う。この熱処理
によって前記非晶質シリコンは多結晶シリコン５０７に
変化する。
【０１８０】次に稀弗酸処理を行うことにより、多結晶
シリコン５０７上に生じた自然酸化膜を除去した後に、
Ｗターゲットを用いて、ＡｒとＮ2 の混合ガス中で反応
性スパッタを行うことにより、膜厚５ｎｍ程度のＷＳｉ
x Ｎy 膜５０８を形成する。引き続きＷのターゲットを
用いてＡｒ雰囲気中で反応性スパッタリングを行うか、
または、ＷＦ6 、ＳｉＨ4 ガスを用いたＣＶＤ法によ
り、厚さ約１００ｎｍのＷ膜５０９を形成する。
シリコン５０７上に生じた自然酸化膜を除去した後に、
Ｗターゲットを用いて、ＡｒとＮ2 の混合ガス中で反応
性スパッタを行うことにより、膜厚５ｎｍ程度のＷＳｉ
x Ｎy 膜５０８を形成する。引き続きＷのターゲットを
用いてＡｒ雰囲気中で反応性スパッタリングを行うか、
または、ＷＦ6 、ＳｉＨ4 ガスを用いたＣＶＤ法によ
り、厚さ約１００ｎｍのＷ膜５０９を形成する。
【０１８１】次にＳｉＨ2 Ｃｌ2 、ＮＨ3 ガスを用いた
成長温度８００℃、３０分のＬＰ（Low Pressure）ＣＶ
Ｄ法により、厚さ約２５０ｎｍのＳｉＮx 膜５１０を形
成する。
成長温度８００℃、３０分のＬＰ（Low Pressure）ＣＶ
Ｄ法により、厚さ約２５０ｎｍのＳｉＮx 膜５１０を形
成する。
【０１８２】この８００℃、３０分程度のＳｉＮx 膜の
形成工程により、従来多結晶シリコン中に含まれる不純
物がＷ中に拡散し問題になっていたが、拡散防止膜とし
て本発明のＷＳｉx Ｎy 膜５０８を用いることにより、
多結晶シリコン膜５０７からＷ膜５０９への不純物拡散
を抑制することができる。
形成工程により、従来多結晶シリコン中に含まれる不純
物がＷ中に拡散し問題になっていたが、拡散防止膜とし
て本発明のＷＳｉx Ｎy 膜５０８を用いることにより、
多結晶シリコン膜５０７からＷ膜５０９への不純物拡散
を抑制することができる。
【０１８３】次にレジストを用いて所望のゲート電極ま
たは配線のパターンを形成し、これをマスクとしてＳｉ
Ｎx 膜５１０をＲＩＥ法を用いて除去し、前記ＳｉＮx
膜をマスクとしてＷ膜５０９、ＷＳｉx Ｎy 膜５０８、
および多結晶シリコン膜５０７をＲＩＥ法を用いてパタ
ーニングし、多層構造のゲート電極または配線を形成す
る。
たは配線のパターンを形成し、これをマスクとしてＳｉ
Ｎx 膜５１０をＲＩＥ法を用いて除去し、前記ＳｉＮx
膜をマスクとしてＷ膜５０９、ＷＳｉx Ｎy 膜５０８、
および多結晶シリコン膜５０７をＲＩＥ法を用いてパタ
ーニングし、多層構造のゲート電極または配線を形成す
る。
【０１８４】次に、Ｈ2 Ｏ、Ｈ2 ，Ｎ2 雰囲気中で８０
０℃、３０分の選択酸化を行って図１９（ｃ）に示す酸
化膜５１１を形成する。選択酸化によりＷを酸化するこ
となく、シリコンのみを酸化することができ、シリコン
基板表面およびゲート電極の多結晶シリコンの側面に酸
化膜を形成することができる。
０℃、３０分の選択酸化を行って図１９（ｃ）に示す酸
化膜５１１を形成する。選択酸化によりＷを酸化するこ
となく、シリコンのみを酸化することができ、シリコン
基板表面およびゲート電極の多結晶シリコンの側面に酸
化膜を形成することができる。
【０１８５】次にソース／ドレイン領域に、加速電圧２
０ｋｅＶ、ドーズ量５×１０14／ｃｍ2 の条件で、Ａｓ
が浅くイオン注され、ＬＤＤ（Lightly Doped Drain ）
領域５１２を形成する。引き続きゲート電極上に厚さ約
５０ｎｍのＳｉＮx を形成した後、ＲＩＥ法を用いて異
方性エッチングを行うことにより、図１９（ｃ）に示す
ようにゲート側壁にＳｉＮx 膜５１３が形成されたゲー
ト構造を得る。このように側壁を設けたゲートの上か
ら、加速電圧６０ｋｅＶ、ドーズ量７×１０15／ｃｍ2
でＡｓを深くイオン注入することにより、ソース／ドレ
イン領域５１４を形成する。
０ｋｅＶ、ドーズ量５×１０14／ｃｍ2 の条件で、Ａｓ
が浅くイオン注され、ＬＤＤ（Lightly Doped Drain ）
領域５１２を形成する。引き続きゲート電極上に厚さ約
５０ｎｍのＳｉＮx を形成した後、ＲＩＥ法を用いて異
方性エッチングを行うことにより、図１９（ｃ）に示す
ようにゲート側壁にＳｉＮx 膜５１３が形成されたゲー
ト構造を得る。このように側壁を設けたゲートの上か
ら、加速電圧６０ｋｅＶ、ドーズ量７×１０15／ｃｍ2
でＡｓを深くイオン注入することにより、ソース／ドレ
イン領域５１４を形成する。
【０１８６】注入したＡｓを活性化するために、Ｎ2 雰
囲気中で温度９００℃、３０秒の熱処理を行った後、通
常の方法で層間絶縁膜の形成、Ａｌコンタクトおよび配
線等を行うことにより、ＷＳｉx Ｎy 拡散防止層を有す
るゲート電極を具備する、側壁絶縁膜付きセルフアライ
ンゲート構造のＭＯＳＦＥＴを得ることができる。
囲気中で温度９００℃、３０秒の熱処理を行った後、通
常の方法で層間絶縁膜の形成、Ａｌコンタクトおよび配
線等を行うことにより、ＷＳｉx Ｎy 拡散防止層を有す
るゲート電極を具備する、側壁絶縁膜付きセルフアライ
ンゲート構造のＭＯＳＦＥＴを得ることができる。
【０１８７】本発明の方法によれば、多層金属ゲート形
成後に行う前記８００℃、３０分の選択酸化処理、Ａｓ
不純物活性化の高温熱処理、およびＣＶＤ法を用いた層
間膜形成における８００℃、１時間程度の熱工程におい
ても、前記多層金属ゲートを構成する多結晶シリコン膜
５０７に２×１０20／ｃｍ3 の高濃度で含まれるＰがＷ
膜５０９に拡散することがなく、従って低抵抗でかつ信
頼性の高いゲート電極を具備するＭＯＳＦＥＴが得られ
る。
成後に行う前記８００℃、３０分の選択酸化処理、Ａｓ
不純物活性化の高温熱処理、およびＣＶＤ法を用いた層
間膜形成における８００℃、１時間程度の熱工程におい
ても、前記多層金属ゲートを構成する多結晶シリコン膜
５０７に２×１０20／ｃｍ3 の高濃度で含まれるＰがＷ
膜５０９に拡散することがなく、従って低抵抗でかつ信
頼性の高いゲート電極を具備するＭＯＳＦＥＴが得られ
る。
【０１８８】（第１０の実施形態）次に図２０を参照し
て、本発明の第１０の実施形態を説明する。図２０
（ａ）に示すように、シリコン基板６０１中にＢをイオ
ン注入し、熱拡散を行うことにより、深さ約１μｍのｐ
型領域６０２を形成する。所定の領域に厚さ約６００ｎ
ｍの素子分離酸化膜６０３を形成し、保護酸化膜（不図
示）を形成した後、ＭＯＳＦＥＴの閾値を合わせるため
のイオン注入を行う（斜線部６０５）。
て、本発明の第１０の実施形態を説明する。図２０
（ａ）に示すように、シリコン基板６０１中にＢをイオ
ン注入し、熱拡散を行うことにより、深さ約１μｍのｐ
型領域６０２を形成する。所定の領域に厚さ約６００ｎ
ｍの素子分離酸化膜６０３を形成し、保護酸化膜（不図
示）を形成した後、ＭＯＳＦＥＴの閾値を合わせるため
のイオン注入を行う（斜線部６０５）。
【０１８９】保護酸化膜を剥離した後、再び厚さ約１０
ｎｍの酸化を行いトンネル酸化膜６１５を形成する。引
き続きこの酸化膜６１５にＮＨ3 雰囲気中で１０００
℃、３０秒程度の窒化処理を行ない、さらに引き続き１
０００℃、３０秒程度の再酸化処理を行う。前記窒化お
よび再酸化処理は、トンネル酸化膜の界面準位や酸化膜
中のトラップを減少させる効果がある。
ｎｍの酸化を行いトンネル酸化膜６１５を形成する。引
き続きこの酸化膜６１５にＮＨ3 雰囲気中で１０００
℃、３０秒程度の窒化処理を行ない、さらに引き続き１
０００℃、３０秒程度の再酸化処理を行う。前記窒化お
よび再酸化処理は、トンネル酸化膜の界面準位や酸化膜
中のトラップを減少させる効果がある。
【０１９０】次に、多結晶シリコン膜６１６を約２００
ｎｍ堆積し、ＰＯＣｌ3 中で８５０℃、３０分の熱処理
を行うことにより、多結晶シリコン中にＰを導入する。
次に、多結晶シリコン上に厚さ約１０ｎｍの酸化膜６１
７を熱酸化により形成し、引き続きＬＰＣＶＤ法により
厚さ約１０ｎｍのＳｉＮx 膜６１８を形成後、そのＳｉ
Ｎx 膜表面を９００℃で３０分酸化し、酸化膜６１９を
形成する。その上に厚さ１００ｎｍの多結晶シリコン膜
６０７を堆積し，ＰＯＣｌ3 雰囲気中で８５０℃、６０
分の熱処理を行うことにより、多結晶シリコン６０７に
Ｐを導入する。
ｎｍ堆積し、ＰＯＣｌ3 中で８５０℃、３０分の熱処理
を行うことにより、多結晶シリコン中にＰを導入する。
次に、多結晶シリコン上に厚さ約１０ｎｍの酸化膜６１
７を熱酸化により形成し、引き続きＬＰＣＶＤ法により
厚さ約１０ｎｍのＳｉＮx 膜６１８を形成後、そのＳｉ
Ｎx 膜表面を９００℃で３０分酸化し、酸化膜６１９を
形成する。その上に厚さ１００ｎｍの多結晶シリコン膜
６０７を堆積し，ＰＯＣｌ3 雰囲気中で８５０℃、６０
分の熱処理を行うことにより、多結晶シリコン６０７に
Ｐを導入する。
【０１９１】その後、前記第９の実施形態と同様の工程
を経て多結晶シリコン６０７の上に、ＷＳｉx Ｎy 膜６
０８、Ｗ膜６０９、ＳｉＮx 膜６１０を図２０（ａ）に
示すように堆積し、図２０（ｂ）に示すようにレジスト
パターンを用いて多層構造のゲート電極をトンネル酸化
膜６１５の上に形成する。
を経て多結晶シリコン６０７の上に、ＷＳｉx Ｎy 膜６
０８、Ｗ膜６０９、ＳｉＮx 膜６１０を図２０（ａ）に
示すように堆積し、図２０（ｂ）に示すようにレジスト
パターンを用いて多層構造のゲート電極をトンネル酸化
膜６１５の上に形成する。
【０１９２】ソース／ドレイン領域にＡｓを加速電圧６
０ｋｅＶ，ドーズ量約１×１０16／ｃｍ2 でイオン注入
の後、注入した不純物を活性化するため９００℃、３０
分の熱処理を行う。その後層間膜形成とＡｌ配線等を形
成することにより、多結晶シリコン浮遊ゲート６１６
と、絶縁層６１７、６１８、６１９からなる３層の絶縁
層を介して形成された積層構造の制御ゲート（６０７−
６１０）を具備した、不揮発性メモリ用ＭＯＳＦＥＴ素
子が得られる。
０ｋｅＶ，ドーズ量約１×１０16／ｃｍ2 でイオン注入
の後、注入した不純物を活性化するため９００℃、３０
分の熱処理を行う。その後層間膜形成とＡｌ配線等を形
成することにより、多結晶シリコン浮遊ゲート６１６
と、絶縁層６１７、６１８、６１９からなる３層の絶縁
層を介して形成された積層構造の制御ゲート（６０７−
６１０）を具備した、不揮発性メモリ用ＭＯＳＦＥＴ素
子が得られる。
【０１９３】このように制御ゲートにＷＳｉx Ｎy 膜６
０８を介在させることにより、前記制御ゲート形成後の
熱工程に対してゲート電極の耐熱性は著しく向上し、高
信頼性の不揮発性メモリ用ＭＯＳＦＥＴ素子を得ること
ができる。
０８を介在させることにより、前記制御ゲート形成後の
熱工程に対してゲート電極の耐熱性は著しく向上し、高
信頼性の不揮発性メモリ用ＭＯＳＦＥＴ素子を得ること
ができる。
【０１９４】（第１１の実施形態）次に図２１に基づき
本発明の第１１の実施形態を説明する。本実施例は第１
０の実施形態の変形例であり、前記ＷＳｉx Ｎy 膜６０
８を形成後、Ｗ膜６０９に替えてＷＳｉx 膜６２１を形
成する。前記ＷＳｉx Ｎy 膜６０８形成までの工程につ
いては、第１５の実施例と同じであるため説明を省略す
る。ＷＳｉx 膜６２１は、Ｗ5 Ｓｉ3 をターゲットとし
てＡｒ雰囲気中でスパッタするか、またはＷＦ6 ，Ｓｉ
Ｈ4 を原料ガスとするＣＶＤ法により、厚さ約３００ｎ
ｍに堆積される。
本発明の第１１の実施形態を説明する。本実施例は第１
０の実施形態の変形例であり、前記ＷＳｉx Ｎy 膜６０
８を形成後、Ｗ膜６０９に替えてＷＳｉx 膜６２１を形
成する。前記ＷＳｉx Ｎy 膜６０８形成までの工程につ
いては、第１５の実施例と同じであるため説明を省略す
る。ＷＳｉx 膜６２１は、Ｗ5 Ｓｉ3 をターゲットとし
てＡｒ雰囲気中でスパッタするか、またはＷＦ6 ，Ｓｉ
Ｈ4 を原料ガスとするＣＶＤ法により、厚さ約３００ｎ
ｍに堆積される。
【０１９５】レジストを用いてパターニングの後、シリ
コン膜６１６を選択酸化し、ソース／ドレイン領域へ加
速エネルギー６０ｋｅＶ、ドーズ量５×１０15／ｃｍ2
の条件でＡｓをイオン注入する。引き続き注入された不
純物の活性化を兼ねて，Ｏ2雰囲気中で９００℃、６０
分程度の酸化処理を行う。このときの酸化量はゲートに
要求される耐圧の大きさに応じて適宜に決定する。
コン膜６１６を選択酸化し、ソース／ドレイン領域へ加
速エネルギー６０ｋｅＶ、ドーズ量５×１０15／ｃｍ2
の条件でＡｓをイオン注入する。引き続き注入された不
純物の活性化を兼ねて，Ｏ2雰囲気中で９００℃、６０
分程度の酸化処理を行う。このときの酸化量はゲートに
要求される耐圧の大きさに応じて適宜に決定する。
【０１９６】この酸化処理工程において、前記Ａｓのイ
オン注入による酸化速度増大のため、ＷＳｉx 膜６２１
中のＳｉの消費が増加し、下地の多結晶シリコン膜６０
７からＳｉがＷＳｉx 膜６２１に供給されるようにな
る。このため、ＷＳｉx 膜６２１と多結晶シリコン膜６
０７との界面は、ＷＳｉx が多結晶シリコン中に食い込
んだ形となり、耐圧劣化の原因となることがわかった。
オン注入による酸化速度増大のため、ＷＳｉx 膜６２１
中のＳｉの消費が増加し、下地の多結晶シリコン膜６０
７からＳｉがＷＳｉx 膜６２１に供給されるようにな
る。このため、ＷＳｉx 膜６２１と多結晶シリコン膜６
０７との界面は、ＷＳｉx が多結晶シリコン中に食い込
んだ形となり、耐圧劣化の原因となることがわかった。
【０１９７】本発明によれば、多結晶シリコン膜６０７
とＷＳｉx 膜６２１との間に、ＷＳｉx Ｎy 拡散防止膜
６０８を形成したことにより、前記酸化処理工程中に、
多結晶シリコン中に高濃度に含まれる不純物がＷＳｉx
膜６２１中に拡散することが防止されると同時に、下地
多結晶シリコン膜６０７からＷＳｉx 膜６２１へのＳｉ
の吸い出しが抑制されるため、耐圧劣化は見られなかっ
た。
とＷＳｉx 膜６２１との間に、ＷＳｉx Ｎy 拡散防止膜
６０８を形成したことにより、前記酸化処理工程中に、
多結晶シリコン中に高濃度に含まれる不純物がＷＳｉx
膜６２１中に拡散することが防止されると同時に、下地
多結晶シリコン膜６０７からＷＳｉx 膜６２１へのＳｉ
の吸い出しが抑制されるため、耐圧劣化は見られなかっ
た。
【０１９８】次に層間絶縁膜とＡｌ配線等を行うことに
より高信頼性の不揮発性メモリ用ＭＯＳＦＥＴ素子を得
ることができる。
より高信頼性の不揮発性メモリ用ＭＯＳＦＥＴ素子を得
ることができる。
【０１９９】（第１２の実施形態）図２２は本発明の第
１２の実施形態に係わる相補型ＭＯＳＦＥＴ（ＣＭＯＳ
ＦＥＴ）の構成を示す断面図である。各々のＭＯＳＦＥ
Ｔは、シリコン膜７０７または７０７’、Ｗ膜７０９を
含む積層ゲート構造を有している。
１２の実施形態に係わる相補型ＭＯＳＦＥＴ（ＣＭＯＳ
ＦＥＴ）の構成を示す断面図である。各々のＭＯＳＦＥ
Ｔは、シリコン膜７０７または７０７’、Ｗ膜７０９を
含む積層ゲート構造を有している。
【０２００】前述のように、ポリサイドやポリメタル等
の積層構造では、熱工程で熱の影響を受け易く、シリコ
ン中の不純物が熱拡散により高融点金属またはシリサイ
ド中に拡散してしまうという欠点がある。このような拡
散により、シリコン中の不純物濃度が低下し、ゲート電
圧を反転側に印加した場合には、図２３（ｂ）に示すよ
うにゲートシリコン８０２中に空乏層８０２’が現れ、
トランジスタの駆動能力を低下させる。この現象はゲー
ト空乏化として知られている。なお、図２３（ａ）はゲ
ート電圧が印加されない状態を表し、参照番号８０１は
シリコン基板、８０６はゲート絶縁膜、８０２はシリコ
ン膜、８０４はＷ膜、８０５はソース／ドレイン領域を
それぞれ表す。
の積層構造では、熱工程で熱の影響を受け易く、シリコ
ン中の不純物が熱拡散により高融点金属またはシリサイ
ド中に拡散してしまうという欠点がある。このような拡
散により、シリコン中の不純物濃度が低下し、ゲート電
圧を反転側に印加した場合には、図２３（ｂ）に示すよ
うにゲートシリコン８０２中に空乏層８０２’が現れ、
トランジスタの駆動能力を低下させる。この現象はゲー
ト空乏化として知られている。なお、図２３（ａ）はゲ
ート電圧が印加されない状態を表し、参照番号８０１は
シリコン基板、８０６はゲート絶縁膜、８０２はシリコ
ン膜、８０４はＷ膜、８０５はソース／ドレイン領域を
それぞれ表す。
【０２０１】また、ＣＭＯＳＦＥＴに上記の積層構造を
用いた場合、図２４（ａ），（ｂ）に模式的に示すよう
に、高融点金属（またはシリサイド）８０４中に拡散し
た不純物（矢印８１０で示す）がｐ型、ｎ型領域を相互
に拡散してゲートの仕事関数を変え、閾値電圧が変化す
るという問題がある。この現象は、一般にＣＭＯＳの不
純物相互拡散と呼ばれる問題である。
用いた場合、図２４（ａ），（ｂ）に模式的に示すよう
に、高融点金属（またはシリサイド）８０４中に拡散し
た不純物（矢印８１０で示す）がｐ型、ｎ型領域を相互
に拡散してゲートの仕事関数を変え、閾値電圧が変化す
るという問題がある。この現象は、一般にＣＭＯＳの不
純物相互拡散と呼ばれる問題である。
【０２０２】本実施例は、上記の不純物相互拡散を抑制
する構成を提供する実施例である。図２５ないし図２８
に示した製造プロセスに従って、本実施例の説明を行
う。
する構成を提供する実施例である。図２５ないし図２８
に示した製造プロセスに従って、本実施例の説明を行
う。
【０２０３】まず、フォトリソグラフィ技術を用いて所
定の領域にレジストパターンを形成し、これをマスクと
してシリコン基板にＢまたはＧａまたはＩｎをイオン注
入する。同様に所定の領域にＰまたはＡｓまたはＳｂを
イオン注入する。引き続き熱拡散を行って、深さ約１μ
ｍのｐ型領域７２２とｎ型領域７２２’を形成する（図
２５）。
定の領域にレジストパターンを形成し、これをマスクと
してシリコン基板にＢまたはＧａまたはＩｎをイオン注
入する。同様に所定の領域にＰまたはＡｓまたはＳｂを
イオン注入する。引き続き熱拡散を行って、深さ約１μ
ｍのｐ型領域７２２とｎ型領域７２２’を形成する（図
２５）。
【０２０４】次に所定の領域に厚さ６００ｎｍの素子分
離用酸化膜７０３を形成する（図２６（ａ））。次に厚
さ１０ｎｍ程度の保護酸化膜形成後，ＭＯＳＦＥＴの閾
値を合わせるためのイオン注入を行い、前記保護酸化膜
を剥離した後再度厚さ約１０ｎｍのゲート酸化膜７０６
を形成する（図２６（ｂ））。引き続き厚さ約１００ｎ
ｍのシリコン膜７０７を堆積する。このときシリコン７
０７は非晶質または多結晶、またはシリコン基板と部分
的に接触させて、横方向エピタキシャル成長により、単
結晶としたものであってもよい。
離用酸化膜７０３を形成する（図２６（ａ））。次に厚
さ１０ｎｍ程度の保護酸化膜形成後，ＭＯＳＦＥＴの閾
値を合わせるためのイオン注入を行い、前記保護酸化膜
を剥離した後再度厚さ約１０ｎｍのゲート酸化膜７０６
を形成する（図２６（ｂ））。引き続き厚さ約１００ｎ
ｍのシリコン膜７０７を堆積する。このときシリコン７
０７は非晶質または多結晶、またはシリコン基板と部分
的に接触させて、横方向エピタキシャル成長により、単
結晶としたものであってもよい。
【０２０５】ｐ型領域７２２上のシリコン膜７０７のゲ
ート形成領域に、レジストをマスクとしてＰ，Ａｓ，Ｓ
ｂ等のｎ型不純物をイオン注入し、この領域をｎ+ とす
る。同様に７２２’上のシリコン膜７０７’のゲート形
成領域に、レジストをマスクとしてＢ，Ｇａ，Ｉｎ等の
ｐ型不純物をイオン注入し、これをｐ+ とする。ゲート
領域への不純物元素の導入には気相や固相からの拡散を
用いてもよいが、不純物濃度はいずれの場合も２×１０
20／ｃｍ3 以上となるようにする（図２６（ｃ））。
ート形成領域に、レジストをマスクとしてＰ，Ａｓ，Ｓ
ｂ等のｎ型不純物をイオン注入し、この領域をｎ+ とす
る。同様に７２２’上のシリコン膜７０７’のゲート形
成領域に、レジストをマスクとしてＢ，Ｇａ，Ｉｎ等の
ｐ型不純物をイオン注入し、これをｐ+ とする。ゲート
領域への不純物元素の導入には気相や固相からの拡散を
用いてもよいが、不純物濃度はいずれの場合も２×１０
20／ｃｍ3 以上となるようにする（図２６（ｃ））。
【０２０６】次に、例えば希弗酸処理により、工程中シ
リコン膜７０７および７０７’の表面に形成された自然
酸化膜を除去した後に、Ｗ5 Ｓｉ3 のターゲットを用い
てＡｒ雰囲気でスパッタするか、またはＷＦ6 とＳｉＨ
4 系のＬＰＣＶＤ法を用いることにより、厚さ１０ｎｍ
以下のＷＳｉx 膜７２３を形成する（図２７（ａ））。
このＷＳｉx 膜７２３は、ＳｉとＷのコンタクトを低抵
抗化するために形成される。
リコン膜７０７および７０７’の表面に形成された自然
酸化膜を除去した後に、Ｗ5 Ｓｉ3 のターゲットを用い
てＡｒ雰囲気でスパッタするか、またはＷＦ6 とＳｉＨ
4 系のＬＰＣＶＤ法を用いることにより、厚さ１０ｎｍ
以下のＷＳｉx 膜７２３を形成する（図２７（ａ））。
このＷＳｉx 膜７２３は、ＳｉとＷのコンタクトを低抵
抗化するために形成される。
【０２０７】次にＷ若しくはＷＳｉx のターゲットを用
いてＡｒとＮ2 の混合ガス雰囲気中で反応性スパッタを
行うことにより、厚さ５ｎｍのＷＳｉx Ｎy 膜７０８を
形成する（図２７（ａ））。
いてＡｒとＮ2 の混合ガス雰囲気中で反応性スパッタを
行うことにより、厚さ５ｎｍのＷＳｉx Ｎy 膜７０８を
形成する（図２７（ａ））。
【０２０８】引き続きＷターゲットを用いて，Ａｒガス
雰囲気中でスパッタするか、またはＷＦ6 系のＣＶＤに
より、厚さ１００ｎｍのＷ膜７０９を形成する（図２７
（ｂ）））。
雰囲気中でスパッタするか、またはＷＦ6 系のＣＶＤに
より、厚さ１００ｎｍのＷ膜７０９を形成する（図２７
（ｂ）））。
【０２０９】次に厚さ２５０ｎｍのＳｉＮx 膜７１０を
８００℃、３０分のＬＰＣＶＤ法により形成する（図２
７（ｂ））。このとき従来の工程では、多結晶シリコン
７０７および７０７’から、それぞれｎ+ およびｐ+ 型
多結晶シリコン中の不純物がＷ膜７０９に向かって拡散
し、Ｗ膜７０９の抵抗値を増加させる問題があったが、
本発明の拡散防止膜ＷＳｉx Ｎy ７０８を用いることに
より、前記シリコン膜からＷ膜への不純物拡散を防止す
ることができる。これにより、図２３（ｂ）に示したよ
うなゲートの空乏化や図２４（ｂ）に示したような相互
拡散を防止することができる。
８００℃、３０分のＬＰＣＶＤ法により形成する（図２
７（ｂ））。このとき従来の工程では、多結晶シリコン
７０７および７０７’から、それぞれｎ+ およびｐ+ 型
多結晶シリコン中の不純物がＷ膜７０９に向かって拡散
し、Ｗ膜７０９の抵抗値を増加させる問題があったが、
本発明の拡散防止膜ＷＳｉx Ｎy ７０８を用いることに
より、前記シリコン膜からＷ膜への不純物拡散を防止す
ることができる。これにより、図２３（ｂ）に示したよ
うなゲートの空乏化や図２４（ｂ）に示したような相互
拡散を防止することができる。
【０２１０】続いて、フォトリソグラフィ技術を用い
て、所望のゲート電極またはゲート配線の形状にレジス
トパターン７５０を形成し（図２７（ｃ））、レジスト
パターン７５０をマスクとしてＳｉＮx 膜７１０をＲＩ
Ｅ法を用いてパターニングする。 次にレジスト７５０
をアッシャーを用いて除去し、パターニングされたＳｉ
Ｎx 膜７１０をマスクとしてＷ膜７０９，ＷＳｉx Ｎy
膜７０８、ＷＳｉx 膜７２３およびＳｉ膜７０７、ある
いは７０７’をＲＩＥ法を用いてパターニングし、ゲー
ト電極あるいは配線を形成する（図２８（ａ））。
て、所望のゲート電極またはゲート配線の形状にレジス
トパターン７５０を形成し（図２７（ｃ））、レジスト
パターン７５０をマスクとしてＳｉＮx 膜７１０をＲＩ
Ｅ法を用いてパターニングする。 次にレジスト７５０
をアッシャーを用いて除去し、パターニングされたＳｉ
Ｎx 膜７１０をマスクとしてＷ膜７０９，ＷＳｉx Ｎy
膜７０８、ＷＳｉx 膜７２３およびＳｉ膜７０７、ある
いは７０７’をＲＩＥ法を用いてパターニングし、ゲー
ト電極あるいは配線を形成する（図２８（ａ））。
【０２１１】次にＨ2 Ｏ、Ｈ2 ，Ｎ2 ガス雰囲気中で８
００℃、３０分の選択酸化を行う。この選択酸化により
Ｗを酸化することなくシリコンのみを酸化して、シリコ
ン基板およびゲート電極のシリコン部分の側面に酸化膜
７１１を形成する。
００℃、３０分の選択酸化を行う。この選択酸化により
Ｗを酸化することなくシリコンのみを酸化して、シリコ
ン基板およびゲート電極のシリコン部分の側面に酸化膜
７１１を形成する。
【０２１２】次にｐ型領域７２２のソース／ドレイン領
域にＡｓを加速電圧２０ｋｅＶ、ドーズ量５×１０14／
ｃｍ2 の条件でイオン注入する。またｎ型領域７２２’
のソース／ドレイン領域にはＢＦ2 を加速電圧２０ｋｅ
Ｖ、ドーズ量５×１０14／ｃｍ2 の条件でイオン注入す
る。これにより、低濃度のソース／ドレイン領域７１
２、７１２’を形成する（図２８（ｂ））。
域にＡｓを加速電圧２０ｋｅＶ、ドーズ量５×１０14／
ｃｍ2 の条件でイオン注入する。またｎ型領域７２２’
のソース／ドレイン領域にはＢＦ2 を加速電圧２０ｋｅ
Ｖ、ドーズ量５×１０14／ｃｍ2 の条件でイオン注入す
る。これにより、低濃度のソース／ドレイン領域７１
２、７１２’を形成する（図２８（ｂ））。
【０２１３】次にＣＶＤ法により、厚さ５０ｎｍ程度の
ＳｉＮx 膜を堆積し、引き続きＲＩＥ法を用いて異方性
エッチングを行うことにより、ゲート側壁にＳｉＮx 膜
７１３を形成する（図２８（ｂ））。
ＳｉＮx 膜を堆積し、引き続きＲＩＥ法を用いて異方性
エッチングを行うことにより、ゲート側壁にＳｉＮx 膜
７１３を形成する（図２８（ｂ））。
【０２１４】その後、ｐ型領域７２２のソース／ドレイ
ン領域にＡｓを加速電圧６０ｋｅＶ、ドーズ量７×１０
15／ｃｍ2 の条件でイオン注入する。またｎ型領域７２
２’のソース／ドレイン領域にはＢＦ2 を加速電圧６０
ｋｅＶ、ドーズ量７×１０15／ｃｍ2 の条件でイオン注
入する。これにより、深いソース／ドレイン領域７１
４、７１４’を形成する（図２８（ｂ）。
ン領域にＡｓを加速電圧６０ｋｅＶ、ドーズ量７×１０
15／ｃｍ2 の条件でイオン注入する。またｎ型領域７２
２’のソース／ドレイン領域にはＢＦ2 を加速電圧６０
ｋｅＶ、ドーズ量７×１０15／ｃｍ2 の条件でイオン注
入する。これにより、深いソース／ドレイン領域７１
４、７１４’を形成する（図２８（ｂ）。
【０２１５】以下通常の方法で層間膜を形成し、Ａｌ配
線を行うことにより、信頼性に優れた相補型のＭＯＳＦ
ＥＴを得ることができる。
線を行うことにより、信頼性に優れた相補型のＭＯＳＦ
ＥＴを得ることができる。
【０２１６】本発明によれば、シリコンと金属または金
属シリサイドとの界面に拡散防止層を形成することによ
り、熱工程によってシリコン中の不純物が金属または金
属シリサイド中へ拡散することを抑制することができ
る。例えば、拡散防止層としてＷＳｉx Ｎy を用いて、
Ｗ／ＷＳｉx Ｎy ／Ｓｉの積層構造を形成した場合、Ｓ
ｉ中に１×１０20／ｃｍ3 のＡｓを含む試料に、９５０
℃３０分の熱工程を加えたとき、Ｗ中のＡｓ濃度は１×
１０18／ｃｍ3 以下である。従ってこの程度の熱処理を
加えてもＷ中の不純物濃度は十分低く抑えられているの
で，ＣＭＯＳＦＥＴにおける相互拡散が起こらない。ま
た、Ｓｉ中の不純物濃度はほぼ１×１０20／ｃｍ3 を保
つのでゲート空乏化が起こることもない。
属シリサイドとの界面に拡散防止層を形成することによ
り、熱工程によってシリコン中の不純物が金属または金
属シリサイド中へ拡散することを抑制することができ
る。例えば、拡散防止層としてＷＳｉx Ｎy を用いて、
Ｗ／ＷＳｉx Ｎy ／Ｓｉの積層構造を形成した場合、Ｓ
ｉ中に１×１０20／ｃｍ3 のＡｓを含む試料に、９５０
℃３０分の熱工程を加えたとき、Ｗ中のＡｓ濃度は１×
１０18／ｃｍ3 以下である。従ってこの程度の熱処理を
加えてもＷ中の不純物濃度は十分低く抑えられているの
で，ＣＭＯＳＦＥＴにおける相互拡散が起こらない。ま
た、Ｓｉ中の不純物濃度はほぼ１×１０20／ｃｍ3 を保
つのでゲート空乏化が起こることもない。
【０２１７】なお、上記の実施形態では、高融点金属と
してＷ系の金属を用いたポリサイド、またはポリメタル
構造について説明したが、本発明の適用範囲はこれに限
定されるものではなく、その他の高融点金属または高融
点金属シリサイドとシリコンとの界面に高融点金属とシ
リコンと窒素とを含む合金から成る拡散防止層を形成す
ることにより達成することができる。また、前記拡散防
止層には前記３元素のほかに、酸素、炭素を含んでもよ
い。
してＷ系の金属を用いたポリサイド、またはポリメタル
構造について説明したが、本発明の適用範囲はこれに限
定されるものではなく、その他の高融点金属または高融
点金属シリサイドとシリコンとの界面に高融点金属とシ
リコンと窒素とを含む合金から成る拡散防止層を形成す
ることにより達成することができる。また、前記拡散防
止層には前記３元素のほかに、酸素、炭素を含んでもよ
い。
【０２１８】上述したように、本発明の半導体装置とそ
の製造方法（実施形態８ないし１２）によれば、ポリサ
イドまたはポリメタル構造の電極または配線において、
多結晶シリコン中の不純物の金属または金属シリサイド
中への拡散を抑制することができるので、電気的特性に
優れ、かつ信頼性の高い半導体装置とその製造方法を得
ることができる。
の製造方法（実施形態８ないし１２）によれば、ポリサ
イドまたはポリメタル構造の電極または配線において、
多結晶シリコン中の不純物の金属または金属シリサイド
中への拡散を抑制することができるので、電気的特性に
優れ、かつ信頼性の高い半導体装置とその製造方法を得
ることができる。
【０２１９】
【発明の効果】以上詳述したように本発明（請求項１）
によれば、高融点金属からなる金属膜と半導体膜との間
に導電性の酸化防止膜を設けた構造の電極（配線）を採
用しているので、後酸化工程における金属膜と半導体膜
との界面における該半導体膜の酸化を防止でき、コンタ
クト抵抗の上昇を抑制できる。したがって、高融点金属
を用いた利点が十分に発揮できるようになる。
によれば、高融点金属からなる金属膜と半導体膜との間
に導電性の酸化防止膜を設けた構造の電極（配線）を採
用しているので、後酸化工程における金属膜と半導体膜
との界面における該半導体膜の酸化を防止でき、コンタ
クト抵抗の上昇を抑制できる。したがって、高融点金属
を用いた利点が十分に発揮できるようになる。
【０２２０】また、本発明（請求項２）によれば、高融
点金属からなる金属膜の下に導電性の酸化防止膜電極を
設けた構造の電極（配線）を採用しているので、後酸化
の工程における電極（配線）下の半導体層の酸化を防止
でき、該絶縁膜の厚膜化による素子特性の劣化を防止で
きる。したがって、高融点金属を用いた利点が十分に発
揮できるようになる。
点金属からなる金属膜の下に導電性の酸化防止膜電極を
設けた構造の電極（配線）を採用しているので、後酸化
の工程における電極（配線）下の半導体層の酸化を防止
でき、該絶縁膜の厚膜化による素子特性の劣化を防止で
きる。したがって、高融点金属を用いた利点が十分に発
揮できるようになる。
【図１】本発明の第１の実施形態に係る試料の形成方法
を示す工程断面図。
を示す工程断面図。
【図２】図１の試料の酸化膜厚の酸化温度依存性を従来
技術と比較して示す図。
技術と比較して示す図。
【図３】本発明の第２の実施形態に係るゲート電極（ポ
リメタルゲート）の形成方法を示す工程断面図。
リメタルゲート）の形成方法を示す工程断面図。
【図４】従来のゲート電極（ポリメタルゲート）の断面
図。
図。
【図５】本発明の第３の実施形態に係る試料の形成方法
を示す工程断面図。
を示す工程断面図。
【図６】図５の試料の酸化膜厚の酸化温度依存性を示す
図。
図。
【図７】本発明の第３の実施形態に係る他の試料の形成
方法を示す工程断面図。
方法を示す工程断面図。
【図８】図５の試料の酸化膜厚の酸化温度依存性を示す
図。
図。
【図９】本発明の第４の実施形態に係るゲート電極（メ
タルゲート）の形成方法を示す工程断面図。
タルゲート）の形成方法を示す工程断面図。
【図１０】本発明の第５の実施形態に係るゲート電極
（ポリメタルゲート）の形成方法を示す工程断面図。
（ポリメタルゲート）の形成方法を示す工程断面図。
【図１１】本発明の第６の実施形態に係る電界効果型ト
ランジスタの前半の形成方法を示す工程断面図。
ランジスタの前半の形成方法を示す工程断面図。
【図１２】本発明の第６の実施形態に係る電界効果型ト
ランジスタの後半の形成方法を示す工程断面図。
ランジスタの後半の形成方法を示す工程断面図。
【図１３】本発明の第７の実施形態に係るＥＥＰＲＯＭ
用電界効果型トランジスタの形成方法を示す工程断面
図。
用電界効果型トランジスタの形成方法を示す工程断面
図。
【図１４】本発明の第１の実施形態に係る試料のＸＰＳ
による評価結果を示す図。
による評価結果を示す図。
【図１５】バリア層として窒化チタン膜を用いた従来の
ゲート電極の製造方法を示す工程断面図。
ゲート電極の製造方法を示す工程断面図。
【図１６】従来のゲート電極における酸化剤の進入経路
を示す断面図。
を示す断面図。
【図１７】本発明の第８の実施形態におけるＡｓの拡散
抑制効果を示す図。
抑制効果を示す図。
【図１８】本発明の第８の実施形態におけるＢの拡散抑
制効果を示す図。
制効果を示す図。
【図１９】本発明の第９の実施形態に係わるＭＯＳＦＥ
Ｔの製造方法を示す工程断面図。
Ｔの製造方法を示す工程断面図。
【図２０】本発明の第１０の実施形態に係わる不揮発性
メモリ用ＭＯＳＦＥＴの製造方法を示す工程断面図。
メモリ用ＭＯＳＦＥＴの製造方法を示す工程断面図。
【図２１】本発明の第１１の実施形態に係わる不揮発性
メモリ用ＭＯＳＦＥＴの構造を示す断面図。
メモリ用ＭＯＳＦＥＴの構造を示す断面図。
【図２２】本発明の第１２の実施形態に係わる相補型Ｍ
ＯＳＦＥＴの構造を示す断面図。
ＯＳＦＥＴの構造を示す断面図。
【図２３】従来の相補型ＭＯＳＦＥＴの問題点を説明す
るためのトランジスタの断面図。
るためのトランジスタの断面図。
【図２４】従来の相補型ＭＯＳＦＥＴの平面図と、不純
物の相互拡散を説明するための断面図。
物の相互拡散を説明するための断面図。
【図２５】本発明の第１２の実施形態に係わる相補型Ｍ
ＯＳＦＥＴの製造工程を説明するための断面図。
ＯＳＦＥＴの製造工程を説明するための断面図。
【図２６】本発明の第１２の実施形態に係わる相補型Ｍ
ＯＳＦＥＴの製造工程の次の段階を説明するための断面
図。
ＯＳＦＥＴの製造工程の次の段階を説明するための断面
図。
【図２７】本発明の第１２の実施形態に係わる相補型Ｍ
ＯＳＦＥＴの製造工程の次の段階を説明するための断面
図。
ＯＳＦＥＴの製造工程の次の段階を説明するための断面
図。
【図２８】本発明の第１２の実施形態に係わる相補型Ｍ
ＯＳＦＥＴの製造工程の次の段階を説明するための断面
図。
ＯＳＦＥＴの製造工程の次の段階を説明するための断面
図。
１…シリコン基板 ２…窒化タングステン膜 ３…タングステン膜 ４…酸化剤 １０…シリコン基板 １１…酸化シリコン膜（ゲート酸化膜） １２…多結晶シリコン膜 １３…窒化タングステン膜 １４…タングステン膜 １５…ＷＳｉＮ膜（酸化防止膜） １６…シリコン窒化膜 １７…フォトレジストパターン １８…コーナー部分 １９…シリコン酸化膜 ２０…酸化剤 ２０ａ…シリコン基板 ２１…シリコン酸化膜 ２２…窒化タングステン膜 ２３…タングステン膜 ３０…シリコン基板 ３１…シリコン酸化膜 ３２…ＷＳｉＮ膜（酸化防止膜） ３３…Ｗ膜 ４０…シリコン基板 ４１…シリコン酸化膜（ゲート酸化膜） ４２…ＷＳｉＮ膜（酸化防止膜） ４３…タングステン膜 ４４…シリコン窒化膜 ４５…フォトレジストパターン ４６…酸化剤 ４７…コーナ部分 ５０…シリコン基板 ５１…シリコン酸化膜（ゲート酸化膜） ５２…多結晶シリコン膜 ５３…ＷＳｉＣ膜（酸化防止膜） ５４…タングステン膜 ５５…シリコン窒化膜 ５６…フォトレジストパターン ５７…酸化剤 ６０…シリコン基板 ６１…素子分離絶縁膜 ６２…ゲート酸化膜 ６３…多結晶シリコン膜 ６４…窒化タングステン膜 ６５…タングステン膜 ６６…ＷＳｉＮ層 ６７…シリコン窒化膜 ６８…レジストパターン ６９…コーナー部分 ７０…不純物拡散層 ７１…窒化シリコン膜 ７２…不純物拡散層 ７３…金属シリサイド層 ７４…層間絶縁膜 ７５…レジストパターン ８０…基板 ８１…トンネル酸化膜 ８２…多結晶シリコン膜 ８３…ＯＮＯ膜 ８４…ＷＳｉＮ ８５…タングステン膜 ８６…シリコン窒化膜 ８７…レジストパターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 須黒 恭一 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内
Claims (10)
- 【請求項１】 半導体基板と、前記半導体基板上に絶縁
的に設けられた積層膜とを具備し、前記積層膜は半導体
膜と、 前記半導体膜上に設けられた高融点金属からなる金属膜
と、 前記金属膜と前記半導体膜との間に設けられ、これら膜
の界面における前記半導体膜の酸化を防止するための導
電性の酸化防止膜と、 前記半導体膜の側面に形成され、かつ前記半導体膜の上
下端部にバーズビーク状に食い込むように形成された酸
化膜と、を有することを特徴とする半導体装置。 - 【請求項２】 基板に設けられた半導体領域と、 前記半導体領域上に形成された絶縁膜と、 前記絶縁膜上に設けられた高融点金属からなる金属膜
と、 前記金属膜と前記絶縁膜との間に設けられ、前記絶縁膜
と前記半導体領域との界面における前記半導体領域の酸
化を防止するための導電性の酸化防止膜と、を具備し、 前記酸化防止膜の側端部下の前記半導体領域にバーズビ
ーク状に食い込むように酸化膜が形成されていることを
特徴とする半導体装置。 - 【請求項３】 前記酸化防止膜は、窒素および炭素の少
なくとも一方と、高融点金属と、シリコンとを含むこと
を特徴とする請求項１および２のいずれかに記載の半導
体装置。 - 【請求項４】 前記半導体膜若しくは半導体領域はシリ
コンからなる膜若しくは領域であり、 前記高融点金属は、その窒化物および炭化物の少なくと
も一方を形成する際に生じるギブスの自由エネルギーの
低下値から、シリコンの窒化物および炭化物の少なくと
も一方を形成する際に生じるギブスの自由エネルギーの
低下値を引いた値が負となる金属であることを特徴とす
る請求項１および２のいずれかに記載の半導体装置。 - 【請求項５】 前記高融点金属は、Ｍｏ，Ｗ，Ｃｒ，Ｚ
ｎ，Ｃｏの少なくとも１つであることを特徴とする請求
項１および２のいずれかに記載の半導体装置。 - 【請求項６】 基板上にシリコン膜を形成する工程と、 高融点金属として、その窒化物および炭化物の少なくと
も一方を形成する際に生じるギブスの自由エネルギーの
低下値から、シリコンからその窒化物および炭素物の少
なくとも一方を形成する際に生じるギブスの自由エネル
ギーの低下値を引いた値が負となる金属を用いて、前記
シリコン膜上に窒素および炭素の少なくとも一方と前記
高融点金属とを含む膜を形成する工程と、 熱処理により、前記膜を前記高融点金属からなる金属膜
に変えるとともに、前記金属膜と前記シリコン膜との界
面に、窒素および炭素の少なくとも一方と前記高融点金
属とシリコンとを含む導電性の酸化防止膜を形成して、
前記金属膜、前記酸化防止膜および前記シリコン膜の積
層膜を含む電極および配線の少なくとも一方を形成する
工程と、 前記シリコン膜に酸化処理を施す工程と、を有すること
を特徴とする半導体装置の製造方法。 - 【請求項７】 基板上に半導体膜を形成する工程と、 前記半導体膜上に導電性の酸化防止膜を形成する工程
と、 前記酸化防止膜上に高融点金属からなる金属膜を形成す
る工程と、 前記金属膜、前記酸化防止膜および前記半導体膜から成
る積層膜をエッチングして、前記積層膜を含む電極およ
び配線の少なくとも一方を形成する工程と、 前記半導体膜に酸化処理を施す工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項８】 半導体領域上に絶縁膜を形成する工程
と、 前記絶縁膜上に導電性の酸化防止膜を形成する工程と、 前記酸化防止膜上に高融点金属からなる金属膜を形成す
る工程と、 前記金属膜、前記酸化防止膜から成る積層膜をエッチン
グして、前記積層膜を含む電極および配線の少なくとも
一方を形成する工程と、 前記半導体領域に酸化処理を施す工程とを有することを
特徴とする半導体装置の製造方法。 - 【請求項９】 前記酸化処理を施す工程は、水素、水を
含む雰囲気下で行われることを特徴とする請求項６、７
および８のいずれかに記載の半導体装置の製造方法。 - 【請求項１０】 前記高融点金属は、Ｍｏ，Ｗ，Ｃｒ，
Ｚｎ，Ｃｏの少なくとも１つであることを特徴とする請
求項６、７および８のいずれかに記載の半導体装置の製
造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18905496A JP3655013B2 (ja) | 1995-08-25 | 1996-07-18 | 半導体装置の製造方法 |
| US08/701,716 US5907188A (en) | 1995-08-25 | 1996-08-22 | Semiconductor device with conductive oxidation preventing film and method for manufacturing the same |
| US09/267,376 US6133150A (en) | 1995-08-25 | 1999-03-15 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21788295 | 1995-08-25 | ||
| JP7-217882 | 1995-08-25 | ||
| JP6095396 | 1996-03-18 | ||
| JP8-60953 | 1996-03-18 | ||
| JP18905496A JP3655013B2 (ja) | 1995-08-25 | 1996-07-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09312270A true JPH09312270A (ja) | 1997-12-02 |
| JP3655013B2 JP3655013B2 (ja) | 2005-06-02 |
Family
ID=27297343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18905496A Expired - Lifetime JP3655013B2 (ja) | 1995-08-25 | 1996-07-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3655013B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0964437A2 (en) * | 1998-05-20 | 1999-12-15 | Hitachi, Ltd. | Process for producing semiconductor integrated circuit device and semiconductor integrated circuit device |
| JP2000100792A (ja) * | 1998-09-25 | 2000-04-07 | Hitachi Ltd | 半導体装置の製造方法 |
| KR100338935B1 (ko) * | 1999-11-10 | 2002-05-31 | 박종섭 | 반도체소자의 게이트 형성방법 |
| US6713826B2 (en) | 1999-03-25 | 2004-03-30 | Matsushita Electric Industrial Co., Ltd | Method for fabricating a semiconductor device having contacts self-aligned with a gate electrode thereof |
| US6956259B2 (en) | 2002-06-13 | 2005-10-18 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| KR100615121B1 (ko) * | 2002-03-25 | 2006-08-23 | 엘피다 메모리, 아이엔씨. | 반도체 장치 제조 방법 |
| WO2007069438A1 (ja) * | 2005-12-16 | 2007-06-21 | Tokyo Electron Limited | 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法 |
| JP2007258743A (ja) * | 1998-12-29 | 2007-10-04 | Hynix Semiconductor Inc | 半導体素子のゲート電極形成方法 |
| JP2012094879A (ja) * | 2000-04-27 | 2012-05-17 | Applied Materials Inc | シリコン／金属複合膜堆積物を選択的に酸化するための方法及び装置 |
| JP2017507489A (ja) * | 2014-02-18 | 2017-03-16 | ゼネラル・エレクトリック・カンパニイ | 炭化ケイ素半導体装置およびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017203034A1 (en) | 2016-05-27 | 2017-11-30 | Esko Software Bvba | Method for smoother tonal response in flexographic printing |
-
1996
- 1996-07-18 JP JP18905496A patent/JP3655013B2/ja not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0964437A2 (en) * | 1998-05-20 | 1999-12-15 | Hitachi, Ltd. | Process for producing semiconductor integrated circuit device and semiconductor integrated circuit device |
| EP0964437A3 (en) * | 1998-05-20 | 2002-11-27 | Hitachi, Ltd. | Process for producing semiconductor integrated circuit device and semiconductor integrated circuit device |
| US6784038B2 (en) | 1998-05-20 | 2004-08-31 | Renesas Technology Corp. | Process for producing semiconductor integrated circuit device and semiconductor integrated circuit device |
| JP2000100792A (ja) * | 1998-09-25 | 2000-04-07 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2007258743A (ja) * | 1998-12-29 | 2007-10-04 | Hynix Semiconductor Inc | 半導体素子のゲート電極形成方法 |
| US6713826B2 (en) | 1999-03-25 | 2004-03-30 | Matsushita Electric Industrial Co., Ltd | Method for fabricating a semiconductor device having contacts self-aligned with a gate electrode thereof |
| KR100338935B1 (ko) * | 1999-11-10 | 2002-05-31 | 박종섭 | 반도체소자의 게이트 형성방법 |
| JP2012094879A (ja) * | 2000-04-27 | 2012-05-17 | Applied Materials Inc | シリコン／金属複合膜堆積物を選択的に酸化するための方法及び装置 |
| US7186632B2 (en) | 2002-03-25 | 2007-03-06 | Elpida Memory, Inc. | Method of fabricating a semiconductor device having a decreased concentration of phosphorus impurities in polysilicon |
| KR100615121B1 (ko) * | 2002-03-25 | 2006-08-23 | 엘피다 메모리, 아이엔씨. | 반도체 장치 제조 방법 |
| US7285461B2 (en) | 2002-06-13 | 2007-10-23 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6956259B2 (en) | 2002-06-13 | 2005-10-18 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| WO2007069438A1 (ja) * | 2005-12-16 | 2007-06-21 | Tokyo Electron Limited | 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法 |
| JP2007165788A (ja) * | 2005-12-16 | 2007-06-28 | Tokyo Electron Ltd | 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法 |
| KR100980528B1 (ko) * | 2005-12-16 | 2010-09-07 | 도쿄엘렉트론가부시키가이샤 | 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법 |
| JP2017507489A (ja) * | 2014-02-18 | 2017-03-16 | ゼネラル・エレクトリック・カンパニイ | 炭化ケイ素半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3655013B2 (ja) | 2005-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0179677B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US7785958B2 (en) | Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode | |
| US6429124B1 (en) | Local interconnect structures for integrated circuits and methods for making the same | |
| US7682968B2 (en) | Self-aligned metal to form contacts to Ge containing substrates and structure formed thereby | |
| JPH01133368A (ja) | ポリシリコン・ゲートｆｅｔの形成方法 | |
| JPH10195643A (ja) | スパッタターゲット、スパッタ装置、半導体装置およびその製造方法 | |
| JPH08153804A (ja) | ゲート電極の形成方法 | |
| JP3351635B2 (ja) | 半導体装置およびその製造方法 | |
| JP3655013B2 (ja) | 半導体装置の製造方法 | |
| US6492264B2 (en) | Semiconductor device having a silicide layer with silicon-rich region and method for making the same | |
| JPH0738104A (ja) | 半導体装置の製造方法 | |
| US6403458B2 (en) | Method for fabricating local interconnect structure for integrated circuit devices, source structures | |
| JP2790157B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0922999A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| KR100241200B1 (ko) | 반도체장치 및 그 제조방법 | |
| US20010045650A1 (en) | Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same | |
| JPH0529343A (ja) | 微細半導体装置の製造方法 | |
| JPH09162392A (ja) | 半導体装置 | |
| JP4018843B2 (ja) | 半導体装置の製造方法 | |
| JPH1027902A (ja) | ゲート電極の形成方法 | |
| JP2001077127A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0730108A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JPH0154853B2 (ja) | ||
| JP2002237493A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |