JPH09266265A - Semiconductor package - Google Patents
Semiconductor packageInfo
- Publication number
- JPH09266265A JPH09266265A JP8073880A JP7388096A JPH09266265A JP H09266265 A JPH09266265 A JP H09266265A JP 8073880 A JP8073880 A JP 8073880A JP 7388096 A JP7388096 A JP 7388096A JP H09266265 A JPH09266265 A JP H09266265A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- package
- wiring
- substrate
- tape carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 239000000758 substrate Substances 0.000 claims description 60
- 239000000919 ceramic Substances 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 18
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 12
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000006185 dispersion Substances 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 21
- 230000001070 adhesive effect Effects 0.000 description 21
- 229910000679 solder Inorganic materials 0.000 description 16
- 230000017525 heat dissipation Effects 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 230000008646 thermal stress Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- 238000005219 brazing Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えばＢＧＡ（Ba
ll Grid Array ）パッケージなど、その一主面に外部接
続端子を設けた半導体パッケージに関する。TECHNICAL FIELD The present invention relates to, for example, BGA (Ba
ll Grid Array) and other semiconductor packages having external connection terminals on one main surface.
【０００２】[0002]
【従来の技術】近年、ＬＳＩの多機能化、高密度化に伴
ってこれを搭載するパッケージの多端子化、高密度配線
等の要求が高まっている。パッケージの多端子化を満足
させるために、パッケージ構造は従来のピン挿入型から
表面実装型に移行している。表面実装型のパッケージと
してはＢＧＡ（Ball Grid Array)パッケージがその代表
的なものとして知られる。このＢＧＡパッケージは、パ
ッケージの外部接続端子として半田バンプ（半田ボー
ル）を用いたものである。パッケージの外部接続端子と
して半田バンプを用いることで、パッケージの多端子化
に加えて、パッケージとこれを実装する装置との間の端
子間接続距離の短縮、これに伴う電気的特性の向上等も
期待される。2. Description of the Related Art In recent years, as LSIs have become more multifunctional and have a higher density, there have been increasing demands for a package mounted with the terminals having a higher number of terminals and a higher density wiring. In order to satisfy the multi-terminal package, the package structure is shifting from the conventional pin insertion type to the surface mount type. A BGA (Ball Grid Array) package is known as a typical surface mount package. This BGA package uses solder bumps (solder balls) as external connection terminals of the package. By using solder bumps as external connection terminals of the package, in addition to increasing the number of terminals in the package, shortening the terminal connection distance between the package and the device that mounts it, and improving the electrical characteristics with it Be expected.
【０００３】図５は従来のＢＧＡパッケージの構造を模
式的に示した断面図である。同図において、１は半導体
素子である。この半導体素子１は単板状の基板２に接合
材３を介して接合されている。半導体素子１の端子は多
層セラミック回路基板４に設けられた層間配線部５の露
出部５ａとボンディングワイヤ６によって電気的に接続
されている。この層間配線部５は多層セラミック回路基
板４内の貫層配線部７を通じて、多層セラミック回路基
板４の表面層に設けられた円形パッド部８と電気的に接
続されている。この電極パッド８上には半田バンプ９が
パッケージの外部接続端子として形成されている。この
半田バンプ９よりなる外部接続端子を通じてＢＧＡパッ
ケージはプリント基板１０と電気的に接続される。FIG. 5 is a sectional view schematically showing the structure of a conventional BGA package. In the figure, 1 is a semiconductor element. This semiconductor element 1 is bonded to a single plate-shaped substrate 2 via a bonding material 3. The terminals of the semiconductor element 1 are electrically connected to the exposed portions 5a of the interlayer wiring portions 5 provided on the multilayer ceramic circuit board 4 by the bonding wires 6. The interlayer wiring section 5 is electrically connected to the circular pad section 8 provided on the surface layer of the multilayer ceramic circuit board 4 through the through-layer wiring section 7 in the multilayer ceramic circuit board 4. Solder bumps 9 are formed on the electrode pads 8 as external connection terminals of the package. The BGA package is electrically connected to the printed circuit board 10 through the external connection terminals formed of the solder bumps 9.
【０００４】[0004]
【発明が解決しようとする課題】このように、上述のＢ
ＧＡパッケージは、多層セラミック回路基板４に設けら
れた層間配線部５および貫層配線部７を通じて半導体素
子１と外部接続端子９とを接続してなる。多層セラミッ
ク回路基板４は、例えばセラミックスグリーンシートに
スルーホールを形成し、タングステンメタライズペース
トによる電極パッドの表面印刷やスルーホールへのメタ
ライズ充填を行って貫層配線部７の形成を行った後、積
層、圧着および還元雰囲気中での焼結を行って作製され
る。As described above, the above-mentioned B
The GA package is formed by connecting the semiconductor element 1 and the external connection terminal 9 through the interlayer wiring part 5 and the through-layer wiring part 7 provided on the multilayer ceramic circuit board 4. In the multilayer ceramic circuit board 4, for example, through holes are formed in a ceramic green sheet, the electrode pads are surface-printed with a tungsten metallizing paste, and the through holes are metallized and filled to form the through-layer wiring section 7, and then laminated. It is manufactured by performing compression bonding and sintering in a reducing atmosphere.
【０００５】このように多層セラミック回路基板は構造
が複雑であり、その作製にも複雑且つ多くの工程を要す
る。このため、半導体パッケージの外部接続端子の多端
子化、狭ピッチ化が望まれるなかで、小形で低価格化な
半導体パッケージを提供することについては困難さを増
しつつある。As described above, the multilayer ceramic circuit board has a complicated structure, and its fabrication requires complicated and many steps. For this reason, it is becoming more difficult to provide a small-sized and low-priced semiconductor package while it is desired that the external connection terminals of the semiconductor package have a large number of terminals and a narrow pitch.
【０００６】また、このＢＧＡパッケージをプリント基
板に実装したものにおいては、多層セラミック回路基板
とプリント基板との熱膨脹係数の差が大きいことから、
ＢＧＡパッケージをプリント基板に実装する際の半田リ
フロー工程や、通常の使用中における環境温度変化によ
り、両基板間の半田ボールによる接続部に熱応力が集中
し、接合部にクラックや破断が生じたりする恐れもあ
る。Further, in the case where this BGA package is mounted on a printed circuit board, since the difference in the coefficient of thermal expansion between the multilayer ceramic circuit board and the printed circuit board is large,
Due to the solder reflow process when mounting the BGA package on the printed circuit board and environmental temperature changes during normal use, thermal stress concentrates on the connection part due to the solder balls between the two boards, causing cracks or breaks in the joint part. There is also a risk of doing it.
【０００７】本発明はこのような課題を解決するための
もので、小形で製造が容易な多端子・高密度配線型の半
導体パッケージを提供することを目的としている。The present invention is intended to solve such problems, and an object thereof is to provide a small-sized and easily manufactured multi-terminal / high-density wiring type semiconductor package.
【０００８】また、本発明は、半導体パッケージの外部
接続端子と半導体素子との配線長を最短化するととも
に、用いる配線用金属を電気抵抗率の大きなタングステ
ン、モリブデンから電気抵抗率が小さい銅に変更して、
電気的特性の向上を図り、高周波領域で使用可能な半導
体パッケージの提供を目的としている。Further, according to the present invention, the wiring length between the external connection terminal of the semiconductor package and the semiconductor element is minimized, and the wiring metal used is changed from tungsten or molybdenum having a large electric resistivity to copper having a small electric resistivity. do it,
It is intended to improve the electrical characteristics and provide a semiconductor package that can be used in a high frequency region.
【０００９】さらに、本発明は、放熱性に優れた半導体
パッケージの提供を目的としている。Another object of the present invention is to provide a semiconductor package having excellent heat dissipation.
【００１０】[0010]
【課題を解決するための手段】上記した目的を達成する
ために、本発明の半導体パッケージは、請求項１に記載
されるように、半導体素子を搭載したセラミックス基板
と、半導体素子に一端が接続された複数のリード配線を
有し、これらリード配線の他端部を形成した部位がセラ
ミックス基板表面に接合されたテープキャリアと、テー
プキャリア上の各リード配線の他端部に各々形成された
外部接続端子とを具備することを特徴とする。In order to achieve the above-mentioned object, a semiconductor package of the present invention has a ceramic substrate on which a semiconductor element is mounted and one end of which is connected to the semiconductor element. A plurality of lead wires formed on the tape carrier, and the other end portions of the lead wires formed on the tape carrier are joined to the surface of the ceramic substrate. And a connection terminal.
【００１１】この発明においては、テープキャリアのリ
ード配線を半導体素子と半導体パッケージの外部接続端
子との接続配線として使用していることで、小形で製造
が容易な多端子・高密度配線型の半導体パッケージを提
供することができる。また、テープキャリアのリード配
線を使用したことで、断面寸法のバラツキの少ない配線
が一貫して得られ、電気的特性の向上を図ることも可能
となる。According to the present invention, since the lead wiring of the tape carrier is used as the connecting wiring between the semiconductor element and the external connecting terminal of the semiconductor package, the semiconductor is small in size and easy to manufacture. Package can be provided. Further, by using the lead wire of the tape carrier, it is possible to consistently obtain a wire having a small variation in cross-sectional dimension and to improve the electrical characteristics.
【００１２】さらに、本発明においては、請求項６に記
載されるように、半導体素子を搭載するセラミックス基
板として窒化アルミニウム基板或いは窒化ケイ素基板等
の放熱性に優れた材質の基板を用いることで、半導体素
子の熱を効率良く放散させることができる。Further, in the present invention, as described in claim 6, by using a substrate made of a material excellent in heat dissipation, such as an aluminum nitride substrate or a silicon nitride substrate, as the ceramic substrate on which the semiconductor element is mounted, The heat of the semiconductor element can be efficiently dissipated.
【００１３】さらに、本発明においては、請求項２に記
載されるように、セラミックス基板とテープキャリアと
の間に熱伝導率の低い付属基板を用いることで熱伝導が
抑制されるので、付属基板に柔らかい接着剤を用いてテ
ープキャリアを接着して付属基板とテープキャリアとの
間の熱応力を吸収するような構造をとった場合の、上記
柔らかい接着剤の加熱による接着強度の低下を抑制で
き、テープキャリアの接合信頼性を向上させることがで
きる。Further, in the present invention, as described in claim 2, since the heat conduction is suppressed by using the auxiliary substrate having a low thermal conductivity between the ceramic substrate and the tape carrier, the auxiliary substrate is suppressed. When the tape carrier is bonded to the tape carrier with a soft adhesive to absorb the thermal stress between the accessory substrate and the tape carrier, it is possible to suppress the decrease in adhesive strength due to heating of the soft adhesive. The joining reliability of the tape carrier can be improved.
【００１４】ここで、半導体素子を搭載するセラミック
ス基板としては熱伝導率が１００Ｗ／ｍ・Ｋ以上のも
の、付属基板としては熱伝導率が２０Ｗ／ｍ・Ｋ以下の
ものであることが望ましい。Here, it is desirable that the ceramic substrate on which the semiconductor element is mounted has a thermal conductivity of 100 W / m · K or more, and the attached substrate has a thermal conductivity of 20 W / m · K or less.
【００１５】なお、上記の柔らかい接着剤とはヤング率
として０．１ＧＭａ以下のもので、接着層の厚みがおよ
そ１μｍ〜２０μｍの範囲にあることが理想である。The above-mentioned soft adhesive has a Young's modulus of 0.1 GMa or less, and the thickness of the adhesive layer is ideally in the range of about 1 μm to 20 μm.
【００１６】また、本発明の半導体パッケージは、請求
項３に記載されるように、半導体素子を搭載したセラミ
ックス基板と、セラミックス基板の半導体素子の搭載部
分を閉封する蓋と、半導体素子に一端が接続された複数
のリード配線を有し、これらリード配線の他端部を形成
した部位が蓋のセラミックス基板と対向する面の反対側
の面に接合されたテープキャリアと、テープキャリア上
の各リード配線の他端部の先端に各々形成された外部接
続端子とを具備してなるものである。According to a third aspect of the semiconductor package of the present invention, a ceramic substrate on which a semiconductor element is mounted, a lid for sealing the semiconductor element mounting portion of the ceramic substrate, and one end of the semiconductor element are provided. A tape carrier having a plurality of lead wirings connected to each other, and a portion where the other end portions of these lead wirings are formed is joined to the surface of the lid opposite to the surface facing the ceramics substrate; The external connection terminal is formed at the tip of the other end of the lead wire.
【００１７】この発明によっても、テープキャリアのリ
ード配線を半導体素子と半導体パッケージの外部接続端
子との接続配線として使用していることで、小形で製造
が容易な多端子・高密度配線型の半導体パッケージを提
供することができる。また、テープキャリアのリード配
線を使用したことで、電気抵抗の小さい金属（銅等）を
配線材料として用いることが可能となり、しかも断面寸
法のバラツキの少ない配線が一貫して得られ、電気的特
性の向上を図ることも可能となる。Also according to the present invention, since the lead wire of the tape carrier is used as the connecting wire between the semiconductor element and the external connecting terminal of the semiconductor package, a small-sized and easily manufactured multi-terminal / high-density wiring type semiconductor Package can be provided. In addition, by using the lead wire of the tape carrier, it is possible to use a metal (copper, etc.) with a low electric resistance as a wiring material, and it is possible to consistently obtain a wire with a small variation in cross-sectional dimensions and to improve the electrical characteristics. It is also possible to improve.
【００１８】また、表面に金属層を設けたテープキャリ
アを用いることにより、請求項４に記載されるように、
テープキャリアの各リード配線を、セラミックス基板と
蓋とが互いに対向する面の間を通して半導体素子と外部
接続端子との間に配線し、さらに請求項５に記載される
ように、テープキャリアの絶縁性フィルム側を蓋に導電
性の接合材を用いて接合すれば、テープキャリアのリー
ド配線、絶縁性フィルムおよび蓋からマイクロストリッ
プライン構造が得られ、配線の特性インピーダンスを制
御することが可能となる。Further, by using a tape carrier provided with a metal layer on the surface, as described in claim 4,
The lead wires of the tape carrier are laid between the semiconductor element and the external connection terminal through the surfaces of the ceramic substrate and the lid facing each other, and the tape carrier has an insulating property as set forth in claim 5. If the film side is joined to the lid using a conductive joining material, a microstrip line structure can be obtained from the lead wiring of the tape carrier, the insulating film and the lid, and the characteristic impedance of the wiring can be controlled.
【００１９】[0019]
【発明の実施の形態】以下、本発明を実施する場合の形
態について説明する。Embodiments of the present invention will be described below.
【００２０】図１は本発明の第１の実施形態であるＢＧ
Ａパッケージの構造を模式的に示した断面図である。FIG. 1 is a BG which is a first embodiment of the present invention.
It is sectional drawing which showed the structure of A package typically.
【００２１】同図において、１１は半導体素子である。
この半導体素子１１は放熱性に優れた例えば窒化アルミ
ニウム基板等のセラミックス基板１２の主面中央部に設
けられたキャビティ部１４ａに、ろう材、半田、ガラス
系接着剤等の高伝熱性の接合材１３を介して接合されて
いる。In the figure, 11 is a semiconductor element.
This semiconductor element 11 has a highly heat-conductive joining material such as a brazing material, solder, or a glass-based adhesive in a cavity portion 14a provided in the center of the main surface of a ceramic substrate 12 such as an aluminum nitride substrate having excellent heat dissipation. It is joined via 13.
【００２２】このＢＧＡパッケージにおいて、パッケー
ジの外部接続端子１８と半導体素子１１（の端子）とは
テープキャリアいわゆるＴＡＢ（Tape Automated Bondi
ng）テープ１６により電気的に接続されている。ＴＡＢ
テープ１６は、絶縁性樹脂フィルム１６ａ上に銅や銅合
金からなる多数のリード配線１６ｂを設けてなるもので
ある。ＴＡＢテープ１６のリード配線１６ｂは、パッケ
ージの外部接続端子１８と半導体素子１１とを最短の距
離で繋ぐように配線されている。ＴＡＢテープ１６は絶
縁性樹脂フィルム１６ａ側を付属基板１４に向け、この
付属基板１４面に柔らかい接着剤１７を介して接合され
ている。In this BGA package, the external connection terminal 18 of the package and (the terminal of) the semiconductor element 11 are so-called TAB (Tape Automated Bondi) tape carriers.
ng) Tape 16 electrically connected. TAB
The tape 16 comprises a large number of lead wires 16b made of copper or a copper alloy provided on an insulating resin film 16a. The lead wiring 16b of the TAB tape 16 is wired so as to connect the external connection terminal 18 of the package and the semiconductor element 11 with the shortest distance. The TAB tape 16 faces the insulating resin film 16a side toward the accessory substrate 14, and is bonded to the surface of the accessory substrate 14 with a soft adhesive 17.
【００２３】ＴＡＢテープ１６のリード配線１６ｂと半
導体素子１１との接続はＴＡＢ方式或いは半田ボールを
用いたフリップチップ法で行われる。すなわち、ＴＡＢ
テープ１６からリード配線１６ｂをホトエッチングによ
りフィンガ状に突出させ、半導体素子１１の端子に形成
したバンプを上記リード配線１６ｂの突出部とボンディ
ングすることによって行われる。The connection between the lead wiring 16b of the TAB tape 16 and the semiconductor element 11 is performed by the TAB method or the flip chip method using solder balls. That is, TAB
The lead wiring 16b is projected from the tape 16 in a finger shape by photoetching, and the bumps formed on the terminals of the semiconductor element 11 are bonded to the protruding portions of the lead wiring 16b.
【００２４】一方、ＢＧＡパッケージの外部接続端子１
８は半田ボール等を用いた半田バンプにより形成されて
いる。この半田バンプは、ＴＡＢテープ１６の各リード
配線１６ａの先端部に形成した円形パッド（図示せず）
の表面に半田ペーストを介して接合されている。なお、
円形パッドの表面には半田付け性を考慮してＮｉ／Ａｕ
メッキ処理が施されている。On the other hand, the external connection terminal 1 of the BGA package
8 is formed by a solder bump using a solder ball or the like. This solder bump is a circular pad (not shown) formed at the tip of each lead wire 16a of the TAB tape 16.
Is joined to the surface of the via solder paste. In addition,
Ni / Au is used on the surface of the circular pad in consideration of solderability.
It is plated.
【００２５】そして、キャビティ１４ａ内の半導体素子
１１は例えばシリコーン系材料よりなるポッティング樹
脂１９により封止されている。The semiconductor element 11 in the cavity 14a is sealed with a potting resin 19 made of, for example, a silicone material.
【００２６】このような構成のＢＧＡパッケージは、Ｔ
ＡＢテープ１６のリード配線１６ｂをパッケージの外部
接続端子１８と半導体素子１１との接続配線として使用
しているため、従来の多層セラミック回路基板を用いた
パッケージに比べ、小形で製造が容易な多端子・高密度
配線型のＢＧＡパッケージを提供することができる。ま
た、テープキャリアのリード配線を使用したことで、断
面寸法のバラツキの少ない配線が得られ、電気的特性の
向上を図ることも可能となる。The BGA package having such a structure is
Since the lead wiring 16b of the AB tape 16 is used as the connection wiring between the external connection terminal 18 of the package and the semiconductor element 11, it is a small-sized and easy-to-manufacture multi-terminal as compared with a package using a conventional multilayer ceramic circuit board. A high density wiring type BGA package can be provided. Further, by using the lead wire of the tape carrier, it is possible to obtain a wire with a small variation in the cross-sectional dimension and to improve the electrical characteristics.
【００２７】さらに、本ＢＧＡパッケージにおいて、Ｔ
ＡＢテープ１６は、パッケージの外部接続端子１８と半
導体素子１１との間に最短の配線長で接続されているの
で、配線抵抗をより小さくすることができる。このた
め、配線抵抗による信号遅延をより短縮でき、電気的特
性の向上を図れる。Furthermore, in this BGA package, T
Since the AB tape 16 is connected with the shortest wiring length between the external connection terminal 18 of the package and the semiconductor element 11, the wiring resistance can be further reduced. Therefore, the signal delay due to the wiring resistance can be further shortened, and the electrical characteristics can be improved.
【００２８】さらに、本ＢＧＡパッケージは、セラミッ
クス基板１２にＴＡＢテープ１６を柔らかい接着剤１７
により接合したことで、この柔らかい接着剤１７によっ
てセラミックス基板１２とＴＡＢテープ１６との間に発
生する熱応力が吸収され、熱応力によるＴＡＢテープ１
６のクラックや剥離を効果的に防止することが可能とな
る。Further, in this BGA package, the TAB tape 16 is attached to the ceramic substrate 12 with a soft adhesive 17.
The soft adhesive 17 absorbs the thermal stress generated between the ceramic substrate 12 and the TAB tape 16, and the TAB tape 1 due to the thermal stress is bonded.
It is possible to effectively prevent the crack and peeling of No. 6.
【００２９】さらに、本ＢＧＡパッケージにおいては、
半導体素子１１が放熱性に優れた窒化アルミニウム基板
等のセラミッスク基板１２に高伝熱性の接合材１３を介
して接合されているので、半導体素子１１の熱を効率良
く放散させることができる。図２は本発明の第１の実施
形態の変形例を示す断面図である。このＢＧＡパッケー
ジにおいては、セラミッスク基板１２とＴＡＢテープ１
６との間に、セラミッスク基板１２に比べて熱伝導率の
低い材質よりなる付属基板１４を介在させたことで、セ
ラミッスク基板１２から上記柔らかい接着剤１７への熱
の伝わりが抑制される。このため、半導体素子１１の動
作時に柔らかい接着剤１７の接着強度が低下することを
防ぎ、ＴＡＢテープ１６と付属基板１４との接合の信頼
性を向上させることができる。Furthermore, in this BGA package,
Since the semiconductor element 11 is bonded to the ceramic substrate 12 such as an aluminum nitride substrate having excellent heat dissipation through the highly heat conductive bonding material 13, the heat of the semiconductor element 11 can be efficiently dissipated. FIG. 2 is a sectional view showing a modified example of the first embodiment of the present invention. In this BGA package, the ceramic substrate 12 and the TAB tape 1
By interposing the additional substrate 14 made of a material having a lower thermal conductivity than that of the ceramic substrate 12, the heat transfer from the ceramic substrate 12 to the soft adhesive 17 is suppressed. Therefore, it is possible to prevent the adhesive strength of the soft adhesive 17 from decreasing during the operation of the semiconductor element 11, and to improve the reliability of the bonding between the TAB tape 16 and the accessory substrate 14.
【００３０】次に、本発明の第２の実施形態について説
明する。Next, a second embodiment of the present invention will be described.
【００３１】図３は本発明の第２の実施形態であるＢＧ
Ａパッケージの構造を模式的に示した断面図である。FIG. 3 shows a BG which is a second embodiment of the present invention.
It is sectional drawing which showed the structure of A package typically.
【００３２】同図において、１１は半導体素子である。
この半導体素子１１は放熱性に優れた例えば窒化アルミ
ニウム基板等のセラミックス基板１２の主面中央部に設
けられたキャビティ部１４ａに、ろう材、半田、ガラス
系接着剤等の高伝熱性の接合材１３を介して接合されて
いる。そしてこのセラミックス基板１２の半導体素子１
１の搭載面は例えば銅等の蓋２１により閉封されてい
る。In the figure, 11 is a semiconductor element.
This semiconductor element 11 has a highly heat-conductive joining material such as a brazing material, solder, or a glass-based adhesive in a cavity portion 14a provided in the center of the main surface of a ceramic substrate 12 such as an aluminum nitride substrate having excellent heat dissipation. It is joined via 13. And the semiconductor element 1 of this ceramic substrate 12
The mounting surface of No. 1 is closed by a lid 21 made of copper or the like.
【００３３】このＢＧＡパッケージにおいて、パッケー
ジの外部接続端子１８と半導体素子１１（の端子）とは
テープキャリアいわゆるＴＡＢ（Tape Automated Bondi
ng）テープ１６により電気的に接続されている。ＴＡＢ
テープ１６はセラミックス基板１２と蓋２１とが対向す
る面の間を通じて、つまり蓋２１の外側を通してパッケ
ージの外部接続端子１８と半導体素子１１との間に配線
されている。In this BGA package, the external connection terminals 18 of the package and (the terminals of) the semiconductor element 11 are tape carriers, so-called TAB (Tape Automated Bondi).
ng) Tape 16 electrically connected. TAB
The tape 16 is wired between the surfaces of the ceramic substrate 12 and the lid 21 facing each other, that is, through the outside of the lid 21, between the external connection terminal 18 of the package and the semiconductor element 11.
【００３４】ＴＡＢテープ１６はセラミックス基板１２
の面に低伝熱性の接合材２２を介して接合され、蓋２１
の各面との接合は導電性を有する柔らかい接着剤２７に
よって行われている。そして、半導体素子１１のＴＡＢ
テープ１６への接続はＴＡＢ方式、フリップチップ法に
より行われ、外部接続端子１８は半田ボール等を用いた
半田バンプにより形成されている。そして、キャビティ
１４ａ内の半導体素子１１は例えばシリコーン系材料よ
りなるポッティング樹脂１９により封止されている。The TAB tape 16 is the ceramic substrate 12
To the surface of the lid 21 with a bonding material 22 having low heat conductivity.
The bonding with each surface is performed by a soft adhesive 27 having conductivity. Then, the TAB of the semiconductor element 11
Connection to the tape 16 is performed by a TAB method or a flip chip method, and the external connection terminals 18 are formed by solder bumps using solder balls or the like. The semiconductor element 11 in the cavity 14a is sealed with a potting resin 19 made of, for example, a silicone material.
【００３５】このような構成のＢＧＡパッケージは、前
記第１の実施形態と同様にＴＡＢテープ１６のリード配
線１６ｂをパッケージの外部接続端子１８と半導体素子
１１との接続配線として使用しているため、従来の多層
セラミック回路基板を用いたパッケージに比べ、小形で
製造が容易な多端子・高密度配線型のＢＧＡパッケージ
を提供することができる。また、テープキャリアのリー
ド配線を使用したことで、断面寸法のバラツキの少ない
配線が得られ、電気的特性の向上を図ることも可能とな
る。In the BGA package having such a structure, the lead wiring 16b of the TAB tape 16 is used as the connection wiring between the external connection terminal 18 of the package and the semiconductor element 11 as in the first embodiment. It is possible to provide a small-sized and easily manufactured multi-terminal / high-density wiring type BGA package as compared with a package using a conventional multilayer ceramic circuit board. Further, by using the lead wire of the tape carrier, it is possible to obtain a wire with a small variation in the cross-sectional dimension and to improve the electrical characteristics.
【００３６】さらに、本ＢＧＡパッケージは、前記第１
の実施形態と同様に、蓋２１にＴＡＢテープ１６を柔ら
かい接着剤３７により接合したことで、この柔らかい接
着剤２７によって蓋２１とＴＡＢテープ１６との間に発
生する熱応力が吸収され、熱応力によるＴＡＢテープ１
６のクラックや剥離を効果的に防止することが可能とな
る。Furthermore, this BGA package is the same as the first
Similar to the embodiment described above, by joining the TAB tape 16 to the lid 21 with the soft adhesive 37, the soft adhesive 27 absorbs the thermal stress generated between the lid 21 and the TAB tape 16, and the thermal stress TAB tape 1 by
It is possible to effectively prevent the crack and peeling of No. 6.
【００３７】さらに、本ＢＧＡパッケージにおいては、
前記第１の実施形態と同様に、半導体素子１１が放熱性
に優れた窒化アルミニウム基板等のセラミッスク基板１
２に高伝熱性の接合材１３を介して接合されているの
で、半導体素子１１の熱を効率良く放散させることがで
きる。Further, in this BGA package,
Similar to the first embodiment, the semiconductor element 11 has a ceramic substrate 1 such as an aluminum nitride substrate having excellent heat dissipation.
Since it is bonded to No. 2 via the highly heat conductive bonding material 13, the heat of the semiconductor element 11 can be efficiently dissipated.
【００３８】また、本ＢＧＡパッケージにおいては、Ｔ
ＡＢテープ１６と蓋２１の各面とを導電性を有する接着
剤２７により接合したことで、ＴＡＢテープ１６のリー
ド配線１６ｂ、絶縁性樹脂フィルム１６ａおよび蓋２１
とからマイクロストリップライン構造が得られ、配線の
特性インピーダンスを制御することが可能となる。In this BGA package, T
By bonding the AB tape 16 and each surface of the lid 21 with the conductive adhesive 27, the lead wiring 16b, the insulating resin film 16a, and the lid 21 of the TAB tape 16 are joined.
A microstrip line structure is obtained from the above, and it becomes possible to control the characteristic impedance of the wiring.
【００３９】なお、この実施形態において、ＴＡＢテー
プ１６のリード配線１６ｂと半導体素子１１との接続は
フリップチップ法に拠らず、図４に示すように、ＴＡＢ
テープ１６のリード配線１６ｂと半導体素子１１とをボ
ンディングワイヤ４１により接続するようにしてもよ
い。In this embodiment, the connection between the lead wiring 16b of the TAB tape 16 and the semiconductor element 11 does not depend on the flip chip method, but as shown in FIG.
The lead wire 16b of the tape 16 and the semiconductor element 11 may be connected by the bonding wire 41.
【００４０】[0040]
【発明の効果】以上説明したように本発明の半導体パッ
ケージによれば、テープキャリアのリード配線を半導体
素子と半導体パッケージの外部接続端子との接続配線と
して使用したことで、小形で製造が容易な多端子・高密
度配線型の半導体パッケージを提供することができる。
また、テープキャリアのリード配線を使用したことで、
断面寸法のバラツキの少ない配線が一貫して得られ、電
気的特性の向上を図ることも可能となる。As described above, according to the semiconductor package of the present invention, since the lead wire of the tape carrier is used as the connecting wire between the semiconductor element and the external connecting terminal of the semiconductor package, it is small and easy to manufacture. A multi-terminal / high-density wiring type semiconductor package can be provided.
Also, by using the lead wire of the tape carrier,
It is possible to consistently obtain wiring with a small variation in cross-sectional dimension and to improve the electrical characteristics.
【００４１】さらに、本発明の請求項６の半導体パッケ
ージによれば、半導体素子を搭載するセラミックス基板
として窒化アルミニウム基板或いは窒化ケイ素基板等の
放熱性に優れた材質の基板を用いることで、半導体素子
の熱を効率良く放散させることができる。Further, according to the semiconductor package of claim 6 of the present invention, by using a substrate of a material having excellent heat dissipation such as an aluminum nitride substrate or a silicon nitride substrate as the ceramic substrate on which the semiconductor element is mounted, The heat of can be efficiently dissipated.
【００４２】さらに、本発明の請求項２の半導体パッケ
ージによれば、セラミックス基板からテープキャリアへ
の熱伝導が低熱伝導性の付属基板によって抑制されるの
で、この付属基板に柔らかい接着剤を用いてテープキャ
リアを接着して付属基板とテープキャリアとの間の熱応
力を吸収するような構造をとった場合の、上記柔らかい
接着剤の加熱による接着強度の低下を抑制でき、接合の
信頼性を向上させることができる。Further, according to the semiconductor package of claim 2 of the present invention, since the heat conduction from the ceramic substrate to the tape carrier is suppressed by the attached substrate having low thermal conductivity, a soft adhesive is used for this attached substrate. When the tape carrier is bonded and the structure that absorbs the thermal stress between the accessory substrate and the tape carrier is adopted, it is possible to suppress the decrease in the adhesive strength due to the heating of the soft adhesive and improve the reliability of bonding. Can be made.
【００４３】さらに、本発明の請求項４および請求項５
の半導体パッケージによれば、テープキャリアのリード
配線、絶縁性フィルムおよび蓋によりマイクロストリッ
プライン構造が実現され、配線の特性インピーダンスを
設計用のデータとして容易に提供できるようになる。Further, claim 4 and claim 5 of the present invention.
According to the semiconductor package (1), the lead wire of the tape carrier, the insulating film, and the lid realize a microstrip line structure, and the characteristic impedance of the wire can be easily provided as design data.
【図１】本発明の第１の実施形態であるＢＧＡパッケー
ジの構造を模式的に示した断面図FIG. 1 is a cross-sectional view schematically showing the structure of a BGA package that is a first embodiment of the present invention.
【図２】図１のＢＧＡパッケージの変形列を示す図FIG. 2 is a diagram showing a modified row of the BGA package of FIG.
【図３】本発明の第２の実施形態であるＢＧＡパッケー
ジの構造を模式的に示した断面図FIG. 3 is a sectional view schematically showing the structure of a BGA package that is a second embodiment of the present invention.
【図４】図３のＢＧＡパッケージの変形列を示す図FIG. 4 is a view showing a modified row of the BGA package of FIG.
【図５】従来のＢＧＡパッケージの構造を模式的に示し
た断面図FIG. 5 is a sectional view schematically showing the structure of a conventional BGA package.
１１………半導体素子 １２………セラミックス基板 １３………高伝熱性の接合材 １４………低伝熱性の付属基板 １４ａ……キャビティ部 １６………テープキャリア（ＴＡＢテープ） １６ａ……絶縁性樹脂フィルム １６ｂ……リード配線 １７………柔らかい接着剤 １８………パッケージの外部接続端子 １９………ポッティング樹脂 ２１………蓋 ２２………低伝熱性の接合材 ２７………導電性を有する柔らかい接着剤 11: Semiconductor element 12: Ceramics substrate 13: High heat conductivity bonding material 14: Low heat conductivity accessory substrate 14a: Cavity part 16: Tape carrier (TAB tape) 16a. Insulating resin film 16b ...... Lead wiring 17 …… Soft adhesive 18 ………… Package external connection terminals 19 ………… Potting resin 21 ………… Lid 22 ………… Low thermal conductivity bonding material 27 ………… Conductive soft adhesive
Claims (6)
と、 前記半導体素子に一端が接続された複数のリード配線を
有し、これらリード配線の他端部を形成した部位が前記
セラミックス基板表面に接合されたテープキャリアと、 前記テープキャリア上の前記各リード配線の他端部に各
々形成された外部接続端子とを具備することを特徴とす
る半導体パッケージ。1. A ceramic substrate on which a semiconductor element is mounted, and a plurality of lead wirings, one end of which is connected to the semiconductor element, and a portion where the other end portion of these lead wirings is formed is bonded to the surface of the ceramic substrate. A semiconductor package comprising: a tape carrier; and external connection terminals formed on the other ends of the lead wires on the tape carrier.
て、 前記セラミックス基板の前記半導体素子の搭載面と前記
テープキャリアとの間に前記セラミックス基板より熱伝
導率の低い付属基板を設けてなることを特徴とする半導
体パッケージ。2. The semiconductor package according to claim 1, wherein an attachment substrate having a lower thermal conductivity than that of the ceramic substrate is provided between the mounting surface of the semiconductor substrate of the ceramic substrate and the tape carrier. And semiconductor package.
と、 前記セラミックス基板の前記半導体素子の搭載部分を閉
封する蓋と、 前記半導体素子に一端が接続された複数のリード配線を
有し、これらリード配線の他端部を形成した部位が前記
蓋の前記セラミックス基板と対向する面の反対側の面に
接合されたテープキャリアと、 前記テープキャリア上の前記各リード配線の他端部の先
端に各々形成された外部接続端子とを具備することを特
徴とする半導体パッケージ。3. A ceramic substrate on which a semiconductor element is mounted, a lid for closing the mounting portion of the ceramic substrate on which the semiconductor element is mounted, and a plurality of lead wirings having one end connected to the semiconductor element. A tape carrier in which a portion where the other end of the wiring is formed is joined to a surface of the lid opposite to the surface facing the ceramics substrate, and a tip of the other end of each lead wiring on the tape carrier, respectively. A semiconductor package, comprising: the formed external connection terminal.
て、 前記テープキャリアの各リード配線は、前記セラミック
ス基板と前記蓋とが対向する面の間を通して前記半導体
素子と前記外部接続端子との間に配線されていることを
特徴とする半導体パッケージ。4. The semiconductor package according to claim 3, wherein each lead wire of the tape carrier is provided between the semiconductor element and the external connection terminal through a space between the surfaces where the ceramic substrate and the lid face each other. A semiconductor package characterized by being provided.
ジにおいて、 前記テープキャリアは、絶縁性フィルム側を前記蓋に導
電性の接合材を用いて接合してあることを特徴とする半
導体パッケージ。5. The semiconductor package according to claim 3, wherein the tape carrier has an insulating film side bonded to the lid using a conductive bonding material.
パッケージにおいて、 前記セラミックス基板が窒化アルミニウム基板或いは窒
化ケイ素基板であることを特徴とする半導体パッケー
ジ。6. The semiconductor package according to claim 1, wherein the ceramics substrate is an aluminum nitride substrate or a silicon nitride substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8073880A JPH09266265A (en) | 1996-03-28 | 1996-03-28 | Semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8073880A JPH09266265A (en) | 1996-03-28 | 1996-03-28 | Semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09266265A true JPH09266265A (en) | 1997-10-07 |
Family
ID=13530972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8073880A Withdrawn JPH09266265A (en) | 1996-03-28 | 1996-03-28 | Semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09266265A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342455B1 (en) * | 1997-12-08 | 2002-08-22 | 닛뽕덴끼 가부시끼가이샤 | Semiconductor device and method of manufacturing the same |
| JP2003500834A (en) * | 1999-05-19 | 2003-01-07 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Carrier for electronic component and method of manufacturing carrier |
-
1996
- 1996-03-28 JP JP8073880A patent/JPH09266265A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342455B1 (en) * | 1997-12-08 | 2002-08-22 | 닛뽕덴끼 가부시끼가이샤 | Semiconductor device and method of manufacturing the same |
| JP2003500834A (en) * | 1999-05-19 | 2003-01-07 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Carrier for electronic component and method of manufacturing carrier |
| JP4758006B2 (en) * | 1999-05-19 | 2011-08-24 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Carrier for electronic component and method for manufacturing carrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3066579B2 (en) | Semiconductor package | |
| KR100283636B1 (en) | Semiconductor package and semiconductor mounting part | |
| JP2592308B2 (en) | Semiconductor package and computer using the same | |
| CN100562999C (en) | Circuit module | |
| JPH10256429A (en) | Semiconductor package | |
| JP3312611B2 (en) | Film carrier type semiconductor device | |
| JP3631638B2 (en) | Mounting structure of semiconductor device package | |
| JP2620611B2 (en) | Substrate for mounting electronic components | |
| JPH10256428A (en) | Semiconductor package | |
| JPH09266265A (en) | Semiconductor package | |
| JPH10256413A (en) | Semiconductor package | |
| JP2722451B2 (en) | Semiconductor device | |
| JP3297959B2 (en) | Semiconductor device | |
| JPH0846084A (en) | Surface mounting type semiconductor package, method of manufacture and semiconductor device | |
| JP2009277940A (en) | Semiconductor package, circuit board for mounting, and mounting structure | |
| JP3660817B2 (en) | Electronic circuit module | |
| JPH1084011A (en) | Semiconductor device, its manufacturing method and its mounting method | |
| JPH08255868A (en) | Semiconductor device and manufacturing method thereof | |
| JPH10275879A (en) | Semiconductor package | |
| JPH10256414A (en) | Semiconductor package | |
| JP3045940B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH10242322A (en) | Semiconductor package | |
| JP2521624Y2 (en) | Semiconductor device | |
| JPH04144162A (en) | Semiconductor device | |
| JPH1154532A (en) | Package for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030603 |