JPH09266216A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基板からゲート電極の上部までの高さ
を高くして、ゲート・ソース容量及びゲート・ドレイン
容量の低減を図る。 【解決手段】 断面Ｙ字型ゲート電極６が、半導体基板
１に固定された下部電極部６ａと、下部電極部６ａ上に
設けられた中部電極部６ｂと、中部電極部６ｂ上に設け
られた上部電極部６ｃとから構成されており、下部電極
部６ａと中部電極部６ｂとを合わせた高さが０．４μｍ
である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体装置及び半
導体装置の製造方法に関し、特に、断面Ｙ字型ゲート電
極を有する半導体装置及び半導体装置の製造方法に関す
る。

【０００２】

【従来の技術】図３３は従来の断面Ｔ字型ゲート電極を
有する半導体装置の製造方法を示した断面図である。断
面Ｔ字型ゲート電極２５は、図３３（ｃ）に示すよう
に、半導体基板２０に接している部分（以下、支持部２
５ａとする。）と、その支持部により支持されている部
分（以下、上部１５ｂとする。）とから構成されてい
る。断面Ｔ字型ゲート電極２５は、微細な幅（ゲート
長）Ｌｇを有しながら、かつ、水平方向に延ばすことに
より、水平断面積を大きくすれば、ゲート抵抗を低くす
ることができるため、高周波で低雑音性能が要求されて
いるＨＥＭＴ（High Electron Mobility Transistor）
等に適用されている。

【０００３】以下、断面Ｔ字型ゲート電極の形成方法を
説明する。まず、図３３（ａ）に示すように、半絶縁性
ＧａＡｓ基板２０Ａ上にエピタキシャル成長法などによ
り活性層２０Ｂを形成する。次に、活性層２０Ｂ上に光
学露光法を用いてソース電極２６及びドレイン電極２７
を形成する。なお、他の図においては、ソース電極２６
及びドレイン電極２７は図の簡略化のために省略し、ま
た、活性層２０Ｂ及び半絶縁性ＧａＡｓ基板２０Ａにつ
いても、それらを合わせて、単に、化合物半導体基板ま
たは半導体基板２０とする。

【０００４】次に、同じく図３３（ａ）に示すように、
比較的感度の低い電子ビーム用ポジ型レジスト２１を約
０．２μｍの膜厚で形成し、その上に、比較的感度の高
い電子ビーム用ポジ型レジスト２２を０．７μｍの膜厚
で形成して、２層レジスト構造を形成する。なお、ここ
で、レジスト２１及び２２の材料としては、例えば、レ
ジスト２１に低感度である高分子量ＰＭＭＡ（ポリメチ
ルメタクリレート）、レジスト２２に高感度である低分
子量のＰＭＭＡ（ポリメチルメタクリレート）等が用い
られる。次に、Ｔ字型ゲート電極の形成領域のレジスト
２２に対して、幅約１．０μｍで、電子ビーム２３を照
射する。このときの電子ビーム２３の露光は、レジスト
２１まで感光しない程度の露光量で行う。続けて、先程
の露光よりも狭い幅で（幅約０．２μｍ）、かつ、先程
よりも多い露光量で、Ｔ字型ゲート電極の形成領域のレ
ジスト２２に対し、電子ビーム２４を照射する。

【０００５】次に、ＭＩＢＫ（メチルイソブチルケト
ン）とＩＰＡ（イソプロピルアルコール）の混合液で現
像し、露光を行った領域、すなわち、幅０．２μｍのレ
ジスト２１及び幅１．０μｍのレジスト２２を除去し
て、Ｔ字型下部電極部パターン幅０．２μｍ、Ｔ字型上
部電極部パターン幅１．０μｍの断面Ｔ字型レジストパ
ターンを形成する。次に、図３３（ｂ）に示すように、
ゲート電極金属であるＰｔ／Ａｕなどの金属２４を蒸着
する。このとき、金属２４はレジスト２２上にも付着す
るが、有機洗浄等によるリフトオフにより、レジスト２
２上の金属２４とともに、レジスト２１及びレジスト２
２を取り除き、図３３（ｃ）に示すようなゲート長Ｌｇ
０．２μｍのＴ字型ゲート電極２５を形成する。

【０００６】

【発明が解決しようとする課題】従来の半導体装置にお
ける断面Ｔ字型ゲート電極２５は、半導体基板２０から
ゲート電極２５の上部２５ａまでの高さ、すなわち、支
持部２５ｂの高さ方向の長さが、上述のレジスト２１の
膜厚に相当し、したがって、現状では約０．２μｍ程度
であるため、このときのゲート・ソース容量及びゲート
・ドレイン容量では、周波数４０ＧＨｚ以上のミリ波帯
域では低雑音化や高利得化を図ることができないという
問題点があった。

【０００７】また、半導体基板２０からゲート電極２５
の上部２５ａまでの高さを高くしようとすると、上述の
レジスト２１の厚みを厚くしなければならず、レジスト
が厚くなるために微細化が困難になり、かつ、金属２４
の横方向の成長のため、ゲート電極２５の上部２５ａと
支持部２５ｂとがつながらず、満足な断面Ｔ字型ゲート
電極２５が形成不可能であるという問題点があった。

【０００８】この発明は、上記のような問題点を解消す
るためになされたもので、半導体基板からゲート電極の
上部までの高さを高くでき、ゲート・ソース容量及びゲ
ート・ドレイン容量を低減し、高性能の半導体装置およ
びその製造方法を得ることをを目的とする。

【０００９】

【課題を解決するための手段】本発明に係わる半導体装
置は、半導体基板と、半導体基板上に設けられたソース
電極、ドレイン電極及びこれらの間に位置するゲート電
極とを備え、ゲート電極が逆ステップ型の側断面形状を
有している。

【００１０】また、ゲート電極が、半導体基板上に設け
られ、第一の幅を有する支持部と、支持部上に設けら
れ、第一の幅より広い第二の幅を有する上部と、支持部
と上部との間に設けられ、第一の幅より広く第二の幅よ
り狭い幅を有する中間部とから構成されており、支持部
と中間部とを合わせた高さが０．４μｍである。

【００１１】また、支持部が、上記上部に対して、同軸
上に設けられている。

【００１２】また、支持部が、上部に対して、偏心して
設けられている。

【００１３】この発明に係わる半導体装置の製造方法
は、半導体基板上に設けられ、第一の幅を有する支持部
および支持部上に設けられ、第一の幅より広い第二の幅
を有する上部と、支持部と上部との間に設けられ、第一
の幅より広く第二の幅より狭い幅を有する中間部とから
構成された逆ステップ型の側断面形状を有するゲート電
極を備えた半導体装置の製造方法であって、半導体基板
上の全面に、第一のレジストを塗布する工程と、第一の
レジストより高感度で、第一のレジストと現像液が異な
る第二のレジストを、第一のレジスト上に塗布する工程
と、第二のレジストのゲート電極の形成予定領域に対し
て、第一の幅より広く上記第二の幅よりも狭い幅で露光
を行う工程と、第二のレジストを介して、露光を行った
領域内の第一のレジストに対して、第一の幅で露光を行
う工程と、第二のレジストのみを現像して、露光を行っ
た部分の第二のレジストを除去し、第一のレジスト上に
第二のレジストの抜きパターンを形成する工程と、第一
のレジストの現像液で現像が行える第三のレジストを、
第二のレジスト上及び抜きパターン内の第一のレジスト
上に塗布する工程と、第三のレジストに対して第二の幅
で露光を行う工程と、第三のレジスト及び第一のレジス
トを現像して、露光を行った部分の第三のレジスト及び
第一のレジストを除去し、逆ステップ型の側断面形状の
抜きパターンを形成する工程と、逆ステップ型の側断面
形状の抜きパターン内にゲート電極用金属を蒸着して、
ゲート電極を形成する工程と、露光を行っていない部分
の第一、第二及び第三のレジストを除去する工程とを備
えている。

【００１４】半導体基板上に設けられ、第一の幅を有す
る支持部と、支持部上に設けられ、第一の幅より広い第
二の幅を有する上部と、支持部と上部との間に設けら
れ、第一の幅より広く第二の幅より狭い幅を有する中間
部とから構成されるとともに、支持部が上部に対して偏
心して設けられている、逆ステップ型の側断面形状を有
するゲート電極を備えた半導体装置の製造方法であっ
て、半導体基板上の全面に、第一のレジストを塗布する
工程と、第一のレジストより低感度で、第一のレジスト
と現像液が異なる第二のレジストを第一のレジスト上に
塗布する工程と、第二のレジストより高感度で、第二の
レジストと現像液が異なる第三のレジストを第二のレジ
スト上に塗布する工程と、第三のレジスト及び第一のレ
ジストに対して第一の幅より広く第二の幅よりも狭い幅
でゲート電極の形成予定領域に露光を行う工程と、第二
のレジストに対して、第三のレジストを介して、第一の
幅で、ゲート電極の形成予定領域に対してオフセットを
かけて露光を行う工程と、第三のレジストのみを現像し
て、露光を行った部分の第三のレジストを除去し、第二
のレジスト上に第三のレジストの抜きパターンを形成す
る工程と、第二のレジストの現像液で現像が行える第四
のレジストを、第三のレジスト上及び抜きパターン内の
第二のレジスト上に塗布する工程と、第四のレジストに
対して第二の幅で露光を行う工程と、第四のレジスト、
第二のレジスト及び第一のレジストを現像して、露光を
行った部分の第四のレジスト、第二のレジスト及び第一
のレジストを除去し、逆ステップ型の側断面形状の抜き
パターンを形成する工程と、逆ステップ型の側断面形状
の抜きパターン内にゲート電極用金属を蒸着して、ゲー
ト電極を形成する工程と、露光を行っていない部分の第
一、第二、第三及び第四のレジストを除去する工程とを
備えている。

【００１５】また、半導体基板上に設けられたソース電
極及びドレイン電極と、半導体基板上に設けられ、第一
の幅を有する支持部と、支持部上に設けられ、第一の幅
より広い第二の幅を有する上部と、支持部と上部との間
に設けられ、第一の幅より広く第二の幅より狭い幅を有
する中間部とから構成された逆ステップ型の側断面形状
を有するゲート電極とを備えた半導体装置の製造方法で
あって、半導体基板上の全面に、第一のレジストを塗布
する工程と、第一のレジストより高感度で、第一のレジ
ストと現像液が異なる第二のレジストを第一のレジスト
上に塗布する工程と、第二のレジストのゲート電極の形
成予定領域に対して第一の幅より広く第二の幅よりも狭
い幅で露光を行う工程と、第一のレジスト及び第二のレ
ジストのソース電極及びドレイン電極の形成予定領域に
対して、露光を行う工程と、第二のレジストのみを現像
して、露光を行った部分の第二のレジストを除去し、第
一のレジスト上に第二のレジストの抜きパターンを形成
する工程と、第一のレジストの現像液で現像が行える第
三のレジストを、第二のレジスト及び抜きパターン内の
第一のレジスト上に塗布する工程と、第三のレジストの
ソース電極及びドレイン電極の形成予定領域に対して露
光を行う工程と、第三のレジスト及び第一のレジストを
現像して、露光を行った部分の第一のレジスト及び第三
のレジストを除去して、ソース電極及びドレイン電極の
形成予定領域に抜きパターンを形成する工程と、ソース
電極及びドレイン電極の形成予定領域の抜きパターン
に、ソース電極及びドレイン電極用の金属を蒸着して、
ソース電極及びドレイン電極を形成する工程と、露光を
行っていない部分の第三のレジストを除去する工程と、
第三のレジストと同じ材料の第四のレジストを、ソース
電極、ドレイン電極、第二のレジスト及び第一のレジス
ト上に塗布する工程と、第四のレジストに対して第二の
幅で露光を行う工程と、第四のレジスト及び第一のレジ
ストを現像して、露光を行った部分の第一のレジスト及
び第四のレジストを除去し、逆ステップ型の側断面形状
の抜きパターンを形成する工程と、逆ステップ型の側断
面形状の抜きパターン内にゲート電極用金属を蒸着し
て、ゲート電極を形成する工程と、露光を行っていない
部分の第一、第二及び第四のレジストを除去する工程と
を備えている。

【００１６】また、半導体基板上に設けられたソース電
極及びドレイン電極と、半導体基板上に設けられ、第一
の幅を有する支持部と、支持部上に設けられ、第一の幅
より広い第二の幅を有する上部と、支持部と上部との間
に設けられ、第一の幅より広く第二の幅より狭い幅を有
する中間部とから構成された逆ステップ型の側断面形状
を有するゲート電極とを備えた半導体装置の製造方法で
あって、半導体基板上の全面に、第一のレジストを塗布
する工程と、第一のレジストより低感度で、第一のレジ
ストと現像液が異なる第二のレジストを第一のレジスト
上に塗布する工程と、第二のレジストより高感度で、第
二のレジストと現像液が異なる第三のレジストを第二の
レジスト上に塗布する工程と、第三のレジスト及び第一
のレジストが感光する露光量で第一の幅より広く第二の
幅よりも狭い幅でゲート電極の形成予定領域に露光を行
う工程と、第二のレジストに対して、第三のレジストを
介して、第一の幅で、ゲート電極の形成予定領域に対し
てオフセットをかけて露光を行う工程と、第二のレジス
ト及び第一のレジストが感光する露光量で第一のレジス
ト及び第二のレジストのソース電極及びドレイン電極の
形成予定領域に対して露光を行う工程と、第三のレジス
トのみを現像して、露光を行った部分の第三のレジスト
を除去し、第二のレジスト上に第三のレジストの抜きパ
ターンを形成する工程と、第二のレジストの現像液で現
像が行える第四のレジストを、第三のレジスト上及び抜
きパターン内の第二のレジスト上に塗布する工程と、第
四のレジストのソース電極及びドレイン電極の形成予定
領域に対して露光を行う工程と、第四のレジスト、第二
のレジスト及び第一のレジストを現像して、露光を行っ
た部分の第四のレジスト、第二のレジスト及び第一のレ
ジストを除去して、ソース電極及びドレイン電極の形成
予定領域に抜きパターンを形成する工程と、ソース電極
及びドレイン電極の形成予定領域の抜きパターンに、ソ
ース電極及びドレイン電極用の金属を蒸着して、ソース
電極及びドレイン電極を形成する工程と、露光を行って
いない部分の第四のレジストを除去する工程と、第四の
レジストと同じ材料の第五のレジストを、ソース電極、
ドレイン電極、第二のレジスト及び第三のレジスト上に
塗布する工程と、第五のレジストに対して第二の幅で露
光を行う工程と、第五のレジスト、第二のレジスト及び
第一のレジストを現像して、露光を行った部分の第五の
レジスト、第二のレジスト及び第一のレジストを除去
し、逆ステップ型の側断面形状の抜きパターンを形成す
る工程と、逆ステップ型の側断面形状の抜きパターン内
にゲート電極用金属を蒸着して、ゲート電極を形成する
工程と、露光を行っていない部分の第一、第二、第三及
び第五のレジストを除去する工程とを備えている。

【００１７】また、第一のレジスト及び第二のレジスト
を合わせた層厚が０．４μｍになるように、第一のレジ
スト及び第二のレジストを塗布する。

【００１８】また、第一のレジスト及び第二のレジスト
が互いにミキシングを発生しない材料から構成されてい
る。

【００１９】また、第一のレジスト、第二のレジスト及
び第三のレジストを合わせた層厚が０．４μｍになるよ
うに、第一のレジスト、第二のレジスト及び第三のレジ
ストを塗布する。

【００２０】また、第一のレジスト及び第二のレジスト
が互いにミキシングを発生しない材料から構成されて、
第二のレジスト及び第三のレジストが互いにミキシング
を発生しない材料から構成されている。

【００２１】

【発明の実施の形態】

実施の形態１．以下、この発明の一実施の形態による断
面Ｙ字型ゲート電極を有する半導体装置を３層レジスト
を用いて形成する製造方法を図１乃至図６について説明
する。なお、ここで形成する断面Ｙ字型ゲート電極６
は、図６に示すように、側断面形状が、上方に向かって
階段状に幅が徐々に大きくなっている逆ステップ型を有
している。断面Ｙ字型ゲート電極６は、半導体基板に固
定され、幅Ｌ１（ゲート長Ｌｇ＝Ｌ１）の下部電極部６
ａ、下部電極部６ａよりやや広い幅Ｌ３の中部電極部６
ｂ、及び、中部電極部６ｂよりさらに広い幅Ｌ２の上部
電極部６ｃから構成されている（Ｌ１＜Ｌ３＜Ｌ２）。
断面Ｙ字型ゲート電極６は、半導体基板上に水平方向に
延びて設けられているため、その長さにより断面積を調
整すれば、任意にゲート抵抗を低くすることができる。
まず、図１に示すように、エピタキシャル成長法等を用
いて半絶縁性ＧａＡｓ基板１Ａ上に活性層１Ｂを形成し
た化合物半導体基板１上に、ソース電極８及びドレイン
電極９を形成する。なお、図２以降の図においては、半
絶縁性ＧａＡｓ基板１Ａおよび活性層１Ｂは図の簡略化
のために省略し、単に、（化合物）半導体基板１とす
る。

【００２２】次に、同じく図１に示すように、化合物半
導体基板１上に、最下層のレジストとなるレジスト２を
厚さ０．２μｍで塗布し、その上に中間層のレジストと
なるレジスト３を厚さ０．２μｍで塗布する。レジスト
２は、電子ビーム（以下、ＥＢとする。）、Deep UV、
Ｘ線に感度を有し、レジスト３より低感度で、レジスト
３の現像液で溶解しないポジレジストで、例えば、PMGI
（ポリジメチルグルタルイミド）から構成されている。
一方、レジスト３は、電子ビーム、Deep UV、Ｘ線に感
度を有し、レジスト２より高感度で、レジスト２の現像
液では溶解せず、レジスト２に対してミキシングを発生
しないポジレジストで、例えば、日本ゼオン（株）製の
商品名ZEP520を用いる。

【００２３】図２に示すように、レジスト３の上からＥ
Ｂ露光１０を用い、後の工程で形成する断面Ｙ字型ゲー
ト電極６（図６参照）の形成予定領域のレジスト３に対
して、断面Ｙ字型ゲート電極６の下部電極部の幅Ｌ１よ
りも広く、断面Ｙ字型ゲート電極６の上部電極部６ｃの
幅Ｌ２よりも狭い幅Ｌ３’で（Ｌ１＜Ｌ３＜Ｌ３’＜Ｌ
２、例えば、Ｌ３’＝０．３５μｍ、なお、ここで、Ｌ
３は断面Ｙ字型ゲート電極６の中部電極部６ｂの幅で、
Ｌ３とＬ３’の差は後述するミキシング層４の層厚に相
当する。）、かつ、レジスト２までは感光しない程度の
低露光量で露光を行う。次に、レジスト３を介して、レ
ジスト２に対して、断面Ｙ字型ゲート電極６の下部電極
部の幅Ｌ１で、かつ、先程よりも多い露光量で露光す
る。また、後の工程で形成するゲートパッド電極７（図
６参照）の形成予定領域に対しては、ゲートパッド電極
７の幅よりもやや広い幅で、ＥＢ露光１０もしくは光学
露光により、レジスト２まで感光する露光量で露光を行
う。図において、ＥＢ露光１０の矢印の線の長さは露光
量を示している。

【００２４】次に、図３に示すように、レジスト３の現
像液、例えば、有機溶剤のキシレンで、断面Ｙ字型ゲー
ト電極６の形成予定領域のレジスト３のみに、幅Ｌ３’
（例えば０．３５μｍ）の抜きパターンを形成する。こ
のときに、レジスト２はキシレンで溶解されないため、
レジスト３のみにパターンが形成される。また同時に、
ゲートパッド電極７の形成予定領域のレジスト３にも、
ゲートパッド電極７の幅よりもやや広い幅の抜きパター
ンが形成される。

【００２５】次に、図４に示すように、光学露光用レジ
ストで、レジスト２の現像液で溶解可能なレジスト５、
例えば、画像反転（イメージリバーサル）レジストを１
μｍの膜厚で塗布する。このとき、レジスト３とレジス
ト５との間には、厚み約２００Åのミキシング層４が形
成される。次に、断面Ｙ字型ゲート電極６の形成予定領
域のレジスト５に対して、断面Ｙ字型ゲート電極６の上
部電極部６ｃの幅Ｌ２で、かつ、レジスト２までは感光
しない程度の露光量で光学露光を行う。また、同時に、
ゲートパッド電極７の形成予定領域にゲートパッド電極
７の幅よりもやや広い幅で光学露光を行う。

【００２６】図５に示すように、露光後、画像反転さ
せ、レジスト２とレジスト５を有機アルカリ現像し、断
面Ｙ字型ゲート電極６の形成予定領域において、露光を
行ったＹ字型ゲート電極６の上部電極部６ｃの幅Ｌ２
（例えば０．７μｍ）のレジスト５とＹ字型ゲート電極
６の下部電極部の幅Ｌ１（例えば０．２μｍ）のレジス
ト２とを除去して、抜きパターンを形成する。また、同
時に、ゲートパッド電極７の形成予定領域において、露
光を行ったゲートパッド電極７の幅よりもやや広い幅の
レジスト２及びレジスト５を除去して、抜きパターンを
形成する。なお、図２において、レジスト３の上からＥ
Ｂ露光１０を用いレジスト２に対して断面Ｙ字型ゲート
電極６の形成予定領域の下部電極部の幅Ｌ１の露光をせ
ずに、レジスト５の塗布、露光、現像によりパターン形
成後、ＥＢ露光１０を用いてレジスト２に対して幅Ｌ３
の内側に幅Ｌ１で露光を行い、その後に、有機アルカリ
現像を行うようにしてよく、その場合も、図５に示す構
造を得ることができる。

【００２７】さらに、図６に示すように、半導体基板１
の活性層１Ｂ（図１参照）をエッチングして、断面Ｙ字
型ゲート電極６の形成予定領域およびゲートパッド電極
７の形成予定領域に、それぞれ、断面Ｙ字型ゲート電極
６の下部電極部の幅Ｌ１およびゲートパッド電極７の幅
よりもやや広い幅を有するリセス（溝状の凹部）１２を
形成した後に、ゲート電極金属６およびゲートパッド電
極７の材料であるＰｔ／Ａｕなどの金属を６０００Å程
度の膜厚で蒸着し、リフトオフにより、レジスト５上に
付着した金属とともに、レジスト５、レジスト３および
ミキシング層４を取り除いて、図６に示すようなゲート
長Ｌ１が０．２μｍの断面Ｙ字型ゲート電極６とゲート
パッド電極７とを形成する。これにより、半導体基板１
から断面Ｙ字型ゲート電極６の上部電極部６ｃまでの高
さを、レジスト２及びレジスト３を合わせた厚みである
約０．４μｍまで高くすることができるので、ゲート・
ソース容量及びゲート・ドレイン容量を低減することが
できる。

【００２８】このように、この実施の形態においては、
半導体基板１から断面Ｙ字型ゲート電極６の上部電極部
６ｃまでの高さを、レジスト２及びレジスト３を合わせ
た厚みに相当する約０．４μｍまで高くすることがで
き、ゲート・ソース容量及びゲート・ドレイン容量を低
減することができ、高周波帯域での高利得、高出力化が
図れる。さらに、中部電極部６ａにより、上部電極部６
ｃと下部電極部６ａの接合部分を太くすることができる
ため、機械的強度を向上でき、ゲート電極６の信頼性の
向上が図ることもできる。

【００２９】実施の形態２．以下、本発明の他の実施の
形態による断面Ｙ字型ゲートを自己整合で形成する半導
体装置の製造方法を図７乃至図１５について説明する。
まず、図７に示すように、実施の形態１と同様に、レジ
スト２を厚さ０．２μｍ、その上にレジスト３を厚さ
０．２μｍで形成して、化合物半導体基板１上に２層レ
ジストを形成する。

【００３０】この実施の形態においては、ゲート電極に
対してソース電極及びドレイン電極を自己整合で形成す
るため、図８に示すように、レジスト３の上からＥＢ露
光１０を用いて、断面Ｙ字型ゲート電極６の形成予定領
域のレジスト３に対しては、断面Ｙ字型ゲート電極６の
下部電極部の幅Ｌ１よりも広く、断面Ｙ字型ゲート電極
６の上部電極部６ｃの幅Ｌ２よりも狭い幅Ｌ３’で（Ｌ
１＜Ｌ３＜Ｌ３’＜Ｌ２、例えば、Ｌ３’＝０．３５μ
ｍ）、かつ、レジスト２までは感光しない程度の低露光
量で露光を行う。次に、レジスト２まで感光する程度の
露光量で、後の工程で形成するソース電極８及びドレイ
ン電極９（図１２参照）の形成予定領域に対しての露光
を行う。なお、図７乃至図１５においては、ゲートパッ
ド電極７（図６参照）の部分については、省略してい
る。

【００３１】図９に示すように、レジスト３の現像液、
例えば、有機溶剤のキシレンで、レジスト３のみに、断
面Ｙ字型ゲート電極６の形成予定領域に幅Ｌ３’（例え
ば０．３５μｍ）の抜きパターンを形成し、同時に、ソ
ース電極８及びドレイン電極９の形成予定領域にそれら
に相当する幅を有した抜きパターンを形成する。このと
き、レジスト２はキシレンで溶解されない。

【００３２】次に、図１０に示すように、光学露光用の
レジスト５、例えば、画像反転（イメージリバーサル）
レジストを１μｍ塗布する。このとき、レジスト３とレ
ジスト５の間には、ミキシング層４が形成される。次
に、ソース電極８及びドレイン電極９の形成予定領域の
レジスト５を光学露光で露光する。

【００３３】図１１に示すように、露光後、画像反転さ
せ、ソース電極８及びドレイン電極９のための抜きパタ
ーン部分のレジスト５及びレジスト２を、有機アルカリ
現像して除去して、ソース電極８及びドレイン電極９の
形成予定領域を開口する。なお、ここで、レジスト２の
ソース電極８及びドレイン電極９の形成予定領域は、図
８のＥＢ露光で露光されているため、上記現像によりレ
ジスト５と同時に除去され、抜きパターンが形成される
ものである。

【００３４】次に、レジスト５をマスクにして、ソース
電極８及びドレイン電極９を構成するための金属を蒸着
した後に、レジスト２及びレジスト３が溶解されずにレ
ジスト５のみが溶解する有機溶媒、例えば、アセトン
で、レジスト５をリフトオフする。それにより、図１２
に示すように、レジスト２、レジスト３およびミキシン
グ層４を残しながら、ソース電極８及びドレイン電極９
が形成される。

【００３５】図１３に示すように、上述のレジスト５と
同じ材料、すなわち、光学露光用で、レジスト２の現像
液で溶解可能な材料から構成されたレジスト５Ａ、例え
ば、画像反転（イメージリバーサル）レジストを、全面
に、１μｍ塗布する。その次に、断面Ｙ字型ゲート電極
６の上部電極部６ｃの幅Ｌ２に相当する幅で、レジスト
５Ａに対して、光学露光を行う。

【００３６】そして、露光後、画像反転させ、図１４に
示すように、レジスト２とレジスト５Ａを有機アルカリ
現像して除去する。それにより、断面Ｙ字型ゲート電極
６の上部電極部６ｃの幅Ｌ２、例えば、０．７μｍでレ
ジスト５Ａに、また、断面Ｙ字型ゲート電極６の下部電
極部の幅Ｌ１、例えば、０．２μｍでレジスト２に、抜
きパターンが形成される。

【００３７】図１５に示すように、活性層１Ｂ（図１参
照）をエッチングしてリセス１２を形成した後、レジス
ト５Ａをマスクにして、ゲート電極６を構成する例えば
Ｐｔ／Ａｕなどの金属を、６０００Å程度の層厚で蒸着
する。次に、リフトオフにより、レジスト２、レジスト
３、ミキシング層４及びレジスト５Ａを除去すると、図
１５に示すようなゲート長Ｌｇ０．２μｍの断面Ｙ字型
ゲート電極６が形成される。

【００３８】このように、この実施の形態においては、
断面Ｙ字型ゲート電極６を、ソース電極８及びドレイン
電極９に対して、図８のＥＢ露光１０により、自己整合
で重ね合わせずれなしに形成することができる。また、
半導体基板１から断面Ｙ字型ゲート電極６の上部電極部
６ｃまでの高さを、レジスト２及びレジスト３を合わせ
た厚みに相当する約０．４μｍまで高くすることがで
き、ゲート・ソース容量及びゲート・ドレイン容量を低
減することができる。この発明における断面Ｙ字型ゲー
トの電極構造を有する半導体装置の製造方法は、ゲー
ト、ソース、ドレイン電極を自己整合で形成できるため
安易に形成することができ、歩留まりの向上を図れる。

【００３９】実施の形態３．以下、断面Ｙ字型ゲート電
極を有する半導体装置を４層レジストを用いて形成する
製造方法の他の実施の形態を図１６乃至図２２を用いて
説明する。まず、実施の形態１と同様に、図１６に示す
ように、半導体基板１上に、ソース電極８及びドレイン
電極９を形成する。次に、半導体基板１上に、最下層の
レジスト１１を厚さ０．１μｍ、その上に中間層のレジ
スト２を厚さ０．１μｍ、さらに、その上に最上層のレ
ジスト３を厚さ０．２μｍで塗布する。レジスト１１
は、電子ビーム（ＥＢ）、Deep UV、Ｘ線に感度を有
し、レジスト２より高感度でレジスト３とほぼ同様の感
度を有し、レジスト２の現像液で溶解せず、レジスト２
に対してミキシングを発生しないポジレジストで、例え
ば、日本ゼオン（株）製の商品名ZEP7100から構成され
ている。レジスト２には、電子ビーム（ＥＢ）、DeepU
V、Ｘ線に感度を有し、レジスト３より低感度で、レジ
スト３の現像液で溶解しないポジレジストで、例えばＰ
ＭＧＩ（ポリジメチルグルタルイミド）を用いる。レジ
スト３は、電子ビーム、Deep UV、Ｘ線に感度を有し、
レジスト２より高感度で、レジスト２及びレジスト１１
の現像液で溶解せず、レジスト２に対してミキシングを
発生しないポジレジストで、例えば日本ゼオン（株）製
の商品名ZEP520を用いる。

【００４０】図１７に示すように、レジスト３の上から
ＥＢ露光１０を用いレジスト３及びレジスト１１に対し
ては、断面Ｙ字型ゲート電極６の下部電極部の幅よりも
広く、断面Ｙ字型ゲート電極６の上部電極部６ｃよりも
狭い幅Ｌ３’を低露光量で露光する。また、レジスト２
に対しては、断面Ｙ字型ゲート電極６の下部電極部Ｌ１
の幅を高露光量で、リセス１２の形成予定領域に対して
オフセットをかけて露光する。なお、ここで、オフセッ
トとは、中心線から左または右方向に所定の距離だけず
れている（偏心している）ことであり、したがって、上
記Ｌ１が、図２２に示すように、リセス１２（の形成予
定領域）の中心線と中心線を共有せずに、所定の距離だ
け、左または右方向（図２２では右方向）にずれている
ことをいう。また、ゲートパッド電極７（図２２参照）
の形成予定領域は、ＥＢ露光１０もしくは光学露光で、
レジスト２まで感光する露光量で露光する。

【００４１】図１８に示すように、レジスト３の現像
液、例えば、有機溶剤のキシレンで現像し、レジスト３
のみに幅Ｌ３’、例えば、０．３５μｍの抜きパターン
およびゲートパッド電極７の幅に相当する抜きパターン
を形成する。このときに、レジスト２及びレジスト１１
はキシレンで溶解されない。

【００４２】図１９に示すように、光学露光用で、レジ
スト２の現像液で溶解可能なレジスト５、例えば、画像
反転（イメージリバーサル）レジストを１μｍ塗布す
る。このとき、レジスト３とレジスト５の間には、厚み
約２００Åのミキシング層４が形成される。次に、断面
Ｙ字型ゲート電極６の上部電極部６ｃの幅Ｌ２でレジス
ト５を光学露光により露光する。

【００４３】図２０に示すように、露光後、画像反転さ
せ、レジスト２とレジスト５を有機アルカリ現像し、幅
Ｌ２、例えば、０．７μｍの抜きパターンをレジスト５
に、幅Ｌ１、例えば、０．２μｍの抜きパターンをレジ
スト２に形成する。また、それと同時に、ゲートパッド
電極７の形成予定領域のレジスト２及びレジスト５を開
口する。このとき、図１７の工程において、断面Ｙ字型
ゲート電極６の下部電極部の幅はリセス１２の形成予定
領域に対してオフセットをかけて露光されているため、
レジスト５の幅Ｌ２の抜きパターンに対してレジスト２
の幅Ｌ１の抜きパターンはオフセットがかかる。

【００４４】図２１に示すように、レジスト１１のみ、
例えば、メチルイソブチルケトンで現像することによ
り、リセス１２の幅に相当する幅Ｌ４（＝Ｌ３’）、例
えば、０．３μｍで抜きパターンが形成されるが、この
抜きパターンは、レジスト２の幅Ｌ１の抜きパターンに
対してオフセットがかかる。

【００４５】半導体基板１の活性層１Ｂ（図１参照）を
エッチングすることによりリセス１２を形成し、レジス
ト５をマスクして、断面Ｙ字型ゲート電極６を構成する
金属であるＰｔ／Ａｕなどを６０００Å程度蒸着した
後、リフトオフにより、レジスト５等を除去して、図２
２に示すようなゲート長Ｌｇ＝０．２μｍでリセス１２
内にオフセットがかかっている断面Ｙ字型ゲート電極６
を、重ね合わせによるずれなしに形成でき、また、ゲー
トパッド電極７も同時に形成できる。

【００４６】これにより、半導体基板１から断面Ｙ字型
ゲート電極６の上部電極部６ｃまでの高さをレジスト２
及びレジスト３を合わせた厚みである約０．４μｍまで
高くすることができ、ゲート・ソース容量及びゲート・
ドレイン容量を低減でき、また、上述したような方法に
より、断面Ｙ字型ゲート電極６の下部電極部をリセス１
２内にオフセットを容易にかけられるため、断面Ｙ字型
ゲート電極６の下部電極部をリセス１２内のソース電極
８側に寄せた場合、ソース抵抗及びソース・ドレイン容
量の低減を図れる。また、この発明におけるリセス１２
内にオフセットを有する断面Ｙ字型ゲート電極６の構造
は、上部電極部６ｃがリセス１２の上部を覆うように設
けられているため、後工程にあるプラズマ処理等の半導
体基板へダメージを低減することができる。

【００４７】実施の形態４．以下、この発明の断面Ｙ字
型ゲートを自己整合で形成する半導体装置の製造方法の
他の実施の形態を図２３乃至図３２について説明する。
まず、まず、実施の形態３と同様に、図２３に示すよう
に、半導体基板１上に、最下層のレジスト１１を厚さ
０．１μｍ、その上に中間層のレジスト２を厚さ０．１
μｍ、さらに、その上に最上層のレジスト３を厚さ０．
２μｍで塗布する。

【００４８】この実施の形態においては、ゲート電極に
対してソース電極及びドレイン電極を自己整合で形成す
るため、図２４に示すように、レジスト３の上から一回
のＥＢ露光１０を用いて、断面Ｙ字型ゲート電極６の形
成予定領域のレジスト３に対しては、断面Ｙ字型ゲート
電極６の下部電極部の幅Ｌ１よりも広く、断面Ｙ字型ゲ
ート電極６の上部電極部６ｃの幅Ｌ２よりも狭い幅Ｌ
３’で、かつ、レジスト３及びレジスト１１が感光する
露光量で露光する。次に、レジスト２に対しては、高露
光量で、断面Ｙ字型ゲート電極６の下部電極部の幅Ｌ１
（図２２参照）で、かつ、リセス１２の形成予定領域に
対してオフセットをかけて露光する。また、後の工程で
形成するソース電極８及びドレイン電極９（図２９参
照）の形成予定領域に対してレジスト２及びレジスト１
１が感光する露光量で露光を行う。なお、図２３乃至図
３２においては、ゲートパッド電極７（図６参照）の部
分については、省略している。

【００４９】図２５に示すように、レジスト３の現像
液、例えば、有機溶剤のキシレンで、レジスト３のみ
に、断面Ｙ字型ゲート電極６の形成予定領域に幅Ｌ３’
（例えば０．３５μｍ）の抜きパターンを形成し、同時
に、ソース電極８及びドレイン電極９の形成予定領域に
それらに相当する幅を有した抜きパターンを形成する。
このとき、レジスト２及び１１はキシレンで溶解されな
い。

【００５０】次に、図２６に示すように、光学露光用の
レジスト５、例えば、画像反転（イメージリバーサル）
レジストを１μｍ塗布する。このとき、レジスト３とレ
ジスト５の間には、ミキシング層４が形成される。次
に、ソース電極８及びドレイン電極９の形成予定領域の
レジスト５を光学露光で露光する。

【００５１】図２７に示すように、露光後、画像反転さ
せ、ソース電極８及びドレイン電極９のための抜きパタ
ーン部分のレジスト５及びレジスト２を、有機アルカリ
現像して除去して、ソース電極８及びドレイン電極９の
形成予定領域を開口し、レジスト１１のみ残る抜きパタ
ーンが形成される。なお、ここで、レジスト２のソース
電極８及びドレイン電極９の形成予定領域は、図２４の
ＥＢ露光１０で露光されているため、上記現像によりレ
ジスト５と同時に除去され、抜きパターンが形成される
ものである。

【００５２】図２８に示すように、レジスト１１を有機
現像、例えば、メチルイソブチルケトンで現像して、ソ
ース電極８及びドレイン電極９の形成予定領域を開口す
る。

【００５３】次に、レジスト５をマスクにして、ソース
電極８及びドレイン電極９を構成するための金属を蒸着
した後に、レジスト２、レジスト３及びレジスト１１が
溶解されずにレジスト５のみが溶解する有機溶媒、例え
ば、アセトンで、レジスト５をリフトオフする。それに
より、図２９に示すように、レジスト２、レジスト３ミ
キシング層４及びレジスト１１を残しながら、ソース電
極８及びドレイン電極９が形成される。

【００５４】次に、上述のレジスト５と同じ材料、すな
わち、光学露光用で、レジスト２の現像液で溶解可能な
材料から構成されたレジスト５Ａ、例えば、画像反転
（イメージリバーサル）レジストを、全面に、１μｍ塗
布する。その次に、断面Ｙ字型ゲート電極６の上部電極
部６ｃの幅Ｌ２に相当する幅で、レジスト５Ａに対し
て、光学露光を行う。そして、露光後、画像反転させ、
図３０に示すように、レジスト２とレジスト５Ａを有機
アルカリ現像して除去する。それにより、断面Ｙ字型ゲ
ート電極６の上部電極部６ｃの幅Ｌ２、例えば、０．７
μｍでレジスト５Ａに、また、断面Ｙ字型ゲート電極６
の下部電極部の幅Ｌ１、例えば、０．２μｍでレジスト
２に、抜きパターンが形成される。

【００５５】図３１に示すように、レジスト１１のみ、
例えば、メチルイソブチルケトンで現像することによ
り、リセス１２の幅に相当する幅Ｌ４、例えば、０．３
μｍで抜きパターンが形成されるが、この抜きパターン
は、レジスト２の幅Ｌ１の抜きパターンに対してオフセ
ットがかかる。

【００５６】図３２に示すように、活性層１Ｂ（図１参
照）をエッチングしてリセス１２を形成した後、レジス
ト５Ａをマスクにして、ゲート電極６を構成する例えば
Ｐｔ／Ａｕなどの金属を、６０００Å程度の層厚で蒸着
する。次に、リフトオフにより、レジスト１１、レジス
ト２、レジスト３、ミキシング層４及びレジスト５Ａを
除去すると、図１５に示すようなゲート長Ｌｇ０．２μ
ｍの断面Ｙ字型ゲート電極６が形成される。

【００５７】これにより、半導体基板１から断面Ｙ字型
ゲート電極６の上部電極部６ｃまでの高さをレジスト２
及びレジスト３を合わせた厚みである約０．４μｍまで
高くすることができ、ゲート・ソース容量及びゲート・
ドレイン容量を低減でき、また、上述したような方法に
より、断面Ｙ字型ゲート電極６の下部電極部をリセス１
２内にオフセットを容易にかけられるため、断面Ｙ字型
ゲート電極６の下部電極部をリセス１２内のソース電極
８側に寄せた場合、ソース抵抗及びソース・ドレイン容
量の低減を図れる。また、この発明におけるリセス１２
内にオフセットを有する断面Ｙ字型ゲート電極６の構造
は、上部電極部６ｃがリセス１２の上部を覆うように設
けられているため、後工程にあるプラズマ処理等の半導
体基板へダメージを低減することができる。この発明に
おける断面Ｙ字型ゲートの電極構造を有する半導体装置
の製造方法は、ゲート、ソース、ドレイン電極を自己整
合で形成できるため安易に形成することができ、歩留ま
りの向上を図れる。

【００５８】

【発明の効果】この発明の半導体装置によれば、半導体
基板と、半導体基板上に設けられたソース電極、ドレイ
ン電極及びこれらの間に位置するゲート電極とを備え、
ゲート電極が逆ステップ型の側断面形状を有しているの
で、半導体基板からゲート電極上部までの高さを高くす
ることができ、それにより、ゲート・ソース容量及びゲ
ート・ドレイン容量を低減できるとともに、逆ステップ
型にしたため、微細なゲート長を保持しながら、電極上
部とそれを支持している部分との接続が安定したゲート
電極が得られ、電気的信頼性を向上させることができる
という効果を奏する。

【００５９】また、半導体基板と、半導体基板上に設け
られたゲート電極とを備え、ゲート電極が、半導体基板
上に固定され、第一の幅を有する支持部と、支持部上に
設けられ、支持部の幅より広い第二の幅を有する上部
と、支持部と上部との間に設けられて、第一の幅より広
く第二の幅より狭い幅を有する中間部とから構成され
て、支持部と中間部とを合わせた高さを０．４μｍにし
たので、従来の断面Ｔ字型ゲートよりも半導体基板から
ゲート電極の上部の高さを高くすることにできるため、
ゲート・ソース容量及びゲート・ドレイン容量を低減で
き、高周波帯域での高利得、高出力化が図れるという効
果を奏する。

【００６０】また、支持部が、上部に対して、同軸上に
設けられているので、安定がよく、高い信頼性を有する
ことができる。

【００６１】また、支持部が、上部に対して、同軸でな
く偏移して設けられているので、ゲート電極をソース電
極側に寄せた場合、ソース抵抗を低減できるとともに、
ソース・ドレイン容量の低減を図ることができる。

【００６２】また、この発明の半導体装置の製造方法
は、半導体基板上に設けられ、第一の幅を有する支持部
と、上記支持部上に設けられ、上記第一の幅より広い第
二の幅を有する上部と、支持部と上部との間に設けられ
て、第一の幅より広く第二の幅より狭い幅を有する中間
部とから構成された逆ステップ型の側断面形状を有する
ゲート電極を備えた半導体装置の製造方法であって、半
導体基板上の全面に、第一のレジストを塗布する工程
と、第一のレジストより高感度で、第一のレジストと現
像液が異なる第二のレジストを、第一のレジスト上に塗
布する工程と、第二のレジストのゲート電極の形成予定
領域に対して、第一の幅より広く第二の幅よりも狭い幅
で露光を行う工程と、第二のレジストを介して、露光を
行った領域内の第一のレジストに対して、第一の幅で露
光を行う工程と、第二のレジストのみを現像して、露光
を行った部分の第二のレジストを除去し、第一のレジス
ト上に第二のレジストの抜きパターンを形成する工程
と、第一のレジストの現像液で現像が行える第三のレジ
ストを、第二のレジスト上及び抜きパターン内の第一の
レジスト上に塗布する工程と、第三のレジストに対して
第二の幅で露光を行う工程と、第三のレジスト及び第一
のレジストを現像して、露光を行った部分の第三のレジ
スト及び第一のレジストを除去し、逆ステップ型の側断
面形状の抜きパターンを形成する工程と、逆ステップ型
の側断面形状の抜きパターン内にゲート電極用金属を蒸
着して、ゲート電極を形成する工程と、露光を行ってい
ない部分の第一、第二及び第三のレジストを除去する工
程とを備えるようにしたので、従来の断面Ｔ字型ゲート
よりも半導体基板からゲート電極の上部までの高さを高
くした半導体装置を容易に製造することができ、ゲート
・ソース容量、ゲート・ドレイン容量を低減できる、高
周波帯域での高利得、高出力化が図れる。

【００６３】また、半導体基板上に設けられ、第一の幅
を有する支持部および支持部上に設けられ、第一の幅よ
り広い第二の幅を有する上部とから構成されるととも
に、支持部が上部に対して同軸でなく偏移して設けられ
ている、逆ステップ型の側断面形状を有するゲート電極
を備えた半導体装置の製造方法であって、半導体基板上
の全面に、第一のレジストを塗布する工程と、第一のレ
ジストより低感度で、第一のレジストと現像液が異なる
第二のレジストを第一のレジスト上に塗布する工程と、
第二のレジストより高感度で、第二のレジストと現像液
が異なる第三のレジストを第二のレジスト上に塗布する
工程と、第三のレジストに対して第一の幅より広く第二
の幅よりも狭い幅でゲート電極の形成予定領域に露光を
行う工程と、第二のレジストに対して、第三のレジスト
を介して、第一の幅で、ゲート電極の形成予定領域に対
してオフセットをかけて露光を行う工程と、第三のレジ
ストのみを現像して、露光を行った部分の第三のレジス
トを除去し、第二のレジスト上に第三のレジストの抜き
パターンを形成する工程と、第二のレジストの現像液で
現像が行える第四のレジストを、第三のレジスト上及び
抜きパターン内の第二のレジスト上に塗布する工程と、
第四のレジストに対して第二の幅で露光を行う工程と、
第四のレジスト、第二のレジスト及び第一のレジストを
現像して、露光を行った部分の第四のレジスト、第二の
レジスト及び第一のレジストを除去し、逆ステップ型の
側断面形状の抜きパターンを形成する工程と、逆ステッ
プ型の側断面形状の抜きパターン内にゲート電極用金属
を蒸着して、ゲート電極を形成する工程と、露光を行っ
ていない部分の第一、第二、第三及び第四のレジストを
除去する工程とを備えるようにしたので、支持部を上部
に対して同軸でなく偏移して設けることができるので、
ゲート電極をソース電極側に寄せた場合、ソース抵抗を
低減できるとともに、ソース・ドレイン容量の低減を図
ることができる半導体装置を容易に製造することができ
る。リセス内にオフセットを有する断面Ｙ字型ゲートの
電極構造は、ゲート電極の上部がリセスの上部を覆うよ
うにあるため、後工程にあるプラズマ処理等の半導体基
板へダメージを低減することができる。

【００６４】また、半導体基板上に設けられたソース電
極及びドレイン電極と、半導体基板上に設けられ、第一
の幅を有する支持部および上記支持部上に設けられ、上
記第一の幅より広い第二の幅を有する上部とから構成さ
れた逆ステップ型の側断面形状を有するゲート電極とを
備えた半導体装置の製造方法であって、半導体基板上の
全面に、第一のレジストを塗布する工程と、第一のレジ
ストより高感度で、第一のレジストと現像液が異なる第
二のレジストを第一のレジスト上に塗布する工程と、第
二のレジストのゲート電極の形成予定領域に対して第一
の幅より広く第二の幅よりも狭い幅で露光を行う工程
と、第一のレジスト及び第二のレジストのソース電極及
びドレイン電極の形成予定領域に対して、露光を行う工
程と、第二のレジストのみを現像して、露光を行った部
分の第二のレジストを除去し、第一のレジスト上に第二
のレジストの抜きパターンを形成する工程と、第一のレ
ジストの現像液で現像が行える第三のレジストを、第二
のレジスト及び抜きパターン内の第一のレジスト上に塗
布する工程と、第三のレジストのソース電極及びドレイ
ン電極の形成予定領域に対して露光を行う工程と、第三
のレジスト及び第一のレジストを現像して、露光を行っ
た部分の第一のレジスト及び第三のレジストを除去し
て、ソース電極及びドレイン電極の形成予定領域に抜き
パターンを形成する工程と、ソース電極及びドレイン電
極の形成予定領域の抜きパターンに、ソース電極及びド
レイン電極用の金属を蒸着して、ソース電極及びドレイ
ン電極を形成する工程と、露光を行っていない部分の第
三のレジストを除去する工程と、第三のレジストと同じ
材料の第四のレジストを、ソース電極、ドレイン電極、
第二のレジスト及び第一のレジスト上に塗布する工程
と、第四のレジストに対して第二の幅で露光を行う工程
と、第四のレジスト及び第一のレジストを現像して、露
光を行った部分の第一のレジスト及び第四のレジストを
除去し、逆ステップ型の側断面形状の抜きパターンを形
成する工程と、逆ステップ型の側断面形状の抜きパター
ン内にゲート電極用金属を蒸着して、ゲート電極を形成
する工程と、露光を行っていない部分の第一、第二及び
第四のレジストを除去する工程とを備えるようにしたの
で、従来の断面Ｔ字型ゲートよりも半導体基板からゲー
ト電極の上部までの高さを高くした半導体装置を容易に
製造することができ、ゲート・ソース容量、ゲート・ド
レイン容量を低減できる、高周波帯域での高利得、高出
力化が図れるとともに、ゲート電極、ソース電極及びド
レイン電極を自己整合で形成できるため安易に形成する
ことができ、歩留まりの向上を図れる。

【００６５】また、半導体基板上に設けられたソース電
極及びドレイン電極と、半導体基板上に設けられ、第一
の幅を有する支持部および上記支持部上に設けられ、上
記第一の幅より広い第二の幅を有する上部とから構成さ
れた逆ステップ型の側断面形状を有するゲート電極とを
備えた半導体装置の製造方法であって、半導体基板上の
全面に、第一のレジストを塗布する工程と、第一のレジ
ストより低感度で、第一のレジストと現像液が異なる第
二のレジストを上記第一のレジスト上に塗布する工程
と、第二のレジストより高感度で、第二のレジストと現
像液が異なる第三のレジストを第二のレジスト上に塗布
する工程と、第三のレジスト及び第一のレジストが感光
する露光量で第一の幅より広く第二の幅よりも狭い幅で
ゲート電極の形成予定領域に露光を行う工程と、第二の
レジストに対して、第三のレジストを介して、第一の幅
で、ゲート電極の形成予定領域に対してオフセットをか
けて露光を行う工程と、第二のレジスト及び第一のレジ
ストが感光する露光量で第一のレジスト及び第二のレジ
ストのソース電極及びドレイン電極の形成予定領域に対
して露光を行う工程と、第三のレジストのみを現像し
て、露光を行った部分の第三のレジストを除去し、第二
のレジスト上に第三のレジストの抜きパターンを形成す
る工程と、第二のレジストの現像液で現像が行える第四
のレジストを、第三のレジスト上及び抜きパターン内の
第二のレジスト上に塗布する工程と、第四のレジストの
ソース電極及びドレイン電極の形成予定領域に対して露
光を行う工程と、第四のレジスト、第二のレジスト及び
第一のレジストを現像して、露光を行った部分の第四の
レジスト、第二のレジスト及び第一のレジスタを除去し
て、ソース電極及びドレイン電極の形成予定領域に抜き
パターンを形成する工程と、ソース電極及びドレイン電
極の形成予定領域の抜きパターンに、ソース電極及びド
レイン電極用の金属を蒸着して、ソース電極及びドレイ
ン電極を形成する工程と、露光を行っていない部分の第
四のレジストを除去する工程と、第四のレジストと同じ
材料の第五のレジストを、ソース電極、ドレイン電極、
第二のレジスト及び第三のレジスト上に塗布する工程
と、第五のレジストに対して第二の幅で露光を行う工程
と、第五のレジスト、第二のレジスト及び第一のレジス
トを現像して、露光を行った部分の第五のレジスト、第
二のレジスト及び第一のレジストを除去し、逆ステップ
型の側断面形状の抜きパターンを形成する工程と、逆ス
テップ型の側断面形状の抜きパターン内にゲート電極用
金属を蒸着して、ゲート電極を形成する工程と、露光を
行っていない部分の第一、第二、第三及び第五のレジス
トを除去する工程とを備えるようにしたので、従来の断
面Ｔ字型ゲートよりも半導体基板からゲート電極の上部
までの高さを高くした半導体装置を容易に製造すること
ができ、ゲート・ソース容量、ゲート・ドレイン容量を
低減できる、高周波帯域での高利得、高出力化が図れる
とともに、ゲート電極、ソース電極及びドレイン電極を
自己整合で形成できるため安易に形成することができ、
歩留まりの向上を図れ、また、支持部を上部に対して同
軸でなく偏移して設けることができるので、ゲート電極
をソース電極側に寄せた場合、ソース抵抗を低減できる
とともに、ソース・ドレイン容量の低減を図ることがで
きる半導体装置を容易に製造することができる。

【００６６】また、第一のレジスト及び第二のレジスト
を合わせた層厚が０．４μｍになるように、上記第一の
レジスト及び上記第二のレジストを塗布するようにした
ので、従来の断面Ｔ字型ゲートよりも半導体基板からゲ
ート電極の上部までの高さを高くした半導体装置を容易
に製造することができる。

【００６７】また、第一のレジスト及び第二のレジスト
が互いにミキシングを発生しない材料から構成されてい
るので、重ね合わせによるずれなしにゲート電極を製造
することができる。

【００６８】また、第一のレジスト、第二のレジスト及
び第三のレジストを合わせた層厚が０．４μｍになるよ
うに、第一のレジスト、第二のレジスト及び第三のレジ
ストを塗布するようにしたので、上記第一のレジスト及
び上記第二のレジストを塗布するようにしたので、従来
の断面Ｔ字型ゲートよりも半導体基板からゲート電極の
上部までの高さを高くした半導体装置を容易に製造する
ことができる。

【００６９】また、第一のレジスト及び第二のレジスト
が互いにミキシングを発生しない材料から構成し、第二
のレジスト及び第三のレジストが互いにミキシングを発
生しない材料から構成するようにしたので、重ね合わせ
によるずれなしにゲート電極を製造することができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による３層レジスト
を用いた断面Ｙ字型ゲート電極を備えた半導体装置の製
造方法を示した断面図である。

【図２】 この発明の実施の形態１による３層レジスト
を用いた断面Ｙ字型ゲート電極を備えた半導体装置の製
造方法を示した断面図である。

【図３】 この発明の実施の形態１による３層レジスト
を用いた断面Ｙ字型ゲート電極を備えた半導体装置の製
造方法を示した断面図である。

【図４】 この発明の実施の形態１による３層レジスト
を用いた断面Ｙ字型ゲート電極を備えた半導体装置の製
造方法を示した断面図である。

【図５】 この発明の実施の形態１による３層レジスト
を用いた断面Ｙ字型ゲート電極を備えた半導体装置の製
造方法を示した断面図である。

【図６】 この発明の実施の形態１による３層レジスト
を用いた断面Ｙ字型ゲート電極を備えた半導体装置の製
造方法を示した断面図である。

【図７】 この発明の実施の形態２による３層レジスト
を用いた断面Ｙ字型ゲート電極を備えた半導体装置の製
造方法を示した断面図である。

【図８】 この発明の実施の形態２による３層レジスト
を用いた断面Ｙ字型ゲート電極を備えた半導体装置の製
造方法を示した断面図である。

【図９】 この発明の実施の形態２による３層レジスト
を用いた断面Ｙ字型ゲート電極を備えた半導体装置の製
造方法を示した断面図である。

【図１０】 この発明の実施の形態２による３層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図１１】 この発明の実施の形態２による３層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図１２】 この発明の実施の形態２による３層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図１３】 この発明の実施の形態２による３層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図１４】 この発明の実施の形態２による３層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図１５】 この発明の実施の形態２による３層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図１６】 この発明の実施の形態３による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図１７】 この発明の実施の形態３による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図１８】 この発明の実施の形態３による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図１９】 この発明の実施の形態３による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図２０】 この発明の実施の形態３による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図２１】 この発明の実施の形態３による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図２２】 この発明の実施の形態３による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図２３】 この発明の実施の形態４による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図２４】 この発明の実施の形態４による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図２５】 この発明の実施の形態４による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図２６】 この発明の実施の形態４による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図２７】 この発明の実施の形態４による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図２８】 この発明の実施の形態４による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図２９】 この発明の実施の形態４による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図３０】 この発明の実施の形態４による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図３１】 この発明の実施の形態４による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図３２】 この発明の実施の形態４による４層レジス
トを用いた断面Ｙ字型ゲート電極を備えた半導体装置の
製造方法を示した断面図である。

【図３３】 従来の半導体装置の製造方法を示した断面
図である。

【符号の説明】

１，２０ 半導体基板、２，３，５，５Ａ，１１ レジ
スト、６ 断面Ｙ字型ゲート電極、７ ゲートパッド電
極、８ ソース電極、９ ドレイン電極。

Claims (12)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、 上記半導体基板上に設けられたソース電極、ドレイン電
   極及びこれらの間に位置するゲート電極とを備え、 上記ゲート電極が逆ステップ型の側断面形状を有してい
   ることを特徴とする半導体装置。
2. 【請求項２】 上記ゲート電極が、半導体基板上に設け
   られ、第一の幅を有する支持部と、上記支持部上に設け
   られ、上記第一の幅より広い第二の幅を有する上部と、
   上記支持部と上記上部との間に設けられ、上記第一の幅
   より広く上記第二の幅より狭い幅を有する中間部とから
   構成されており、 上記支持部と上記中間部とを合わせた高さが０．４μｍ
   であることを特徴とする半導体装置。
3. 【請求項３】 上記支持部が、上記上部に対して、同軸
   上に設けられていることを特徴とする請求項１または２
   に記載の半導体装置。
4. 【請求項４】 上記支持部が、上記上部に対して、偏心
   して設けられていることを特徴とする請求項１または２
   に記載の半導体装置。
5. 【請求項５】 半導体基板上に設けられ、第一の幅を有
   する支持部および上記支持部上に設けられ、上記第一の
   幅より広い第二の幅を有する上部と、上記支持部と上記
   上部との間に設けられ、上記第一の幅より広く上記第二
   の幅より狭い幅を有する中間部とから構成された逆ステ
   ップ型の側断面形状を有するゲート電極を備えた半導体
   装置の製造方法であって、 上記半導体基板上の全面に、第一のレジストを塗布する
   工程と、 上記第一のレジストより高感度で、上記第一のレジスト
   と現像液が異なる第二のレジストを、上記第一のレジス
   ト上に塗布する工程と、 上記第二のレジストの上記ゲート電極の形成予定領域に
   対して、上記第一の幅より広く上記第二の幅よりも狭い
   幅で露光を行う工程と、 上記第二のレジストを介して、上記露光を行った領域内
   の上記第一のレジストに対して、上記第一の幅で露光を
   行う工程と、 上記第二のレジストのみを現像して、上記露光を行った
   部分の上記第二のレジストを除去し、上記第一のレジス
   ト上に上記第二のレジストの抜きパターンを形成する工
   程と、 上記第一のレジストの現像液で現像が行える第三のレジ
   ストを、上記第二のレジスト上及び上記抜きパターン内
   の上記第一のレジスト上に塗布する工程と、 上記第三のレジストに対して上記第二の幅で露光を行う
   工程と、 上記第三のレジスト及び上記第一のレジストを現像し
   て、上記露光を行った部分の上記第三のレジスト及び上
   記第一のレジストを除去し、逆ステップ型の側断面形状
   の抜きパターンを形成する工程と、 上記逆ステップ型の側断面形状の抜きパターン内にゲー
   ト電極用金属を蒸着して、上記ゲート電極を形成する工
   程と、 上記露光を行っていない部分の上記第一、第二及び第三
   のレジストを除去する工程とを備えたことを特徴とする
   半導体装置の製造方法。
6. 【請求項６】 半導体基板上に設けられ、第一の幅を有
   する支持部と、上記支持部上に設けられ、上記第一の幅
   より広い第二の幅を有する上部と、上記支持部と上記上
   部との間に設けられ、上記第一の幅より広く上記第二の
   幅より狭い幅を有する中間部とから構成されるととも
   に、上記支持部が上記上部に対して偏心して設けられて
   いる、逆ステップ型の側断面形状を有するゲート電極を
   備えた半導体装置の製造方法であって、 上記半導体基板上の全面に、第一のレジストを塗布する
   工程と、 上記第一のレジストより低感度で、上記第一のレジスト
   と現像液が異なる第二のレジストを上記第一のレジスト
   上に塗布する工程と、 上記第二のレジストより高感度で、上記第二のレジスト
   と現像液が異なる第三のレジストを上記第二のレジスト
   上に塗布する工程と、 上記第三のレジスト及び上記第一のレジストに対して上
   記第一の幅より広く上記第二の幅よりも狭い幅で上記ゲ
   ート電極の形成予定領域に露光を行う工程と、 上記第二のレジストに対して、上記第三のレジストを介
   して、上記第一の幅で、上記ゲート電極の形成予定領域
   に対してオフセットをかけて露光を行う工程と、 上記第三のレジストのみを現像して、上記露光を行った
   部分の上記第三のレジストを除去し、上記第二のレジス
   ト上に上記第三のレジストの抜きパターンを形成する工
   程と、 上記第二のレジストの現像液で現像が行える第四のレジ
   ストを、上記第三のレジスト上及び上記抜きパターン内
   の上記第二のレジスト上に塗布する工程と、 上記第四のレジストに対して上記第二の幅で露光を行う
   工程と、 上記第四のレジスト、上記第二のレジスト及び上記第一
   のレジストを現像して、上記露光を行った部分の上記第
   四のレジスト、上記第二のレジスト及び上記第一のレジ
   ストを除去し、逆ステップ型の側断面形状の抜きパター
   ンを形成する工程と、 上記逆ステップ型の側断面形状の抜きパターン内にゲー
   ト電極用金属を蒸着して、上記ゲート電極を形成する工
   程と、 上記露光を行っていない部分の上記第一、第二、第三及
   び第四のレジストを除去する工程とを備えたことを特徴
   とする半導体装置の製造方法。
7. 【請求項７】 半導体基板上に設けられたソース電極及
   びドレイン電極と、 半導体基板上に設けられ、第一の幅を有する支持部と、
   上記支持部上に設けられ、上記第一の幅より広い第二の
   幅を有する上部と、上記支持部と上記上部との間に設け
   られ、上記第一の幅より広く上記第二の幅より狭い幅を
   有する中間部とから構成された逆ステップ型の側断面形
   状を有するゲート電極とを備えた半導体装置の製造方法
   であって、 上記半導体基板上の全面に、第一のレジストを塗布する
   工程と、 上記第一のレジストより高感度で、上記第一のレジスト
   と現像液が異なる第二のレジストを上記第一のレジスト
   上に塗布する工程と、 上記第二のレジストの上記ゲート電極の形成予定領域に
   対して上記第一の幅より広く上記第二の幅よりも狭い幅
   で露光を行う工程と、 上記第一のレジスト及び上記第二のレジストの上記ソー
   ス電極及びドレイン電極の形成予定領域に対して、露光
   を行う工程と、 上記第二のレジストのみを現像して、上記露光を行った
   部分の上記第二のレジストを除去し、上記第一のレジス
   ト上に上記第二のレジストの抜きパターンを形成する工
   程と、 上記第一のレジストの現像液で現像が行える第三のレジ
   ストを、上記第二のレジスト及び上記抜きパターン内の
   上記第一のレジスト上に塗布する工程と、 上記第三のレジストの上記ソース電極及びドレイン電極
   の形成予定領域に対して露光を行う工程と、 上記第三のレジスト及び上記第一のレジストを現像し
   て、上記露光を行った部分の上記第一のレジスト及び上
   記第三のレジストを除去して、上記ソース電極及びドレ
   イン電極の形成予定領域に抜きパターンを形成する工程
   と、 上記ソース電極及びドレイン電極の形成予定領域の抜き
   パターンに、ソース電極及びドレイン電極用の金属を蒸
   着して、上記ソース電極及びドレイン電極を形成する工
   程と、 上記露光を行っていない部分の上記第三のレジストを除
   去する工程と、 上記第三のレジストと同じ材料の第四のレジストを、上
   記ソース電極、上記ドレイン電極、上記第二のレジスト
   及び上記第一のレジスト上に塗布する工程と、 上記第四のレジストに対して上記第二の幅で露光を行う
   工程と、 上記第四のレジスト及び上記第一のレジストを現像し
   て、上記露光を行った部分の上記第一のレジスト及び上
   記第四のレジストを除去し、逆ステップ型の側断面形状
   の抜きパターンを形成する工程と、 上記逆ステップ型の側断面形状の抜きパターン内にゲー
   ト電極用金属を蒸着して、上記ゲート電極を形成する工
   程と、 上記露光を行っていない部分の上記第一、第二及び第四
   のレジストを除去する工程とを備えたことを特徴とする
   半導体装置の製造方法。
8. 【請求項８】 半導体基板上に設けられたソース電極及
   びドレイン電極と、半導体基板上に設けられ、第一の幅
   を有する支持部と、上記支持部上に設けられ、上記第一
   の幅より広い第二の幅を有する上部と、上記支持部と上
   記上部との間に設けられ、上記第一の幅より広く上記第
   二の幅より狭い幅を有する中間部とから構成された逆ス
   テップ型の側断面形状を有するゲート電極とを備えた半
   導体装置の製造方法であって、 上記半導体基板上の全面に、第一のレジストを塗布する
   工程と、 上記第一のレジストより低感度で、上記第一のレジスト
   と現像液が異なる第二のレジストを上記第一のレジスト
   上に塗布する工程と、 上記第二のレジストより高感度で、上記第二のレジスト
   と現像液が異なる第三のレジストを上記第二のレジスト
   上に塗布する工程と、 上記第三のレジスト及び上記第一のレジストが感光する
   露光量で上記第一の幅より広く上記第二の幅よりも狭い
   幅で上記ゲート電極の形成予定領域に露光を行う工程
   と、 上記第二のレジストに対して、上記第三のレジストを介
   して、上記第一の幅で、上記ゲート電極の形成予定領域
   に対してオフセットをかけて露光を行う工程と、 上記第二のレジスト及び上記第一のレジストが感光する
   露光量で上記第一のレジスト及び上記第二のレジストの
   上記ソース電極及びドレイン電極の形成予定領域に対し
   て露光を行う工程と、 上記第三のレジストのみを現像して、上記露光を行った
   部分の上記第三のレジストを除去し、上記第二のレジス
   ト上に上記第三のレジストの抜きパターンを形成する工
   程と、 上記第二のレジストの現像液で現像が行える第四のレジ
   ストを、上記第三のレジスト上及び上記抜きパターン内
   の上記第二のレジスト上に塗布する工程と、 上記第四のレジストの上記ソース電極及びドレイン電極
   の形成予定領域に対して露光を行う工程と、 上記第四のレジスト、上記第二のレジスト及び上記第一
   のレジストを現像して、上記露光を行った部分の上記第
   四のレジスト、上記第二のレジスト及び上記第一のレジ
   ストを除去して、上記ソース電極及びドレイン電極の形
   成予定領域に抜きパターンを形成する工程と、 上記ソース電極及びドレイン電極の形成予定領域の抜き
   パターンに、ソース電極及びドレイン電極用の金属を蒸
   着して、上記ソース電極及びドレイン電極を形成する工
   程と、 上記露光を行っていない部分の上記第四のレジストを除
   去する工程と、 上記第四のレジストと同じ材料の第五のレジストを、上
   記ソース電極、上記ドレイン電極、上記第二のレジスト
   及び上記第三のレジスト上に塗布する工程と、 上記第五のレジストに対して上記第二の幅で露光を行う
   工程と、 上記第五のレジスト、上記第二のレジスト及び上記第一
   のレジストを現像して、上記露光を行った部分の上記第
   五のレジスト、上記第二のレジスト及び上記第一のレジ
   ストを除去し、逆ステップ型の側断面形状の抜きパター
   ンを形成する工程と、 上記逆ステップ型の側断面形状の抜きパターン内にゲー
   ト電極用金属を蒸着して、上記ゲート電極を形成する工
   程と、 上記露光を行っていない部分の上記第一、第二、第三及
   び第五のレジストを除去する工程とを備えたことを特徴
   とする半導体装置の製造方法。
9. 【請求項９】 上記第一のレジスト及び上記第二のレジ
   ストを合わせた層厚が０．４μｍになるように、上記第
   一のレジスト及び上記第二のレジストを塗布することを
   特徴とする請求項５または７に記載の半導体装置の製造
   方法。
10. 【請求項１０】 上記第一のレジスト及び上記第二のレ
    ジストが互いにミキシングを発生しない材料から構成さ
    れていることを特徴とする請求項９に記載の半導体装置
    の製造方法。
11. 【請求項１１】 上記第一のレジスト、上記第二のレジ
    スト及び上記第三のレジストを合わせた層厚が０．４μ
    ｍになるように、上記第一のレジスト、上記第二のレジ
    スト及び上記第三のレジストを塗布することを特徴とす
    る請求項６または８に記載の半導体装置の製造方法。
12. 【請求項１２】 上記第一のレジスト及び上記第二のレ
    ジストが互いにミキシングを発生しない材料から構成さ
    れて、上記第二のレジスト及び第三のレジストが互いに
    ミキシングを発生しない材料から構成されていることを
    特徴とする請求項１１に記載の半導体装置の製造方法。