JPH09251474A - Circuit simulation support system - Google Patents
Circuit simulation support systemInfo
- Publication number
- JPH09251474A JPH09251474A JP8057544A JP5754496A JPH09251474A JP H09251474 A JPH09251474 A JP H09251474A JP 8057544 A JP8057544 A JP 8057544A JP 5754496 A JP5754496 A JP 5754496A JP H09251474 A JPH09251474 A JP H09251474A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- simulation
- connection information
- interface
- external interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 120
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 110
- 241001181114 Neta Species 0.000 description 3
- 101150037009 pin1 gene Proteins 0.000 description 3
- 101150046174 NIP2-1 gene Proteins 0.000 description 2
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 外部インタフェースを持たない回路モデルに
より、複数のプリント板を結合した回路のシミュレーシ
ョンができるようにするとともに、テストピン、任意の
ネットを外部から制御できるようにすること。
【解決手段】 パラメタ指定手段２により、回路要素接
続情報１について外部インタフェースと接続されるネッ
ト名、ポート名、部品名等を含むインタフェース変更パ
ラメタを指定する。変換手段３は、インタフェース変更
パラメタに基づき、回路要素接続情報１を外部インタフ
ェースが存在する回路要素接続情報５に変更し、デジタ
ル回路シミュレーション・システム７に入力可能な形式
に変換する。変換手段４はインタフェース変更パラメタ
に基づき、回路間接続情報６を生成する。上記回路要素
接続情報５と回路間接続情報６はデジタル回路回路シミ
ュレーション・システム７に与えられ、シミュレーショ
ンが行われる。
(57) [Abstract] [PROBLEMS] To enable simulation of a circuit in which a plurality of printed circuit boards are coupled by a circuit model having no external interface, and to control test pins and arbitrary nets from the outside. . SOLUTION: An interface changing parameter including a net name, a port name, a part name, etc. connected to an external interface is specified for a circuit element connection information 1 by a parameter specifying means 2. The conversion means 3 changes the circuit element connection information 1 into circuit element connection information 5 in which an external interface exists based on the interface change parameter, and converts the circuit element connection information 1 into a format that can be input to the digital circuit simulation system 7. The conversion means 4 generates the inter-circuit connection information 6 based on the interface change parameter. The circuit element connection information 5 and the inter-circuit connection information 6 are given to the digital circuit circuit simulation system 7 and the simulation is performed.
Description
【０００１】[0001]
【発明の属する技術分野】本発明はデジタル回路のシミ
ュレーションを支援する回路シミュレーション支援シス
テムに関し、特に本発明は、プリント板設計用ＣＡＤシ
ステムで使用される回路モデルを用いて複数のプリント
板にまたがる全体回路をシミュレーションするに好適な
回路シミュレーション支援システムに関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit simulation support system for supporting simulation of a digital circuit, and more particularly, the present invention uses a circuit model used in a CAD system for designing a printed board to cover a plurality of printed boards. The present invention relates to a circuit simulation support system suitable for simulating a circuit.
【０００２】[0002]
【従来の技術】近年、デジタル回路の検証を行うため、
シミュレーション・システム（以下、ＣＡＤシステムと
いう）が多用されるようになってきており、これらＣＡ
Ｄシステムの一つとして、プリント板の設計を支援する
プリント板設計ＣＡＤシステムが使用されている。プリ
ント板設計用ＣＡＤシステムは、プリント板のレイアウ
トをするためのシステムであり、プリント板設計用ＣＡ
Ｄシステムにおいて用いられる回路モデルは、通常、外
部とのインタフェースが存在しない回路表現となってい
る。すなわち、上記回路モデルは、図８（ａ）に示すよ
うにプリント板上の部品の接続関係等で表現されるが、
プリント板上設けられた外部と接続されるコネクタ、ソ
ケットもＩＣ−Ａ，ＩＣ−Ｂ，ＩＣ−Ｃと同様部品とし
て扱われ、配線（ネット）がここで終わっているものと
して扱われている。2. Description of the Related Art Recently, in order to verify digital circuits,
Simulation systems (hereinafter referred to as CAD systems) have come to be widely used.
As one of the D systems, a printed board design CAD system that supports the design of printed boards is used. The CAD system for printed board design is a system for laying out printed boards.
The circuit model used in the D system is usually a circuit representation with no external interface. That is, the circuit model is represented by the connection relation of the parts on the printed board as shown in FIG.
The connectors and sockets provided on the printed board and connected to the outside are also treated as parts like IC-A, IC-B, and IC-C, and the wiring (net) is treated as ending here.
【０００３】ところで、近年、上記プリント板設計用Ｃ
ＡＤシステムの回路モデルを用いて、複数のプリント板
を接続したシステム全体を検証したいという要望が出さ
れるようになってきている。しかしながら、上記回路モ
デルは、外部とのインタフェースが存在しない回路モデ
ルであるため、上記回路モデルをそのまま使用して図８
（ｂ）に示すように複数のプリント板を接続した回路モ
デルを得ることはできなかった。また、上記回路モデル
は、プリント板の布線、レイアウト等を検証するために
作成された回路設計済のプリント板の回路モデルである
ため、図８（ｃ）に示すように、ＬＳＩ等のテストピン
は固定されており、デジタル回路シミュレーションに際
して、テストピンを外部から制御できないといった問題
点もあった。By the way, in recent years, the above-mentioned printed circuit board design C
There has been a demand for verifying the entire system in which a plurality of printed boards are connected using a circuit model of an AD system. However, since the circuit model is a circuit model having no interface with the outside, the circuit model is used as it is.
It was not possible to obtain a circuit model in which a plurality of printed boards were connected as shown in (b). Further, since the circuit model is a circuit model of the printed circuit board on which the circuit design has been made in order to verify the wiring, layout, etc. of the printed circuit board, as shown in FIG. Since the pins are fixed, there is a problem that the test pins cannot be controlled from the outside during the digital circuit simulation.
【０００４】上記と同様な問題は、ＬＳＩの論理をシミ
ュレーションする場合にも生ずる。すなわち、ＬＳＩの
動作をシミュレーションするに際し、ＬＳＩの内部の任
意のネットを外部から制御したい場合が生ずるが、ＬＳ
Ｉの回路モデルをそのまま使用して上記のようにＬＳＩ
の内部の任意のネットを外部から制御することはできな
かった。The same problem as described above occurs when simulating the logic of an LSI. That is, when simulating the operation of the LSI, it may happen that an arbitrary net inside the LSI is desired to be controlled from the outside.
Using the circuit model of I as it is,
It was not possible to externally control any net inside the.
【０００５】[0005]
【発明が解決しようとする課題】以上のように、従来の
プリント板設計用ＣＡＤシステムは複数のプリント板を
結合して全体システムの検証を行うことを想定しておら
ず、このため、上記システムで使用される回路モデルを
用いて、複数のプリント板を結合したシステム全体のシ
ミュレーションを行ったり、プリント板に搭載されるＬ
ＳＩ等のテストピンを外部から制御してシミュレーショ
ンを行うことはできなかった。As described above, the conventional CAD system for designing a printed circuit board does not assume that a plurality of printed circuit boards are combined to verify the entire system. Using the circuit model used in, the simulation of the entire system in which multiple printed boards are combined, and the L mounted on the printed board are performed.
It was not possible to control the test pins such as SI from the outside to perform the simulation.
【０００６】なお、複数のプリント板を結合したシステ
ム全体の検証を行うため、プリント板のレイアウト設計
のために使用されるプリント板設計用回路モデルとは別
に、図９に示すようにシミュレーション用回路モデルを
用意し、これを用いてシミュレーションを行えばよい
が、同一のプリント板回路について２種類の回路モデル
を持つことは、版数管理も難しく、また、間違いを起こ
しやすい。ＬＳＩを検証する場合についても同様な問題
があり、前記したように、ＬＳＩの回路モデルをそのま
ま使用してＬＳＩの内部の任意のネットを外部から制御
することができなかった。In order to verify the entire system in which a plurality of printed boards are combined, a simulation circuit as shown in FIG. 9 is provided separately from the printed board design circuit model used for the layout design of the printed boards. A model may be prepared and a simulation may be performed using this, but having two types of circuit models for the same printed circuit board makes it difficult to control the version number and is prone to error. There is a similar problem in the case of verifying an LSI, and as described above, it was not possible to externally control an arbitrary net inside the LSI by using the circuit model of the LSI as it is.
【０００７】本発明は上記した従来技術の問題点を考慮
してなされたものであって、本発明の第１の目的は、上
記プリント板設計用ＣＡＤシステム等で使用される外部
インタフェースを持たない単位回路の回路モデルから回
路シミュレーション用回路モデルを自動生成することに
より、回路シミュレーション用の回路モデルを別途用意
することなく、単位回路を含むデジタル回路全体の回路
シミュレーションを可能とすることである。本発明の第
２の目的は、プリント板設計用ＣＡＤシステム等で使用
されるプリント板の回路モデルやＬＳＩの回路モデルか
ら回路シミュレーション用回路モデルを自動生成するこ
とにより、プリント板設計用回路モデル中のＬＳＩのテ
ストピンや、ＬＳＩ回路モデルの任意のネットを外部か
ら制御できるようにし、上記テストピン、任意のネット
の制御を含めたシミュレーションを可能とすることであ
る。The present invention has been made in view of the above-mentioned problems of the prior art, and the first object of the present invention is to have no external interface used in the above-mentioned printed board design CAD system or the like. An automatic generation of a circuit simulation circuit model from a circuit model of a unit circuit enables circuit simulation of the entire digital circuit including the unit circuit without separately preparing a circuit simulation circuit model. A second object of the present invention is to automatically generate a circuit simulation circuit model from a circuit model of a printed circuit board or a circuit model of an LSI used in a CAD system for printed circuit board design or the like. It is possible to externally control the test pins of the LSI and arbitrary nets of the LSI circuit model, and to enable simulation including control of the test pins and arbitrary nets.
【０００８】[0008]
【課題を解決するための手段】図１は本発明の原理図で
ある。同図において、１はプリント板、ＬＳＩ等の単位
回路の回路要素接続情報であり、この回路要素接続情報
は外部とのインタフェースが存在しない回路表現となっ
ている。２はインタフェース変更パラメタ指定手段であ
り、インタフェース変更パラメタにより、上記回路要素
接続情報における外部インタフェースと接続されるネッ
ト、部品、インタフェース方向等を指定する。３は第１
の変換手段であり、上記単位回路の回路要素接続情報と
インタフェース変更パラメタに基づき、上記回路要素接
続情報１が外部インタフェースを持つように変更すると
ともに、デジタル回路シミュレーション・システム７に
入力できる形式に変換する。５は上記第１の変換手段３
により生成された外部インタフェースを持つ回路要素接
続情報である。４は第２の変換手段であり、上記インタ
フェース変更パラメタに基づき、上記回路要素接続情報
５の外部インタフェースの接続関係を規定する回路シミ
ュレーション用回路間接続情報６を生成する。７は上記
回路要素接続情報５と回路シミュレーション用回路間接
続情報６に基づき、上記単位回路を含むデジタル回路の
論理を検証するデジタル回路シミュレーション・システ
ムである。FIG. 1 is a diagram illustrating the principle of the present invention. In the figure, reference numeral 1 is circuit element connection information of a unit circuit such as a printed circuit board or LSI, and this circuit element connection information is a circuit representation having no interface with the outside. Reference numeral 2 denotes an interface change parameter designating means, which designates a net, a component, an interface direction, etc. connected to the external interface in the circuit element connection information by the interface change parameter. 3 is the first
And converting the circuit element connection information 1 so as to have an external interface based on the circuit element connection information of the unit circuit and the interface change parameter, and converting it into a format that can be input to the digital circuit simulation system 7. To do. 5 is the first conversion means 3
It is the circuit element connection information having the external interface generated by. Reference numeral 4 is a second conversion means, which generates circuit simulation inter-circuit connection information 6 which defines the connection relationship of the external interface of the circuit element connection information 5 based on the interface change parameter. Reference numeral 7 is a digital circuit simulation system for verifying the logic of the digital circuit including the unit circuit based on the circuit element connection information 5 and the circuit simulation inter-circuit connection information 6.
【０００９】図１に示すように、本発明は次のようにし
て前記課題を解決する。 （１）外部とのインタフェースが存在しない回路表現と
なっている単位回路について、外部インタフェースと接
続されるネット名、ポート名、部品名等を含むインタフ
ェース変更パラメタを指定するパラメタ指定手段２と、
上記単位回路の回路要素接続情報１と上記パラメタ指定
手段２により指定されるインタフェース変更パラメタと
に基づき、上記回路要素接続情報１を外部インタフェー
スが存在するように変更すると共にデジタル回路シミュ
レーション・システムに入力可能な形式に変換して、回
路シミュレーション用回路要素接続情報５を生成する手
段３と、上記パラメタ指定手段により指定されるインタ
フェース変更パラメタに基づき、上記単位回路の外部イ
ンタフェースの接続関係を規定する回路シミュレーショ
ン用回路間接続情報６を生成する手段４とを設ける。そ
して、上記生成された回路要素接続情報５と回路間接続
情報６に基づき、上記単位回路を含むデジタル回路のシ
ミュレーションを行う。 （２）上記（１）において、インタフェース変更パラメ
タにより、(a) 外部インタフェースとなるべきネット名
とインタフェース方向、および、外部インタフェースと
接続されるネット名、(b) 外部インタフェースとなるべ
き回路要素の名前とポート名とインタフェース方向、お
よび／または、(c) 削除する回路要素の名前を指定す
る。 （３）上記（１）（２）において、パラメタ指定手段２
により、インタフェースの変更を指定して、外部インタ
フェースを持つ回路シミュレーション用回路要素接続情
報を生成するとともに、上記プリント板の外部インタフ
ェースの接続関係を規定する回路シミュレーション用回
路間接続情報を生成し、生成された回路シミュレーショ
ン用回路要素接続情報および回路シミュレーション用回
路間接続情報を用いて、複数のプリント板を結合した全
体システムのシミュレーションを行う。 （４）上記（１）（２）において、パラメタ指定手段２
により、プリント板上に搭載された回路要素のテストピ
ンのインタフェースの変更を指定して、該テストピンを
制御可能な回路シミュレーション用回路要素接続情報５
を生成するとともに、上記プリント板の外部インタフェ
ースの接続関係を規定する回路シミュレーション用回路
間接続情報を生成し、回路シミュレーション用回路要素
接続情報５および回路シミュレーション用回路間接続情
報を用いて上記テストピンを制御し、プリント板上に形
成された回路もしくは複数のプリント板を結合した全体
システムのシミュレーションを行う。 （５）上記（１）（２）において、パラメタ指定手段２
により、ＬＳＩ内の任意のネットのインタフェースの変
更を指定して、該ネットを制御可能な回路シミュレーシ
ョン用回路要素接続情報５を生成するとともに、上記Ｌ
ＳＩの外部インタフェースの接続関係を規定する回路シ
ミュレーション用回路要素接続情報を生成し、上記回路
シミュレーション用回路要素接続情報５および回路シミ
ュレーション用回路要素接続情報を用いて、上記ネット
を制御して、上記ＬＳＩを含むデジタル回路のシミュレ
ーションを行う。As shown in FIG. 1, the present invention solves the above problems as follows. (1) Parameter specifying means 2 for specifying an interface change parameter including a net name, a port name, a component name, etc. connected to an external interface for a unit circuit having a circuit representation having no external interface
Based on the circuit element connection information 1 of the unit circuit and the interface changing parameter specified by the parameter specifying means 2, the circuit element connection information 1 is changed so that an external interface exists and is input to the digital circuit simulation system. A circuit for defining the connection relationship of the external interface of the unit circuit based on the means 3 for converting into a possible format and generating the circuit simulation circuit element connection information 5 and the interface changing parameter specified by the parameter specifying means. And means 4 for generating the simulation inter-circuit connection information 6. Then, based on the generated circuit element connection information 5 and inter-circuit connection information 6, a simulation of the digital circuit including the unit circuit is performed. (2) In (1) above, depending on the interface change parameter, (a) the net name and interface direction to be the external interface, and the net name connected to the external interface, (b) the circuit element to be the external interface Specify the name, port name, interface direction, and / or (c) the name of the circuit element to be deleted. (3) In the above (1) and (2), the parameter designating means 2
Specifies the interface change to generate circuit simulation circuit element connection information having an external interface and circuit simulation circuit connection information that specifies the connection relationship of the external interface of the printed board. The circuit system connection information for circuit simulation and the circuit connection information for circuit simulation are used to perform simulation of the entire system in which a plurality of printed boards are connected. (4) In the above (1) and (2), the parameter designating means 2
The circuit simulation circuit element connection information 5 for designating the change of the interface of the test pin of the circuit element mounted on the printed board and controlling the test pin.
And circuit connection information for circuit simulation that defines the connection relationship of the external interface of the printed board, and circuit test circuit element connection information 5 for circuit simulation and circuit connection information for circuit simulation are used to generate the test pins. Is controlled to simulate the circuit formed on the printed board or the entire system in which a plurality of printed boards are combined. (5) In the above (1) and (2), the parameter designating means 2
By specifying the change of the interface of an arbitrary net in the LSI, the circuit simulation circuit element connection information 5 capable of controlling the net is generated, and
The circuit simulation circuit element connection information that defines the connection relationship of the SI external interface is generated, and the net is controlled using the circuit simulation circuit element connection information 5 and the circuit simulation circuit element connection information, A digital circuit including an LSI is simulated.
【００１０】本発明の請求項１〜５の発明においては、
上記（１）〜（５）のように構成したので、回路シミュ
レーション用の回路モデルを別途用意することなく、プ
リント板設計用ＣＡＤシステム等で使用される外部イン
タフェースを持たない単位回路の回路接続情報を用い
て、該単位回路を含むデジタル回路全体の回路シミュレ
ーションを行うことができる。このため、同一の単位回
路について２種類の回路要素接続情報を用意する必要が
なく、版数等の管理を容易化することができる。また、
デジタル回路シミュレーション用の回路接続情報を作成
する作業を無くすことができる。また、単位回路中の回
路要素のテストピン、任意のネット等を外部から制御で
きるようになるので、シミュレーション・テストの幅を
広げることができ、種々のテストをおこなうことが可能
となる。In the invention of claims 1 to 5 of the present invention,
Since it is configured as described in (1) to (5) above, circuit connection information of a unit circuit that does not have an external interface used in a CAD system for printed circuit board design, etc., without separately preparing a circuit model for circuit simulation. Using, the circuit simulation of the entire digital circuit including the unit circuit can be performed. Therefore, it is not necessary to prepare two types of circuit element connection information for the same unit circuit, and management of the version number and the like can be facilitated. Also,
The work of creating circuit connection information for digital circuit simulation can be eliminated. Further, since it becomes possible to externally control the test pins of circuit elements in the unit circuit, arbitrary nets, etc., it is possible to broaden the range of simulation tests and perform various tests.
【００１１】[0011]
【発明の実施の形態】図２は本発明におけるシミュレー
ション用回路モデル（以下、これらを回路図という）の
生成を説明する図であり、同図はプリント板設計用ＣＡ
Ｄシステムで使用されるプリント板設計用回路図から回
路シミュレーション用回路図を生成する手順を示してい
る。同図に示すように、まず、回路図設計ＣＡＤシステ
ムを使用して、プリント板設計用回路図を作成する。そ
して、このプリント板設計用回路図を使用して、プリン
ト板のレイアウト設計を行う。一方、本発明の回路シミ
ュレーション支援システムにより、上記プリント板設計
用回路図を自動変換して、回路シミュレーション用回路
図を生成し、この回路図を用いてプリント板の回路シミ
ュレーションを行う。FIG. 2 is a diagram for explaining the generation of a simulation circuit model (hereinafter referred to as a circuit diagram) in the present invention, which is a CA for printed circuit board design.
7 shows a procedure for generating a circuit simulation circuit diagram from a printed circuit board design circuit diagram used in the D system. As shown in the figure, first, a circuit board design CAD system is used to create a printed circuit board design circuit diagram. Then, using this printed circuit board design circuit diagram, a layout of the printed circuit board is designed. On the other hand, the circuit simulation support system of the present invention automatically converts the printed circuit board design circuit diagram to generate a circuit simulation circuit diagram, and a circuit simulation of the printed circuit board is performed using this circuit diagram.
【００１２】図３は上記した回路シミュレーション用回
路図を生成する回路シミュレーション支援システムの１
実施例を示す図である。同図において、１１は上記回路
図設計ＣＡＤシステムであり、回路図設計ＣＡＤシステ
ム１１によりプリント板等の各単位回路の回路図１２−
１〜１２−ｎを作成する。なお、上記回路図１２−１〜
１２−ｎは前記したように外部とのインタフェースが存
在しない回路図である。１３−１〜１３−ｎはインタフ
ェース変更パラメタであり、上記回路図１２−１〜１２
−ｎについて、インタフェース変更パラメタ１３−１〜
１３−ｎを指定することにより、回路図１２−１〜１２
−ｎを外部インタフェースを持った回路図に変換するこ
とができる。FIG. 3 shows a circuit simulation support system 1 for generating the above-mentioned circuit simulation circuit diagram.
It is a figure showing an example. In the figure, reference numeral 11 is the circuit diagram designing CAD system, and the circuit diagram designing CAD system 11 is a circuit diagram of each unit circuit such as a printed board.
1 to 12-n are created. The circuit diagram 12-1 to 12-1
12-n is a circuit diagram in which there is no external interface as described above. 13-1 to 13-n are interface change parameters, and are the circuit diagrams 12-1 to 12-12.
For -n, interface change parameters 13-1 to 13-1
By designating 13-n, circuit diagrams 12-1 to 12-12
-N can be converted into a circuit diagram with an external interface.
【００１３】インタフェース変更パラメタとして次のパ
ラメタを指定する。 ＥＸ ＮＥＴ 外部インタフェースとなるべきネット名とインタフェー
ス方向を指定する。また、各回路図の外部インタフェー
スの接続関係を示す回路シミュレーション用ＴＯＰ回路
図を生成するため、外部インタフェースと接続されるネ
ット名を指定する。このパラメタの指定により、回路図
中の任意のネットを外部インタフェースと接続すること
ができる。例えば、図４（ａ）において、同図の太線で
示すネットについてＥＸ ＮＥＴを指定すると、同図に
示すように該ネットが例えばポートＡとして外部インタ
フェースと接続可能となる。The following parameters are specified as the interface change parameters. EX NET Specifies the net name and interface direction that should be the external interface. Further, in order to generate a circuit simulation TOP circuit diagram showing the connection relationship of the external interface of each circuit diagram, the net name connected to the external interface is specified. By specifying this parameter, any net in the circuit diagram can be connected to the external interface. For example, in FIG. 4A, the net indicated by the thick line in FIG. When NET is designated, the net can be connected to an external interface as, for example, port A as shown in FIG.
【００１４】ＥＸ ＰＯＲＴ 外部インタフェースとなるべき部品の名前とインタフェ
ース方向を指定する。このパラメタの指定により、回路
図中の任意の部品を外部インタフェースと接続すること
ができる。例えば、図４（ｂ）において、同図の部品Ｄ
の端子についてＥＸ ＰＯＲＴを指定すると、同図に示
すように該部品の端子が例えばポートＡとして外部イン
タフェースと接続可能となる。EX PORT Specifies the name of the part that should be the external interface and the interface direction. By specifying this parameter, any component in the circuit diagram can be connected to the external interface. For example, in FIG. 4B, the part D shown in FIG.
About terminals of EX When PORT is designated, the terminal of the component can be connected to the external interface as the port A as shown in FIG.
【００１５】ＥＸ ＩＮＳＴ 削除すべき部品の名前を指定する。このパラメタの指定
により、回路図中の任意の部品を削除することができ
る。例えば、図４（ｃ）において、部品ＤについてＥＸ
ＩＮＳＴを指定すると、部品Ｄが回路図から削除され
る。例えば、上記部品Ｄがコネクタの場合、該コネクタ
に接続されるネットを上記ＥＸ ＮＥＴパラメタにより
外部インタフェースと接続したのち、該コネクタを上記
ＥＸ ＩＮＳＴパラメタにより削除する。EX INST Specifies the name of the part to be deleted. By specifying this parameter, it is possible to delete any part in the circuit diagram. For example, in FIG.
When INST is specified, the part D is deleted from the circuit diagram. For example, when the component D is a connector, the net connected to the connector is connected to the EX After connecting to the external interface with the NET parameter, connect the connector to the EX Delete by INST parameter.
【００１６】図３に戻り、１４はインタフェース変更手
段であり、インタフェース変更手段１４はインタフェー
ス変更パラメタ１３−１に基づき、上記回路図１２−１
のネット、部品を外部インタフェースに接続できるよう
に変更するとともに、回路図１２−１の部品接続情報を
デジタル回路シミュレーション用ＣＡＤシステムに入力
できる形式に変換し、回路図１６−１を生成する。同様
に回路図１２−２〜１２−ｎについて、インタフェース
変更手段１４により回路図１６−２〜１６−ｎを生成す
る。Returning to FIG. 3, reference numeral 14 is an interface changing means, and the interface changing means 14 is based on the interface changing parameter 13-1 and has the above circuit diagram 12-1.
The nets and components are changed so that they can be connected to the external interface, and the component connection information in the circuit diagram 12-1 is converted into a format that can be input to the CAD system for digital circuit simulation to generate the circuit diagram 16-1. Similarly, for the circuit diagrams 12-2 to 12-n, the interface changing means 14 generates the circuit diagrams 16-2 to 16-n.
【００１７】１５はシミュレーション用ＴＯＰ回路図作
成手段であり、シミュレーション用ＴＯＰ回路図作成手
段１５は、インタフェース変更パラメタ１５−１〜１５
−ｎで指定される外部インタフェースと接続されるネッ
ト名に基づき、シミュレーション用ＴＯＰ回路図１７を
作成する。なお、シミュレーション用ＴＯＰ回路図は、
回路図１２−１〜１２−ｎの外部インタフェースの接続
関係を規定する回路図である。Reference numeral 15 is a TOP circuit diagram preparation means for simulation, and the TOP circuit diagram preparation means 15 for simulation has interface change parameters 15-1 to 15-15.
A simulation TOP circuit diagram 17 is created based on the net name connected to the external interface specified by -n. In addition, the TOP circuit diagram for simulation is
FIG. 12 is a circuit diagram that defines the connection relationship of the external interfaces of the circuit diagrams 12-1 to 12-n.
【００１８】以上のようにして、回路図１５−１〜１５
−ｎ、シミュレーション用ＴＯＰ回路図１７が作成され
ると、これらの回路図はデジタル回路シミュレーション
ＣＡＤシステム１８に与えられてコンパイルされ、デジ
タル回路シミュレーション用の回路図が作成され、回路
シミュレーションが行われる。As described above, the circuit diagrams 15-1 to 15-15
-N, When the TOP circuit diagram for simulation 17 is created, these circuit diagrams are given to the digital circuit simulation CAD system 18 and compiled, a circuit diagram for digital circuit simulation is created, and the circuit simulation is performed.
【００１９】次に、図５〜図７により上記図３に示した
システムを使用して回路シミュレーション用回路図を作
成する実施例について説明する。 （１）複数の回路図を結合したデジタル回路シミュレー
ション用回路図の生成。 図５により、回路図１と回路図２を結合して、デジタル
回路シミュレーション用回路図を生成する場合について
説明する。同図において、回路図１は部品Ａ〜Ｃとコネ
クタ１から構成され、また、回路図２は部品Ｄ〜Ｆとコ
ネクタ２から構成されており、回路図１，２上では、コ
ネクタ１，２は部品として扱われ、前記したように外部
インタフェースを持たない。Next, an embodiment for creating a circuit simulation circuit diagram using the system shown in FIG. 3 will be described with reference to FIGS. (1) Generation of a digital circuit simulation circuit diagram in which a plurality of circuit diagrams are combined. A case where the circuit diagram 1 and the circuit diagram 2 are combined to generate a circuit diagram for digital circuit simulation will be described with reference to FIG. In FIG. 1, the circuit diagram 1 is composed of parts A to C and a connector 1, and the circuit diagram 2 is composed of parts D to F and a connector 2. Is treated as a component and has no external interface as described above.
【００２０】上記回路図１，２において、回路図１を外
部インタフェースを持つ回路図に変更するため、同図に
示すように、「ex net 」の「net1:out,netA 」によ
り、部品Ｂとコネクタ１間を接続するnet1のインタフェ
ース方向が出力であり、net1が外部のnetAに接続される
ことを指定する。同様に、「net2:out,netB 」により、
部品Ｃとコネクタ１間を接続するnet2が出力であり、外
部のnetBに接続されることを指定する。さらに、「ex
inst」により回路図１からコネクタ１を削除する。In the circuit diagrams 1 and 2 described above, in order to change the circuit diagram 1 into a circuit diagram having an external interface, as shown in FIG. "net1: out, netA" of "net" specifies that the interface direction of net1 connecting the component B and the connector 1 is output, and that net1 is connected to external netA. Similarly, "net2: out, netB"
It specifies that net2 connecting between the component C and the connector 1 is an output and is connected to the external netB. In addition, "ex
Inst ”deletes connector 1 from schematic 1.
【００２１】同様に回路図２について、「ex net 」に
より、部品Ｄとコネクタ２間を接続するnet3,net4 につ
いて、このネットが入力であり、外部のnetA，netBに接
続されることを指定する。さらに、「ex inst」により
回路図２からコネクタ２を削除する。上記インタフェー
ス変更パラメタを作成し、回路図１，２と上記パラメタ
を、前記図３に示したシステムに入力する。図３のイン
タフェース変更手段１４は上記インタフェース変更パラ
メタに基づき、上記回路図１，２のネットnet1〜4 を外
部インタフェースに接続できるように変更するととも
に、コネクタ１，２を削除し、さらに、回路図１，２を
デジタル回路シミュレーション用ＣＡＤシステムに入力
できる形式に変換し、図５に示す回路図１’，２’を生
成する。Similarly, regarding the circuit diagram 2, "ex "net" specifies that this net is an input for net3 and net4 that connect the component D and the connector 2, and that it is connected to external netA and netB. In addition, "ex Inst ”deletes connector 2 from schematic 2. The interface changing parameters are created, and the circuit diagrams 1 and 2 and the parameters are input to the system shown in FIG. The interface changing means 14 in FIG. 3 changes the nets 1 to 4 in the circuit diagrams 1 and 2 based on the interface changing parameter so that the nets 1 to 4 can be connected to an external interface, and the connectors 1 and 2 are deleted. 1 and 2 are converted into a format that can be input to a CAD system for digital circuit simulation, and circuit diagrams 1'and 2'shown in FIG. 5 are generated.
【００２２】また、図３のシミュレーション用ＴＯＰ回
路図作成手段１５は、インタフェース変更パラメタで指
定される回路図１，２のネットnet1〜4 と外部のnetA,B
とを接続し図５に示す回路シミュレーション用ＴＯＰ回
路図を生成する。以上のようにして、回路図１’，２’
と、シミュレーション用ＴＯＰ回路図が作成されると、
図３に示したデジタル回路シミュレーションＣＡＤシス
テム１８は、２つの回路図１，２を結合した回路図につ
いて、回路シミュレーションを行う。The simulation TOP circuit diagram creating means 15 shown in FIG. 3 includes the nets 1 to 4 in the circuit diagrams 1 and 2 designated by the interface change parameter and the external nets A and B.
And are connected to generate the TOP circuit diagram for circuit simulation shown in FIG. As described above, the circuit diagrams 1'and 2 '
When a TOP circuit diagram for simulation is created,
The digital circuit simulation CAD system 18 shown in FIG. 3 performs circuit simulation on a circuit diagram obtained by combining two circuit diagrams 1 and 2.
【００２３】（２）回路図中のＬＳＩのテストピンを制
御可能としたデジタル回路シミュレーション用回路図の
生成。 図６により、ＬＳＩのテストピンを制御可能としたデジ
タル回路シミュレーション用回路図の生成について説明
する。同図において、回路図１にはＬＳＩ１が搭載され
ており、回路図１において、ＬＳＩ１のテストピンはＧ
ＮＤに接続されているものとする。上記回路図１におい
て、回路図１のＬＳＩのテストピンpin1を外部から制御
できるようにするため、同図に示すように、「ex por
t」の「LSI1 pin1:in」により、ＬＳＩ１のpin1が外部
インタフェースとなり、そのインタフェース方向は入力
であることを指定する。上記インタフェース変更パラメ
タを作成し、回路図１と上記パラメタを、前記図３に示
したシステムに入力する。図３のインタフェース変更手
段１４は上記インタフェース変更パラメタに基づき、上
記回路図１のＬＳＩ１のpin1を外部インタフェースに接
続できるように変更し、回路図１をデジタル回路シミュ
レーション用ＣＡＤシステムに入力できる形式に変換
し、図６に示す回路図１’を生成する。(2) Generation of a circuit diagram for digital circuit simulation in which the test pins of the LSI in the circuit diagram can be controlled. Generation of a circuit diagram for digital circuit simulation in which the test pins of the LSI can be controlled will be described with reference to FIG. In the figure, the LSI 1 is mounted in the circuit diagram 1, and the test pin of the LSI 1 in the circuit diagram 1 is G.
It shall be connected to ND. In order to control the test pin pin1 of the LSI shown in the circuit diagram 1 from the outside in the circuit diagram 1 as shown in FIG. por
"LSI1 pin1: in" of "t" specifies that pin1 of LSI1 is an external interface and the interface direction is input. The interface change parameter is created, and the circuit diagram 1 and the parameter are input to the system shown in FIG. The interface changing means 14 of FIG. 3 changes the pin 1 of the LSI 1 of the circuit diagram 1 so that it can be connected to an external interface based on the interface changing parameter, and converts the circuit diagram 1 into a format that can be input to a CAD system for digital circuit simulation. Then, the circuit diagram 1 ′ shown in FIG. 6 is generated.
【００２４】また、図３のシミュレーション用ＴＯＰ回
路図作成手段１５は、インタフェース変更パラメタで指
定される回路図１のpin1をテストピン制御回路に接続
し、図６に示す回路シミュレーション用ＴＯＰ回路図を
生成する。以上のようにして、回路図１’とシミュレー
ション用ＴＯＰ回路図が作成されると、図３に示したデ
ジタル回路シミュレーションＣＡＤシステム１８は、上
記回路図について、回路シミュレーションを行う。Further, the simulation TOP circuit diagram creating means 15 of FIG. 3 connects the pin 1 of the circuit diagram 1 designated by the interface change parameter to the test pin control circuit, and the circuit simulation TOP circuit diagram shown in FIG. 6 is obtained. To generate. When the circuit diagram 1'and the TOP circuit diagram for simulation are created as described above, the digital circuit simulation CAD system 18 shown in FIG. 3 performs a circuit simulation on the circuit diagram.
【００２５】（３）ＬＳＩ中の任意のネットの外部から
の制御。 図７により、ＬＳＩ中の任意のネットを制御可能とした
デジタル回路シミュレーション用回路図の生成について
説明する。同図において、ＬＳＩ回路図１にはセルＡ〜
Ｃが設けられており、セルＡとセルＣ間がnet1で接続さ
れており、セルＡとセルＢ間がnet2で接続されている。(3) Control from the outside of an arbitrary net in the LSI. Generation of a circuit diagram for digital circuit simulation that enables control of an arbitrary net in an LSI will be described with reference to FIG. In the figure, cells A to
C is provided, cell A and cell C are connected by net1, and cell A and cell B are connected by net2.
【００２６】上記ＬＳＩ回路図１において、net1とnet2
を外部から制御可能とするため、同図に示すように、
「ex net 」の「net1:in 」により、net1が外部インタ
フェースと接続され、そのインタフェース方向は入力で
あることを指定するとともに、「net2:in 」により、ne
t2が外部インタフェースと接続され、そのインタフェー
ス方向は入力であることを指定する。そして、ＬＳＩ回
路図１と上記パラメタを、前記図３に示したシステムに
入力する。In the above LSI circuit diagram 1, net1 and net2
Since it can be controlled from the outside, as shown in the figure,
"Ex "net1: in" of "net" specifies that net1 is connected to the external interface and the interface direction is input, and "net2: in" specifies ne.
Specifies that t2 is connected to an external interface and that interface direction is input. Then, the LSI circuit diagram 1 and the above parameters are input to the system shown in FIG.
【００２７】図３のインタフェース変更手段１４は上記
インタフェース変更パラメタに基づき、上記ＬＳＩ回路
図１のnet1,net2 を外部インタフェースに接続できるよ
うに変更するとともに、ＬＳＩ回路図１をデジタル回路
シミュレーション用ＣＡＤシステムに入力できる形式に
変換し、図７に示すＬＳＩ回路図１’を生成する。ま
た、図３のシミュレーション用ＴＯＰ回路図作成手段１
５は、インタフェース変更パラメタで指定されるＬＳＩ
回路図１のnet1,net2 をＬＳＩテスト回路に接続し、図
７に示す回路シミュレーション用ＴＯＰ回路図を生成す
る。以上のようにして、回路図１’とシミュレーション
用ＴＯＰ回路図が作成されると、図３に示したデジタル
回路シミュレーションＣＡＤシステム１８は、上記回路
図について、回路シミュレーションを行う。The interface changing means 14 of FIG. 3 changes the LSI circuit diagram 1 so that net1 and net2 of the LSI circuit diagram 1 can be connected to an external interface based on the interface changing parameter, and the LSI circuit diagram 1 is a CAD system for digital circuit simulation. Then, the LSI circuit diagram 1 ′ shown in FIG. 7 is generated. Further, the TOP circuit diagram creation means 1 for simulation shown in FIG.
5 is an LSI specified by the interface change parameter
The net1 and net2 shown in the circuit diagram 1 are connected to the LSI test circuit to generate the circuit simulation TOP circuit diagram shown in FIG. When the circuit diagram 1'and the TOP circuit diagram for simulation are created as described above, the digital circuit simulation CAD system 18 shown in FIG. 3 performs a circuit simulation on the circuit diagram.
【００２８】[0028]
【発明の効果】以上説明したように、本発明において
は、外部とのインタフェースが存在しない回路表現とな
っている単位回路について、外部インタフェースと接続
されるネット名、ポート名、部品名等を含むインタフェ
ース変更パラメタを指定して、該単位回路の回路要素接
続情報を外部インタフェースが存在するように変更する
と共にデジタル回路シミュレーション・システムに入力
可能な形式に変換し、また、上記インタフェース変更パ
ラメタに基づき、回路シミュレーション用回路間接続情
報を生成し、上記生成された回路要素接続情報５と回路
間接続情報６に基づき、上記単位回路を含むデジタル回
路のシミュレーションを行ようにしたので、以下の効果
を得ることができる。As described above, according to the present invention, a unit circuit having a circuit expression having no interface with the outside includes a net name, a port name, a part name, etc. connected to the external interface. By specifying the interface change parameter, the circuit element connection information of the unit circuit is changed so that an external interface exists and is converted into a format that can be input to the digital circuit simulation system, and based on the interface change parameter, Since circuit connection information for circuit simulation is generated and the digital circuit including the unit circuit is simulated based on the circuit element connection information 5 and the circuit connection information 6 thus generated, the following effects are obtained. be able to.
【００２９】（１）回路シミュレーション用の回路モデ
ルを別途用意することなく、プリント板設計用ＣＡＤシ
ステム等で使用される外部インタフェースを持たない単
位回路の回路接続情報を用いて、該単位回路を含むデジ
タル回路全体の回路シミュレーションを行うことができ
る。このため、同一の単位回路について２種類の回路要
素接続情報を用意する必要がなく、版数等の管理を容易
化することができる。また、デジタル回路シミュレーシ
ョン用の回路接続情報を作成する作業を無くすことがで
きる。 （２）単位回路中の回路要素のテストピン、任意のネッ
ト等を外部から制御できるようになるので、シミュレー
ション・テストの幅を広げることができ、種々のテスト
をおこなうことが可能となる。(1) Using the circuit connection information of a unit circuit having no external interface used in a CAD system for printed circuit board design, etc. without separately preparing a circuit model for circuit simulation, the unit circuit is included. Circuit simulation of the entire digital circuit can be performed. Therefore, it is not necessary to prepare two types of circuit element connection information for the same unit circuit, and management of the version number and the like can be facilitated. Further, the work of creating circuit connection information for digital circuit simulation can be eliminated. (2) Since the test pins of circuit elements and arbitrary nets in the unit circuit can be controlled from the outside, the range of simulation tests can be widened and various tests can be performed.
【図１】本発明の原理図である。FIG. 1 is a principle diagram of the present invention.
【図２】本発明のシミュレーション用回路モデルの生成
を説明する図である。FIG. 2 is a diagram illustrating generation of a simulation circuit model of the present invention.
【図３】本発明の回路シミュレーション支援システムの
１実施例を示す図である。FIG. 3 is a diagram showing an embodiment of a circuit simulation support system of the present invention.
【図４】本発明の実施例のインタフェース変更パラメタ
を説明する図である。FIG. 4 is a diagram illustrating interface change parameters according to the embodiment of this invention.
【図５】複数の回路図を結合してシミュレーションする
場合を説明する図である。FIG. 5 is a diagram illustrating a case where a plurality of circuit diagrams are combined to perform a simulation.
【図６】回路図中のテストピンを制御する場合を説明す
る図である。FIG. 6 is a diagram illustrating a case where a test pin in the circuit diagram is controlled.
【図７】ＬＳＩ内部の任意のネットを制御する場合を説
明する図である。FIG. 7 is a diagram illustrating a case of controlling an arbitrary net inside an LSI.
【図８】プリント板設計用ＣＡＤシステムで使用される
回路図を説明する図である。FIG. 8 is a diagram illustrating a circuit diagram used in a printed circuit board design CAD system.
【図９】２種類の回路図を用意したときに生ずる問題点
を説明する図である。FIG. 9 is a diagram illustrating a problem that occurs when two types of circuit diagrams are prepared.
１ 単位回路の回路要素接続情報 ２ インタフェース変更パラメタ指定
手段 ３，４ 変換手段 ５ 外部インタフェースを持つ回路要
素接続情報 ６ 回路シミュレーション用回路間接
続情報 ７ デジタル回路シミュレーション・
システム １１ 回路図設計ＣＡＤシステム １２−１〜１２−ｎ 回路図 １３−１〜１３−ｎ インタフェース変更パラメタ １４ インタフェース変更手段 １６−１〜１６−ｎ 回路図 １５ シミュレーション用ＴＯＰ回路図
作成手段 １７ シミュレーション用ＴＯＰ回路図 １８ デジタル回路シミュレーションＣ
ＡＤシステム1 circuit element connection information of unit circuit 2 interface change parameter specification means 3, 4 conversion means 5 circuit element connection information with external interface 6 circuit simulation inter-circuit connection information 7 digital circuit simulation
System 11 Circuit diagram design CAD system 12-1 to 12-n Circuit diagram 13-1 to 13-n Interface changing parameter 14 Interface changing means 16-1 to 16-n Circuit diagram 15 Simulation top circuit diagram creating means 17 Simulation TOP circuit diagram 18 Digital circuit simulation C
AD system
Claims (5)
路表現となっている単位回路の回路要素接続情報から、
該単位回路を含むデジタル回路のシミュレーション用回
路モデルを生成する回路シミュレーション支援システム
であって、 上記単位回路について、外部インタフェースと接続され
るネット名、ポート名、部品名等を含むインタフェース
変更パラメタを指定するパラメタ指定手段と、 上記単位回路の回路要素接続情報と上記パラメタ指定手
段により指定されるインタフェース変更パラメタとに基
づき、上記回路要素接続情報を外部インタフェースが存
在するように変更すると共にデジタル回路シミュレーシ
ョン・システムに入力可能な形式に変換して、回路シミ
ュレーション用回路要素接続情報を生成する手段と、 上記パラメタ指定手段により指定されるインタフェース
変更パラメタに基づき、上記単位回路の外部インタフェ
ースの接続関係を規定する回路シミュレーション用回路
間接続情報を生成する手段とを備え、 上記生成された単位回路の回路要素接続情報と回路間接
続情報に基づき、上記単位回路を含むデジタル回路のシ
ミュレーションを行うことを特徴とする回路シミュレー
ション支援システム。1. From circuit element connection information of a unit circuit, which is a circuit representation having no external interface,
A circuit simulation support system for generating a circuit model for simulating a digital circuit including the unit circuit, wherein an interface change parameter including a net name, a port name, a part name, etc. connected to an external interface is specified for the unit circuit. Based on the parameter designating means, the circuit element connection information of the unit circuit, and the interface changing parameter designated by the parameter designating means, the circuit element connection information is changed so that an external interface exists, and the digital circuit simulation The connection relation of the external interface of the unit circuit based on the means for converting the format that can be input to the system and generating the circuit element connection information for circuit simulation and the interface change parameter specified by the parameter specifying means. A circuit for simulating a digital circuit including the unit circuit is provided based on the circuit element connection information of the unit circuit and the circuit connection information that are generated, Circuit simulation support system.
り、(a) 外部インタフェースとなるべきネット名とイン
タフェース方向、および、外部インタフェースと接続さ
れるネット名、(b) 外部インタフェースとなるべき回路
要素の名前とポート名とインタフェース方向、および／
または、(c) 削除する回路要素の名前を指定することを
特徴とする請求項１の回路シミュレーション支援システ
ム。2. The interface change parameter allows (a) a net name and interface direction to be an external interface, and a net name connected to the external interface, and (b) a circuit element name and port to be an external interface. Name and interface direction, and /
Alternatively, (c) the name of the circuit element to be deleted is specified, and the circuit simulation support system according to claim 1.
た回路であり、 上記パラメタ指定手段により、インタフェースの変更を
指定して、外部インタフェースを持つ回路シミュレーシ
ョン用回路要素接続情報を生成するとともに、上記プリ
ント板の外部インタフェースの接続関係を規定する回路
シミュレーション用回路間接続情報を生成し、 生成された回路シミュレーション用回路要素接続情報お
よび回路シミュレーション用回路間接続情報を用いて、
複数のプリント板を結合した全体システムのシミュレー
ションを行うことを特徴とする請求項１または請求項２
の回路シミュレーション支援システム。3. The unit circuit is a circuit formed on a printed board, and the parameter designating unit designates interface change to generate circuit simulation circuit element connection information having an external interface, and Generating circuit simulation inter-circuit connection information that defines the connection relationship of the external interface of the printed board, using the generated circuit simulation circuit element connection information and circuit simulation inter-circuit connection information,
The simulation of the entire system in which a plurality of printed boards are combined is performed, and the simulation is performed.
Circuit simulation support system.
た回路であり、 上記パラメタ指定手段により、プリント板上に搭載され
た回路要素のテストピンのインタフェースの変更を指定
して、該テストピンを制御可能な回路シミュレーション
用回路要素接続情報を生成するとともに、上記プリント
板の外部インタフェースの接続関係を規定する回路シミ
ュレーション用回路間接続情報を生成し、 上記回路シミュレーション用回路要素接続情報および回
路シミュレーション用回路間接続情報を用いて上記テス
トピンを制御し、プリント板上に形成された回路もしく
は複数のプリント板を結合した全体システムのシミュレ
ーションを行うことを特徴とする請求項１または請求項
２の回路シミュレーション支援システム。4. The unit circuit is a circuit formed on a printed board, and the parameter designating means designates a change of an interface of a test pin of a circuit element mounted on the printed board, and the test pin is designated. And circuit connection information for circuit simulation that defines the connection relationship of the external interface of the printed board, and circuit connection information and circuit simulation for circuit simulation. 3. The circuit according to claim 1 or 2, wherein the test pin is controlled by using the connection information between circuits for use to simulate a circuit formed on the printed board or an entire system in which a plurality of printed boards are combined. Circuit simulation support system.
路であり、 上記パラメタ指定手段により、ＬＳＩ内の任意のネット
のインタフェースの変更を指定して、該ネットを制御可
能な回路シミュレーション用回路要素接続情報を生成す
るとともに、上記ＬＳＩの外部インタフェースの接続関
係を規定する回路シミュレーション用回路要素接続情報
を生成し、 上記回路シミュレーション用回路要素接続情報および回
路シミュレーション用回路要素接続情報を用いて上記ネ
ットを制御して、上記ＬＳＩを含むデジタル回路のシミ
ュレーションを行うことを特徴とする請求項１または請
求項２の回路シミュレーション支援システム。5. The circuit for circuit simulation, wherein the unit circuit is a circuit formed in an LSI, and the parameter designating means can designate interface change of an arbitrary net in the LSI to control the net. In addition to generating the element connection information, the circuit simulation circuit element connection information that defines the connection relationship of the external interface of the LSI is generated, and the circuit simulation circuit element connection information and the circuit simulation circuit element connection information are used to The circuit simulation support system according to claim 1 or 2, wherein a net is controlled to simulate a digital circuit including the LSI.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05754496A JP3229193B2 (en) | 1996-03-14 | 1996-03-14 | Circuit simulation support system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05754496A JP3229193B2 (en) | 1996-03-14 | 1996-03-14 | Circuit simulation support system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09251474A true JPH09251474A (en) | 1997-09-22 |
| JP3229193B2 JP3229193B2 (en) | 2001-11-12 |
Family
ID=13058720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05754496A Expired - Fee Related JP3229193B2 (en) | 1996-03-14 | 1996-03-14 | Circuit simulation support system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3229193B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016506550A (en) * | 2012-10-28 | 2016-03-03 | ザ マスワークス， インクＴｈｅ Ｍａｔｈｗｏｒｋｓ， Ｉｎｃ． | Self-test graphic component algorithm specifications |
| US10372841B2 (en) | 2012-10-28 | 2019-08-06 | The Mathworks, Inc. | Self-testing graphical component algorithm specification |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000073857A1 (en) | 1999-06-01 | 2000-12-07 | Seiko Epson Corporation | Electronic apparatus and method of controlling electronic apparatus |
-
1996
- 1996-03-14 JP JP05754496A patent/JP3229193B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016506550A (en) * | 2012-10-28 | 2016-03-03 | ザ マスワークス， インクＴｈｅ Ｍａｔｈｗｏｒｋｓ， Ｉｎｃ． | Self-test graphic component algorithm specifications |
| US10360310B2 (en) | 2012-10-28 | 2019-07-23 | The Mathworks, Inc. | Self-testing graphical component algorithm specification |
| US10372841B2 (en) | 2012-10-28 | 2019-08-06 | The Mathworks, Inc. | Self-testing graphical component algorithm specification |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3229193B2 (en) | 2001-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6588004B1 (en) | Graphic editor for block diagram level design of circuits | |
| US5224055A (en) | Machine for circuit design | |
| CN101894192B (en) | Simulation and demonstration system for design and validation of AFDX (Avionics Full Duplex Switched Ethernet) network and simulation and demonstration method thereof | |
| US6212490B1 (en) | Hybrid circuit model simulator for accurate timing and noise analysis | |
| CN109684755A (en) | A kind of digital-analog mix-mode chip asynchronous circuit full custom method and system | |
| US5426770A (en) | System for automatically determining the logical function of a circuit | |
| CN112949233A (en) | Automatic development method and device of FPGA chip and electronic equipment | |
| TWI414953B (en) | Methods for modeling designs customized in via-customizable integrated circuits and for creating a library component for a via customizable integrated circuit | |
| JP2003076731A (en) | Method for securing correct pin assignment among each connecting part of system board by using common mapping file | |
| CN112241347A (en) | The Method of Implementing SystemC Verification and the Architecture of Verification Platform Components | |
| AU2003264083B2 (en) | Object-oriented design method for the time-effective and cost-effective development of production-grade embedded systems based on a standardized system architecture | |
| JP3229193B2 (en) | Circuit simulation support system | |
| US9317638B1 (en) | Polymorphic circuit simulation system | |
| US20060225015A1 (en) | Various methods and apparatuses for flexible hierarchy grouping | |
| JP4662235B2 (en) | Logic simulation apparatus and method | |
| Srivastava et al. | System level hardware module generation | |
| CN109031978B (en) | Intelligent assembly method for information channel of digital satellite embedded simulation platform | |
| US6912473B2 (en) | Method for verifying cross-sections | |
| CN114065686A (en) | Parameterized unit circuit establishment method, standard unit circuit replacement method and device | |
| US20050251377A1 (en) | Circuit and electromagnetic simulator system and method | |
| US20050278163A1 (en) | System and method for resolving artifacts in differential signals | |
| JP2872216B1 (en) | Macro design method | |
| JP3531743B2 (en) | Test pattern generator | |
| Gerber et al. | Specification of a technology portable logic cell library for RSFQ: An Automated Approach | |
| JPH07311243A (en) | Programmable logic board and method for testing and adjusting programmable logic board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |