JPH07311243A - Programmable logic board and method for testing and adjusting programmable logic board - Google Patents
Programmable logic board and method for testing and adjusting programmable logic boardInfo
- Publication number
- JPH07311243A JPH07311243A JP6105492A JP10549294A JPH07311243A JP H07311243 A JPH07311243 A JP H07311243A JP 6105492 A JP6105492 A JP 6105492A JP 10549294 A JP10549294 A JP 10549294A JP H07311243 A JPH07311243 A JP H07311243A
- Authority
- JP
- Japan
- Prior art keywords
- programmable logic
- logic board
- control circuit
- circuit
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims description 16
- 239000011159 matrix material Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、設計済の回路が、試験
調整容易として、しかも実際の回路として容易に実現さ
れるためのプログラマブルロジックボード、更には、そ
のプログラマブルロジックボードがデバイス搭載状態
で、容易に試験調整されるためのプログラマブルロジッ
クボード試験調整方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a programmable logic board which enables a designed circuit to be easily implemented as a test adjustment and also as an actual circuit. , A programmable logic board test adjustment method for easy test adjustment.
【0002】[0002]
【従来の技術】これまで、各種IC類が実装デバイスと
して使用されることを前提として、何等かの回路設計が
行われた場合には、その製品化に先立って、これが実際
の回路として実現された上、その回路動作を確認すべく
各種の試験調整が行われているのが実情である。各種の
試験調整が行われることで、設計された回路に対して
は、必要に応じ回路変更が加えられることで、初めて所
望の回路動作を行い得る回路が得られるものである。2. Description of the Related Art Up to now, when some kind of circuit design has been made on the assumption that various ICs are used as mounting devices, this is realized as an actual circuit prior to commercialization. In addition, various tests and adjustments are performed to confirm the circuit operation. By performing various test adjustments, the designed circuit is modified as necessary to obtain a circuit that can perform a desired circuit operation for the first time.
【0003】ところで、試験調整が行われるべく、設計
された回路が実際の回路として実現されるには、先ず回
路パターンの設計が行われた後、エッチング処理により
基板上に回路パターンを作成した上、必要なデバイスを
ディップする方法や、基板上にICソケットを介しデバ
イスを搭載した上、ICソケット相互間をラッピング布
線により接続せしめる方法等、これまでに様々な手法が
知られたものとなっている。因みに、1つのデバイス中
に多くのロジック機能をインプリメントする方法として
は、PLD(Programmable Logic Device)化やLSI
(Large Scale Integration)化といった技術が用いら
れたものとなっている。By the way, in order to realize the designed circuit as an actual circuit for the test adjustment, the circuit pattern is first designed and then the circuit pattern is formed on the substrate by etching. Various methods have been known so far, such as a method of dipping required devices, a method of mounting devices on a substrate through IC sockets, and a method of connecting IC sockets to each other by wrapping wiring. ing. By the way, as a method of implementing many logic functions in one device, PLD (Programmable Logic Device) or LSI
(Large Scale Integration) technology has been used.
【0004】[0004]
【発明が解決しようとする課題】以上のように、これま
でにあっては、回路設計が行われ後より、それが実際に
製品化のためにデバイス実装基板として製造されるまで
には、設計された回路の回路動作を確認すべく、一旦何
等かの方法によりその回路が実際に実現された状態で、
その回路に対しては各種の試験調整が行われる必要があ
るものとなっている。しかしながら、設計された回路が
実際に回路として実現されるまでには、パターン設計作
業や布線作業等が必要とされその実現に多くの時間が要
されているばかりか、試験調整に伴い回路変更の必要が
生じた場合には、回路パターンのカット作業やジャンパ
線の布線作業等が行われる必要があり、これら作業にも
多くの時間が要されているのが実情である。As described above, as described above, until after the circuit design is performed and before the circuit is actually manufactured as a device mounting board for commercialization, the design is performed. In order to confirm the circuit operation of the circuit, once the circuit is actually realized by some method,
Various test adjustments need to be performed on the circuit. However, until the designed circuit is actually realized as a circuit, pattern design work, wiring work, etc. are required, and it takes a lot of time to realize it. If the need arises, it is necessary to perform a work of cutting a circuit pattern, a work of laying jumper wires, and the like, and in reality, a lot of time is required for these works.
【0005】本発明の第1の目的は、設計された回路が
実際に回路として実現された上、試験調整が行われるに
際し、実際の回路として容易に実現され得るばかりか、
試験調整に伴う回路変更も容易に行い得るプログラマブ
ルロジックボードを供するにある。本発明の第2の目的
は、デバイス実装状態にあるそのようなプログラマブル
ロジックボードに対し、試験調整を容易に行い得るプロ
グラマブルロジックボード試験調整方法を供するにあ
る。The first object of the present invention is not only that the designed circuit is actually realized as a circuit but can be easily realized as an actual circuit when test adjustment is performed.
It is an object to provide a programmable logic board that can easily change circuits associated with test adjustment. A second object of the present invention is to provide a programmable logic board test adjustment method capable of easily performing test adjustment for such a programmable logic board in a device mounted state.
【0006】[0006]
【課題を解決するための手段】上記第1の目的は、プロ
グラマブルロジックボードを、基板上に、各種IC類を
デバイスとして着脱自在に搭載するための複数のデバイ
ス搭載部と、該デバイス搭載部各々に搭載されたデバイ
ス相互間での入出力ピン間を任意に接続するためのマト
リックス回路部と、上記デバイス搭載部対応に設けら
れ、該マトリックス回路部に対しデバイス相互間での入
出力ピン間を任意に接続すべく制御するための制御回路
部と、該制御回路部各々に対し回路作成上、必要とされ
る入出力ピン間接続指示を行う統括制御回路部と、該統
括制御回路部に対し入出力ピン間接続指示情報が外部か
ら転送されるための書き込みポートとが具備されたもの
として構成するか、あるいは単位としてのプログラマブ
ルロジックボード各々が、基板調整用バックボード内に
設けられているマトリックス回路により相互に接続され
たものとして構成することで達成される。A first object of the present invention is to provide a programmable logic board on a substrate, on which a variety of ICs are detachably mounted as devices, and a plurality of device mounting portions, and the device mounting portions, respectively. The matrix circuit section for arbitrarily connecting the input / output pins between the devices mounted on the device and the device mounting section are provided corresponding to the matrix circuit section, and the input / output pins between the devices are connected to each other. A control circuit unit for controlling to be connected arbitrarily, a general control circuit unit for instructing connection between input and output pins required for circuit formation for each control circuit unit, and a general control circuit unit Each of the programmable logic boards is configured as a unit provided with a write port for transferring the input / output pin connection instruction information from the outside or as a unit. There is achieved by configuring as being connected to each other by a matrix circuit provided in the substrate adjustment backboard.
【0007】上記第2の目的は、プログラマブルロジッ
クボードは基板調整用バックボード、インタフェース変
換用コネクタを介し試験調整用機器に接続された状態
で、該試験調整用機器による制御下に、上記プログラマ
ブルロジックボード上での回路動作が試験調整される
か、あるいは単位としてのプログラマブルロジックボー
ド各々は基板調整用バックボード内マトリックス回路、
インタフェース変換用コネクタを介し試験調整用機器に
接続された状態で、該試験調整用機器による制御下に、
上記プログラマブルロジックボード各々での回路動作が
試験調整されることで達成される。A second object of the present invention is that the programmable logic board is connected to a test adjusting device via a board adjusting backboard and an interface converting connector, and the programmable logic board is controlled under the control of the test adjusting device. The circuit operation on the board is tested and adjusted, or each programmable logic board as a unit is a matrix circuit in the back board for board adjustment,
While being connected to the test adjustment device via the interface conversion connector, under the control of the test adjustment device,
The circuit operation in each of the programmable logic boards is achieved by being tested and adjusted.
【0008】[0008]
【作用】基板上のデバイス搭載部各々にデバイスが所望
に実装された状態で、これらデバイス相互間での入出力
ピン間が、基板外部からの入出力ピン間接続指示情報に
もとづきマトリックス回路内を介し所望に接続せしめら
れる場合は、設計された回路は実際の回路として容易
に、しかも速やかに実現され得るばかりか、試験調整に
伴う回路変更も、基板外部からの入出力ピン間接続指示
情報の変更によって容易に対処し得るものである。ま
た、専用バックボード、インタフェース変換コネクタを
介しプログラマブルロジックボード、あるいは単位とし
てのプログラマブルロジックボード各々が試験調整用機
器に接続せしめられる場合には、プログラマブルロジッ
クボード、あるいは単位としてのプログラマブルロジッ
クボード各々での回路動作が容易に試験調整され得るも
のである。With the device mounted on each of the device mounting portions on the board, the input / output pins between these devices are arranged in the matrix circuit based on the input / output pin connection instruction information from the outside of the board. If the desired circuit can be connected via the desired circuit, the designed circuit can be easily and quickly realized as an actual circuit, and the circuit change due to the test adjustment can also be performed by the input / output pin connection instruction information from the outside of the board. It can be easily dealt with by making changes. If a dedicated backboard, a programmable logic board via an interface conversion connector, or a programmable logic board as a unit is connected to the test adjustment equipment, the programmable logic board or the programmable logic board as a unit may be used. The circuit operation can be easily tested and adjusted.
【0009】[0009]
【実施例】以下、本発明を図1から図4により説明す
る。先ず本発明によるプログラマブルロジックボードに
ついて説明すれば、図1はそのプログラマブルロジック
ボードの一例での全体構成を示したものである。図示の
ように、プログラマブルロジックボードは、標準TTL
やCMOSシリーズ等のIC類をデバイスとして実装す
るための複数のデバイス搭載部10と、デバイス搭載部
10各々に実装されたデバイス相互間の入出力ピン間を
任意に接続せしめるためのマトリックス回路部11と、
マトリックス回路部11内での入出力ピン間接続を制御
するための複数の制御回路部12と、制御回路部12各
々対し回路作成上、必要とされる入出力ピン間接続指示
を行う統括制御回路部13と、統括制御回路部13に対
し外部からの入出力ピン間接続指示情報を転送するため
の書き込みポート14とが具備されたものとして構成さ
れたものとなっている。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to FIGS. First, the programmable logic board according to the present invention will be described. FIG. 1 shows an overall configuration of an example of the programmable logic board. As shown, the programmable logic board is a standard TTL
A plurality of device mounting parts 10 for mounting ICs such as CMOS and CMOS series as devices, and a matrix circuit part 11 for arbitrarily connecting input / output pins between the devices mounted on each device mounting part 10. When,
A plurality of control circuit units 12 for controlling the connection between input / output pins in the matrix circuit unit 11, and a general control circuit for giving an instruction for connection between the input / output pins required for circuit formation for each control circuit unit 12. The unit 13 and the write port 14 for transferring the input / output pin connection instruction information from the outside to the integrated control circuit unit 13 are configured to be provided.
【0010】さて、以上のようにしてなるプログラマブ
ルロジックボード上に、設計された回路を実際の回路と
して実現せしめる場合について説明すれば、図3に示す
ように、パソコン機器等30からは入出力ピン間接続指
示情報が書き込みポート14を介しプログラマブルロジ
ックボード31に転送されるものとなっている。パソコ
ン機器等30では、設計回路図やタイムチャート等の図
面から、プログラマブルロジックボード開発ソフトウェ
アにより回路作成情報データが作成されているが、この
回路作成情報データにもとづきデバイス搭載部10各々
には回路実現上、必要とされるデバイスが所定に実装さ
れた後、パソコン機器等30からは入出力ピン間接続指
示情報が書き込みポート14を介しプログラマブルロジ
ックボード31に転送されているものである。プログラ
マブルロジックボード31内では、パソコン機器等30
からの入出力ピン間接続指示情報は書き込みポート14
を介し統括制御回路部13に転送されるが、統括制御回
路部13では、その入出力ピン間接続指示情報内容が識
別された上、制御回路部12各々に入出力ピン間接続指
示情報が分配転送されているものである。制御回路部1
2各々では、統括制御回路部13からの入出力ピン間接
続指示情報にもとづきマトリックス回路部11各々を制
御することによって、マトリックス回路部11各々の内
部では、デバイス相互間でそれら入出力ピン間が所望に
接続せしめられているものである。また、その際、2以
上のプログラマブルロジックボード31が相互に接続せ
しめられる必要がある場合も、パソコン機器等30から
はそれに応じた入出力ピン間接続指示情報が書き込みポ
ート14、統括制御回路部13、マトリックス回路部1
1、バックボード用コネクタ15を介しバックボード用
マトリックス回路部16に転送されることによって、バ
ックボード用マトリックス回路部16により2以上のプ
ログラマブルロジックボード31が相互接続されている
ものである。The case where the designed circuit is realized as an actual circuit on the programmable logic board constructed as described above will be explained. As shown in FIG. The inter-connection instruction information is transferred to the programmable logic board 31 via the write port 14. In the personal computer device 30 and the like, circuit creation information data is created by the programmable logic board development software from drawings such as design circuit diagrams and time charts. Based on this circuit creation information data, a circuit is realized in each device mounting unit 10. In addition, after the required devices are mounted in a predetermined manner, the input / output pin connection instruction information is transferred from the personal computer device 30 to the programmable logic board 31 via the write port 14. In the programmable logic board 31, personal computer equipment 30
Input / output pin connection instruction information from the write port 14
Of the input / output pin connection instruction information is distributed to each of the control circuit units 12. It has been transferred. Control circuit unit 1
2 controls the matrix circuit section 11 on the basis of the input / output pin connection instruction information from the integrated control circuit section 13, so that the input / output pins between the devices are controlled inside the matrix circuit section 11 respectively. They are connected as desired. In addition, at that time, even when two or more programmable logic boards 31 need to be connected to each other, the input / output pin connection instruction information corresponding to them from the personal computer device 30 is written to the write port 14 and the integrated control circuit unit 13. , Matrix circuit part 1
1. Two or more programmable logic boards 31 are interconnected by the backboard matrix circuit section 16 by being transferred to the backboard matrix circuit section 16 via the backboard connector 15.
【0011】ここで、遅ればせながら、デバイス相互間
での入出力ピン間接続について詳細に説明する。図2
(A),(B)にはそれぞれ入出力ピン(動作電源ピ
ン、グランドピンを含む)数が14とされたデバイス2
0,21が示されているが、デバイス20における入出
力ピンa1〜a14と、デバイス21における入出力b1〜
b14とは、図2(C)に示すように、それら全てがマト
リックス回路部22内に収容可とされていることから、
入出力ピン間接続指示情報にもとづく制御回路部23に
よる制御下に、入出力ピンa1〜a14,b1〜b14間は所
望に接続され得るものである。Here, the connection between the input / output pins between the devices will be described in detail with a delay. Figure 2
Device 2 in which (A) and (B) each have 14 input / output pins (including operation power supply pin and ground pin)
0 and 21 are shown, input / output pins a 1 to a 14 in the device 20 and input / output b 1 to in the device 21 are shown.
b1 4 and, as shown in FIG. 2 (C), since all of them are the Accommodates in the matrix circuit 22,
The input / output pins a 1 to a 14 and b 1 to b 14 can be connected as desired under the control of the control circuit unit 23 based on the input / output pin connection instruction information.
【0012】最後に、プログラマブルロジックボードに
対する試験調整方法について説明すれば、図4に示すよ
うに、プログラマブルロジックボード31に対する単体
試験調整、または連動試験調整を行う際しては、必要と
なる基板調整用バックボード40にプログラマブルロジ
ックボードより上位のマトリックス回路部を設け、プロ
グラマブルロジックボード相互間での入出力ピン間接
続、管理を行わせることで、試験調整作業が速やかに行
われ得るものとなっている。また、この基板調整用バッ
クボード40上にインタフェース変換コネクタ42を設
置することで、試験調整用機器41はインタフェース変
換コネクタ42を介しプログラマブルロジックボード3
1に対する単体試験調整、または連動試験調整を行い得
るものである。Lastly, the test adjustment method for the programmable logic board will be described. As shown in FIG. 4, when performing the unit test adjustment or the interlocking test adjustment for the programmable logic board 31, necessary board adjustment is performed. By providing a matrix circuit section higher than the programmable logic board on the back board for use 40 and connecting and managing the input / output pins between the programmable logic boards, the test adjustment work can be performed quickly. There is. Further, by installing the interface conversion connector 42 on the board adjustment backboard 40, the test adjustment device 41 allows the programmable logic board 3 to pass through the interface conversion connector 42.
The unit test adjustment or the interlocking test adjustment for 1 can be performed.
【0013】[0013]
【発明の効果】以上、説明したように、請求項1,3に
よる場合は、設計された回路が実際に回路として実現さ
れた上、試験調整が行われるに際し、実際の回路として
容易に実現され得るばかりか、試験調整に伴う回路変更
も容易に行い得るプログラマブルロジックボードが、ま
た、請求項2,4による場合には、デバイス実装状態に
あるそのようなプログラマブルロジックボードに対し、
試験調整を容易に行い得るプログラマブルロジックボー
ド試験調整方法がそれぞれ得られたものとなっている。As described above, according to the first and third aspects, when the designed circuit is actually realized as a circuit and the test adjustment is performed, it is easily realized as an actual circuit. In addition to the above, a programmable logic board which can easily make a circuit change due to test adjustment is also provided, and in the case according to claims 2 and 4, such a programmable logic board in a device mounting state,
A programmable logic board test adjustment method capable of easily performing test adjustment has been obtained.
【図1】図1は、本発明によるプログラマブルロジック
ボードの一例での全体構成を示す図FIG. 1 is a diagram showing an overall configuration of an example of a programmable logic board according to the present invention.
【図2】図2(A)〜(C)は、デバイス相互間での入
出力ピン間接続を詳細に説明するための図FIG. 2A to FIG. 2C are views for explaining in detail the input / output pin connection between devices.
【図3】図3は、プログラマブルロジックボード上に、
設計された回路を実際の回路として実現せしめる方法を
説明するための図FIG. 3 shows a programmable logic board on which
Diagram for explaining how to realize the designed circuit as an actual circuit
【図4】図4は、本発明によるプログラマブルロジック
ボード試験調整方法を説明するための図FIG. 4 is a diagram for explaining a programmable logic board test adjustment method according to the present invention.
10…デバイス搭載部部、11…マトリックス回路部、
12…制御回路部、13…統括制御回路部、14…書き
込みポート、16…バックボード用マトリックス回路
部、30…パソコン機器等、31…プログラマブルロジ
ックボード、40…基板調整用バックボード、41…試
験調整用機器、42…インタフェース変換コネクタ10 ... Device mounting part, 11 ... Matrix circuit part,
12 ... Control circuit part, 13 ... General control circuit part, 14 ... Write port, 16 ... Backboard matrix circuit part, 30 ... Personal computer equipment, 31 ... Programmable logic board, 40 ... Board adjustment backboard, 41 ... Test Adjustment equipment, 42 ... Interface conversion connector
Claims (4)
着脱自在に搭載するための複数のデバイス搭載部と、該
デバイス搭載部各々に搭載されたデバイス相互間での入
出力ピン間を任意に接続するためのマトリックス回路部
と、上記デバイス搭載部対応に設けられ、該マトリック
ス回路部に対しデバイス相互間での入出力ピン間を任意
に接続すべく制御するための制御回路部と、該制御回路
部各々に対し回路作成上、必要とされる入出力ピン間接
続指示を行う統括制御回路部と、該統括制御回路部に対
し入出力ピン間接続指示情報が外部から転送されるため
の書き込みポートと、が具備されてなるプログラマブル
ロジックボード。1. A plurality of device mounting portions for removably mounting various ICs as devices on a substrate, and input / output pins between devices mounted in each device mounting portion are arbitrarily set. A matrix circuit section for connection, a control circuit section provided corresponding to the device mounting section, for controlling the matrix circuit section to arbitrarily connect input / output pins between devices, and the control circuit section. An integrated control circuit unit that gives an instruction to connect the I / O pins to each circuit unit in order to create a circuit, and a write for transferring the I / O pin connection instruction information to the integrated control circuit unit from the outside. A programmable logic board including a port.
着脱自在に搭載するための複数のデバイス搭載部と、該
デバイス搭載部各々に搭載されたデバイス相互間での入
出力ピン間を任意に接続するためのマトリックス回路部
と、上記デバイス搭載部対応に設けられ、該マトリック
ス回路部に対しデバイス相互間での入出力ピン間を任意
に接続すべく制御するための制御回路部と、該制御回路
部各々に対し回路作成上、必要とされる入出力ピン間接
続指示を行う統括制御回路部と、該統括制御回路部に対
し入出力ピン間接続指示情報が外部から転送されるため
の書き込みポートと、が具備されてなるプログラマブル
ロジックボードに対するプログラマブルロジックボード
試験調整方法であって、プログラマブルロジックボード
は基板調整用バックボード、インタフェース変換用コネ
クタを介し試験調整用機器に接続された状態で、該試験
調整用機器による制御下に、上記プログラマブルロジッ
クボード上での回路動作が試験調整されるようにしたプ
ログラマブルロジックボード試験調整方法。2. A plurality of device mounting portions for removably mounting various ICs as devices on a substrate, and input / output pins between devices mounted on the device mounting portions are arbitrarily set. A matrix circuit section for connection, a control circuit section provided corresponding to the device mounting section, for controlling the matrix circuit section to arbitrarily connect input / output pins between devices, and the control circuit section. An integrated control circuit unit that gives an instruction to connect the I / O pins to each circuit unit in order to create a circuit, and a write for transferring the I / O pin connection instruction information to the integrated control circuit unit from the outside. A programmable logic board test adjusting method for a programmable logic board comprising a port and a programmable logic board, wherein A programmable logic board test in which the circuit operation on the programmable logic board is test-adjusted under the control of the test adjustment device while being connected to the test adjustment device via the board and the interface conversion connector. Adjustment method.
着脱自在に搭載するための複数のデバイス搭載部と、該
デバイス搭載部各々に搭載されたデバイス相互間での入
出力ピン間を任意に接続するためのマトリックス回路部
と、上記デバイス搭載部対応に設けられ、該マトリック
ス回路部に対しデバイス相互間での入出力ピン間を任意
に接続すべく制御するための制御回路部と、該制御回路
部各々に対し回路作成上、必要とされる入出力ピン間接
続指示を行う統括制御回路部と、該統括制御回路部に対
し入出力ピン間接続指示情報が外部から転送されるため
の書き込みポートとが具備されてなる、単位としてのプ
ログラマブルロジックボード各々が、基板調整用バック
ボード内に設けられているマトリックス回路により相互
に接続されてなるプログラマブルロジックボード。3. A plurality of device mounting portions for removably mounting various ICs as devices on a substrate, and input / output pins between devices mounted in the device mounting portions are arbitrarily set. A matrix circuit section for connection, a control circuit section provided corresponding to the device mounting section, for controlling the matrix circuit section to arbitrarily connect input / output pins between devices, and the control circuit section. An integrated control circuit unit that gives an instruction to connect the I / O pins to each circuit unit in order to create a circuit, and a write for transferring the I / O pin connection instruction information to the integrated control circuit unit from the outside. And a programmable logic board as a unit, each of which is provided with a port and connected to each other by a matrix circuit provided in a board adjusting backboard. Programmable logic board.
着脱自在に搭載するための複数のデバイス搭載部と、該
デバイス搭載部各々に搭載されたデバイス相互間での入
出力ピン間を任意に接続するためのマトリックス回路部
と、上記デバイス搭載部対応に設けられ、該マトリック
ス回路部に対しデバイス相互間での入出力ピン間を任意
に接続すべく制御するための制御回路部と、該制御回路
部各々に対し回路作成上、必要とされる入出力ピン間接
続指示を行う統括制御回路部と、該統括制御回路部に対
し入出力ピン間接続指示情報が外部から転送されるため
の書き込みポートとが具備されてなる、単位としてのプ
ログラマブルロジックボード各々が、基板調整用バック
ボード内に設けられているマトリックス回路により相互
に接続されてなるプログラマブルロジックボードに対す
るプログラマブルロジックボード試験調整方法であっ
て、プログラマブルロジックボード各々は基板調整用バ
ックボード内マトリックス回路、インタフェース変換用
コネクタを介し試験調整用機器に接続された状態で、該
試験調整用機器による制御下に、上記プログラマブルロ
ジックボード各々での回路動作が試験調整されるように
したプログラマブルロジックボード試験調整方法。4. A plurality of device mounting portions for removably mounting various ICs as devices on a substrate, and input / output pins between devices mounted in the device mounting portions are arbitrarily set. A matrix circuit section for connection, a control circuit section provided corresponding to the device mounting section, for controlling the matrix circuit section to arbitrarily connect input / output pins between devices, and the control circuit section. An integrated control circuit unit that gives an instruction to connect the I / O pins to each circuit unit in order to create a circuit, and a write for transferring the I / O pin connection instruction information to the integrated control circuit unit from the outside. And a programmable logic board as a unit, each of which is provided with a port and connected to each other by a matrix circuit provided in a board adjusting backboard. A programmable logic board test adjustment method for a programmable logic board, wherein each programmable logic board is connected to a test adjustment device via a matrix adjustment in-board matrix circuit for board adjustment and an interface conversion connector. A programmable logic board test adjustment method for testing and adjusting the circuit operation of each programmable logic board under the control of a device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6105492A JPH07311243A (en) | 1994-05-19 | 1994-05-19 | Programmable logic board and method for testing and adjusting programmable logic board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6105492A JPH07311243A (en) | 1994-05-19 | 1994-05-19 | Programmable logic board and method for testing and adjusting programmable logic board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07311243A true JPH07311243A (en) | 1995-11-28 |
Family
ID=14409103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6105492A Pending JPH07311243A (en) | 1994-05-19 | 1994-05-19 | Programmable logic board and method for testing and adjusting programmable logic board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07311243A (en) |
-
1994
- 1994-05-19 JP JP6105492A patent/JPH07311243A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5224055A (en) | Machine for circuit design | |
US6016563A (en) | Method and apparatus for testing a logic design of a programmable logic device | |
US20020116168A1 (en) | Method and system for design verification of electronic circuits | |
JP2941135B2 (en) | Pseudo LSI device and debug device using the same | |
JP3791859B2 (en) | Scanning apparatus and method for hierarchically configuring network scan paths | |
US5442643A (en) | Integrated circuit chip with testing circuits and method of testing the same | |
JPH07311243A (en) | Programmable logic board and method for testing and adjusting programmable logic board | |
JP2001000042U (en) | Electrical assembly | |
US6618842B2 (en) | Prototype development system and method | |
JP4662235B2 (en) | Logic simulation apparatus and method | |
JP3824203B2 (en) | Electrical and electronic circuit diagram creation device | |
JPH07128398A (en) | Easily testable circuit mounting system for printed board | |
JP3229193B2 (en) | Circuit simulation support system | |
US20050278163A1 (en) | System and method for resolving artifacts in differential signals | |
CN109031978A (en) | Digital satellite embedded simulation environment information channel Intelligent assembly method | |
KR100677198B1 (en) | Digital tv ethernet device | |
CN110633480B (en) | Method and system for configuring chip connection mode | |
JP2850818B2 (en) | Surface mount type semiconductor integrated circuit device and socket for connecting an emulator connector to the device | |
JP2855608B2 (en) | IC circuit simulation method | |
Babcock et al. | User's Guide | |
JPH11296220A (en) | Verification device for plant controller | |
JPS61129587A (en) | Logic simulation system using actual circuit in combination | |
JPH06348786A (en) | Automatic wiring system for real chip board | |
JP2000031284A (en) | Verification semiconductor integrated circuit and circuit emulator | |
JP2006293701A (en) | Net display program and net display method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |