JPH09251279A

JPH09251279A - プラズマディスプレイ装置の駆動方法及びプラズマディスプレイ装置

Info

Publication number: JPH09251279A
Application number: JP8059164A
Authority: JP
Inventors: Takahiro Takamori; 孝宏高森; Noriji Kariya; 教治苅谷; Naoki Matsui; 直紀松井; Giichi Kanazawa; 義一金澤; Yoshimasa Nagaoka; 慶真長岡
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-03-15
Filing date: 1996-03-15
Publication date: 1997-09-22

Abstract

(57)【要約】【課題】アドレス放電不良の確率を低減して、表示品
質を向上させることを目的とする。【解決手段】プラズマディスプレイパネル100 と、複
数のセルを表示データに対応した状態に設定するアドレ
ス手段101,102 と、維持放電パルスを印加して発光させ
る維持放電手段103,104 と、全面書き込み及び全面自己
消去を行うリセット手段と、駆動制御手段3 とを備え、
１画面の表示フレームを少なくとも１つのサブフレーム
で構成し、各サブフレーム毎に、アドレス手段による書
き込みと、維持放電手段による維持放電パルスの印加
と、書き込みの前にリセット手段による全面書き込み及
び全面自己消去とを行い、１画面の表示フレーム毎に、
外部からの垂直同期信号とのずれ分だけ休止状態に保持
するプラズマディスプレイ装置において、休止状態を、
維持放電パルス印加中に設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】近年、各種ディスプレイ装置
においては、表示すべき情報や設置条件の多様化、大画
面化及び高精細化が著しい。従って、これらに使用され
るプラズマディスプレイパネル（以下、ＰＤＰと称す
る。）、ＣＲＴ、ＬＣＤ、ＥＬ、蛍光表示管、発光ダイ
オード等の表示装置においてはこれらの蛍光に対応すべ
く、表示品質の向上が求められている。

【０００２】上記の表示装置のうち、ＰＤＰはちらつき
が無い、大画面化が容易である、高輝度及び長寿命等の
優れた特徴を有することから、最近盛んに開発が行われ
ている。ＰＤＰには、２本の電極で選択放電（アドレス
放電）及び維持放電を行う２電極型と、第３の電極を利
用してアドレス放電を行う３電極型がある。階調表示を
行うカラーＰＤＰでは、放電により発生する紫外線によ
って放電セル内に形成した蛍光体を励起しているが、こ
の蛍光体は、放電により同時に発生する正電荷であるイ
オンの衝撃に弱いという欠点がある。上記の２電極型で
は、蛍光体がイオンに直接当たる構成になっているた
め、蛍光体の寿命低下を招く恐れがある。これを回避す
るために、カラーＰＤＰでは面放電を利用した３電極構
造が一般に使用されている。更に、この３電極型におい
ても、第３の電極を維持放電を行う第１と第２の電極が
配置されている基板に形成する場合と、対向するもう一
つの基板に配置する場合がある。また、同一基板に前記
の３種の電極を形成する場合でも、維持放電を行う２本
の電極の上に第３の電極を配置する場合と、その下に第
３の電極を配置する場合がある。更に、蛍光体から発せ
られた可視光を、その蛍光体を透過して見る場合（透過
型）と、蛍光体からの反射を見る場合（反射型）があ
る。また、放電を行うセルは、障壁（リブ、バリア）に
よって、隣接セルとの空間的な結合が断ち切られてい
る。この障壁は、放電セルを取り囲むように四方に設け
られ完全に密封されている場合と、一方のみに設けら
れ、他方は電極間のギャップ（距離）の適正化によって
結合が切られている場合等がある。

【０００３】本発明は、上記のいずれの方式のプラズマ
ディスプレイパネル(Plasma Display Panel :PDP) にも
適用可能である。

【０００４】

【従来の技術】上記のように、本発明はいずれの構成に
も適用可能であるが、ここでは、維持放電を行う電極の
基板とは別な対向する基板に第３の電極を形成したパネ
ルで、障壁が垂直方向（つまり、第１電極と第２電極に
直交し、第３電極と平行）にのみ形成され、維持電極の
一部が透明電極によって形成されている反射型を例とし
て説明する。

【０００５】上記の３電極・面放電のＰＤＰとして、図
１１にその概略平面図を示すようなものが知られてい
る。また、図１２は、図１１のパネルの一つの放電セル
における概略的断面図（垂直方向）であり、図１３は同
様に水平方向の概略的断面図である。なお、以下に示す
図においては、同一の機能部分には同一の参照番号を付
与して表すこととする。

【０００６】パネルは、２枚のガラス基板２１、２９に
よって構成されている。第１の基板２１には、平行する
維持電極である第１電極（Ｘ電極）１２及び第２電極
（Ｙ電極）１３を備えており、これらの電極は透明電極
２２ａ，２２ｂとバス電極２３ａ，２３ｂによって構成
されている。透明電極は蛍光体からの反射光を透過させ
る役割があるため、ＩＴＯ（酸化インジウムを主成分と
する透明な導体膜）等によって形成される。また、バス
電極は、電気抵抗による電圧低下を防ぐため、低抵抗で
形成する必要があり、Ｃｒ（クロム）やＣｕ（銅）によ
って形成される。更に、それらを、誘電体層（ガラス）
２４で被覆し、放電面には保護膜としてＭｇＯ（酸化マ
グネシウム）膜２５を形成する。また、第１のガラス基
板２１と向かい合う第２の基板２９には、第３の電極
（アドレス電極）１３を、維持電極と直交する形で形成
する。また、アドレス電極間には、障壁１４を形成し、
その障壁の間には、アドレス電極を覆う形で赤・緑・青
の発光特性を有する蛍光体２７を形成する。障壁１４の
尾根と、ＭｇＯ面２５が密着する形で２枚のガラス基板
が組み立てられている。蛍光体２７とＭｇＯ面２５の間
の空間が放電空間２６である。

【０００７】また、図１４は、図１２から図１４に示し
たＰＤＰを駆動するための周辺回路を示した概略的ブロ
ック図である。アドレス電極１３−１、１３−２、…は
１本毎にアドレスドライバ１０１に接続され、そのアド
レスドライバによってアドレス放電時のアドレスパルス
が印加される。また、Ｙ電極１１−１、１１−２、…は
Ｙ電極ドライバ１０２に接続される。Ｙ電極ドライバ１
０２はＹ共通ライバ１０３に接続されており、アドレス
放電時のパルスはＹ電極ドライバ１０２から発生し、維
持パルス等はＹ共通ドライバ１０３で発生し、Ｙ電極ド
ライバ１０２を経由して、Ｙ電極に印加される。Ｘ電極
１２はパネルの全表示ラインに亘って共通に接続され取
り出される。Ｘ共通ドライバ１０４は、書き込みパル
ス、維持パルス等を発生する。これらのドライバ回路
は、ロジック部１によって制御され、ロジック部１は、
装置の外部より入力される同期信号や表示データ信号に
よって制御される。更に、高電圧や負電圧等の各種の電
圧を発生する内部電源４０を備えており、ロジック部１
からの制御信号に基づいて、内部電源４０で発生される
各種電圧の各ドライバ回路への印加を制御する高圧制御
部４１が設けられている。ＥＰＲＯＭ３９は駆動波形の
パターンと維持パルス数に関する情報を記憶するメモリ
で、ロジック部１はＥＰＲＯＭ３９に記憶されたデータ
を順次読み出して各種の制御信号を生成する。

【０００８】ロジック部１は、表示データ制御回路部３
１とパネル駆動制御部３４を備え、更に表示データ制御
回路部３１にはフレームメモリ部３２とフレームメモリ
制御回路部３３とが設けられており、パネル駆動制御部
３４にはタイミング発生部３５と、アドレスドライバ制
御部３６と、スキャンドライバ３７と、共通ドライバ制
御部３８とが設けられている。

【０００９】ＰＤＰでの階調表示は，通常、表示データ
の各ビットをサブフレーム期間に対応させ、ビットの重
み付けに応じてサブフレーム期間の長さを変えることに
より行っている。例えば、２５６階調表示を行う場合に
は表示データは８ビットで表され、１フレームの表示を
８個のサブフレーム期間で行い、各ビットデータの表示
をそれぞれのサブフレーム期間で行う。サブフレーム期
間の長さは、１：２：４：８：１６：３２：６４：１２
８になっている。外部から供給される表示データは、一
般に各画素の階調データが連続した形式であり、そのま
まではサブフレームの形式に変化することができないた
め、外部から供給される表示データを一旦フレームメモ
リ３２に記憶し、次のサイクルでサブフレームの形式に
従って読み出されて、アドレスドライバ１０１に供給さ
れる。フレームメモリ制御回路部３３はタイミング発生
部３５からのタイミング信号に基づいて、このような動
作を制御する。アドレスドライバ制御部３６と、スキャ
ンドライバ３７と、共通ドライバ制御部３８とは、ＥＰ
ＲＯＭ３９から読み出されたデータに基づいて、アドレ
スドライバ１０１と、スキャンドライバ１０２とＸ及び
Ｙ共通ドライバ１０３と１０４を制御する制御信号を生
成する。アドレスドライバ制御部３６と、スキャンドラ
イバ３７と、共通ドライバ制御部３８とから出力された
制御信号は、高圧制御部４１のアドレス部４２と、Ｘ部
４３と、Ｙ部４４に供給され、そこで内部電源４０から
の各種電圧を選択して、各ドライバ回路に印加される。

【００１０】図１５は、図１１から図１３に示すＰＤＰ
を図１４に示した回路によって駆動する従来の方法を示
す波形図であり、いわゆる従来の「アドレス／維持放電
期間分離型・書き込みアドレス方式」における１サブフ
レーム期間を示している。この例では、１サブフレーム
は、リセット期間とアドレス期間更に維持放電期間に分
割される。リセット期間においては、まずすべてのＹ電
極が０Ｖレベルにされ、同時に、Ｘ電極に電圧Ｖｓ＋Ｖ
ｗ（約３３０Ｖ）からなる全面書き込みパルスが印加さ
れ、それまでの表示状態にかかわらず全表示ラインの全
セルで放電が行われる。この時のアドレス電極電位は、
約１００Ｖ（Ｖａｗ）である。次に、Ｘ電極とアドレス
電極の電位が０Ｖとなり、全セルにおいて壁電荷自体の
電圧が放電開始電圧を越え、放電が開始される。この放
電は、電極間の電位差がないため、壁電荷が形成される
ことはなく、空間電荷は自己中和して放電が終息する。
いわゆる、自己消去放電である。この自己消去放電によ
って、パネル内の全セルの状態が、壁電荷のない均一な
状態になる。このリセット期間は、前のサブフレームの
点灯状態にかかわらずすべてのセルを同じ状態にする作
用があり、次のアドレス（書き込み）放電を安定に行う
ことができるようにするために行われる。

【００１１】次に、アドレス期間において、表示データ
に応じたセルのオン／オフを行うために、線順次でアド
レス放電が行われる。まず、Ｙ電極に−ＶＹレベル（約
マイナス１５０Ｖ）のスキャンパルスを印加すると共
に、アドレス電極の内、維持放電を起こすセル、すなわ
ち、点灯させるセルに対応するアドレス電極に電圧Ｖａ
（約５０Ｖ）のアドレスパルスが選択的に印加され、点
灯させるセルのアドレス電極とＹ電極の間で放電が起き
る。次に、これをプライミング（種火）としてＸ電極
（電圧Ｖｘ＝５０Ｖ）とＹ電極間の放電に直ぐに移行す
る。前者の放電を「プライミングアドレス放電」、後者
を「主アドレス放電」と称する。これにより、選択ライ
ンの選択セルのＸ電極とＹ電極上のＭｇＯ面に維持放電
が可能な量の壁電荷が蓄積する。

【００１２】以下、順次他の表示ラインについても同様
の動作が行われ、全表示ラインにおいて、新たな表示デ
ータの書き込みが行われる。その後、維持放電期間にな
ると、Ｙ電極とＸ電極に交互に電圧がＶｓ（約１８０
Ｖ）である維持パルスが印加されて維持放電が行われ、
１サブフレームの画像表示が行われる。この際、アドレ
ス電極とＸ電極又はＹ電極間での放電を避けるために、
アドレス電極に約１００Ｖの電圧Ｖａｗを印加してい
る。なお、かかる「アドレス／維持放電分離型・書き込
みアドレス方式」においては、維持放電期の長短、つま
り、維持放電パルスの回数によって、輝度が決定され
る。

【００１３】具体的には、多階調表示の一例として、２
５６階調表示を行う場合の駆動方法を図１６に示すこと
とする。この例では、１フレームは、４個のサブフレー
ム：ＳＦ１〜ＳＦ４に区分される。そして、これらのサ
ブフレームＳＦ１〜ＳＦ４においては、リセット期間と
アドレス期間は、それぞれ同一の長さとなる。また、維
持放電期間の長さは、１：２：４：８：１６：３２：６
４：１２８の比率となる。従って、点灯させるサブフレ
ームを選択することで、０から１５までの１６階調の輝
度の違いを表示できる。

【００１４】表示できる階調の段階はサブフレームの個
数により決定され、サブフレームが１個であれば２階調
の輝度が、８個であれば２５６階調の輝度が表示でき
る。ＰＤＰ装置に供給される表示信号は、ＣＲＴ等に供
給されるのと同様の信号であり、垂直同期信号Ｖｓｙｎ
ｃと水平同期信号Ｈｓｙｎｃ、及びドットクロックに同
期したデータ信号である。ＰＤＰ装置ではＣＲＴ等と同
様に周期が所定の範囲の垂直同期信号Ｖｓｙｎｃに対応
できることが求められている。そこで、ＰＤＰ装置で
は、図１６に示すように、サブフレームの期間の総和を
１フレームの期間より短くして各フレームに休止期間を
設け、垂直同期信号Ｖｓｙｎｃの周期変動に応じてこの
休止期間の幅を変化させることにより垂直同期信号Ｖｓ
ｙｎｃの周期変動に対応できるようにしている。休止期
間では、ＰＤＰ装置の表示パネル１００に信号が印加さ
れず、直前の状態がそのまま保持される。そのため、休
止期間が変動しても表示には影響しない。逆に休止期間
は表示には寄与しない期間であるから、できるだけ短い
ことが望ましく、垂直同期信号Ｖｓｙｎｃの周期変動に
対応できる範囲でできるだけ短く設定される。

【００１５】

【発明が解決しようとする課題】ＰＤＰ装置では、アド
レス放電をプライミングとして維持放電を行うが、アド
レス放電の前に維持放電が行われたかどうかでアドレス
放電が正常に行われない不具合の生じる確率、すなわ
ち、アドレス放電不良確率が変化する。例えば、上記の
ように、ＰＤＰ装置では、階調表示を行うために１画面
を形成する１フレームがそれぞれ維持放電期間の異なる
数個のサブフレーム（以下、ＳＦと称する。）によって
構成されているが、それまでのＳＦで点灯されていなか
ったセルを選択・点灯させる場合には、その前のＳＦか
ら連続して点灯していたセルを選択・点灯させる場合に
比べて、アドレス放電不良確率が高くなる。これは前の
維持放電がプライミングに影響するためである。

【００１６】表１は、点灯の維持放電が行われてからの
時間がアドレス放電不良確率にどのように影響するかを
示す表である。

【００１７】

【表１】

【００１８】表１は、もっとも維持放電期間の長いＳＦ
６でのアドレス放電不良確率の変化を示す。ＳＦ６は各
フレームの最後に配置され、前の維持放電期間の長さを
同一にするため、ＳＦ５のみを点灯してＳＦ１〜ＳＦ４
は消灯し、ＳＦ５を配置する位置を、パターンａではＳ
Ｆ６の直前に、パターンｂではＳＦ６との間にＳＦ１と
ＳＦ３を配置し、パターンｃではＳＦ６との間にＳＦ１
〜ＳＦ４を配置する。更にパターンｄではそのフレーム
のＳＦ６以外のＳＦをすべて消灯する。従って、ＳＦ６
で選択・点灯されるまでの非点灯の期間は、パターン
ａ、ｂ、ｃ、ｄの順になる。これに応じて、ＳＦ６のア
ドレス放電の発光強度は表１のように変化し、アドレス
放電不良確率はパターンａ、ｂ、ｃ、ｄの順で増加す
る。すなわち、その前に行われた維持放電からの時間が
長くなるほど、アドレス放電の発光強度は低下し、アド
レス放電不良確率が増加すると言える。

【００１９】従って、多階調表示として６個のＳＦを設
けた場合、ＳＦ６とその前のＳＦ５を点灯させた時、Ｓ
Ｆ５がＳＦ６から時間的に遠ざかるにつれてＳＦ５の維
持放電によるプライミング効果がＳＦ６のアドレス放電
に十分に与えられず、アドレス放電不良となる確率が高
くなる。アドレス放電不良となると、点灯セルが点滅す
る等の正常に表示しなくなる不具合が発生する。

【００２０】表１では、点灯の維持放電が行われてから
の時間がアドレス放電不良確率にどのように影響するか
を示したが、点灯の維持放電が行われてからの時間が同
じであっても、その維持放電期間の長さがアドレス放電
不良確率に影響する。表２は、前の維持放電期間の長さ
がアドレス放電不良確率にどのように影響するかを示し
た表である。

【００２１】

【表２】

【００２２】表２も、もっとも維持放電期間の長いＳＦ
６でのアドレス放電不良確率の変化を示す。ＳＦ６は各
フレームの最後に配置され、パターンｅではその直前に
ＳＦ５を配置してＳＦ５のみを点灯し、パターンｆでは
その直前にＳＦ３を配置してＳＦ３のみを点灯し、パタ
ーンｇではその直前にＳＦ１を配置してＳＦ１のみを点
灯し、パターンｈではすべてのＳＦを消灯する。従っ
て、ＳＦ６で選択・点灯されるまでの非点灯の期間は同
じであり、その前に点灯される維持放電期間の長さが、
パターンｅ、ｆ、ｇ、ｈの順になる。これに応じて、Ｓ
Ｆ６のアドレス放電の発光強度は表２のように変化し、
アドレス放電不良確率はパターンａ、ｂ、ｃ、ｄの順で
増加する。すなわち、直前に行われる維持放電の期間が
短くなるほどアドレス放電の発光強度は低下し、アドレ
ス放電不良確率が増加するといえる。

【００２３】従って、多階調表示として６個のＳＦを設
けた場合、ＳＦ６とその前のＳＦを点灯させた時、直前
のＳＦの維持放電パルス数が少なくなるにつれて、直前
のＳＦの維持放電によるプライミング効果がＳＦ６のア
ドレス放電に十分に与えられず、アドレス放電不良とな
る確率が高くなる。図１６に示したように、１フレーム
内には、同期を調整するための休止期間が設けられてい
るが、この休止期間が各ＳＦのアドレス放電不良確率に
与える影響について考えてみる。

【００２４】図１７は、サブフレームが１個の場合に、
前のフレーム（フレーム１）での維持放電期間が終了し
てから次のフレーム（フレーム２）のアドレス放電期間
までの時間を示す図である。図示のように、フレーム１
での維持放電期間が終了してからフレーム２のアドレス
放電期間までの時間には、休止期間が含まれ、その分だ
け維持放電期間が終了してからアドレス放電期間までの
時間が長くなることが分かる。

【００２５】１フレームが複数のサブフレームで構成さ
れている場合、このようなアドレス放電不良の影響がも
っとも大きくなるのは、維持放電期間がもっとも長いサ
ブフレームであり、特に維持放電期間がもっとも長いサ
ブフレームでのアドレス放電不良の確率を低減する必要
がある。本発明は、上記問題点に鑑みてなされたもので
あり、アドレス放電不良の確率、特に維持放電期間がも
っとも長いサブフレームでのアドレス放電不良の確率を
低減して、表示品質を向上させることを目的とする。

【００２６】

【課題を解決するための手段】図１は、本発明の原理を
説明する図である。図１に示すように、本発明のプラズ
マディスプレイ装置の駆動方法及びプラズマディスプレ
イ装置においては、１画面の表示フレームを少なくとも
１つのサブフレームで構成し、同期を調整するための休
止期間を維持放電期間内に設けることを特徴とする。図
１では１画面の表示フレームが１個のサブフレームで構
成されている場合を示しており、サブフレームは１画面
の表示フレームに相当する。図１で、フレーム１とフレ
ーム２はそれぞれ連続した２個の表示フレームを表す。

【００２７】すなわち、本発明の第１の態様のプラズマ
ディスプレイ装置の駆動方法は、１画面の表示フレーム
を少なくとも１つのサブフレームで構成し、各サブフレ
ームは、プラズマディスプレイパネルの複数のセルを表
示データに対応した状態に設定するアドレス工程と、複
数のセルに維持放電パルスを印加し、複数のセルを設定
された状態に応じて発光させる維持放電工程と、アドレ
ス工程の前に全面書き込み及び全面自己消去を行うリセ
ット工程とを備え、１画面の表示フレーム毎に、外部か
ら印加される垂直同期信号の指示する垂直同期期間から
１画面の表示フレームを構成するサブフレームの期間の
総和を差し引いた時間、複数のセルの状態を変化させな
いようにプラズマディスプレイパネルに信号を印加しな
い状態を保持する休止工程とを備えるプラズマディスプ
レイ装置の駆動方法において、休止工程は、いずれかの
サブフレームの維持放電工程内に設けられていることを
特徴とする。

【００２８】休止工程を設けるサブフレームは、もっと
も長い維持放電工程を有するサブフレームであることが
望ましい。休止工程は、維持放電工程のもっとも長いサ
ブフレーム内に、サブフレームの維持放電工程を２つに
分割するように設けられ、分割された２つの維持放電工
程の維持放電パルス数はゼロでないようにする。

【００２９】休止工程により分割された維持放電工程の
もっとも長いサブフレームの２つの維持放電工程の維持
放電パルス数の和は、他のサブフレームの維持放電工程
の維持放電パルス数に対して所定の比率である。休止工
程により分割された維持放電工程のもっとも長いサブフ
レームの２つの維持放電工程の維持放電パルス数は、後
の維持放電工程の維持放電パルス数の方が前の維持放電
工程の維持放電パルス数より多いように設定する。

【００３０】アドレス工程において、複数のセルを表示
データに対応した状態に設定するために印加されるアド
レス放電パルスのパルス幅は、アドレス放電不良率に従
って設定される。アドレス放電パルスのパルス幅は、８
μｓ以上である。維持放電工程のもっとも長いサブフレ
ームは、次に維持放電工程の長いサブフレームの次に配
置する。

【００３１】維持放電工程のもっとも長いサブフレーム
は、次に維持放電工程の長いサブフレームの前に配置す
る。図１７の従来例と比較して明らかなように、本発明
のプラズマディスプレイ装置の駆動方法及びプラズマデ
ィスプレイ装置においては、図１に示すように、維持放
電期間中に休止期間を設ける。維持放電が次に行われる
アドレス放電に与えるプライミングの影響は、その維持
放電からアドレス放電までの時間が短いほど強くなり、
アドレス放電不良が軽減できる。長い休止期間を有する
駆動シーケンスの場合、図１７のような従来例では、維
持放電期間とアドレス放電期間の間隔が休止期間により
無くなるため、プライミング効果が弱くなる。これに対
して、本発明の駆動方法及び装置では、維持放電期間中
に休止期間を設けるため、休止期間は維持放電期間が終
了してから次のアドレス期間までの時間に影響せず、維
持放電期間とアドレス放電期間の間隔がその分短くな
る。従って、前の維持放電による次のアドレス放電に対
するプライミング効果が大きくなり、アドレス放電不良
が防止又は軽減される。休止期間が設けられる維持放電
期間では放電が中断されるが、休止期間が放電不良を引
き起こすことはない。

【００３２】

【発明の実施の形態】本発明の実施例のＰＤＰ装置は、
図１４に示した構成に類似した構成を有し、パネル駆動
制御部３４の構成のみが異なるので、従来と同じ部分に
ついては簡単に説明する。本実施例における駆動波形に
関する情報は、すべて書換え可能メモリ（ＥＰＲＯＭ）
３９に記憶されている。記憶されている情報は、駆動波
形を示す情報と、維持放電パルス数を示す情報である。
記憶容量を削減するため、同じ波形が繰り返される部分
（アドレスパルスと維持放電パルス）では同じ駆動波形
を示すデータを繰り返し読み出するようにしている。

【００３３】Ｖｓｙｎｃのトリガ信号がパネル駆動制御
部３４に入力されると、パネル駆動制御部３４はＲＯＭ
３９のデータを読み出しを開始する。パネル駆動制御部
３４のアドレスドライバ制御部３６、スキャンドライバ
制御部３７、共通ドライバ制御部３８は、ＲＯＭ３９の
データに従って制御信号を生成し、高圧制御部４１に出
力する。高圧制御部４１には内部電源４０から駆動に必
要な各種電圧が供給され、制御信号に従って内部に設け
られた高圧パルスの出力ドライバの制御を行う。ここか
ら出力される高圧パルスが各ドライバに供給される。

【００３４】図２は、第１実施例におけるパネル駆動制
御部３４の構成を示すブロック図であり、図３は第１実
施例における休止期間の配置を示す。図３に示すよう
に、第１実施例ではサブフレームは１個である。図２に
おいて、Ｙカウンタ５２と、比較回路５３と、Ｙ電極数
レジスタ５４はアドレス期間において所定数のアドレス
パルスを発生するために、波形ＲＯＭ３９の同じ部分を
所定数だけ繰り返し読み出したことを検出する部分であ
る。アップカウンタ５５と、比較回路５６と、維持放電
波数レジスタ５７は２つに分けたうちの前半の維持放電
期間において所定数の維持放電パルスを発生するため
に、波形ＲＯＭ３９の同じ部分を所定数だけ繰り返し読
み出したことを検出する部分である。同様に、アップカ
ウンタ５８と、比較回路５９と、維持放電波数レジスタ
５７は２つに分けたうちの後半の維持放電期間において
所定数の維持放電パルスを発生するために、波形ＲＯＭ
３９の同じ部分を所定数だけ繰り返し読み出したことを
検出する部分である。休止期間制御回路６１は休止期間
を制御する部分である。

【００３５】Ｙカウンタ５２は、リセット信号を受ける
ことによりゼロにクリアされる。Ｙカウンタ５２は、そ
の時点のスキャンラインをカウントし、そのカウント結
果を比較回路５３へ出力する。比較回路５３では、Ｙカ
ウンタ５２からの入力値と、Ｙ電極数レジスタ５４に記
憶されたあらかじめ設定されたＹ電極数とを比較し、両
者が等しくなれば波形ＲＯＭ制御回路５１に対してアド
レス期間の終了信号を出力する。

【００３６】次に、維持放電期間の前半部分に入ると、
アップカウンタ５５はリセット信号を受けることにより
ゼロにクリアされる。アップカウンタ５５は、その時点
の維持放電波数をカウントし、そのカウント結果を比較
回路５６へ出力する。比較回路５６では、アップカウン
タ５５からの入力値と、維持放電波数レジスタ５７に記
憶されたあらかじめ設定された前半部分の維持放電波数
とを比較し、両者が等しくなれば波形ＲＯＭ制御回路５
１に対して維持放電期間の前半部の終了信号を出力す
る。

【００３７】休止期間に入ると、タイミング発生部から
休止期間制御回路６１にリセット信号が入り、休止期間
制御回路６１は波形ＲＯＭ制御回路５１に対し休止期間
を示す信号を出力する。Ｖｓｙｎｃが休止期間制御回路
６１に入力されると、休止期間制御回路６１は休止期間
を示す信号の出力を停止し、これにより休止期間は終了
する。

【００３８】最後に後半の維持放電期間に入ると前半の
維持放電期間と同様の制御が行われる。ここで、図１７
に示した従来の駆動方法と比較してみる。従来の駆動方
法では、Ｖｓｙｎｃのトリガ信号がくると同時に、全面
書き込み及び消去、アドレス放電、維持放電をおこなっ
た後、次のＶｓｙｎｃがくるまで駆動波形を出力しない
休止期間が挿入されている。

【００３９】これに対して、図３の本実施例の維持放電
期間では、Ｖｓｙｎｃのトリガ信号がくると同時に前の
ＳＦの後半の維持放電α２を行い、次に全面書き込み及
び消去、アドレス放電を行い、更に前半の維持放電α１
を行った後で、駆動シーケンスを一旦停止させ、休止期
間へと入り、次のＶｓｙｎｃがきた時点で残しておいた
後半の維持放電α２を行う。ここで、α１＋α２は従来
の維持放電期間と同じ長さである。従って、休止期間の
長さはＶｓｙｎｃの周期によって変化し、異なる周期の
Ｖｓｙｎｃに対して同期を調整するための働きを従来と
同様に行う。

【００４０】第１実施例では、サブフレームの個数は１
個であったが、第２実施例では複数のサブフレームがあ
る場合の例を示す。第２実施例では、第１実施例と同様
に図２の回路が使用され、更に図４に示した１フレーム
内のサブフレームの個数を制御する回路が更に設けられ
ている。また、図５は第２実施例における休止期間の配
置を示す図である。図５に示すように、維持放電期間に
休止期間が挿入されるサブフレームは最後のサブフレー
ムである。

【００４１】第２実施例における各サブフレームでの動
作は、基本的には第１実施例と同様であり、休止期間を
維持放電期間内に挿入するＳＦにおいては休止期間に入
る時に休止期間制御回路６１を動作させるが、休止期間
を維持放電期間中に挿入しないＳＦでは休止期間制御回
路６１を動作させない点が異なる。また、図４に示した
回路では、Ｖｓｙｎｃが入力されると、ＳＦカウンタ７
１がクリアされ、ＳＦカウンタ７１はサブフレームのカ
ウントを開始する。ＳＦカウンタ７１のカウント値は比
較回路７２に出力され、ＳＦ数レジスタ７３に記憶され
た１フレームを構成するサブフレーム数と比較される。
ＳＦカウンタ７１が１フレームを構成するサブフレーム
数をカウントし、２つの値が一致すると、比較回路７２
はフレームが終了したことを示すフレーム終了信号を出
力する。

【００４２】図５に示すように、第２実施例でもＶｓｙ
ｎｃのトリガ信号がくると同時に前のＳＦの後半の維持
放電α２を行う。従って、休止期間の長さはＶｓｙｎｃ
の周期によって変化し、異なる周期のＶｓｙｎｃに対し
て同期を調整するための働きを従来と同様に行う。この
場合も、α１＋α２はＳＦｎの従来の維持放電期間に等
しい。

【００４３】１フレームが複数のサブフレームで構成さ
れる場合、休止期間を挿入するサブフレームはフレーム
の最終のサブフレームである必要はない。そこで、最終
のサブフレーム以外のサブフレームに休止期間を挿入す
る例を第３実施例に示す。第３実施例では、第１実施例
と同様に図２及び図４の回路が使用され、更に図６に示
した休止期間制御回路が使用される。また、図７は第３
実施例における休止期間の配置を示す図である。

【００４４】図７に示すように、第３実施例では、中間
のＳＦのＳＦ（ｎ−ｋ）以外のＳＦでは全面書き込み及
び消去、アドレス放電、維持放電を順次行う。中間のＳ
Ｆ（ｎ−ｋ）においてのみ、前半維持放電α１を行った
時点で休止期間へと入り、次に残しておいた後半の維持
放電α２を行う。図２及び図４の回路による動作は同じ
なので、ここでは説明を省略する。

【００４５】図６の回路の動作を、１フレームが４個の
サブフレームで構成され、４個のサブフレームは輝度の
大きい順（維持放電期間の長い順）にＳＦ４、ＳＦ３、
ＳＦ２、ＳＦ１とした場合について説明する。Ｖｓｙｎ
ｃが入力され、ＳＦ１からこれまで説明したような動作
が開始される。全ＳＦについての動作が終了したら、休
止期間ａに入る。そして休止カウンタ８１を動作させて
休止期間をカウントする。再びＶｓｙｎｃが入力された
時点で休止カウンタ８１の値Ｎをレジスタ８２に記憶す
る。この時点では補正しないため、Ｎがそのまま比較器
８３に入力される。

【００４６】それと同時に次のフレームのＳＦ１の駆動
を開始し、ＳＦ２の駆動も同様に行う。そして休止期間
を挿入するＳＦ３では、あらかじめ定められた前半維持
放電波数の維持放電を行う。その後休止期間ｂに入る。
そして休止カウンタ８５において休止期間をカウントす
る。その値が比較器Ａに入力され、加減算回路８３から
入力される値Ｎに等しくなれば、比較器８４からＲＯＭ
制御回路５１に休止期間終了信号が出力され、ＳＦ３の
後半の維持放電が実行される。

【００４７】ＳＦ４の最後の維持放電が終了するのとほ
ぼ同時に次のＶｓｙｎｃが入る予定である。この予定に
ずれがなければそのまま動作を行うが、ＳＦ４の最後の
維持放電が終了する時点とＶｓｙｎｃがずれた場合に
は、現状の休止期間ではＶｓｙｎｃの周期とずれが生じ
るので以下の動作を行う。ＳＦ４の最後の維持放電終了
後、Ｖｓｙｎｃが入るまでＶｓｙｎｃカウンタ８６によ
って図示のａの期間をカウントする。一方Ｖｓｙｎｃが
入ったにもかかわらず、駆動波形が終了しない場合、駆
動カウンタ８７によって図示のｂの期間をカウントす
る。この両者ａとｂの値はＶｓｙｎｃが変動した時のず
れに相当するので、比較器８８をを経由してそのずれ分
が加減算回路８３に入力される。始めにカウントした休
止期間の長さＮに対して補正された値として、Ｎ±Ｌが
比較器８４に入力され、この値を基に次のＶｓｙｎｃに
おいて更に休止期間が決定される。このように、Ｖｓｙ
ｎｃとのずれが生じた場合においても休止期間ｂの長さ
を保ちながら動作させることが可能である。

【００４８】以上説明したように、第１から第３実施例
では、前の維持放電から次のアドレス放電までの期間に
休止期間が加算されることがなくなるため、この期間を
短縮でき、前のＳＦの維持放電がアドレス放電に与える
プライミング効果を大きくすることができる。多階調表
示を行う場合には、維持放電期間の長さの比率は１：
２：４：…と一定の比率になるように維持放電波形数を
定めており、維持放電波形数の違いで異なる階調の輝度
を表現するため、正確な階調表示を行うためには、たと
え維持放電期間中に休止期間を挿入した場合でも、分割
された維持放電波形数の総和は分割前後で等しくなけれ
ばならない。従って、休止期間によって分割される２つ
の維持放電期間の維持放電波形数α１とα２の総和は分
割前の維持放電期間の維持放電波形数αに等しい。

【００４９】上記の分割された維持放電期間の後半の維
持放電波形数α２は、次のアドレス放電へのプライミン
グ効果を与えることになるので、このプライミング効果
を大きくするためには、α２できるだけ大きいほうがよ
い。すなわち、α１＜α２となるように設定することが
望ましい。しかし、前半の維持放電波形数α１をまった
くゼロにすると、アドレス放電後に休止期間に入り、ア
ドレス放電から維持放電までの時間が長くなるため、ア
ドレス放電が維持放電に与えるプライミング効果が弱ま
り、正常に維持放電ができない恐れがあるため、前半の
維持放電波形数α１をゼロにすることは望ましくない。

【００５０】以上のように、同期調整のための休止期間
を維持放電期間内に設定すると、休止期間がプライミン
グ効果を損なうことがなく、アドレス放電不良確率が低
減できるが、アドレス放電不良確率は他の要因によって
も影響される。要因の１つはアドレス放電パルス幅であ
る。図８は、アドレス放電パルス幅とアドレス放電不良
確率との関係を示す図である。図から明らかなように、
アドレス放電パルス幅が大きくなるにつれてアドレス放
電不良確率が小さくなっていることが分かる。そして、
アドレス放電パルス幅が一定の値、図８ではＴｓを越え
るとアドレス放電不良確率がほぼ一定の値になり飽和す
ることが分かる。従って、維持放電期間中に休止期間を
設けるプラズマディスプレイ装置の駆動方法を行う場合
も、アドレス放電パルス幅をアドレス放電不良確率を考
慮した十分な値Ｔｓに設定することにより、アドレス放
電不良確率を軽減することができる。

【００５１】１フレーム内に複数個のＳＦを設ける場
合、アドレス放電不良による視覚的表示品質の低下が一
番目立つのは最大輝度を有するＳＦである。従って、最
大輝度（最長の維持放電期間）を有するＳＦのアドレス
放電を選択・点灯するのに十分な放電を引き起こすため
には、その前のＳＦの維持放電ができるだけ強いこと、
すなわち維持放電パルス数の多いＳＦであることが望ま
しい。そこで、表２の例でも明らかなように最大輝度を
有するＳＦの直前には最大輝度の次に輝度の大きなＳ
Ｆ、すなわちプライミング効果の大きなＳＦを設けるこ
とにより、最大輝度を有するＳＦのアドレス放電発光強
度が強くなり、アドレス放電不良による視覚的表示品質
の低下を軽減できる。

【００５２】上記の配置は、維持放電期間中に休止期間
を配置する場合にも有効である。図９は、第４実施例に
おける休止期間の配置を示す図である。図９に示すよう
に、第４実施例では、最長の維持放電期間を有するＳＦ
６の前に次に維持放電期間の長いＳＦ５を配置し、ＳＦ
６の維持放電期間に休止期間を設ける。これにより、比
較的大きなＳＦ５の維持放電期間によるプライミング効
果が表示品質への寄与の大きなＳＦ６のアドレス放電不
良を低減するため、表示品質を向上できる。

【００５３】また、図１０は、第５実施例における休止
期間の配置を示す図である。第５実施例では、最長の維
持放電期間を有するＳＦ６の後に次に維持放電期間の長
いＳＦ５を配置し、ＳＦ６の維持放電期間に休止期間を
設ける。表示品質を向上させるには、最大輝度のＳＦだ
けでなく比較的大きな輝度を有するＳＦについてもアド
レス放電不良を低減する必要があり、第５実施例では最
大輝度のＳＦのプライミング効果を有効に活用して次に
輝度の大きなＳＦのアドレス放電不良による視覚的表示
品質の低下を低減している。

【００５４】

【発明の効果】従来は同期調整用に設けられた休止期間
が前のサブフレームの維持放電から次のサブフレームの
アドレス放電までの時間を長くしていたためにアドレス
放電不良を十分に低くすることが難しかったが、本発明
によれば休止期間が前のサブフレームの維持放電から次
のサブフレームのアドレス放電までの時間に影響しない
ため、アドレス放電不良を防止又は軽減することがで
き、ＰＤＰ装置の表示品質を向上させることができる。
また、本発明はサブフレーム数が少なく、休止期間が長
いＰＤＰ装置ほど特に効果的である。しかも本発明は、
駆動波形を記憶したＲＯＭの内容の変更とパネル駆動制
御部の若干の変更のみで行うことができるので、従来例
に対するコストの増加はほとんどないといえる。

【図面の簡単な説明】

【図１】本発明の原理を説明する図である。

【図２】第１実施例のパネル駆動制御部の一部（サブフ
レーム内制御）を示すブロック構成図である。

【図３】第１実施例の休止期間の配置を示す図である。

【図４】第２実施例のパネル駆動制御部の一部（サブフ
レーム数制御）を示す図である。

【図５】第２実施例の休止期間の配置を示す図である。

【図６】第３実施例の休止期間制御回路の構成を示す図
である。

【図７】第３実施例の休止期間の配置を示す図である。

【図８】アドレス放電パルス幅とアドレス放電不良率と
の関係を示す図である。

【図９】第４実施例における最長サブフレームの配置を
示す図である。

【図１０】第５実施例における最長サブフレームの配置
を示す図である。

【図１１】３電極・面放電方式カラープラズマディスプ
レイの概略平面図である。

【図１２】３電極・面放電方式カラープラズマディスプ
レイの概略断面図である。

【図１３】３電極・面放電方式カラープラズマディスプ
レイのもう一方の概略断面図である。

【図１４】３電極・ＡＣ型プラズマディスプレイを駆動
するための周辺回路のブロック構成図である。

【図１５】プラズマディスプレイ装置の従来の駆動波形
を示すタイムチャートである。

【図１６】サブフレーム構成を示す図である。

【図１７】休止期間配置の従来例を示す図である。

【符号の説明】

３０…ロジック部３１…表示データ制御回路部３２…フレームメモリ部３３…フレームメモリ制御回路部３４…パネル駆動制御部３５…タイミング発生部３６…アドレスドライバ制御部３７…スキャンドライバ制御部３８…共通ドライバ制御部３９…ＥＰＲＯＭ４０…電源回路４１…高圧制御部６１…休止期間制御回路１００…プラズマディスプレイパネル１０１…アドレスドライバ１０２…Ｙスキャンドライバ１０３…Ｙドライバ１０４…Ｘドライバ

───────────────────────────────────────────────────── フロントページの続き (72)発明者松井直紀神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者金澤義一神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者長岡慶真神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】１画面の表示フレームを少なくとも１つ
のサブフレームで構成し、各サブフレームは、プラズマディスプレイパネル（１００）の複数のセルを
表示データに対応した状態に設定するアドレス工程と、前記複数のセルに維持放電パルスを印加し、前記複数の
セルを設定された状態に応じて発光させる維持放電工程
と、前記アドレス工程の前に全面書き込み及び全面自己消去
を行うリセット工程と、前記１画面の表示フレーム毎に、外部から印加される垂
直同期信号の指示する垂直同期期間から前記１画面の表
示フレームを構成するサブフレームの期間の総和を差し
引いた時間、前記複数のセルの状態を変化させないよう
に、前記プラズマディスプレイパネル（１００）に信号
を印加しない状態を保持する休止工程とを備えるプラズ
マディスプレイ装置の駆動方法において、前記休止工程は、いずれかのサブフレームの維持放電工
程内に、当該サブフレームの維持放電工程を２つに分割
するように設けられていることを特徴とするプラズマデ
ィスプレイ装置の駆動方法。
【請求項２】前記休止工程は、前記維持放電工程のも
っとも長いサブフレーム内に設けられる請求項１に記載
のプラズマディスプレイ装置の駆動方法。
【請求項３】前記休止工程は、前記維持放電工程のも
っとも長い前記サブフレーム内に、当該サブフレームの
維持放電工程を２つに分割するように設けられ、分割さ
れた２つの維持放電工程の維持放電パルス数はゼロでな
い請求項１に記載のプラズマディスプレイ装置の駆動方
法。
【請求項４】前記休止工程により分割された前記維持
放電工程のもっとも長い前記サブフレームの２つの維持
放電工程の維持放電パルス数の和は、他のサブフレーム
の維持放電工程の維持放電パルス数に対して所定の比率
である請求項３に記載のプラズマディスプレイ装置の駆
動方法。
【請求項５】前記休止工程により分割された前記維持
放電工程のもっとも長い前記サブフレームの２つの維持
放電工程の維持放電パルス数は、後の維持放電工程の維
持放電パルス数の方が前の維持放電工程の維持放電パル
ス数より多い請求項３に記載のプラズマディスプレイ装
置の駆動方法。
【請求項６】前記アドレス工程において、前記複数の
セルを表示データに対応した状態に設定するために印加
されるアドレス放電パルスのパルス幅は、アドレス放電
不良率に従って設定される請求項１に記載のプラズマデ
ィスプレイ装置の駆動方法。
【請求項７】前記アドレス放電パルスのパルス幅は、
８μｓ以上である請求項６に記載のプラズマディスプレ
イ装置の駆動方法。
【請求項８】前記維持放電工程のもっとも長いサブフ
レームは、次に維持放電工程の長いサブフレームの次に
配置される請求項１に記載のプラズマディスプレイ装置
の駆動方法。
【請求項９】前記維持放電工程のもっとも長いサブフ
レームは、次に維持放電工程の長いサブフレームの前に
配置される請求項１に記載のプラズマディスプレイ装置
の駆動方法。
【請求項１０】選択的に放電発光を行う複数のセルを
有するプラズマディスプレイパネル（１００）と、前記複数のセルを表示データに対応した状態に設定する
アドレス手段（１０１、１０２）と、前記複数のセルに維持放電パルスを印加し、前記複数の
セルを設定された状態に応じて発光させる維持放電手段
（１０３、１０４）と、全面書き込み及び全面自己消去を行うリセット手段と、前記アドレス手段（１０１、１０２）、前記維持放電手
段（１０３、１０４）、及び前記リセット手段を制御す
る駆動制御手段（３）とを備え、１画面の表示フレームを少なくとも１つのサブフレーム
で構成し、前記駆動制御手段（３）は、各サブフレーム
毎に、前記アドレス手段（１０１、１０２）による前記
複数のセルを表示データに対応した状態に設定する書き
込みと、前記維持放電手段（１０３、１０４）による前
記維持放電パルスの印加と、前記書き込みの前に前記リ
セット手段による前記全面書き込み及び全面自己消去と
を行うように制御し、前記１画面の表示フレーム毎に、
外部から印加される垂直同期信号の指示する垂直同期期
間から前記１画面の表示フレームを構成するサブフレー
ムの期間の総和を差し引いた時間、前記複数のセルの状
態を変化させないように前記プラズマディスプレイパネ
ル（１００）に信号を印加しない休止状態に保持するよ
うに制御するプラズマディスプレイ装置において、前記休止状態を、いずれかのサブフレームの維持放電工
程内に、当該サブフレームの維持放電工程を２つに分割
するように設けることを特徴とするプラズマディスプレ
イ装置。
【請求項１１】前記休止状態は、前記維持放電手段に
より印加される前記維持放電パルス数のもっとも多いサ
ブフレーム内に設けられる請求項１０に記載プラズマデ
ィスプレイ装置。
【請求項１２】前記休止状態は、印加される前記維持
放電パルスのもっとも多い前記サブフレーム内に、前記
維持放電パルス印加期間を２つに分割するように設けら
れ、分割された２つの維持放電パルス印加期間の維持放
電パルス数はゼロでない請求項１０に記載のプラズマデ
ィスプレイ装置。
【請求項１３】前記休止状態により分割された印加さ
れる前記維持放電パルスのもっとも多い前記サブフレー
ムの２つの維持放電パルス印加期間の維持放電パルス数
の和は、他のサブフレームの維持放電パルス印加期間の
維持放電パルス数に対して所定の比率である請求項１２
に記載のプラズマディスプレイ装置。
【請求項１４】前記休止状態により分割された印加さ
れる前記維持放電パルスのもっとも多い前記サブフレー
ムの２つの維持放電パルス印加期間の維持放電パルス数
は、後の維持放電パルス印加期間の維持放電パルス数の
方が前の維持放電パルス印加期間の維持放電パルス数よ
り多い請求項１２に記載のプラズマディスプレイ装置。
【請求項１５】前記アドレス手段により、前記複数の
セルを表示データに対応した状態に設定するために印加
されるアドレス放電パルスのパルス幅は、アドレス放電
不良率に従って設定される請求項１０に記載のプラズマ
ディスプレイ装置。
【請求項１６】前記アドレス放電パルスのパルス幅
は、８μｓ以上である請求項１５に記載のプラズマディ
スプレイ装置。
【請求項１７】印加される前記維持放電パルスのもっ
とも多いサブフレームは、印加される前記維持放電パル
スが次に多いサブフレームの次に配置される請求項１０
に記載のプラズマディスプレイ装置。
【請求項１８】印加される前記維持放電パルスのもっ
とも多いサブフレームは、印加される前記維持放電パル
スが次に多いサブフレームの前に配置される請求項１０
に記載のプラズマディスプレイ装置。