[go: up one dir, main page]

JPH09251171A - 液晶表示装置およびその製造方法 - Google Patents

液晶表示装置およびその製造方法

Info

Publication number
JPH09251171A
JPH09251171A JP5884396A JP5884396A JPH09251171A JP H09251171 A JPH09251171 A JP H09251171A JP 5884396 A JP5884396 A JP 5884396A JP 5884396 A JP5884396 A JP 5884396A JP H09251171 A JPH09251171 A JP H09251171A
Authority
JP
Japan
Prior art keywords
gate electrode
substrate
liquid crystal
electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5884396A
Other languages
English (en)
Inventor
Noboru Kashimoto
登 樫本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP5884396A priority Critical patent/JPH09251171A/ja
Publication of JPH09251171A publication Critical patent/JPH09251171A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 逆スタガ型TFTの活性層のゲート電極側の
部分の多結晶化を容易にし、特性の向上、均質化をはか
る。 【解決手段】 薄膜トランジスタ(TFT)のゲート電
極102に多結晶化104aするための光106を透過
する開口部102aを設けることにより、製造工程にお
いて成膜した非晶質シリコン層104のゲート電極に面
する側の多結晶化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は活性層として多結晶
シリコンからなる薄膜トランジスタを有するアクティブ
マトリクス型液晶表示装置およびその製造方法に関す
る。
【0002】
【従来の技術】小形軽量な画像表示装置として有用な液
晶表示装置の中で、反射型液晶表示装置は背面からバッ
クライトによる光を必要とせず、消費電力が小さく電池
での長時間駆動に適しており、携帯用端末やノートパソ
コンなどに使用されている。
【0003】また、液晶表示装置は大画面化、高精細化
が進んでおり、れに合わせてスイッチング素子として使
用される薄膜トランジスタ(TFT)の特性の向上が要
求される。とくに、TFTの小型化、高速度動作を実現
するために活性層の移動度の向上が必要であり、a−S
iに代えて移動度の大きな多結晶シリコンを使用するT
FTが実現している。
【0004】多結晶シリコンの活性層の製造方法とし
て、非晶質からの熱処理による固相成長法や、レーザー
走査やランプの光照射によるアニールなどで結晶成長さ
せる方法がある。
【0005】多結晶シリコンは移動度が非晶質シリコン
に比較して2桁程度高く、TFTの小型化や同一基板へ
の駆動回路の形成が可能になる。従来の多結晶シリコン
TFTは、コプラナ構造であり、熱酸化やイオン注入に
よる半導体製造技術を使用する。しかし、これらの製造
技術は小型、高精細のアレイ基板を作製する場合に有効
であるが、大画面の液晶表示装置などに適していない。
これは熱酸化やイオン注入後の活性化に高温処理工程が
必要であり、基板に石英などの耐熱性絶縁板が必要なこ
と、高温工程で基板が変形、伸縮し大画面になるほど問
題になることによる。
【0006】そこで、ガラス基板の使用が可能な最高温
度が600℃程度までの加熱工程で多結晶シリコンTF
Tを製造することができる方法として、あらかじめa−
Si膜をガラス基板上に成膜し、レーザー照射により多
結晶化する方法が提案されている。
【0007】低温で多結晶シリコンTFTを製造する場
合、逆スタガー型TFTが有利である。このTFTは絶
縁基板上にまずゲート電極を形成し、その上に活性層を
形成するもので、熱酸化やイオン注入が不要であること
に加え、非晶質シリコンTFTを使用している大型液晶
表示装置に用いられるなど、低温での製造工程に高い信
頼性をもっている。
【0008】
【発明が解決しようとする課題】逆スタガー型TFTで
活性層を多結晶化して形成する場合、ゲート電極上に積
層した非晶質シリコン層面にレーザー光などを照射して
多結晶化する。ところが、非晶質層のゲート電極に面す
る側に光が十分に届かないため活性層のチャンネル形成
領域の多結晶化を十分に行うことができず、所期の特性
が得られないなどの不都合が生じている。
【0009】本発明の目的は活性層のゲート電極側の部
分の多結晶化を容易にし、特性の向上、均質化をはかる
ことができる液晶表示装置およびその製造方法を得るも
のである。
【0010】
【課題を解決するための手段】本発明は、絶縁基板上に
設けられたゲート電極と、このゲート電極上に設けられ
たゲート絶縁膜、シリコン活性層およびソース、ドレイ
ン電極からなる逆スタガー型薄膜トランジスタをスイッ
チング素子として前記絶縁基板上の画素電極に接続した
液晶表示装置において、前記ゲート電極の一部に光を透
過する開口部が形成されてなる液晶表示装置を得るもの
である。
【0011】さらに、第1の絶縁基板とこの基板の一主
面上にゲート電極とシリコン活性層を有する薄膜トラン
ジスタおよびこの薄膜トランジスタに接続される表示画
素電極がマトリクス状に形成されたアレイ基板と、第2
の基板とこの基板の一主面上に共通電極が形成された対
向基板と、前記第1の基板と第2の基板を前記各電極が
対向するように組み合わされて得られる間隙に挟持され
る液晶とを具備する液晶表示装置において、前記シリコ
ン活性層は少なくとも一部が多結晶シリコンで形成さ
れ、前記ゲート電極に光透過可能な開口部が形成されて
いることを特徴とする液晶表示装置を得るものである。
【0012】さらに、上記において、ゲート電極の開口
部がソース電極からドレイン電極にわたるように形成さ
れてなる液晶表示装置を得るものである。
【0013】さらに本発明は、光透過性の絶縁基板上に
導電性薄膜を形成する工程と、前記導電性薄膜を一部に
光を透過する開口部のあるゲート電極にパターニングす
る工程と、前記ゲート電極上に非晶質シリコン層を成膜
する工程と、前記絶縁基板側から前記ゲート電極の開口
部を通して前記非晶質シリコン層に光照射し非晶質シリ
コン層の一部を多結晶化する工程とを具備してなる液晶
表示装置の製造方法を得るものである。
【0014】さらに、非晶質シリコン層の一部に形成さ
れた多結晶を種結晶として熱処理による固相成長により
前記種結晶に隣接する非晶質シリコン層を結晶成長させ
て非晶質シリコン層を多結晶化することを特徴とする液
晶表示装置の製造方法を得るものである。なお、前記開
口部はスリット、矩形、長方形、楕円、円などまたはこ
れらの組合わせにより形成することができる。
【0015】
【発明の実施の形態】上記のように、薄膜トランジスタ
(TFT)のゲート電極に多結晶化するための光を透過
する開口部を設けることにより、製造工程において成膜
した非晶質シリコン層のゲート電極に重なりかつ面する
側の多結晶化を容易にし、多結晶シリコンの活性層を得
ることができる。なお、ゲート電極の開口部により動作
時に活性層に光漏れを生じるが、反射型表示装置におい
ては、そのおそれは少ない。本発明を透過型表示装置に
用いる場合は開口部を遮光する遮光膜を基板に形成する
ことが望ましい。
【0016】図1により本発明の1実施形態を説明す
る。
【0017】(第1工程)(図(a)) まず、ガラス絶縁基板101を用意し、その一主面にゲ
ート電極となる導電性膜に金属として例えばTa膜を成
膜する。次に光が透過するための開口部102aとして
スリットを開け櫛形状としたゲート電極102にパター
ニングする。
【0018】(第2工程)(図(b)) ゲート絶縁膜としてシリコン酸化膜103を成膜する。
続いて活性層となる非晶質シリコン層104と電極コン
タクトのための低抵抗シリコン層105を連続して成膜
する。
【0019】(第3工程)(図(c)) 下側すなわち絶縁基板101側からエネルギー線(レー
ザー光、ランプ光)106の照射を行う。このときゲー
ト電極102の開口部102aを通して光106が活性
層となる非晶質シリコン層104に達し多結晶シリコン
104aが形成される。光が照射されたことにより発生
した熱は層の横方向にも拡散するため、これにより多結
晶化する幅は開口部102aよりも大きくなる。したが
って、光照射時にゲート電極直上のこの電極に面する側
にあって電極に重なる部分の遮光される非晶質シリコン
層部分も多結晶化される。すなわちチャンネルが形成さ
れる部分の多結晶化が可能になる。
【0020】さらにこの多結晶を種結晶にしてさらに結
晶成長させることができる。
【0021】図2は本発明の他の実施形態を説明するも
のである。
【0022】(第1工程)(図(a)) ガラス絶縁基板201を用意し、その一主面201aに
ゲート電極となる導電性膜として例えば低抵抗非晶質シ
リコン層を成膜し、次に光が透過するための開口部20
2aとしてスリットを開けた櫛形状のゲート電極202
にパターニングする。
【0023】(第2工程)(図(b)) ゲート絶縁膜としてシリコン酸化膜203を成膜する。
続いて活性層となる非晶質シリコン層204と電極コン
タクトのための低抵抗シリコン層205を連続して成膜
する。
【0024】(第3工程)(図(c)) 基板側からエネルギー線(レーザー光、ランプ光)20
6の照射を行う。このときゲート電極202に開口部2
02aがあるため、開口部を通して光206が活性層と
なる非晶質シリコン層204に達し一部に多結晶シリコ
ン領域204aが形成される。
【0025】(第4工程)(図(d)) 温度600℃で5時間程度のアニールを行い、多結晶化
されている部分204aを種結晶として活性層全体と低
抵抗シリコン膜の結晶成長204b、205bを行う。
【0026】図3に、本発明の実施形態のゲート電極の
開口部形状を示す。
【0027】(a)はソース電極207、ドレイン電極
208間の活性層に形成されるチャンネル形成方向20
9を横切るように櫛202bを並べた櫛形ゲート電極2
02とし、櫛間のスリット202cを開口部としてもの
である。
【0028】(b)はチャンネル形成方向209に平行
に櫛形202bを配置した櫛型ゲート電極で、櫛間のス
リット202cを開口部としている。
【0029】図4は図(b)櫛202bを横切る方向B
−B´線にそう断面図で、開口部202cを通過した光
の照射部分に非晶質シリコン層204に多結晶化領域2
04aが形成され、ゲート電極202bと重なる部分が
非晶質のまま残ることを示している。
【0030】(c)はジグザグ状ゲート電極202で電
極線202bに挟まれたスリット202cを開口部とし
ている。
【0031】(d)は梯子型にゲート電極202を形成
し、矩形開口単位202fの長辺をソース、ドレイン電
極207、208間のチャンネルの伸びる方向209に
そって延在させたものである。
【0032】(e)は電極中心にチャンネルを横切る細
幅の電極線202dを形成し、その両側に櫛形202b
を形成した構造である。
【0033】(f)はゲート電極202内に楕円開口単
位202eを複数個形成した網目構造である。
【0034】これらは多結晶化に有効な開口形状である
が、熱処理による固相成長を行わない場合は、(b)、
(c)および(d)の形状がとくに適している。これは
基板側からの光照射時に影となるゲート電極直上の電極
に重なる部分が多結晶化しにくいため、開口部でさらさ
れる活性層領域がソース電極207からドレイン電極2
08まで連続的に伸びた構造が活性層を確実に多結晶化
するのに適しているからである。これらの構造では、ゲ
ート電極直上の電極と重なる部分を非晶質のままにして
おくことができる。
【0035】(a)、(e)および(f)はアニールに
より非照射部分を多結晶化することができるが、ゲート
電極と重なる非照射部分を確実に多結晶化するために電
極のチャンネル方向の櫛幅を狭めることが望ましい。
【0036】
【実施例】
(実施例1)図5により本発明の1実施例を説明する。
【0037】図5において、液晶表示装置は、絶縁基板
401の一主面上にゲート電極402とシリコン活性層
を有する薄膜トランジスタ413およびこの薄膜トラン
ジスタに接続される表示画素電極411がマトリクス状
に形成されたアレイ基板と、一主面上に共通電極が形成
された対向基板と、これらの基板を各電極が対向するよ
うに組み合わされて得られる間隙に挟持される液晶とを
有する。
【0038】シリコン活性層は多結晶シリコンで形成さ
れ、ゲート電極402に光を透過する窓として開口部4
02aが形成されている。
【0039】以下、この製造方法を説明する。
【0040】(第1工程)(図(a)) 透明なガラス基板401上に4000A厚のTa膜を成
膜し、パターニングによりスリット402aが開いた形
状にゲート電極402とゲート配線403および補助容
量線404を形成する。ゲート電極のスリット幅を
μmとする。
【0041】(第2工程)(図(b)) ゲート絶縁膜としてシリコン酸化膜405を3000
A、活性層として非晶質シリコン層406を4000
A、ソース、ドレイン領域としてりんがドープされた非
晶質シリコン層407を500Aを、プラズマCVD装
置で連続して成膜する。
【0042】(第3工程)(図(c)) 基板側からレーザー光412の照射を行い、活性層40
6の非晶質シリコンの多結晶化406aを行う。
【0043】(第4工程)(図(d)) 活性層の島を形成するために、低抵抗非晶質シリコンと
多結晶シリコンをパターニングし、周辺部にゲート配線
接続するためのコンタクトホールを開口した後、信号配
線408とドレイン電極409、およびソース電極41
0と画素電極411としてAlを成膜しパターニングす
る。
【0044】(第5工程)(図(e)) ゲート上部の低抵抗シリコン層407をAl電極40
9、410をマスクとして、エッチングする。この後、
保護膜の成膜とコンタクトホールの開口を行うことによ
ってアレイ基板は完成する。本実施例で作製したTFT
の特性を測定したところ、移動度は5.2cm2 /Vsec と
良好な値が得られた。これは非晶質シリコンTFTの移
動度の0.4cm2 /Vsec や従来の製法で作製した逆スタ
ガー型多結晶シリコンTFTの移動度1.6cm2 /Vsec
よりも大幅に向上しており、本発明の効果を示してい
る。
【0045】この実施例ではゲート電極としてTaを使
用したが、金属だけでなく、不純物が天下された非晶質
シリコンや多結晶シリコン、あるいはシリサイドのしよ
うも可能である。非晶質シリコンであれば、レーザーや
ランプ照射によってゲートの多結晶化も同時に行うこと
ができ特性が向上する。
【0046】(実施例2)本実施例を図6により説明す
る。
【0047】本例は耐熱ガラス基板上に表示部を形成し
た反射型液晶表示装置用TFTアレイ基板の製造方法で
ある。
【0048】(第1工程)(図(a)) 高耐熱ガラス基板501上にリンが添加された低抵抗シ
リコン膜を成膜し、スリット502aが開いた形状にゲ
ート電極502とゲート配線503、および容量補助配
線504を形成する。
【0049】(第2工程)(図(b)) ゲート絶縁膜としてシリコン酸化膜505を3000
A、活性層として非晶質シリコン506を4000A、
ソース、ドレイン領域として低抵抗シリコン膜507を
500A、プラズマCVD装置で連続して成膜する。
【0050】(第3工程)(図(c)) 基板側からレーザー512の照射を行い活性層の非晶質
シリコン層506の多結晶化506aを行う。
【0051】(第4工程)(図(d)) さらにアニール炉で窒素雰囲気中で600℃、5時間の
アニールを行い多結晶化領域506aを種結晶として活
性層非晶質シリコン全体と低抵抗シリコン層の多結晶化
506b、507bを行う。
【0052】(第5工程)(図(e)) 活性層の島506cを形成するために、低抵抗非晶質シ
リコンと多結晶シリコンをパターニングし、周辺部にゲ
ート配線を接続するためのパッドのコンタクトホールを
開口した後、信号配線508とドレイン電極509、お
よびソース電極510と画素電極511としてAlを成
膜し、パターニングする。
【0053】(第6工程)(図(f)) ゲート502上部の低抵抗シリコン層507b(図
(e))をAl電極509、510をマスクとして、エ
ッチングする。この後、保護膜の成膜とコンタクトホー
ルの開口を行うことによってアレイ基板は完成する。
【0054】このアレイ基板にガラス絶縁基板513の
一主面に光吸収層514とITOの共通電極515を形
成した対向基板を間隙を介して組合わせ、この間隙に液
晶を挟持させてセルとする。
【0055】本実施例で作製したTFTの特性を測定し
たところ、移動度は23.5cm2 /Vsec と実施例1に比
較してもさらに良好な値が得られ、本発明の効果を表し
ている。
【0056】上の例ではレーザーアニールで結晶化した
ものを種結晶として、固相成長法を用いて活性層全体、
およびソース、ドレイン部の非晶質シリコンの多結晶化
も行う。種結晶があるためアニール温度は短くなり、さ
らに結晶粒の大きさも均一化されるため特性のばらつき
も少なくなるという効果がある。
【0057】
【発明の効果】本発明はゲート電極の開口によって、ゲ
ートを逆スタガーのような下置き構造でも、活性層のゲ
ート直上部分の多結晶化を確実かつ容易に行うことがで
き、特性を向上させることができる。
【図面の簡単な説明】
【図1】(a)乃至(c)は本発明の一実施形態を説明
するもので、それぞれ上方に平面図、下方にA−A´線
(図(a))にそう断面図を示す。
【図2】(a)乃至(d)は本発明の他の実施形態を説
明するもので、それぞれ上方に平面図、下方にA−A´
線(図(a))にそう断面図を示す。
【図3】(a)乃至(f)は本発明の実施形態のゲート
電極の平面図である。
【図4】図3(b)のB−B´線にそう拡大断面図であ
る。
【図5】(a)乃至(e)は本発明の一実施例を説明す
るもので、上方に平面図、下方にA−A´線(図
(a))にそう断面図を示す。
【図6】(a)乃至(f)は本発明の他の実施例を説明
するもので、上方に平面図、下方にA−A´線(図
(a))にそう断面図を示す。
【符号の説明】
101 …ガラス絶縁基板 102 …ゲート電極 102a…開口部 103 …シリコン酸化膜 104 …非晶質シリコン層(活性層) 104a…多結晶シリコン 105 …低抵抗シリコン層 106 …光 513…ガラス絶縁基板 515…共通電極 516…液晶

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板上に設けられたゲート電極と、
    このゲート電極上に設けられたゲート絶縁膜、シリコン
    活性層およびソース、ドレイン電極からなる逆スタガー
    型薄膜トランジスタをスイッチング素子として前記絶縁
    基板上の画素電極に接続した液晶表示装置において、前
    記ゲート電極の一部に光を透過する開口部が形成されて
    なる液晶表示装置。
  2. 【請求項2】 第1の絶縁基板とこの基板の一主面上に
    ゲート電極とシリコン活性層を有する薄膜トランジスタ
    およびこの薄膜トランジスタに接続される表示画素電極
    がマトリクス状に形成されたアレイ基板と、第2の基板
    とこの基板の一主面上に共通電極が形成された対向基板
    と、前記第1の基板と第2の基板を前記各電極が対向す
    るように組み合わされて得られる間隙に挟持される液晶
    とを具備する液晶表示装置において、前記シリコン活性
    層は少なくとも一部が多結晶シリコンで形成され、前記
    ゲート電極に光透過可能な開口部が形成されていること
    を特徴とする液晶表示装置。
  3. 【請求項3】 ゲート電極の開口部がソース電極からド
    レイン電極にわたるように形成されてなる請求項1記載
    の液晶表示装置。
  4. 【請求項4】 光透過性の絶縁基板上に導電性薄膜を形
    成する工程と、前記導電性薄膜を一部に光を透過する開
    口部のあるゲート電極にパターニングする工程と、前記
    ゲート電極上に非晶質シリコン層を成膜する工程と、前
    記絶縁基板側から前記ゲート電極の開口部を通して前記
    非晶質シリコン層に光照射し非晶質シリコン層の一部を
    多結晶化する工程とを具備してなる液晶表示装置の製造
    方法。
  5. 【請求項5】 非晶質シリコン層の一部に形成された多
    結晶を種結晶として熱処理による固相成長により前記種
    結晶に隣接する非晶質シリコン層を結晶成長させて非晶
    質シリコン層を多結晶化することを特徴とする請求項4
    記載の液晶表示装置の製造方法。
JP5884396A 1996-03-15 1996-03-15 液晶表示装置およびその製造方法 Pending JPH09251171A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5884396A JPH09251171A (ja) 1996-03-15 1996-03-15 液晶表示装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5884396A JPH09251171A (ja) 1996-03-15 1996-03-15 液晶表示装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09251171A true JPH09251171A (ja) 1997-09-22

Family

ID=13095947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5884396A Pending JPH09251171A (ja) 1996-03-15 1996-03-15 液晶表示装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09251171A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776514B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2009176828A (ja) * 2008-01-22 2009-08-06 Seiko Epson Corp 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776514B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2009176828A (ja) * 2008-01-22 2009-08-06 Seiko Epson Corp 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器

Similar Documents

Publication Publication Date Title
KR100496139B1 (ko) 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
JP5615605B2 (ja) Ffsモード液晶装置
JPH09260670A (ja) 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
JPH07118443B2 (ja) 半導体装置の製法
JPH0261032B2 (ja)
KR100566612B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR20050001937A (ko) 액정표시패널 및 그 제조 방법
JPH05203977A (ja) 電気光学的表示装置
US7173675B2 (en) LCD display with contact hole and insulation layer above pixel electrode
JP3468003B2 (ja) 表示用薄膜半導体装置
JP5032077B2 (ja) 表示装置及びその製造方法
TW200421618A (en) Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same
JP2002122881A (ja) 液晶表示装置及びその製造方法
JP4024341B2 (ja) 半導体装置の作製方法
JPH0543095B2 (ja)
JPH09251171A (ja) 液晶表示装置およびその製造方法
JPH0677252A (ja) 薄膜状半導体装置およびその作製方法
KR100188090B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법
JPH059794B2 (ja)
JP3413709B2 (ja) 表示用薄膜半導体装置の製造方法
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
KR100303139B1 (ko) 박막트랜지스터및그제조방법
KR100758156B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판
JPH0645607A (ja) 液晶表示装置及びその製造方法
JP3293568B2 (ja) 薄膜トランジスタ