JPH09246889A

JPH09246889A - 高周波電力増幅器

Info

Publication number: JPH09246889A
Application number: JP7541796A
Authority: JP
Inventors: Toshiharu Kimura; 俊治木村; Toshiyuki Kishine; 利之岸根; Yasuo Sera; 泰雄世良
Original assignee: Kokusai Electric Co Ltd
Current assignee: Kokusai Denki Electric Inc
Priority date: 1996-03-06
Filing date: 1996-03-06
Publication date: 1997-09-19

Abstract

(57)【要約】【課題】数１００ＭＨｚ以上の高周波帯においても高
い電力効率を確保できる高周波電力増幅器を提供する。【解決手段】ＦＥＴ１の出力端と出力端子７との間に
出力整合回路１１、位相調整回路１２、基本波通過回路
１３を接続することにより、当該出力端から負荷側を見
た場合に、基本波に対して整合し、２次高調波に対して
は短絡終端となるようなインピーダンスの設定を行なっ
た。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本願発明は、高周波信号を送信す
る通信装置で用いる高周波電力増幅器に係り、特に高い
電力効率の確保に好適なものに関する。

【０００２】

【従来の技術】従来の高効率の高周波電力増幅器として
は、例えばＦ級増幅器がある。これは、増幅対象の高周
波信号の基本波および高調波に対するインピーダンスを
調節して、増幅素子の出力端の電圧および電流を整形
し、上記高効率を達成しようとするもので、増幅素子出
力端から負荷側を見たインピーダンスが、偶数次高調波
に対しては短絡、奇数次高調波に対しては開放となる回
路構成となっている。図５の（ａ）は、このＦ級増幅器
の一回路構成例を示すものである。同図において、ＦＥ
Ｔ（電界効果トランジスタ）１は、高周波信号を入力し
て、これを電力増幅する増幅素子であり（なお、このＦ
級増幅器の増幅素子としてはバイポーラトランジスタを
用いる場合もある）、このＦＥＴ１のドレイン端子Ｄに
は、チョークコイル３を介してドレイン電源供給端子２
より電源が供給される。そして上記ドレイン端子Ｄは直
流阻止用コンデンサ４を介して伝送線路５に接続されて
いるが、この伝送線路５は、上記高周波信号の基本波の
波長の１／４の長さとなっている。また、この伝送線路
５の出力端は、並列共振回路６および出力端子７に接続
しているが、並列共振回路６は並列接続するインダクタ
ンスＬおよびコンデンサＣからなり、上記基本波の周波
数で並列共振する。

【０００３】上記のように構成されているＦ級増幅器す
なわち従来の高周波電力増幅器においては、並列共振回
路６は、高調波（偶数次高調波および奇数次高調波）に
対して短絡回路となるが、これをＦＥＴ１のドレイン端
子Ｄから伝送線路５を介して見た場合、奇数次高調波に
対しては、伝送線路５のインピーダンス変換作用によ
り、開放回路となり、偶数次高調波に対しては伝送線路
５のインピーダンス変換作用が働らかず短絡回路とな
る。このため、ＦＥＴ１にＢ級動作をさせるようなバイ
アスを与え、このＦＥＴ１のゲート端子Ｇに振幅が十分
に大きい高周波信号を与えると、ＦＥＴ１のドレイン電
圧Ｖ_dおよびドレイン電流Ｉ_dの時間波形は図５の
（ｂ）に示すようなものとなる。すなわち、ドレイン電
圧Ｖ_dの波形は、基本波と奇数次高調波成分からなる矩
形波となり、またドレイン電流Ｉ_dの波形は、基本波と
偶数次高調波からなる半波整流波形となる。ドレイン電
圧Ｖ_dおよびドレイン電流Ｉ_dの時間波形が、上記図５
の（ｂ）に示すようなものになっている場合には、すな
わち、常に、ドレイン電圧Ｖ_dおよびドレイン電流Ｉ_d
のいずれか一方が０になる場合には、ＦＥＴ１内部での
消費電力は０となって、原理的に電力効率が１００％と
なる。従来の高周波電力増幅器では以上のようにして高
効率化を実現しているのである。

【０００４】

【発明が解決しようとする課題】しかし、上述のような
従来の高周波電力増幅器では、数１００ＭＨｚ以上の高
周波帯で使用したとき、並列共振回路６の損失が増加
し、すなわちＱ（Ｑｕａｌｉｔｙｆａｃｔｏｒ）が低
下して、高調波に対して十分な低インピーダンス回路
（すなわち短絡回路）ではなくなる。更に、上記のよう
な高周波帯では、ＦＥＴ１を封入しているパッケージ等
に起因する各種寄生リアクタンスの影響が無視できなく
なり、基本波に対する整合も困難となる。このような事
情により、上記のような高周波帯では高電力効率は確保
できなくなるという問題があった。

【０００５】本願発明は上述のような事情に鑑みてなさ
れたものであり、数１００ＭＨｚ以上の高周波帯におい
ても高い電力効率を確保できる高周波電力増幅器の提供
を目的とする。

【０００６】

【課題を解決するための手段】前記従来例では、全ての
偶数次高調波に対する負荷インピーダンスを短絡、ま
た、全ての奇数次高調波に対する負荷インピーダンスを
開放とする必要があるが、高効率動作に対する高調波の
寄与度は低次の高調波ほど大きく、実用的には２次高調
波を最適に短絡処理できれば、高い電力効率を得られる
ことが知られている。請求項１の発明はこの点に着目し
たもので、負荷が純抵抗とみなせるものとなる高周波電
力増幅器を以下のように構成した。

【０００７】すなわち、高周波用の増幅素子と、上記増
幅素子の出力端に接続されて、当該増幅素子に入力され
る高周波信号の基本波周波数および２次高調波周波数の
両周波数において、当該増幅素子の出力インピーダンス
と共役整合となる入力インピーダンス特性を有する出力
整合回路と、上記高周波信号の２次高調波の波長の４分
の１の長さの伝送線路からなり、上記出力整合回路の出
力端に接続される位相調整回路と、上記位相調整回路の
出力端に接続され、上記高周波信号の基本波に対しては
損失なく若しくは低損失で通過させ、他方、上記高周波
信号の２次高調波に対しては開放性のインピーダンスを
呈する基本波通過回路とを備える構成とした。

【０００８】また請求項２の発明では、上記請求項１の
発明における基本波通過回路をアイソレータで構成する
ようにした。

【０００９】

【発明の実施の形態】以下、図面に示す実施の一形態に
基づいて本願発明を具体的に説明する。図１は、当該実
施の一形態の回路構成を示すものである（同図は、交流
分にのみ着目した回路構成図であり、前記従来例を示す
図５の（ａ）に示すドレイン電源供給端子２、チョーク
コイル３、直流阻止用コンデンサ４の記載は省略してい
る）。なお、当該実施の形態に係る高周波電力増幅器
は、高周波信号を入力し、これを電力増幅して、入力イ
ンピーダンスが純抵抗Ｚ₀となる負荷に供給するもので
ある。

【００１０】上記図１において、ＦＥＴ１は、前記従来
例におけるＦＥＴ１と同一構成および同一機能を備える
高周波電力増幅素子である。また出力整合回路１１は上
記ＦＥＴ１の出力端に接続され、増幅対象とする高周波
信号の基本波周波数および２次高調波周波数において、
ＦＥＴ１の出力インピーダンスを後述の特性インピーダ
ンスＺ₀に共役整合させる回路部である。位相調整回路
１２は、出力整合回路１１の出力端に接続する特性イン
ピーダンスＺ₀の伝送線路からなり、長さは上記高周波
信号の２次高調波の波長の１／４となっている。

【００１１】そして、基本波通過回路１３は、上記位相
調整回路１２の出力端に接続し、上記基本波に対しては
損失なく出力伝送路１４の入力端に整合状態で入力さ
せ、他方、上記２次高調波に対しては開放性のインピー
ダンスを呈する回路部である。この基本波通過回路１３
の出力端に接続する出力伝送路１４は、いずれの周波数
においても、特性インピーダンスが上記純抵抗Ｚ₀とな
る伝送路である。この出力伝送路１４の出力端に接続す
る出力端子７は、この実施の形態に係る高周波電力増幅
器の出力端となり、接続される入力インピーダンスＺ₀
（上記のように純抵抗）の負荷（図示せず）へ電力増幅
した高周波信号を供給する。

【００１２】以上のように構成された上記実施の形態に
おいては、ＦＥＴ１のパッケージ等に起因する当該ＦＥ
Ｔ１の出力端近傍の前記寄生リアクタンス成分のうち基
本波と２次高調波に対するものは出力整合回路１１の存
在により、相殺される。

【００１３】また，基本波通過回路１３は、２次高調波
に対して、開放性の入力インピーダンスを呈するもので
あるが、インピーダンス変換作用を有する位相調整回路
１２の存在により、出力整合回路１１の出力端において
は、当該２次高調波に対して短絡終端となる。このた
め、ＦＥＴ１のドレイン端子Ｄすなわち出力端から見た
負荷は基本波に対しては整合がとれ、２次高調波に対し
ては短絡終端となり、高い電力効率を得ることができる
ことになる。

【００１４】

【実施例】図２は、本願発明の一実施例を示すものであ
る。なお、同図においてはドレイン電源供給端子２、チ
ョークコイル３および直流阻止用コンデンサ４が記載さ
れているが、これらは、それぞれ従来例を示す図５の
（ａ）におけるドレイン電源供給端子２、チョークコイ
ル３および直流阻止用コンデンサ４と同一機能を有する
ものである。

【００１５】本実施例では、出力整合回路１１として集
中定数素子としてのインダクタンスおよびコンデンサに
よる２段構成の回路を用いている。しかし、これを１段
構成若しくは３段以上の多段構成のものにしてもよい。
更に、この出力整合回路１１は、マイクロストリップ線
路等の分布定数素子で構成してもよい。また本実施例で
は位相調整回路１２として、長さが２次高調波の波長の
１／４で前記特性インピーダンスＺ₀のマイクロストリ
ップ線路で構成している。しかし、これを長さおよび特
性インピーダンスが上記同様の同軸線路で構成すること
も可能である。そして基本波通過回路１３としては、上
記基本波に対しては、前記特性インピーダンスＺ₀に等
しいインピーダンスを呈して低損失で当該基本波を通過
させ、他方、２次高調波に対しては、開放性の入力イン
ピーダンスを示す非可逆回路であるアイソレータを用い
ている。当該実施例で用いたアイソレータの実測入力イ
ンピーダンスをスミスチャート上に示したのが図３であ
る。なお、上記入力インピーダンスの測定に際しては、
基本波周波数を２８０ＭＨｚとしている。同図から分か
るように、当該アイソレータは、基本波に対してはＺ₀
（本測定系では５０Ω）のインピーダンスを示し、２次
高調波に対しては、開放性とみなせる極めて大きなイン
ピーダンスを示す。

【００１６】以上のように構成した２８０ＭＨｚ帯電力
増幅器の実測入出力特性を従来の特に高調波に対する工
夫がなされていない高周波電力増幅器の入出力特性と比
較して示したのが図４である。同図から分かるように、
例えば、入力電力Ｐｉｎが３０ｄＢｍのときは、本実施
例の方がドレイン効率で約１３％向上しており（このデ
ータは、上述のように基本波周波数を２８０ＭＨｚとし
た場合のものであるが、ドレイン効率に関する上記傾向
は、基本波周波数を数ＧＨｚとした場合にまで保持され
る）、本発明が高周波電力増幅器の電力効率を高めるの
に極めて有効であることが確認できる。

【００１７】また、本実施例では、基本波通過回路１３
としてアイソレータを用いているので、これによるＦＥ
Ｔ１の保護および出力端子７側からの干渉波によるＦＥ
Ｔ１での相互変調歪発生の抑圧といった効果をも、合わ
せて期待できる（一般に電力増幅器では、これらの効果
を得るためにアイソレータを増幅素子に後置することが
多い）。

【００１８】なお、本願発明は、上記実施例に限定され
るものではなく、本願発明の範囲で種々応用変形が可能
である。

【００１９】

【発明の効果】以上詳述したように、請求項１の発明に
よれば、数１００ＭＨｚ以上の高周波帯においても高い
電力効率を確保できる高周波電力増幅器の提供を可能と
する。また請求項２の発明によれば、上記の高い電力効
率の確保に加えて、増幅素子の保護および出力端側から
の干渉波による増幅素子での相互変調歪発生の抑圧をも
可能となる高周波電力増幅器の提供を可能とする。

【図面の簡単な説明】

【図１】本願発明の実施の一形態の構成を示す図であ
る。

【図２】本願発明の実施例を示す図である。

【図３】図２におけるアイソレータの実測入力インピー
ダンスを示す図である。

【図４】上記実施例における効果を示す図である。

【図５】従来例を説明するための図である。

【符号の説明】

１ＦＥＴＤドレイン端子Ｓソース端子Ｇゲート端子２ドレイン電源供給端子３チョークコイル４直流阻止用コンデンサ５伝送線路６並列共振回路ＬインダクタンスＣコンデンサ７出力端子１１出力整合回路１２位相調整回路１３基本波通過回路１４出力伝送路

Claims

【特許請求の範囲】

【請求項１】高周波用の増幅素子と、上記増幅素子の出力端に接続されて、当該増幅素子に入
力される高周波信号の基本波周波数および２次高調波周
波数の両周波数において、当該増幅素子の出力インピー
ダンスと共役整合となる入力インピーダンス特性を有す
る出力整合回路と、上記高周波信号の２次高調波の波長の４分の１の長さの
伝送線路からなり、上記出力整合回路の出力端に接続さ
れる位相調整回路と、上記位相調整回路の出力端に接続され、上記高周波信号
の基本波に対しては損失なく若しくは低損失で通過さ
せ、他方、上記高周波信号の２次高調波に対しては開放
性のインピーダンスを呈する基本波通過回路とを備える
ことを特徴とする高周波電力増幅器。
【請求項２】上記基本波通過回路をアイソレータで構
成したことを特徴とする請求項１記載の高周波電力増幅
器。