JPH09152629A

JPH09152629A - 液晶表示装置のアレイ基板

Info

Publication number: JPH09152629A
Application number: JP24833796A
Authority: JP
Inventors: Yoshiaki Aoki; 良朗青木; Yoichi Masuda; 陽一増田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-09-26
Filing date: 1996-09-19
Publication date: 1997-06-10

Abstract

(57)【要約】【課題】構造を著しく複雑化せずに欠陥の部位を正確に
特定できるようにする。【解決手段】液晶表示装置のアレイ基板は、複数の画素
電極１、複数の走査線３、複数の信号線４、各々対応走
査線３からの走査信号に応答して対応信号線４からの映
像信号を対応画素電極１に供給する複数のスイッチング
素子５、および走査線３の電位をセンスする検査補助回
路３０とを備える。特に回路３０はゲートが走査線３に
接続される複数の検査用薄膜トランジスタ３５と、これ
らトランジスタ３５のソース・ドレインパスに接続され
る検査配線部３４とで構成され、配線部３４はこれらト
ランジスタ３５のソース・ドレインパスが相互間におい
て並列的に接続されるモニタパッド３２および接地パッ
ドＧＮＤと、検査電圧が印加される検査電位パッド３１
と、パッド３１およびパッド３２間に接続されトランジ
スタ３５の電気抵抗と協力して検査電圧を分圧する抵抗
素子３３とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般に液晶表示装置
のアレイ基板に関し、特に複数の画素電極がこれら画素
電極を駆動する駆動回路と共に集積されるアレイ基板に
関する。

【０００２】

【従来の技術】近年では、液晶表示技術がビデオプロジ
ェクタ、ビューファインダ等の映像機器に応用されるよ
うになった。例えば３個の液晶表示装置（or 液晶表示
パネル）がカラー画像を表示するために設けられる場
合、これら液晶表示装置は白色光をダイクロイック・ミ
ラー等で分光することにより得られる赤色、緑色、およ
び青色の光をそれぞれ選択的に透過するように動作す
る。各液晶表示装置の光透過率分布は液晶表示装置に設
けられる複数の接続パッドを介して接続される液晶駆動
回路により制御される。これら液晶表示装置からの透過
光は表示位置でカラー画像を合成するようレンズにより
に集光される。

【０００３】従来の映像機器は、レンズおよびダイクロ
イック・ミラー等の光学系が一般に大型であったために
高価であり、多くのスペースを占有していた。この光学
系をコンパクトにするには、解像度を維持して液晶表示
装置のサイズを低減する必要がある。このため、液晶表
示装置の画素密度が最大限に増大され、接続パッドの面
積および間隔もこれに伴って低減されるようになった。
しかし、接続信頼性を損なわずに接続パッドの面積およ
び間隔を低減することには限界があるために、液晶駆動
回路を液晶表示装置に組み込んで接続パッドを不要にす
る方式が提案されている。

【０００４】ここで、上述した方式の液晶表示装置の構
造を概略的に説明する。この液晶表示装置は一般に複数
の画素電極がマトリクス状に配列されるアレイ基板と、
対向電極がこれら画素電極のマトリクスアレイに対応し
て形成された対向基板と、これらアレイ基板および対向
基板間に保持される液晶層とを備える。アレイ基板は複
数の画素電極の行に沿ってそれぞれ形成される複数の走
査線、これら画素電極の列に沿って形成される複数の信
号線、および各々対応走査線および対応信号線の交差す
る位置に隣接して形成されスイッチング素子を構成する
複数の薄膜トランジスタ（ＴＦＴ）を有する。各ＴＦＴ
は１走査線に接続されるゲート、１画素電極に接続され
るソース、および１信号線に接続されるドレインを有す
る。液晶駆動回路はアレイ基板において画素電極のマト
リクスアレイの外側領域に形成される走査線ドライバお
よび信号線ドライバ等で構成される。複数の走査線は走
査線ドライバに接続され、複数の信号線は信号線ドライ
バに接続される。走査線ドライバは複数の走査線に順次
走査信号を供給し、信号線ドライバは各行のＴＦＴが走
査信号によって同時にオンする毎に複数の信号線に映像
信号を供給する。これにより、各画素電極は対応ＴＦＴ
を介して供給される映像信号に応じた画素電位に設定さ
れる。液晶表示装置の光透過率分布は基準電位に設定さ
れる対向電極とこれら画素電極との間において液晶層に
印加される電圧の分布に応じて設定される。

【０００５】このような液晶表示装置は通常アレイ基板
の形成工程、対向基板の形成工程、およびアレイ基板お
よび対向基板を液晶層と一体化する貼合せ工程を経て製
造される。アレイ基板の製造工程では、液晶駆動回路が
画素電極、走査線、信号線、およびＴＦＴを含む表示回
路と共に集積される。この場合、アレイ基板は複数の走
査線および複数の信号線が液晶駆動回路に直接的に接続
された状態で形成される。この状態では、液晶駆動回路
を介して表示回路を動作させる以外に表示回路および液
晶駆動回路を検査できない。すなわち、表示回路および
液晶駆動回路は個別に動作し得ないため、信号線および
走査線のような配線に存在する欠陥をすべて検出できる
とは限らない。たとえ欠陥の存在を検出できても、この
欠陥が配線のどこに存在するかを特定することは難し
い。このため、完成後の液晶パネルが良品であるとを確
認するために動作試験が行われる。液晶表示装置の動作
が正常でない場合には、液晶表示装置が欠陥品として廃
棄されることになる。たとえ欠陥がアレイ基板に存在す
ることが明らかであっても、アレイ基板を対向基板およ
び液晶層から適切に分離できないため、対向基板および
液晶層もアレイ基板と一緒に廃棄される。

【０００６】

【発明が解決しようとする課題】例えば特開昭６３−５
２１２１号およびJAPAN DISPLAY'92.561の"S14-2 3.7-i
n. HDTV Poly-Si TFT-LCD Light Valve with Fully Int
egrated Peripheral Drivers" は走査線および信号線の
ような配線の端部に複数の検査用トランジスタを設け、
これら検査用トランジスタを利用してアレイ基板を検査
する技術を開示する。

【０００７】特開昭６３−５２１２１号は、複数の検査
用トランジスタのソース・ドレインパスがそれぞれ対応
配線に接続され、各検査用トランジスタのゲートがその
隣の検査用トランジスタのソース・ドレインパスに接続
される回路構造を有する。欠陥が偶数番目の全配線で発
生した場合を想定すると、これらの配線だけでなく奇数
番目の全配線でも欠陥が発生したように観測される可能
性がある。このため、正確な検査が困難である。

【０００８】JAPAN DISPLAY'92.561の"S14-2 3.7-in. H
DTV Poly-Si TFT-LCD Light Valvewith Fully Integrat
ed Peripheral Drivers" は、複数の検査用トランジス
タのソース・ドレインパスがそれぞれ対応配線に接続さ
れ、これら検査用トランジスタのゲートがグループ毎に
共通に接続される回路構造を有する。この構造は欠陥が
これら検査用トランジスタ自体に発生したときに正確な
検査を困難にする。すなわち、１検査用トランジスタの
ゲート絶縁が破壊されると、この検査用トランジスタの
ゲートが対応配線に電気的に短絡する。このため、この
検査用トランジスタと同一グループに属する検査用トラ
ンジスタに欠陥が発生し、さらにこれらトランジスタに
接続された配線の全てに欠陥が発生したように観測され
る可能性がある。

【０００９】これら文献の技術では、検査用トランジス
タを付加することがかえってアレイ基板の歩留りや信頼
性を低下させる傾向にある。また、これら技術の回路構
造は走査線、信号線、およびＴＦＴを含む表示回路を液
晶駆動回路を介さずに検査することを可能にできない。
特に特開昭６３−５２１２１号では、アレイ基板の配線
構造が検査用トランジスタをグループ単位にスイッチン
グするために付加される配線によって複雑化する。本発
明の目的は、構造を著しく複雑化することなく欠陥の部
位を正確に特定する検査を可能にする液晶表示装置のア
レイ基板を提供することにある。

【００１０】

【課題を解決するための手段】この目的は、絶縁性基板
と、この絶縁性基板上においてマトリクス状に配列され
る複数の画素電極と、この絶縁性基板上において複数の
画素電極の行に沿って形成される１セットの第１画素配
線と、この絶縁性基板上において複数の画素電極の列に
沿って形成される１セットの第２画素配線と、これら第
１および第２画素配線の交差点に隣接してそれぞれ絶縁
性基板上に形成され、各々対応第１画素配線からの走査
信号に応答して対応第２画素配線からの映像信号を対応
画素電極に供給する複数のスイッチング素子と、少なく
とも１セットの第１および第２画素配線の電位をセンス
する検査補助回路とを備え、検査補助回路はゲートが１
セットの画素配線にそれぞれ接続される複数の検査用薄
膜トランジスタと、ゲート電位に応じた動作状態を検出
するためにこれら検査用薄膜トランジスタのソース・ド
レインパスに接続される検査配線部とで構成される第１
検査部を有し、検査配線部は複数の検査用薄膜トランジ
スタのソース・ドレインパスが相互間において並列的に
接続される第１および第２検査パッドと、検査電圧が第
１検査パッドを基準にして印加される第３検査パッド
と、第２および第３検査パッド間に接続され複数の検査
用薄膜トランジスタの電気抵抗と協力して検査電圧を分
圧する抵抗素子とを含む液晶表示装置のアレイ基板によ
り達成される。

【００１１】本発明のアレイ基板では、検査用薄膜トラ
ンジスタのゲートが１セットの画素配線にそれぞれ接続
され、さらに検査配線部がゲート電位に応じた動作状態
を検出するためこれら検査用薄膜トランジスタのソース
・ドレインパスに接続される。アレイ基板の検査時、走
査信号または映像信号のような電圧が各画素配線を介し
てスイッチング素子に供給される。例えば断線、短絡、
素子破壊のような欠陥がこの画素配線またはこの画素配
線に接続されたスイッチング素子に存在する場合、この
画素配線の電位はこの欠陥の種類に依存して変化する。
このため、検査用薄膜トランジスタはこの画素配線の電
位をセンスするように動作する。具体的には、検査用薄
膜トランジスタの導電性、すなわち電気抵抗がこの画素
配線の電位によって制御され、欠陥の種類を反映する値
に設定される。従って、検査配線部を用いて検査用薄膜
トランジスタに電流を流し、これら検査用薄膜トランジ
スタでの電圧降下を計測することにより上述のような欠
陥の情報を得ることができる。さらに１セットの全画素
配線について順次欠陥情報に収集することで、欠陥がこ
れら画素配線のうちのどれに存在するかを特定すること
ができる。

【００１２】さらに、検査配線部は画素配線から検査用
薄膜トランジスタのゲート絶縁膜により電気的に絶縁さ
れる。この構造は１個の検査用薄膜トランジスタのゲー
トおよびソース・ドレインパスがゲート絶縁膜不良等の
欠陥によって電気的に接続されたためにこの検査用薄膜
トランジスタのゲートに接続される画素配線が他の画素
配線に短絡するという従来の問題を回避できる。

【００１３】また、複数の検査用薄膜トランジスタのソ
ース・ドレインパスを共通線を用いて並列に接続すれ
ば、アレイ基板の配線構造が確実な検査を可能にするた
めに著しく複雑化することを防止できる。さらに、スイ
ッチング素子が薄膜トランジスタで構成される場合に
は、これらを検査用薄膜トランジスタと共通の製造プロ
セスで同時に形成することもできる。これは、検査用薄
膜トランジスタを形成するために独立したプロセスを必
要としないということを意味する。

【００１４】このように本発明によれば、大幅な回路コ
ンポーネンツの変更や複雑な配線構造を必要とせずに。
画素配線またはスイッチング素子に存在する欠陥を確実
に検出することができる。これら欠陥検査はほぼ独立に
行えるため、欠陥の所在を特定することが容易である。
さらに、検査補助回路に含まれる検査用薄膜トランジス
タの欠陥については、これを除去してアレイ基板の歩留
りの低下を防止することもできる。

【００１５】また、アレイ基板の製造後あるいはアレイ
基板の主要回路コンポーネンツの形成後に検査補助回路
を用いて欠陥検査が可能である。この欠陥検査は対向基
板の製造工程およびアレイ基板および対向基板を液晶層
と一体化する貼合せ工程に関係なく行なうことができ
る。当然、液晶表示装置が完成した後に欠陥検査を行な
う必要もない。従って、欠陥の無い対向基板および液晶
層がアレイ基板内に発生した欠陥のために廃棄される必
要がなくなり、液晶表示装置全体の歩留りを向上させる
ことができる。

【００１６】上述のように液晶表示装置の製造プロセス
において早期に電気回路的な欠陥を発見できることは、
歩留りの向上に伴う製造コストの低減だけでなく液晶表
示装置の信頼性を維持するためもに好ましい。

【００１７】

【発明の実施の形態】以下、本発明の第１実施形態に係
る液晶表示装置を添付図面を参照して説明する。図１は
この液晶表示装置の平面構造を概略的に示し、図２はこ
の液晶表示装置の断面構造を概略的に示す。この液晶表
示装置はｍ×ｎ個の画素電極１がマトリクス状に配列さ
れるアレイ基板１００と、単一の対向電極２がこれら画
素電極１のマトリクスアレイに対応して設けられた対向
基板２００と、これらアレイ基板１００および対向基板
２００間に保持される液晶層３００、およびこの液晶層
３００に対して反対側においてアレイ基板１００および
対向基板２００にそれぞれ貼り付けられる偏光板１０１
および２０１とを備える。

【００１８】アレイ基板１００では、ｍ×ｎ個の画素電
極１が透明なガラス基板１０２上に形成される。アレイ
基板１００はさらにこれら画素電極１の行に沿ってそれ
ぞれ形成されるｎ本の走査線３（Ｙ１からＹｎ）、これ
ら画素電極１の列に沿って形成されるｍ本の信号線４
（Ｘ１からＸｍ）、および各々対応走査線３および対応
信号線４の交差する位置に隣接して形成されスイッチン
グ素子を構成するｍ×ｎ個の薄膜トランジスタ（ＴＦ
Ｔ）５を有する。各ＴＦＴ５は１本の走査線３に接続さ
れるゲート５Ｇ、１個の画素電極１に接続されるソース
電極５Ｓ、および１本の信号線４に接続されるドレイン
電極５Ｄを有する。ゲート電極５Ｇは走査線３の一部と
して形成された電極である。ＴＦＴ５はさらにガラス基
板１０２上に形成されるポリシリコンの半導体層５Ｔ
と、この半導体層５Ｔおよびゲート電極５Ｇ間に形成さ
れるゲート絶縁膜５Ｉとを有する。ソース電極５Ｓおよ
びドレイン電極５Ｄは、ゲート電極５Ｇの両側において
半導体層５Ｔに形成されるソースおよびドレイン領域５
ＳＣおよび５ＤＣにコンタクトした電極である。ドレイ
ン電極５Ｄは信号線４の一部として形成される。画素電
極１はこのソース電極５Ｓにコンタクトして形成され
る。アレイ基板１００はさらに絶縁ガラス基板１０２上
において走査線３と略平行に形成される蓄積容量線１Ａ
を有する。蓄積容量線１Ａの一部は画素電極１に重複し
保護膜１０３を介して画素電極１と容量結合して蓄積容
量ＣＳを構成すると共に対向基板２００の対向電極２に
電気的に接続される。上述の画素電極１、走査線３、信
号線４、およびＴＦＴ５はアレイ基板１００において表
示回路６を構成する。アレイ基板１００はさらに画素電
極１のマトリクスアレイの外側に位置する周縁部におい
てこの表示回路６を駆動するために形成される液晶駆動
回路７を有する。この液晶駆動回路７はｎ本の走査線３
に接続される走査線ドライバ８、ｍ本の信号線４に接続
される信号線ドライバ９、およびこれら走査線ドライバ
８および信号線ドライバ９を制御する液晶コントローラ
１０を有する。走査線ドライバ８および信号線ドライバ
９は従来から知られるようなシフトレジスタ等を用いて
構成される。走査線ドライバ８はこれらｎ本の走査線３
に順次走査信号を供給し、信号線ドライバ９は各行のＴ
ＦＴ５が走査信号によって同時にオンする毎にｍ本の信
号線４に映像信号を供給する。これにより、各画素電極
１は対応するＴＦＴ５を介して供給される映像信号に応
じた画素電位に設定される。表示回路６および液晶駆動
回路７は保護膜１０３で覆われ、この保護膜１０３およ
び画素電極１は配向膜１０４によって覆われる。

【００１９】対向基板２００は不用光を遮光するために
透明なガラス基板２０２上に形成される遮光層２０３
と、アレイ基板１００に設けられた画素電極１を透過す
る光をフィルタするためにガラス基板２０２上に形成さ
れこの遮光層２０３に囲まれるカラーストライプ部２０
４とを有する。対向電極２は遮光層２０３およびカラー
ストライプ部２０４を覆って形成され、配向膜２０６が
この対向電極２を覆って形成される。

【００２０】液晶層３００はこれらアレイ基板１００の
配向膜１０４と対向基板２００の配向膜２０６との間隙
に封入された液晶組成物で構成される。対向電極２は各
画素電極１と容量結合して液晶容量ＣＬＣを構成すると
共に、例えば０Ｖの基準電位に設定される接地パッドＧ
ＮＤに接続される。液晶表示装置の光透過率分布は対向
電極２とこれら画素電極１との間において液晶層３００
に印加される電圧の分布に応じて設定される。図１およ
び図３において、対向電極２および液晶層３００は等価
的な回路素子で示される。

【００２１】図３はアレイ基板１００上に形成される回
路を詳細に示す。画素電極１のマトリクスアレイは対向
基板２００において対向電極２が形成される領域に対応
する表示領域ＳＲ内に形成される。このアレイ基板１０
０はこの表示領域ＳＲの外側に形成される検査補助回路
２０を備える。この検査補助回路２０はｎ本の走査線３
（Ｙ１−Ｙｎ）およびこれら走査線３に接続されたＴＦ
Ｔ５の欠陥を検査するために用いられる走査線検査部３
０と、ｍ本の信号線４（Ｘ１−Ｘｍ）およびこれら信号
線４に接続されたＴＦＴ５の欠陥を検査するために用い
られる信号線検査部５０とを有する。

【００２２】走査線検査部３０は検査電位パッド３１
と、モニタパッド３２と、これらパッド３１および３２
間に接続される抵抗素子３３と、信号線４と平行に設定
されモニタパッド３２に接続される検査配線３４と、各
々この検査配線３４と接地パッドＧＮＤ間に接続される
ソース・ドレインパス並びに対応走査線３に接続される
ゲートを持つｎ個の検査用薄膜トランジスタ（検査用Ｔ
ＦＴ）３５とを有する。検査時には、検査電圧Ｖｈが検
査電位パッド３１および接地パッドＧＮＤ間に供給され
る。（検査電圧Ｖｈは検査用ＴＦＴ３５が走査信号の下
で導通するよう検査用ＴＦＴ３５のスレッショルド電圧
に対応して決定される。）信号線検査部５０は検査電位パッド５１と、モニタパッ
ド５２と、これらパッド５１および５２間に接続される
抵抗素子５３と、走査線３と平行に設定されモニタパッ
ド５２に接続される検査配線５４と、各々この検査配線
５４と接地パッドＧＮＤ間に接続されるソース・ドレイ
ンパス並びに対応信号線４に接続されるゲートを持つｍ
個の検査用薄膜トランジスタ（検査用ＴＦＴ）５５とを
有する。検査時には、検査電圧Ｖｈが検査電位パッド５
１および接地パッドＧＮＤ間に供給される。（検査電圧
Ｖｈは検査用ＴＦＴ５５が特定レベルの映像信号の下で
導通するよう検査用ＴＦＴ５５のスレッショルド電圧に
対応して決定される。）上述の液晶表示装置は通常アレ
イ基板１００の製造工程、対向基板２００の製造工程、
およびアレイ基板１００および対向基板２００を液晶層
３００と一体化する貼合せ工程を経て完成する。アレイ
基板１００の製造工程では、これら検査用ＴＦＴ３５お
よび５５はＴＦＴ５と共通の処理により形成される。こ
のため、これらＴＦＴ５、３５、および５５はＴＦＴ５
は同一材料および同一層構造で構成される。但し、ＴＦ
Ｔ５はスイッチング動作に適した動作性能を得られる素
子寸法を持ち、検査用ＴＦＴ３５および５５はそれぞれ
走査線３および信号線４の電位センス動作に適した動作
性能を得られる素子寸法を持つ。これら素子寸法は例え
ばＴＦＴ５，３５，および５５のためのパターニング処
理で使用されるフォトマスクパターンによって定義する
ことができるため、これら素子寸法の違いのために独立
した処理は必要とされない。

【００２３】次に、上述した液晶表示装置のアレイ基板
１００の製造後あるいはアレイ基板１００の主要回路コ
ンポーネンツの形成後に実行される欠陥検査を説明す
る。最初に走査線検査部３０を用いた欠陥検査を説明す
る。この欠陥検査では、走査線ドライバ８がｎ本の走査
線３を１本ずつ選択し、走査信号をこの選択走査線３に
供給するよう制御される。これら走査線３の電位はこれ
ら走査線３の短絡および断線、これら走査線３に接続さ
れるＴＦＴ５の素子破壊、およびこれら走査線３に接続
される走査線ドライバ８の誤動作のような欠陥の種類に
依存して変化する。このため、これらｎ本の走査線３の
電位はｎ個の検査用ＴＦＴ３５によってそれぞれセンス
される。これら検査用ＴＦＴ３５の導電性または電気抵
抗はそれぞれセンス電位に依存する。簡単にいえば、各
検査用ＴＦＴ３５は走査信号が供給されたときの対応走
査線３の電位によって導通し、走査信号が供給されない
ときの対応走査線３の電位によって非導通に維持され
る。検査電圧Ｖｈはこれら並列な検査用ＴＦＴ３５と抵
抗素子３３とで構成される分圧器によって分圧され、検
査用ＴＦＴ３５の並列回路での電圧降下に対応するモニ
タ出力電圧がモニタパッド３２に出力される。このモニ
タ出力電圧は走査線ドライバ８によって順次選択される
走査線３の各々毎に計測され、この計測結果に基づいて
欠陥の所在および種類が特定される。（走査線検査部３
０を用いた欠陥検査では、検査条件のばらつきによる悪
影響をなくすため、信号線ドライバ９がｍ本の信号線４
を全てに同一映像信号を供給するかあるいは全く映像信
号を供給しない動作を行なうよう制御される。）走査信号が走査線ドライバ８から選択走査線３に供給さ
れる場合、モニタ出力電圧は電圧レベルＶonとなる。こ
の電圧レベルＶonはＶon＝Ｖｈ／［Ｒｘ｛Ｒoff ＋Ｒon
（ｎ−１）｝／（Ｒon・Ｒoff ）｝＋１］で表される。
（ここで、Ｒonは検査用ＴＦＴ３５のＯＮ抵抗、Ｒoff
は検査用ＴＦＴ３５のＯＦＦ抵抗、Ｒｘは抵抗素子３３
の電気抵抗値である。）ちなみに、ＲonがＲoff よりも
充分に低い値である場合には、電圧レベルＶonはＶon＝
Ｖｈ／（Ｒx ／Ｒon＋１）という式で近似できる。

【００２４】走査信号が走査線ドライバ８から選択走査
線３に供給されない場合、モニタ電圧は電圧レベルＶof
f となる。この電圧レベルＶoff はＶoff ＝Ｖｈ／（ｎ
・Ｒx ／Ｒoff ＋１）で表わされる。

【００２５】従って、走査線ドライバ８の動作が正常で
あれば、モニタ出力電圧が選択走査線３に関わらず電圧
レベルＶonにほぼ一致する。もし、特定の走査線３が走
査線ドライバ８によって選択されたときにモニタ出力電
圧が電圧レベルＶoff にほぼ一致すれば、走査線ドライ
バ８が不良であるとみなされる。ちなみに、ＴＦＴ５の
ソース・ドレインパスは検査電位パッド３１から検査用
ＴＦＴ３５のソース・ドレインパスを介して接地パッド
ＧＮＤに至る電流路と電気的に分離されているため、モ
ニタ出力電圧はＴＦＴ５のオン状態およびオフ状態に依
存しない。

【００２６】また、例えば第１走査線Ｙ１および第２走
査線Ｙ２のような隣接するｋ本の走査線３が互いに短絡
した状態にある場合、走査信号が走査線ドライバ８から
第１走査線Ｙ１に供給され、さらにこの第１走査線Ｙ１
から第２走査線Ｙ２に供給される。このため、第１走査
線Ｙ１および第２走査線Ｙ２に接続された２個の検査用
薄膜トランジスタ３５が一緒に導通する。モニタ出力電
圧は、走査信号が上述のようにｋ本の走査線３に供給さ
れる場合に電圧レベルＶonk となる。この電圧レベルＶ
onk は、Ｖonk ＝Ｖｈ／［Ｒx ｛ｋ・Ｒoff ＋Ｒon
（ｎ−ｋ）｝／（Ｒon・Ｒoff ）＋１］で表される。こ
こで、ｋは１より大きくｎより小さい整数である。Ｒon
がＲoff より十分低い場合、電圧レベルＶonk はＶonk
＝Ｖｈ／（ｋ・Ｒx ／Ｒon＋１）という式で近似でき
る。

【００２７】短絡はこれらｋ本の走査線３の各々が走査
線ドライバ８によって選択されるときにモニタ出力電圧
が電圧レベルＶonk になることから検出される。（ま
た、例えば第１走査線Ｙ１のような単一の走査線３が断
線した状態にある場合、この走査線Ｙ１の寄生容量が低
下する。この場合、第１走査線Ｙ１の電位は走査信号が
走査線ドライバ８から供給されたあと通常よりも速く変
化する。従って、上述の断線はモニタ出力電圧が通常よ
り短い時間で電圧レベルＶonに遷移することから検出さ
れる。尚、走査線Ｙ１の寄生容量は、走査線３に接続さ
れるＴＦＴ５の素子破壊によっても変化する。このた
め、モニタ出力電圧の遷移時間の違いが生じた場合に
は、走査線３の断線またはＴＦＴ５の素子破壊が発生し
たとみなされる。）次に、信号線検査部５０を用いた欠陥検査を説明する。
この欠陥検査では、信号線ドライバ９がｍ本の信号線４
を１本ずつ選択し、この選択信号線４に検査用ＴＦＴ５
５が導通する特定レベルの映像信号を供給するよう制御
される。これら信号線４の電位はこれら信号線４の短絡
および断線、これら信号線４に接続されるＴＦＴ５の素
子破壊、およびこれら信号線４に接続される信号線ドラ
イバ９の誤動作のような欠陥の種類に依存して変化す
る。このため、これらｍ本の信号線４の電位はｍ個の検
査用ＴＦＴ５５によってそれぞれセンスされる。これら
検査用ＴＦＴ５５の導電性または電気抵抗はそれぞれセ
ンス電位に依存する。簡単にいえば、各検査用ＴＦＴ５
５は映像信号が供給されたときの対応信号線４の電位に
よって導通し、映像信号が供給されないときの対応信号
線４の電位によって非導通に維持される。検査電圧Ｖｈ
はこれら並列的な検査用ＴＦＴ５５と抵抗素子５３とで
構成される分圧器によって分圧され、検査用ＴＦＴ５５
の並列回路での電圧降下に対応するモニタ出力電圧がモ
ニタパッド５２に出力される。このモニタ出力電圧は信
号線ドライバ９によって順次選択される信号線４の各々
毎に計測され、この計測結果に基づいて欠陥の所在およ
び種類が特定される。これら欠陥の所在および種類は、
走査線検査部３０の場合と同様な形式で特定されるた
め、重複する説明を省略する。（信号線検査部５０を用
いた欠陥検査では、検査条件のばらつきによる悪影響を
なくすため、走査線ドライバ８が１本の走査線３に走査
信号を供給するかあるいは全く走査信号を供給しない動
作を行なうよう制御される。）第１実施形態に係る液晶表示装置のアレイ基板では、走
査線ドライバ８の誤動作、この走査線ドライバ８に接続
される走査線３の短絡および断線、この走査線３に接続
されるＴＦＴ５の素子破壊のような欠陥をモニタパッド
３２に供給されるモニタ出力電圧を計測することによっ
て発見することができる。また、信号線ドライバ９の誤
動作、この信号線ドライバ９に接続される信号線４の短
絡および断線、およびこれら信号線４に接続されるＴＦ
Ｔ５の素子破壊のような欠陥をモニタパッド５２に供給
されるモニタ出力電圧を計測することによって発見する
ことができる。

【００２８】また、各走査線３はそれぞれ対応検査用Ｔ
ＦＴ３５のゲートに接続され、このゲートは検査配線３
４に接続される検査用ＴＦＴ３５のソース・ドレインパ
スからゲート絶縁膜によって電気的に絶縁される。も
し、ゲート絶縁膜の絶縁不良のような欠陥が検査用ＴＦ
Ｔ３５に存在する場合には、これがこの検査用ＴＦＴ３
５のゲートに接続された走査線３から検査配線３４に走
査信号を供給させる原因となる。他方、各信号線４はそ
れぞれ対応検査用ＴＦＴ５５のゲートに接続され、この
ゲートは検査配線５４に接続される検査用ＴＦＴ５５の
ソース・ドレインパスからゲート絶縁膜によって電気的
に絶縁される。もし、ゲート絶縁膜の絶縁不良のような
欠陥が検査用ＴＦＴ５５に存在する場合には、これがこ
の検査用ＴＦＴ５５のゲートに接続された信号線４に供
給される映像信号を検査配線５４に供給する原因とな
る。

【００２９】しかし、このような障害は欠陥を持つ検査
用ＴＦＴ３５または５５のゲートを例えばレーザリペア
装置を用いて走査線３または信号線４から切り離すこと
により解消できる。この場合、アレイ基板１００の欠陥
検査は実質的に実行不能となるが、他のコンポーネント
に欠陥がないと仮定して、このアレイ基板を液晶表示装
置の製造に用いることができる。製造した液晶表示装置
の表示性能が納得のいくものであることを確認すれば、
この液晶表示装置を欠陥の無い製品として認定できる。

【００３０】さらに、検査用ＴＦＴ３５および５５はＴ
ＦＴ５と同一の製造プロセスで形成できるため、独立し
た製造プロセスが必要とされない。加えて、ＴＦＴ３５
および５５とＴＦＴ５の素子寸法的な違いはこれらを形
成するためのパターニング処理で利用されるフォトマス
クパターンによって定義できる。すなわち、ＴＦＴ３５
および５５は複雑な製造プロセスを追加することなくＴ
ＦＴ５と共にアレイ基板１００上に形成することができ
る。

【００３１】本実施形態では、検査用ＴＦＴ３５（また
は５５）の並列回路での電圧降下がモニタ出力電圧とし
てモニタパッド３２（または５２）で計測されたが、電
圧以外のパラメータを計測対象とすることもできる。例
えば、検査電圧Ｖｈの下で検査用ＴＦＴ３５（または５
５）の並列回路を介して流れる電流の値を計測するよう
にアレイ基板１００の配線構造を変更し、この計測電流
値から上述の欠陥を発見することも可能である。また、
接地パッドＧＮＤおよびモニタパッド３２を用いて検査
用ＴＦＴ３５（または５５）の並列回路の電気抵抗を計
測することも可能である。この電気抵抗の計測では、検
査電圧Ｖｈが検査電位パッド３１（または５１）および
接地パッドＧＮＤ間に印加される必要がない。

【００３２】以下、本発明の第２実施形態に係る液晶表
示装置を説明する。図４はこの液晶表示装置のアレイ基
板上に形成される回路を示す。この液晶表示装置は図１
−図３を参照して説明した第１実施形態の液晶表示装置
に類似する。このため、図４において同様部分を同一参
照符号で示し、重複する説明を省略する。

【００３３】この液晶表示装置のアレイ基板では、ドラ
イバ検査部６０が走査線ドライバ８の誤動作をより確実
に検出するために走査線ドライバ８内に設けられる。本
実施形態では、このドライバ検査部６０による欠陥検査
を理解し易くするため、図４に示す走査線検査部３０お
よび信号線検査部５０は設けられない。走査線ドライバ
８はＴＦＴ５を導通させるのに適した電圧振幅の走査信
号をｎ本の走査線３（Ｙ１−Ｙｎ）に順次供給するため
にｎ個の出力バッファ８Ａを有することが一般的であ
る。各出力バッファ８Ａは従来から知られるようなＣＭ
ＯＳトランジスタで構成され、走査信号を図４に示す電
源端子ＶＤＤおよびＶＳＳ間に印加される電圧振幅に変
換する。

【００３４】ドライバ検査部６０は検査電位パッド３１
Ｄと、モニタパッド３２Ｄと、これらパッド３１Ｄおよ
び３２Ｄ間に接続される抵抗素子３３Ｄと、信号線４と
平行に設定されモニタパッド３２Ｄに接続される検査配
線３４Ｄと、各々この検査配線３４Ｄと接地パッドＧＮ
Ｄ間に接続されるソース・ドレインパス並びに対応出力
バッファ８Ａの入力端に接続されるゲートを持つｎ個の
検査用薄膜トランジスタ（検査用ＴＦＴ）３５Ｄとを有
する。検査時には、検査電圧Ｖｈが検査電位パッド３１
Ｄおよび接地パッドＧＮＤ間に供給される。（検査電圧
Ｖｈは検査用ＴＦＴ３５Ｄが出力バッファ８Ａに入力さ
れる走査信号の下で導通するよう検査用ＴＦＴ３５Ｄの
スレッショルド電圧に対応して決定される。）すなわ
ち、このドライバ検査部６０は検査用ＴＦＴ）３５Ｄが
それぞれ出力バッファ８Ａの入力端の電位をセンスする
ことを除いて図３に示す走査線検査部３０と実質的に同
様に構成される。

【００３５】第２実施形態によれば、走査線ドライバ８
によって選択的に駆動されるｎ本の走査線３（Ｙ１−Ｙ
ｎ）がこの走査線ドライバ８の出力バッファ８Ａによっ
てそれぞれ検査用ＴＦＴ３５Ｄから電気的に分離され
る。各走査線３の電位はこの走査線３に接続されたＴＦ
Ｔ５に発生した欠陥によって第１実施形態と同様に変化
する。例えばこのＴＦＴ５のゲートおよびソース間の電
気抵抗がゲート絶縁膜不良によって極めて低下した状態
にあると、この走査線３の電位がこの走査線３に供給さ
れる走査信号のレベルから著しく低下する。従って、も
し第１実施形態のように走査線３の電位が走査線ドライ
バ８の検査のためにセンスされると、走査信号がこの走
査線３に供給されたにもかかわらず走査線ドライバ８が
不良であるとみなされるおそれがある。しかし、第２実
施形態では、検査ドライバ８が走査線３から電気的に分
離された出力バッファ８Ａの入力端の電位をセンスする
検査用ＴＦＴ３５Ｄを用いて検査される。すなわち、出
力バッファ８Ａの入力端の電位は走査線３の断線、短
絡、ＴＦＴ５のゲート絶縁不良のような主に表示回路６
内で発生する欠陥によって影響されないため、第１実施
形態の検査手順で走査線ドライバ８の誤動作を表示回路
６の欠陥から確実に区別できる。

【００３６】尚、信号線ドライバ９の誤動作を確実に発
見するために、信号線ドライバ９の出力バッファの入力
端の電位をそれぞれセンスするするよう構成されたドラ
イバ検査部を信号線ドライバ９内に設けてもよい。

【００３７】以下、本発明の第３実施形態に係る液晶表
示装置を説明する。図５はこの液晶表示装置のアレイ基
板上に形成される回路を示す。この液晶表示装置は図１
−図４を参照して説明した第１および第２実施形態の液
晶表示装置に類似する。このため、図５において同様部
分を同一参照符号で示し、重複する説明を省略する。

【００３８】この液晶表示装置のアレイ基板では、図３
に示す走査線検査部３０および図４に示すドライバ検査
部６０が設けられる。本実施形態では、走査線検査部３
０およびドライバ検査部６０の組み合わせによる欠陥検
査を理解し易くするため、図３に示す信号線検査部５０
は設けられない。

【００３９】走査線検査部３０は検査電位パッド３１
と、モニタパッド３２と、これらパッド３１および３２
間に接続される抵抗素子３３と、信号線４と平行に設定
されモニタパッド３２に接続される検査配線３４と、各
々この検査配線３４と接地パッドＧＮＤ間に接続される
ソース・ドレインパス並びに対応出力バッファ８Ａの出
力端に接続されるゲートを持つｎ個の検査用薄膜トラン
ジスタ（検査用ＴＦＴ）３５とを有する。検査時には、
検査電圧Ｖｈが検査電位パッド３１および接地パッドＧ
ＮＤ間に供給される。

【００４０】ドライバ検査部６０は検査電位パッド３１
Ｄと、モニタパッド３２Ｄと、これらパッド３１Ｄおよ
び３２Ｄ間に接続される抵抗素子３３Ｄと、信号線４と
平行に設定されモニタパッド３２Ｄに接続される検査配
線３４Ｄと、各々この検査配線３４Ｄと接地パッドＧＮ
Ｄ間に接続されるソース・ドレインパス並びに対応出力
バッファ８Ａの入力端に接続されるゲートを持つｎ個の
検査用薄膜トランジスタ（検査用ＴＦＴ）３５Ｄとを有
する。検査時には、検査電圧Ｖｈが検査電位パッド３１
Ｄおよび接地パッドＧＮＤ間に供給される。

【００４１】上述の構成では、まずモニタパッド３２Ｄ
の電位が走査線ドライバ８の検査のためにモニタされ、
この後モニタパッド３２の電位が主に表示回路６内で発
生する欠陥の検査のためにモニタされる。

【００４２】第３実施形態によれば、走査線ドライバ８
によって選択的に駆動されるｎ本の走査線３（Ｙ１−Ｙ
ｎ）がこの走査線ドライバ８の出力バッファ８Ａによっ
てそれぞれ検査用ＴＦＴ３５Ｄから電気的に分離され
る。各走査線３の電位はこの走査線３に接続されたＴＦ
Ｔ５に発生した欠陥によって第２実施形態と同様に変化
する。第２実施形態で説明したように、例えばこのＴＦ
Ｔ５のゲートおよびソース間の電気抵抗がゲート絶縁膜
不良によって極めて低下した状態にあると、この走査線
３の電位がこの走査線３に供給される走査信号のレベル
から著しく低下する。従って、もし走査線３の電位が検
査用ＴＦＴ３５によって走査線ドライバ８の検査のため
にセンスされると、走査信号がこの走査線３に供給され
たにもかかわらず走査線ドライバ８の動作が不良である
とみなされるおそれがある。このため、検査用ＴＦＴ３
５Ｄが走査線３から電気的に分離された出力バッファ８
Ａの入力端の電位を検出するために用いられる。すなわ
ち、出力バッファ８Ａの入力端の電位は走査線３の断
線、短絡、ＴＦＴ５のゲート絶縁不良のような主に表示
回路６内で発生する欠陥によって影響されない。従っ
て、第１実施形態の検査手順で走査線ドライバ８の誤動
作を表示回路６の欠陥から確実に区別できる。他方、検
査用ＴＦＴ３５は第１実施形態と同様に走査線３の断
線、短絡、ＴＦＴ５のゲート絶縁不良のような主に表示
回路６内で発生する欠陥の種類に依存した走査線３の電
位を検出するために用いられる。

【００４３】すなわち、第１および第２実施形態より
も、走査線ドライバ８と表示回路６とを実質的に独立に
検査することができるため、より容易に欠陥の所在を特
定可能となる。

【００４４】以下、本発明の第４実施形態に係る液晶表
示装置を説明する。図６はこの液晶表示装置のアレイ基
板上に形成される回路を示す。この液晶表示装置は図１
−図３を参照して説明した第１実施形態の液晶表示装置
に類似する。このため、図６において同様部分を同一参
照符号で示し、重複する説明を省略する。

【００４５】この液晶表示装置のアレイ基板では、走査
線検査部７０が走査線３の断線、短絡およびＴＦＴ５の
ゲート絶縁不良のような主に表示回路６の欠陥をより正
確に検出するためさらに設けられる。この走査線検査部
７０は表示領域ＳＲの外部において走査線検査部３０と
反対側に配置される。本実施形態では、走査線検査部３
０および７０による欠陥検査を理解し易くするため、図
３に示す信号線検査部５０は設けられない。

【００４６】走査線検査部３０は検査電位パッド３１
と、モニタパッド３２と、これらパッド３１および３２
間に接続される抵抗素子３３と、信号線４と平行に設定
されモニタパッド３２に接続される検査配線３４と、各
々この検査配線３４と接地パッドＧＮＤ間に接続される
ソース・ドレインパス並びに走査線ドライバ８および表
示領域ＳＲ間に位置する対応走査線３の部分に接続され
るゲートを持つｎ個の検査用薄膜トランジスタ（検査用
ＴＦＴ）３５とを有する。検査時には、検査電圧Ｖｈが
検査電位パッド３１および接地パッドＧＮＤ間に供給さ
れる。（検査電圧Ｖｈは検査用ＴＦＴ３５が走査信号の
下で導通するよう検査用ＴＦＴ３５のスレッショルド電
圧に対応して決定される。）走査線検査部７０は検査電位パッド３１Ｅと、モニタパ
ッド３２Ｅと、これらパッド３１Ｅおよび３２Ｅ間に接
続される抵抗素子３３Ｅと、信号線４と平行に設定され
モニタパッド３２Ｅに接続される検査配線３４Ｅと、各
々この検査配線３４Ｅと接地パッドＧＮＤ間に接続され
るソース・ドレインパス並びに検査用ＴＦＴ３５から遠
い対応走査線３の端部に接続されるゲートを持つｎ個の
検査用薄膜トランジスタ（検査用ＴＦＴ）３５Ｅとを有
する。検査時には、検査電圧Ｖｈが検査電位パッド３１
Ｅおよび接地パッドＧＮＤ間に供給される。（検査電圧
Ｖｈは検査用ＴＦＴ３５Ｅが走査信号の下で導通するよ
う検査用ＴＦＴ３５Ｅのスレッショルド電圧に対応して
決定される。）本実施形態では、２個の検査用ＴＦＴ３５および３５Ｅ
が各走査線３毎に設けられる。この場合、モニタパッド
３２および３２Ｅの電位が走査線ドライバ８の誤動作、
この走査線ドライバ８に接続される走査線３の短絡およ
び断線、この走査線３に接続されるＴＦＴ５の素子破壊
のような欠陥を発見するためにモニタされる。すなわ
ち、まず走査線ドライバ８が正常に動作し、かつどの走
査線３も他の走査線３に短絡していないことは、第１実
施形態の検査方法で確認できる。この確認後、モニタパ
ッド３２の電位およびモニタパッド３２Ｅの電位を各走
査線３について計測し、これら計測結果を比較すること
によりこの走査線３の断線を発見できる。もし断線して
いれば、モニタパッド３２が第１実施形態で述べた電圧
レベルＶonとなり、モニタパッド３２Ｅが電圧レベルＶ
off となる。また、これらの計測結果が電圧レベルＶof
f およびＶonのいずれでもなければ、この走査線３に接
続されたＴＦＴ５のいずれかにおいてゲート絶縁不良が
発生したものとみなすことができる。第４実施形態によ
れば、上述した表示回路６内での欠陥から走査線３の断
線およびＴＦＴ５の素子破壊をより確実に区別すること
ができる。

【００４７】以下、本発明の第５実施形態に係る液晶表
示装置を説明する。図７はこの液晶表示装置のアレイ基
板上に形成される回路を示す。この液晶表示装置は図１
−図６を参照して説明した第１から第４実施形態の液晶
表示装置に類似する。このため、図７において同様部分
を同一参照符号で示し、重複する説明を省略する。

【００４８】この液晶表示装置のアレイ基板は、第１か
ら第４実施形態で用いられた走査線検査部３０、信号線
検査部５０、ドライバ検査部６０、走査線検査部７０と
いう特徴的構成を全て含む。さらにこのアレイ基板で
は、ドライバ検査部８０が信号線ドライバ９の誤動作を
より確実に検出するために走査線ドライバ９内に設けら
れると共に、信号線検査部９０が信号線４の断線、短絡
およびＴＦＴ５の破壊不良のような主に表示回路６の欠
陥をより正確に検出するためさらに設けられる。

【００４９】走査線検査部３０は検査電位パッド３１
と、モニタパッド３２と、これらパッド３１および３２
間に接続される抵抗素子３３と、信号線４と平行に設定
されモニタパッド３２に接続される検査配線３４と、各
々この検査配線３４と接地パッドＧＮＤ間に接続される
ソース・ドレインパス並びに走査線ドライバ８および表
示領域ＳＲ間に位置する対応走査線３の部分に接続され
るゲートを持つｎ個の検査用薄膜トランジスタ（検査用
ＴＦＴ）３５とを有する。検査時には、検査電圧Ｖｈが
検査電位パッド３１および接地パッドＧＮＤ間に供給さ
れる。（検査電圧Ｖｈは検査用ＴＦＴ３５が走査信号の
下で導通するよう検査用ＴＦＴ３５のスレッショルド電
圧に対応して決定される。）信号線検査部５０は検査電位パッド５１と、モニタパッ
ド５２と、これらパッド５１および５２間に接続される
抵抗素子５３と、走査線３と平行に設定されモニタパッ
ド５２に接続される検査配線５４と、各々この検査配線
５４と接地パッドＧＮＤ間に接続されるソース・ドレイ
ンパス並びに信号線ドライバ９および表示領域ＳＲ間に
位置する対応信号線４の部分に接続されるゲートを持つ
ｍ個の検査用薄膜トランジスタ（検査用ＴＦＴ）５５と
を有する。検査時には、検査電圧Ｖｈが検査電位パッド
５１および接地パッドＧＮＤ間に供給される。（検査電
圧Ｖｈは検査用ＴＦＴ５５が特定レベルの映像信号の下
で導通するよう検査用ＴＦＴ５５のスレッショルド電圧
に対応して決定される。）ドライバ検査部６０は検査電位パッド３１Ｄと、モニタ
パッド３２Ｄと、これらパッド３１Ｄおよび３２Ｄ間に
接続される抵抗素子３３Ｄと、信号線４と平行に設定さ
れモニタパッド３２Ｄに接続される検査配線３４Ｄと、
各々この検査配線３４Ｄと接地パッドＧＮＤ間に接続さ
れるソース・ドレインパス並びに対応出力バッファ８Ａ
の入力端に接続されるゲートを持つｎ個の検査用薄膜ト
ランジスタ（検査用ＴＦＴ）３５Ｄとを有する。検査時
には、検査電圧Ｖｈが検査電位パッド３１Ｄおよび接地
パッドＧＮＤ間に供給される。（検査電圧Ｖｈは検査用
ＴＦＴ３５Ｄが出力バッファ８Ａに入力される走査信号
の下で導通するよう検査用ＴＦＴ３５Ｄのスレッショル
ド電圧に対応して決定される。）すなわち、このドライ
バ検査部６０は検査用ＴＦＴ）３５Ｄがそれぞれ出力バ
ッファ８Ａの入力端の電位をセンスすることを除いて走
査線検査部３０と実質的に同様に構成される。

【００５０】走査線検査部７０は検査電位パッド３１Ｅ
と、モニタパッド３２Ｅと、これらパッド３１Ｅおよび
３２Ｅ間に接続される抵抗素子３３Ｅと、信号線４と平
行に設定されモニタパッド３２Ｅに接続される検査配線
３４Ｅと、各々この検査配線３４Ｅと接地パッドＧＮＤ
間に接続されるソース・ドレインパス並びに検査用ＴＦ
Ｔ３５から遠い対応走査線３の端部に接続されるゲート
を持つｎ個の検査用薄膜トランジスタ（検査用ＴＦＴ）
３５Ｅとを有する。検査時には、検査電圧Ｖｈが検査電
位パッド３１Ｅおよび接地パッドＧＮＤ間に供給され
る。（検査電圧Ｖｈは検査用ＴＦＴ３５Ｅが走査信号の
下で導通するよう検査用ＴＦＴ３５Ｅのスレッショルド
電圧に対応して決定される。）ドライバ検査部８０は検査電位パッド５１Ｄと、モニタ
パッド５２Ｄと、これらパッド５１Ｄおよび５２Ｄ間に
接続される抵抗素子５３Ｄと、走査線３と平行に設定さ
れモニタパッド５２Ｄに接続される検査配線５４Ｄと、
各々この検査配線５４Ｄと接地パッドＧＮＤ間に接続さ
れるソース・ドレインパス並びに信号線ドライバ９の対
応出力バッファ９Ａの入力端に接続されるゲートを持つ
ｍ個の検査用薄膜トランジスタ（検査用ＴＦＴ）５５Ｄ
とを有する。検査時には、検査電圧Ｖｈが検査電位パッ
ド５１Ｄおよび接地パッドＧＮＤ間に供給される。（検
査電圧Ｖｈは検査用ＴＦＴ５５Ｄが出力バッファ９Ａに
入力される特定レベルの映像信号の下で導通するよう検
査用ＴＦＴ５５Ｄのスレッショルド電圧に対応して決定
される。）すなわち、このドライバ検査部８０は検査用
ＴＦＴ５５Ｄがそれぞれ出力バッファ９Ａの入力端の電
位をセンスすることを除いて信号線検査部５０と実質的
に同様に構成される。

【００５１】信号線検査部９０は検査電位パッド５１Ｅ
と、モニタパッド５２Ｅと、これらパッド５１Ｅおよび
５２Ｅ間に接続される抵抗素子５３Ｅと、走査線３と平
行に設定されモニタパッド５２Ｅに接続される検査配線
５４Ｅと、各々この検査配線５４Ｅと接地パッドＧＮＤ
間に接続されるソース・ドレインパス並びに検査用ＴＦ
Ｔ５５から遠い信号線４の端部に接続されるゲートを持
つｍ個の検査用薄膜トランジスタ（検査用ＴＦＴ）５５
Ｅとを有する。検査時には、検査電圧Ｖｈが検査電位パ
ッド５１Ｅおよび接地パッドＧＮＤ間に供給される。
（検査電圧Ｖｈは検査用ＴＦＴ５５Ｅが特定レベルの映
像信号の下で導通するよう検査用ＴＦＴ５５Ｅのスレッ
ショルド電圧に対応して決定される。）第５実施形態では、走査線ドライバ８によって選択的に
駆動されるｎ本の走査線３（Ｙ１−Ｙｎ）がこの走査線
ドライバ８の出力バッファ８Ａによってそれぞれ検査用
ＴＦＴ３５Ｄから電気的に分離される。各走査線３の電
位はこの走査線３に接続されたＴＦＴ５に発生した欠陥
によって第２実施形態と同様に変化する。第２実施形態
で説明したように、例えばこのＴＦＴ５のゲートおよび
ソース間の電気抵抗がゲート絶縁膜不良によって極めて
低下した状態にあると、この走査線３の電位がこの走査
線３に供給される走査信号のレベルから著しく低下す
る。従って、もし走査線３の電位が検査用ＴＦＴ３５に
よって走査線ドライバ８の検査のためにセンスされる
と、走査信号がこの走査線３に供給されたにもかかわら
ず走査線ドライバ８が不良であるとみなされるおそれが
ある。このため、検査用ＴＦＴ３５Ｄが走査線３から電
気的に分離された出力バッファ８Ａの入力端の電位を検
出するために用いられる。すなわち、出力バッファ８Ａ
の入力端の電位は走査線３の断線、短絡、ＴＦＴ５のゲ
ート絶縁不良のような主に表示回路６内で発生する欠陥
によって影響されない。従って、第１実施形態の検査手
順で走査線ドライバ８の誤動作を表示回路６の欠陥から
確実に区別できる。

【００５２】また、信号線ドライバ９によって選択的に
駆動されるｍ本の信号線４（Ｘ１−Ｘｍ）がこの信号線
ドライバ９の出力バッファ９Ａによってそれぞれ検査用
ＴＦＴ５５Ｄから電気的に分離される。各信号線４の電
位はこの信号線４に接続されたＴＦＴ５に発生した欠陥
によって変化する。例えばこのＴＦＴ５のゲートおよび
ソース間の電気抵抗がゲート絶縁膜不良によって極めて
低下した状態にあると、この信号線４の電位がこの信号
線４に供給される映像信号のレベルから著しく低下す
る。従って、もし信号線４の電位が検査用ＴＦＴ５５に
よって信号線ドライバ９の検査のためにセンスされる
と、映像信号がこの信号線４に供給されたにもかかわら
ず信号線ドライバ９が不良であるとみなされるおそれが
ある。このため、検査用ＴＦＴ５５Ｄが信号線４から電
気的に分離された出力バッファ９Ａの入力端の電位を検
出するために用いられる。すなわち、出力バッファ９Ａ
の入力端の電位は信号線４の断線、短絡、ＴＦＴ５のゲ
ート絶縁不良のような主に表示回路６内で発生する欠陥
によって影響されないため、第１実施形態の検査手順で
信号線ドライバ９の誤動作を表示回路６の欠陥から確実
に区別できる。

【００５３】以上のような第５実施形態では、さらに第
４実施形態と同様に２個の検査用ＴＦＴ３５および３５
Ｅが各走査線３毎に設けられる。この場合、モニタパッ
ド３２および３２Ｅの電位が走査線ドライバ８の誤動
作、この走査線ドライバ８に接続される走査線３の短絡
および断線、この走査線３に接続されるＴＦＴ５の素子
破壊のような欠陥を発見するためにモニタされる。すな
わち、まず走査線ドライバ８が正常に動作する状態でど
の走査線３も他の走査線３に短絡していないことは、第
１実施形態の検査手順で確認できる。この確認後、モニ
タパッド３２の電位およびモニタパッド３２Ｅの電位を
各走査線３について計測し、これら計測結果を比較する
ことによりこの走査線３の断線を発見できる。もし断線
していれば、モニタパッド３２が第１実施形態で述べた
電圧レベルＶonとなり、モニタパッド３２Ｅが電圧レベ
ルＶoff となる。また、これらの計測結果が電圧レベル
Ｖoff およびＶonのいずれでもなければ、この走査線３
に接続されたＴＦＴ５のいずれかにおいてゲート絶縁不
良が発生したものとみなすことができる。

【００５４】さらに２個の検査用ＴＦＴ５５および５５
Ｅが各信号線４毎に設けられる。この場合、モニタパッ
ド５２および５２Ｅの電位が信号線ドライバ９の誤動
作、この信号線ドライバ９に接続される信号線４の短絡
および断線、この信号線４に接続されるＴＦＴ５の素子
破壊のような欠陥を発見するためにモニタされる。すな
わち、まず信号線ドライバ９が正常に動作する状態でど
の信号線４も他の信号線４に短絡していないことは、第
１実施形態の検査方法で確認できる。この確認後、モニ
タパッド５２の電位およびモニタパッド５２Ｅの電位を
各信号線４について計測し、これら計測結果を比較する
ことによりこの信号線４の断線を発見できる。もし断線
していれば、モニタパッド５２が第１実施形態で述べた
電圧レベルＶonとなり、モニタパッド５２Ｅが電圧レベ
ルＶoff となる。また、これらの計測結果が電圧レベル
Ｖoff およびＶonのいずれでもなければ、この信号線４
に接続されたＴＦＴ５のいずれかにおいて素子破壊が発
生したものとみなすことができる。

【００５５】この第５実施形態によれば、表示回路６内
での欠陥のうちの特に走査線３の断線、信号線４の断線
およびＴＦＴ５のゲート絶縁不良をより確実に発見する
ことができる。

【００５６】第５実施形態のアレイ基板の欠陥検査は例
えば図８および図９に示すように行われる。ステップＳ
１からＳ１２は走査線３に関する欠陥に対処するために
実行される。このため、最初に全ての信号線４を電気的
なフローティング状態に設定して走査線ドライバ８が駆
動される。ステップＳ１では、走査線検査部７０でセン
スされる走査線３の電位がチェックされる。走査線３の
電位に異常があることがステップＳ２で検出されると、
走査線検査部３０でセンスされる走査線３の電位がステ
ップＳ３でチェックされる。ステップＳ４では、このチ
ェック結果から特定走査線３の断線が検出されたか判定
される。断線が検出されなければ、ステップＳ５でドラ
イバ検査部６０でセンスされる走査線３の電位がチェッ
クされる。ステップＳ６では、このチェック結果から走
査線ドライバ８の誤動作が検出されたか判定される。こ
の誤動作が検出されなければ、ステップＳ７で走査線検
査部７０および３０でセンスされる走査線３の駆動タイ
ミングがチェックされる。ステップＳ８では、このチェ
ック結果から特定走査線３相互の短絡が検出されたか判
定される。この短絡が検出されなければ、ステップＳ９
で、全ての信号線４に特定の電位を印加した状態で走査
線ドライバ８が駆動され、走査線検査部７０および３０
でセンスされる走査線３の駆動波形がチェックされる。
ステップＳ１０では、このチェック結果から特定走査線
３および信号線４の短絡が検出されたか判定される。

【００５７】ステップＳ４で特定走査線３の断線が検出
された場合、ステップＳ６で走査線ドライバ８の誤動作
が検出された場合、ステップＳ８で特定走査線３相互の
短絡が検出された場合、並びにステップＳ１０で特定走
査線３および信号線４の短絡が検出された場合には、ス
テップＳ１１でリペア作業が可能か実際に観察して判定
される。もし可能であれば、ステップＳ１２で、リペア
作業が行われる。

【００５８】また、ステップＳ２で異常がない場合、ス
テップＳ１０で特定走査線３および信号線４の短絡が検
出されない場合、さらにステップＳ１２でリペア作業が
行われた場合には、ステップＳ１３が実行される。

【００５９】ステップＳ１３からＳ２２は信号線４に関
する欠陥に対処するために実行される。このため、全て
の走査線３を電気的なフローティング状態に設定して信
号線線ドライバ９が駆動される。ステップＳ１３では、
信号線検査部９０でセンスされる信号線４の電位がチェ
ックされる。信号線４の電位に異常があることがステッ
プＳ１４で検出されると、信号線検査部５０でセンスさ
れる信号線４の電位がステップＳ１５でチェックされ
る。ステップＳ１６では、このチェック結果から特定信
号線４の断線が検出されたか判定される。断線が検出さ
れなければ、ステップＳ１７でドライバ検査部８０でセ
ンスされる信号線４の電位がチェックされる。ステップ
Ｓ１８では、このチェック結果から信号線ドライバ９の
誤動作が検出されたか判定される。この誤動作が検出さ
れなければ、ステップＳ１９で信号線検査部９０および
５０でセンスされる信号線４の駆動タイミングがチェッ
クされる。ステップＳ２０では、このチェック結果から
特定信号線４相互の短絡が検出されたか判定される。

【００６０】ステップＳ１６で特定信号線４の断線が検
出された場合、ステップＳ１８で信号線ドライバ９の誤
動作が検出された場合、並びにステップＳ２０で特定信
号線４相互の短絡が検出された場合には、ステップＳ２
１でリペア作業が可能か実際に観察して判定される。も
し可能であれば、ステップＳ２２で、リペア作業が行わ
れる。

【００６１】ステップＳ１１またはＳ２１でリペア作業
が不可能である場合、ステップＳ１４で異常がない場
合、ステップＳ２０で特定信号線４相互の短絡が検出さ
れない場合、さらにステップＳ２２でリペア作業が行わ
れた場合には、ステップＳ２３で総合評価が行われる。
この総合評価において、欠陥の検出されないかあるいは
欠陥についてリペアされたアレイ基板は欠陥の無い製品
とみなされる。欠陥のある検査用薄膜トランジスタは、
リペア処理により各配線から切り離される。アレイ基板
がリペア不能な欠陥を持つ場合、この基板は廃棄され
る。

【００６２】尚、信号線４に関する欠陥を検出する際に
は、信号線ドライバ９からの出力電圧が検査用薄膜トラ
ンジスタを駆動するために十分なレベルに設定される。
欠陥検査は違ったシーケンスで行なうこともできる。例
えばこのシーケンスは信号線４上の欠陥を検出するステ
ップから開始しても構わない。また、リペア作業は総合
評価の後で行っても良い。ただし、このリペア作業はそ
の信頼性を向上するためにアレイ基板の製造中に行うべ
きである。容易にリペアできないような欠陥アレイ基板
については、歩留りおよび製造コスト等を考慮したあと
リペア作業を行わずにこの基板を廃棄しても構わない。

【００６３】ここで、第１実施形態から第５実施形態の
特徴的構成について補足する。上述のアレイ基板１００
では、例えばｎ個の検査用薄膜トランジスタ３５のゲー
トがｎ本の走査線３のような１セットの画素配線にそれ
ぞれ接続され、さらに検査電位パッド３１、モニタパッ
ド３２、抵抗素子３３、検査配線３４、接地パッドＧＮ
Ｄを含む検査配線部がゲート電位に応じた動作状態を検
出するためこれら検査用薄膜トランジスタ３５のソース
・ドレインパスに接続される。アレイ基板１００の検査
時、走査信号のような電圧が各走査線３を介してスイッ
チング素子となる薄膜トランジスタ５に供給される。例
えば断線、短絡、素子破壊のような欠陥がこの走査線３
またはこの走査線３に接続されたスイッチング素子であ
る薄膜トランジスタ５に存在する場合、この走査線３の
電位はこの欠陥の種類に依存して変化する。このため、
検査用薄膜トランジスタ３５はこの走査線３の電位をセ
ンスするように動作する。具体的には、検査用薄膜トラ
ンジスタの導電性または電気抵抗がこの走査線３の電位
によって制御され、欠陥の種類を反映する値に設定され
る。従って、検査配線部を用いて検査用薄膜トランジス
タ３５に電流を流し、これら検査用薄膜トランジスタ３
５での電圧降下を計測することにより上述のような欠陥
の情報を得ることができる。さらに１セットの全走査線
３について順次欠陥情報に収集することで、欠陥がこれ
ら走査線３のうちのどれに存在するかを特定することが
できる。

【００６４】さらに、検査配線部は各走査線３から対応
検査用薄膜トランジスタ３５のゲート絶縁膜により電気
的に絶縁される。この構造は１個の検査用薄膜トランジ
スタ３５のゲートおよびソース・ドレインパスがゲート
絶縁膜不良等の欠陥によって電気的に接続したためにこ
の検査用薄膜トランジスタ３５のゲートに接続された走
査線３が他の走査線３に短絡するという従来の問題を回
避できる。また、この構造は、レーザビームで欠陥トラ
ンジスタ３５のゲートを切り離すことによってこれに接
続された走査線３を使用可能に修復できる。

【００６５】また、ｎ個の検査用薄膜トランジスタ３５
のソース・ドレインパスを検査配線３４を用いて並列に
接続すれば、アレイ基板１００の配線構造が信頼性のあ
る欠陥検査を可能にするために著しく複雑化することを
防止できる。さらに、スイッチング素子が薄膜トランジ
スタ５で構成されるため、これらを検査用薄膜トランジ
スタ３５と共通の工程で同時に形成することもできる。
これは、検査用薄膜トランジスタ３５を形成するために
独立した工程を必要としないということを意味する。

【００６６】このように本発明によれば、大幅な回路コ
ンポーネンツの変更や複雑な配線構造を必要とせずに画
素配線またはスイッチング素子に存在する欠陥を確実に
検査することができる。これら欠陥検査はほぼ独立に行
えるため、欠陥の所在を特定することが容易である。さ
らに、検査補助回路に含まれる検査用薄膜トランジスタ
の欠陥については、これを修復してアレイ基板の歩留り
の低下を防止することもできる。

【００６７】また、アレイ基板の製造後あるいはアレイ
基板の主要回路コンポーネンツの形成後に検査補助回路
を用いて欠陥検査が可能である。この欠陥検査は対向基
板の製造工程およびアレイ基板および対向基板を液晶層
と一体化する貼合せ工程に関係なく行なうことができ
る。当然、液晶表示装置が完成した後に欠陥検査を行な
う必要もない。従って、欠陥の無い対向基板および液晶
層がアレイ基板内に発生した欠陥のために廃棄される必
要がなくなり、液晶表示装置全体の歩留りを向上させる
ことができる。上述のように液晶表示装置の製造プロセ
スにおいて早期に電気回路的な欠陥を発見できること
は、歩留りの向上に伴う製造コストの低減だけでなく液
晶表示装置の信頼性を維持するためもに好ましい。

【００６８】尚、本発明は上述の第１から第５実施形態
に限定されず、その要旨を逸脱しない範囲で様々に変形
することができる。各実施形態の液晶表示装置では、走
査線ドライバ８および信号線ドライバ９がアレイ基板に
おいて表示領域ＳＲの一方側に設けられた。しかし、本
発明は走査線方向において表示領域ＳＲの両側に第１お
よび第２走査線ドライバを設け、奇数走査線および偶数
走査線をそれぞれ独立に駆動する構造のアレイ基板にも
適用できる。また、信号線方向において表示領域ＳＲの
両側に第１および第２信号線ドライバを設け、奇数信号
線および偶数信号線をそれぞれ独立に駆動する構造のア
レイ基板にも適用できる。これらの場合には、上述の検
査用ＴＦＴについても第１および第２走査線ドライバあ
るいは第１および第２信号線ドライバの配置に対応して
対称的に配置される。

【００６９】また、各実施形態の検査用ＴＦＴの位置は
検査の容易さあるいは他のコンポーネントの位置等を考
慮してアレイ基板１００上で変更可能である。例えば図
３に示す検査用ＴＦＴ３５および５５はそれぞれ走査線
ドライバ８および表示領域ＳＲ間、信号線ドライバ９お
よび表示領域ＳＲ間に配置されることに限定されない。
もし、表示領域ＳＲに空きスペースがあれば、これらを
このスペースに配置することもできる。また、走査線３
および信号線４をさらに走査線ドライバ８および信号線
ドライバ９を横切って伸びるように形成すれば、検査用
トランジスタ３５Ｄおよび５５Ｄをこれら走査線ドライ
バ８および信号線ドライバ９の外側に配置してこれらの
ゲートを走査線３および信号線４に接続することもでき
る。

【００７０】上述の各実施形態では、接地パッドＧＮＤ
が０Ｖの基準電位に設定され、検査用ＴＦＴ３５、３５
Ｄ、３５Ｅ、５５、５５Ｄ、および５５Ｅの各々のソー
ス・ドレインパスに接続される。この基準電位は０Ｖに
限定されず、モニタパッド３２、３２Ｄ、３２Ｅ、５
２、５２Ｄ、および５２Ｅの電位との関係で検査用ＴＦ
Ｔを導通させることが可能な範囲で変更することができ
る。従って、特定波形の検査電圧を欠陥検査時にモニタ
パッド３２、３２Ｄ、３２Ｅ、５２、５２Ｄ、および５
２Ｅと接地パッドＧＮＤ間に印加してもよい。

【００７１】さらに抵抗素子３３、３３Ｄ、３３Ｅ、５
５、５５Ｄ、および５５Ｅは、ＯＮ抵抗またはＯＦＦ抵
抗等を電気抵抗ＲｘとするＴＦＴで構成することもでき
る。また、これら抵抗素子はパッド数を低減するために
液晶表示装置の外部に設けられてもよい。

【００７２】また、例えばゲート絶縁不良がアレイ基板
１００に形成された検査用ＴＦＴ３５、３５Ｄ、３５
Ｅ、５５、５５Ｄ、または５５Ｅに存在することが欠陥
検査で発見された場合、ゲート絶縁不良の検査用ＴＦＴ
のソース・ドレインパスを電気的にフローティング状態
にするかレーザトリミング装置でこの検査用ＴＦＴのゲ
ートを走査線３または信号線４から切り離すことでこの
欠陥の影響をなくすことができる。こうして修復された
アレイ基板１００を用いて液晶表示装置を完成させた場
合、液晶表示装置は正常に表示動作を行なう製品とな
る。

【００７３】本発明は図１０に示すデコーダ方式の走査
線ドライバ８Ｄに応用することもできる。この走査線ド
ライバ８Ｄは、液晶コントローラから供給されバイナリ
オーダで変化する数値信号をデコードすることによりｎ
本の走査線３を順次選択的に駆動する。特に、数値信号
は欠陥検査のために駆動すべき走査線を直接的に指定す
るため、走査線を指定するためにシフト動作を繰り返す
シフトレジスタを用いる場合よりも容易に走査線を選択
できる。

【００７４】本発明は図１１に示すアナログスイッチ方
式の信号線ドライバ９Ｄに応用することもできる。この
場合、検査用薄膜トランジスタ５５Ｄはアナログスイッ
チに図１１に示すように接続される。

【００７５】

【発明の効果】以上のように本発明によれば、構造を著
しく複雑化することなく欠陥の部位を正確に特定する検
査を可能にする液晶表示装置のアレイ基板を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る液晶表示装置の平
面構造を概略的に示す図である。

【図２】図１に示す液晶表示装置の断面構造を概略的に
示す図である。

【図３】図１に示すアレイ基板上に形成される回路を詳
細に示す図である。

【図４】本発明の第２実施形態に係る液晶表示装置のア
レイ基板上に形成される回路を示す図である。

【図５】本発明の第３実施形態に係る液晶表示装置のア
レイ基板上に形成される回路を示す図である。

【図６】本発明の第４実施形態に係る液晶表示装置のア
レイ基板上に形成される回路を示す図である。

【図７】本発明の第５実施形態に係る液晶表示装置のア
レイ基板上に形成される回路を示す図である。

【図８】図７に示すアレイ基板の欠陥検査を説明するた
めのフローチャートである。

【図９】図７に示すアレイ基板の欠陥検査を説明するた
めのフローチャートである。

【図１０】本発明をデコーダ方式の走査線ドライバに応
用した例を示す図である。

【図１１】本発明をアナログスイッチ方式の信号線ドラ
イバに応用した例を示す図である。

【符号の説明】

１…画素電極３…走査線４…信号線５…スイッチング素子３０…検査補助回路３１…検査電位パッド３２…モニタパッド３３…抵抗素子３４…検査配線部３５…検査用薄膜トランジスタＧＮＤ…接地パッド

Claims

【特許請求の範囲】

【請求項１】絶縁性基板と、この絶縁性基板上におい
てマトリクス状に配列される複数の画素電極と、この絶
縁性基板上において複数の画素電極の行に沿って形成さ
れる１セットの第１画素配線と、この絶縁性基板上にお
いて複数の画素電極の列に沿って形成される１セットの
第２画素配線と、これら第１および第２画素配線の交差
点に隣接してそれぞれ絶縁性基板上に形成され、各々対
応第１画素配線からの走査信号に応答して対応第２画素
配線からの映像信号を対応画素電極に供給する複数のス
イッチング素子と、少なくとも１セットの第１および第
２画素配線の電位をセンスする検査補助回路とを備え、
前記検査補助回路はゲートが１セットの画素配線にそれ
ぞれ接続される複数の検査用薄膜トランジスタと、ゲー
ト電位に応じた動作状態を検出するためにこれら検査用
薄膜トランジスタのソース・ドレインパスに接続される
検査配線部とで構成される第１検査部を有し、前記検査
配線部は前記複数の検査用薄膜トランジスタのソース・
ドレインパスが相互間において並列的に接続される第１
および第２検査パッドと、検査電圧が前記第１検査パッ
ドを基準にして印加される第３検査パッドと、前記第２
および第３検査パッド間に接続され前記複数の検査用薄
膜トランジスタの電気抵抗と協力して検査電圧を分圧す
る抵抗素子とを含むことを特徴とする液晶表示装置のア
レイ基板。
【請求項２】前記第２検査パッドは前記複数の検査用
薄膜トランジスタに沿って形成される共通の検査配線を
介してこれら検査用薄膜トランジスタのソース・ドレイ
ンパスに接続されることを特徴とする請求項１に記載の
液晶表示装置のアレイ基板。
【請求項３】前記アレイ基板は走査信号を前記第１画
素配線に供給する第１ドライバと、映像信号を前記第２
画素配線に供給する第２ドライバとをさらに備えること
を特徴とする請求項１に記載の液晶表示装置のアレイ基
板。
【請求項４】前記第１検査部の検査用薄膜トランジス
タのゲートは前記１セットの第１画素配線にそれぞれ接
続されることを特徴とする請求項３に記載の液晶表示装
置のアレイ基板。
【請求項５】前記第１検査部の検査用薄膜トランジス
タのゲートは前記１セットの第１画素配線に複数のバッ
ファ回路を介してそれぞれ接続されることを特徴とする
請求項４に記載の液晶表示装置のアレイ基板。
【請求項６】前記第１ドライバは前記１セットの第１
画素配線に出力端がそれぞれ接続される複数のバッファ
回路を含み、前記検査補助回路はゲートがこれら複数の
バッファ回路の入力端にそれぞれ接続される複数の検査
用薄膜トランジスタと、ゲート電位に応じた動作状態を
検出するためにこれら検査用薄膜トランジスタのソース
・ドレインパスに接続される検査配線部とで構成される
第２検査部をさらに有することを特徴とする請求項４に
記載の液晶表示装置のアレイ基板。
【請求項７】前記第１検査部の検査用薄膜トランジス
タのゲートは前記画素電極のマトリクスアレイの外側領
域において前記１セットの第１画素配線の端部にそれぞ
れ接続され、前記検査補助回路はゲートが前記画素電極
のマトリクスアレイの外側領域において前記１セットの
第１画素配線の他端部にそれぞれ接続される複数の検査
用薄膜トランジスタと、ゲート電位に応じた動作状態を
検出するためにこれら検査用薄膜トランジスタのソース
・ドレインパスに接続される検査配線部とで構成される
第３検査部をさらに有することを特徴とする請求項６に
記載の液晶表示装置のアレイ基板。
【請求項８】前記第１検査部の検査用薄膜トランジス
タのゲートは前記画素電極のマトリクスアレイの外側領
域において前記１セットの第１画素配線の端部にそれぞ
れ接続され、前記検査補助回路はゲートが前記画素電極
のマトリクスアレイの外側領域において前記１セットの
第１画素配線の他端部にそれぞれ接続される複数の検査
用薄膜トランジスタと、ゲート電位に応じた動作状態を
検出するためにこれら検査用薄膜トランジスタのソース
・ドレインパスに接続される検査配線部とで構成される
第２検査部をさらに有することを特徴とする請求項４に
記載の液晶表示装置のアレイ基板。
【請求項９】前記第１検査部の検査用薄膜トランジス
タのゲートは前記１セットの第２画素配線にそれぞれ接
続されることを特徴とする請求項３に記載の液晶表示装
置のアレイ基板。
【請求項１０】前記第１検査部の検査用薄膜トランジ
スタのゲートは前記１セットの第２画素配線に複数のバ
ッファ回路を介してそれぞれ接続されることを特徴とす
る請求項９に記載の液晶表示装置のアレイ基板。
【請求項１１】前記第２ドライバは前記１セットの第
２画素配線に出力端がそれぞれ接続される複数のバッフ
ァ回路を含み、前記検査補助回路はゲートがこれら複数
のバッファ回路の入力端にそれぞれ接続される複数の検
査用薄膜トランジスタと、ゲート電位に応じた動作状態
を検出するためにこれら検査用薄膜トランジスタのソー
ス・ドレインパスに接続される検査配線部とで構成され
る第２検査部をさらに有することを特徴とする請求項９
に記載の液晶表示装置のアレイ基板。
【請求項１２】前記第１検査部の検査用薄膜トランジ
スタのゲートは前記画素電極のマトリクスアレイの外側
領域において前記１セットの第２画素配線の端部にそれ
ぞれ接続され、前記検査補助回路はゲートが前記画素電
極のマトリクスアレイの外側領域において前記１セット
の第２画素配線の他端部にそれぞれ接続される複数の検
査用薄膜トランジスタと、ゲート電位に応じた動作状態
を検出するためにこれら検査用薄膜トランジスタのソー
ス・ドレインパスに接続される検査配線部とで構成され
る第３検査部をさらに有することを特徴とする請求項１
１に記載の液晶表示装置のアレイ基板。
【請求項１３】前記第１検査部の検査用薄膜トランジ
スタのゲートは前記画素電極のマトリクスアレイの外側
領域において前記１セットの第２画素配線の端部にそれ
ぞれ接続され、前記検査補助回路はゲートが前記画素電
極のマトリクスアレイの外側領域において前記１セット
の第２画素配線の他端部にそれぞれ接続される複数の検
査用薄膜トランジスタと、ゲート電位に応じた動作状態
を検出するためにこれら検査用薄膜トランジスタのソー
ス・ドレインパスに接続される検査配線部とで構成され
る第２検査部をさらに有することを特徴とする請求項９
に記載の液晶表示装置のアレイ基板。
【請求項１４】絶縁性基板と、この絶縁性基板上にお
いてマトリクス状に配列される複数の画素電極と、この
絶縁性基板上において複数の画素電極の行に沿って形成
される１セットの第１画素配線と、この絶縁性基板上に
おいて複数の画素電極の列に沿って形成される１セット
の第２画素配線と、これら第１および第２画素配線の交
差点に隣接してそれぞれ絶縁性基板上に形成され、各々
対応第１画素配線からの走査信号に応答して対応第２画
素配線からの映像信号を対応画素電極に供給する複数の
スイッチング素子と、少なくとも１セットの第１および
第２画素配線の電位をセンスする検査補助回路とを備
え、各セットの第１および第２画素配線はそれぞれ複数
のバッファ回路を介してそれぞれ走査信号および映像信
号を受け取るよう接続され、前記検査補助回路はゲート
がそれぞれこれら複数のバッファ回路の入力端にそれぞ
れ接続される複数の検査用薄膜トランジスタと、ゲート
電位に応じた動作状態を検出するためにこれら検査用薄
膜トランジスタのソース・ドレインパスに接続される検
査配線部とで構成される第１検査部を有することを特徴
とする液晶表示装置のアレイ基板。
【請求項１５】絶縁性基板と、この絶縁性基板上にお
いてマトリクス状に配列される複数の画素電極と、この
絶縁性基板上において複数の画素電極の行に沿って形成
される１セットの第１画素配線と、この絶縁性基板上に
おいて複数の画素電極の列に沿って形成される１セット
の第２画素配線と、これら第１および第２画素配線の交
差点に隣接してそれぞれ絶縁性基板上に形成され、各々
対応第１画素配線からの走査信号に応答して対応第２画
素配線からの映像信号を対応画素電極に供給する複数の
スイッチング素子と、前記１セットの第２画素配線に映
像信号を供給する第２ドライバと、前記１セットの第１
画素配線に走査信号を供給する第１ドライバと、第１お
よび第２画素配線の電位をセンスする検査補助回路とを
含むアレイ基板と、絶縁性基板と、この絶縁性基板上に
形成される対向電極を含む対向基板と、これらアレイ基
板および対向基板間に保持される液晶層とを備え、前記
検査補助回路はゲートが前記１セットの第１画素配線に
それぞれ接続される複数の検査用薄膜トランジスタ、並
びにゲート電位に応じた動作状態を検出するためにこれ
ら検査用薄膜トランジスタのソース・ドレインパスに接
続される検査配線部で構成される第１検査部と、ゲート
が前記１セットの第２画素配線にそれぞれ接続される複
数の検査用薄膜トランジスタ、並びにゲート電位に応じ
た動作状態を検出するためにこれら検査用薄膜トランジ
スタのソース・ドレインパスに接続される検査配線部と
で構成される第２検査部とを備え、前記第１および第２
検査部の各々の検査配線部が前記複数の検査用薄膜トラ
ンジスタのソース・ドレインパスが相互間において並列
的に接続される第１および第２検査パッドと、検査電圧
が前記第１検査パッドを基準にして印加される第３検査
パッドと、前記第２および第３検査パッド間に接続され
前記複数の検査用薄膜トランジスタの電気抵抗と協力し
て検査電圧を分圧する抵抗素子とを含むことを特徴とす
る液晶表示装置。
【請求項１６】絶縁性基板と、この絶縁性基板上にお
いてマトリクス状に配列される複数の画素電極と、この
絶縁性基板上において複数の画素電極の行に沿って形成
される１セットの第１画素配線と、この絶縁性基板上に
おいて複数の画素電極の列に沿って形成される１セット
の第２画素配線と、これら第１および第２画素配線の交
差点に隣接してそれぞれ絶縁性基板上に形成され、各々
対応第１画素配線からの走査信号に応答して対応第２画
素配線からの映像信号を対応画素電極に供給する複数の
スイッチング素子と、前記１セットの第２画素配線に映
像信号を供給する第２ドライバと、前記１セットの第１
画素配線に走査信号を供給する第１ドライバと、第１お
よび第２画素配線の電位をセンスする検査補助回路とを
含むアレイ基板と、絶縁性基板と、この絶縁性基板上に
形成される対向電極を含む対向基板と、これらアレイ基
板および対向基板間に保持される液晶層とを備え、前記
検査補助回路はゲートが前記１セットの第１画素配線に
それぞれ接続される複数の検査用薄膜トランジスタ、並
びにゲート電位に応じた動作状態を検出するためにこれ
ら検査用薄膜トランジスタのソース・ドレインパスに接
続される検査配線部で構成される第１検査部と、ゲート
が前記１セットの第２画素配線にそれぞれ接続される複
数の検査用薄膜トランジスタ、並びにゲート電位に応じ
た動作状態を検出するためにこれら検査用薄膜トランジ
スタのソース・ドレインパスに接続される検査配線部と
で構成される第２検査部とを備え、前記第１ドライバが
前記１セットの第１画素配線に出力端がそれぞれ接続さ
れる複数のバッファ回路を含み、前記第２ドライバが前
記１セットの第２画素配線に出力端がそれぞれ接続され
る複数のバッファ回路を含み、前記検査補助回路はゲー
トが前記第１ドライバの複数のバッファ回路の入力端に
それぞれ接続される複数の検査用薄膜トランジスタ、並
びにゲート電位に応じた動作状態を検出するためにこれ
ら検査用薄膜トランジスタのソース・ドレインパスに接
続される検査配線部とで構成される第３検査部と、ゲー
トが前記第２ドライバの複数のバッファ回路の入力端に
それぞれ接続される複数の検査用薄膜トランジスタと、
ゲート電位に応じた動作状態を検出するためにこれら検
査用薄膜トランジスタのソース・ドレインパスに接続さ
れる検査配線部とで構成される第４検査部とをさらに備
えることを特徴とする液晶表示装置。
【請求項１７】前記第１検査部の検査用薄膜トランジ
スタのゲートは前記画素電極のマトリクスアレイの外側
領域において前記１セットの第１画素配線の端部にそれ
ぞれ接続され、前記第２検査部の検査用薄膜トランジス
タのゲートは前記画素電極のマトリクスアレイの外側領
域において前記１セットの第２画素配線の端部にそれぞ
れ接続され、前記検査補助回路はゲートが前記画素電極
のマトリクスアレイの外側領域において前記１セットの
第１画素配線の他端部にそれぞれ接続される複数の検査
用薄膜トランジスタ、並びにゲート電位に応じた動作状
態を検出するためにこれら検査用薄膜トランジスタのソ
ース・ドレインパスに接続される検査配線部とで構成さ
れる第５検査部と、ゲートが前記画素電極のマトリクス
アレイの外側領域において前記１セットの第２画素配線
の他端部にそれぞれ接続される複数の検査用薄膜トラン
ジスタ、並びにゲート電位に応じた動作状態を検出する
ためにこれら検査用薄膜トランジスタのソース・ドレイ
ンパスに接続される検査配線部とで構成される第６検査
部とを備えることを特徴とする請求項１６に記載の液晶
表示装置。
【請求項１８】複数の画素電極を絶縁性基板上におい
てマトリクス状に配列して形成するステップと、１セッ
トの第１画素配線をこの絶縁性基板上において複数の画
素電極の行に沿って形成するステップと、１セットの第
２画素配線をこの絶縁性基板上において複数の画素電極
の列に沿って形成するステップと、各々対応第１画素配
線からの走査信号に応答して対応第２画素配線からの映
像信号を対応画素電極に供給する複数のスイッチング素
子をこれら第１および第２画素配線の交差点に隣接して
それぞれ絶縁性基板上に形成するステップと、ゲートが
１セットの画素配線にそれぞれ接続される複数の検査用
薄膜トランジスタ、並びにゲート電位に応じた動作状態
を検出するためにこれら検査用薄膜トランジスタのソー
ス・ドレインパスに接続される検査配線部で構成される
検査部を含み、少なくとも１セットの第１および第２画
素配線の電位をセンスする検査補助回路を形成するステ
ップとを備え、前記複数のスイッチング素子は前記複数
の検査用薄膜トランジスタと共通の処理で形成される薄
膜トランジスタで構成されることを特徴とする液晶表示
装置のアレイ基板の製造方法。