JPH09148588A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JPH09148588A JPH09148588A JP13945796A JP13945796A JPH09148588A JP H09148588 A JPH09148588 A JP H09148588A JP 13945796 A JP13945796 A JP 13945796A JP 13945796 A JP13945796 A JP 13945796A JP H09148588 A JPH09148588 A JP H09148588A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- electrode
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
で分断する。 【構成】 画素電極を構成するITO膜135のパター
ニングの際に開孔131、132、133において、配
線107と108を分断する。配線107は薄膜トラン
ジスタのゲイトどソースとをショートさせるために配線
であり、配線108はゲイト電極の周囲に形成する陽極
酸化膜の形成時に電流を供給するためのものである。そ
してこの2つの配線はいずれも最終的に分断する必要が
る。上記のような構成を採用すると特別に分断のための
マスクを必要とせずこの2つの配線の分断を行うことが
できる。
Description
された薄膜半導体装置の作製方法に関する。また、アク
ティブマトリクス型の液晶表示装置の作製方法に関す
る。
表示装置が知られている。この構成は、ガラス基板上に
数百×数百個以上の数でもってマトリクス状に配置され
た画素電極と、この画素電極のそれぞれに個別に配置さ
れた薄膜トランジスタとを有している。
それぞれの画素電極に出入りする電荷を制御するために
機能する。
ンジスタを駆動するための周辺駆動回路をも薄膜トラン
ジスタ回路で構成する技術が知られている。この構成
は、周辺駆動回路一体型と称されている。
マトリクス型の液晶表示装置を作製する場合、ガラス基
板上に集積化された薄膜トランジスタのいくつかが動作
不良になってしまう現象が見られる。
した結果以下に示すような知見を得た。
ような集積化された半導体装置を作製する場合には、絶
縁膜や配線の形成において、プラズマCVD法でスパッ
タ法による成膜やプラズマエッチングが利用されてい
る。
プラズマエッチングにおいては、大きなエネルギーを有
したイオン(高エネルギーイオン)が少なからず存在す
る。
いて成膜された絶縁膜は膜質が緻密でなく、その耐圧が
低いという問題がある。一般的には、その耐圧は数十V
程度以下である。
図12(B)に示すのは、(A)に示すような構造を有
する薄膜トランジスタを作製する場合における一工程断
面図である。
成膜を行っている状態を示すものである。一般に層間絶
縁膜の成膜には、プラズマCVD法やスパッタ法が利用
される。この工程において、前述した高エネルギーを有
したイオンが試料に入射してしまう。
(G)51との間は導通状態にはない。従って、部分的
に高エネルギーを有するイオンが入射することによっ
て、ソース(S)電極54とゲイト電極(G)51とが
異なる電位に帯電してしまう状況が生じる。
電極54とゲイト(G)電極51との間における電位差
が瞬間的に数十V〜数百Vに達してしまう。
層52及びゲイト絶縁膜53を介して配置されている。
膜されたゲイト絶縁膜53の耐圧は数十V以下である。
従って、状況によっては、ゲイト絶縁膜53が電気的に
破壊されてしまう。
ジスタは動作不良なものとなってしまう。
が配置され、さらに基板としてガラス基板や石英基板と
いう絶縁体を用いるアクティブアトリクス型の表示装置
の構成においては、上記の現象は特に顕在化する。
の成膜の最中において、ソース電極54とゲイト電極5
1とを電気的にショートしておいて、両電極が等電位に
なるようにすればよい。しかし、最終的な動作を行わせ
る状態においては、ソース電極54とゲイト電極51と
が直接電気的にショートしていてはいけない。
いては、最終段階までソース電極54とゲイト電極51
とを電気的にショートした状態とし、最終段階でソース
電極54とゲイト電極51とを切断することが必要とさ
れる。しかし、このような工程は、工程数を増やすこと
になるので、生産歩留りの問題や生産コストの点から好
ましいものではない。
に示すような工程において、プラズマから与えられるパ
ルス状の高電位によって、作製途中の半導体装置が破壊
してしまうことを防ぐ技術を提供することを課題とす
る。また上記技術を工程の煩雑かを招かずに実現するこ
とを課題とする。
の一つは、図1〜図3のその具体的な1例を示すよう
に、第1の配線107を形成する工程(図1(A))
と、前記第1の配線上に絶縁層123を形成する工程
(図2(A))と、前記絶縁層上に前記第1の配線にコ
ンタクトする第2の配線または電極(126)を形成す
る工程(図2(B))と、前記コンタクト部を利用して
前記第1の配線107を分断する工程(図3(B))
と、を有することを特徴とする。
的な1例を示すように、第1の配線107を形成する工
程(図1(A))と、前記第1の配線上に絶縁層123
を形成する工程と、前記絶縁層上に前記第1の配線にコ
ンタクトする導電材料126を形成する工程と、前記コ
ンタクト部を介して、前記第1の配線を分断(131で
示される開孔の低部において分断される)する工程(図
3(B))と、を有することを特徴とする。
際して、上層の配線または電極のパターニングを利用し
て下層の配線の分断を行うことを特徴とする。
際して、上層の配線または電極に対する開孔の形成を利
用して下層の配線の分断を行うことを特徴とする。
の作製工程の一例を示すように、薄膜トランジスタのゲ
イト電極106を形成するとともに前記ゲイト電極を構
成する材料でもって配線107を形成する工程(図1
(A))と、前記ゲイト電極106および配線107を
覆って第1の絶縁膜123を形成する工程(図2
(A))と、薄膜トランジスタのソース領域118と前
記配線107の一部に達する開孔を前記第1の絶縁膜1
23に形成する工程(図2(A))と、前記ソース領域
118にコンタクトする電極および/または配線124
を形成するとともに前記配線107の一部にコンタクト
するダミーの電極126を形成する工程(図2(B))
と、前記ソース領域118にコンタクトする電極および
/または配線124と前記ダミーの電極126を覆って
第2の絶縁膜129を形成する工程(図2(C))と、
薄膜トランジスタのドレイン領域122に達する開孔1
30と前記ダミーの電極126に達する開孔131を前
記第1の絶縁膜123および前記第2の絶縁膜129に
形成する工程(図2(C))と、前記ドレイン領域12
2にコンタクトする電極および/または配線136(こ
の場合は画素電極)を形成するとともに前記ダミーの電
極126と前記配線107の一部を除去する工程(図3
(B))と、を有することを特徴とする。
して薄膜トランジスタのゲイト電極106とドレイン領
域118とを電気的に接続する構成とする。このように
すると、成膜やエッチング時のプラズマから与えられる
パルス状の電位による破壊の問題を解決することができ
る。
配線107が分断される。この分断工程は、特に作製工
程を煩雑化することなしに行うことができる。
極酸化時の電流供給用配線として利用すれば、陽極酸化
後におけるこの配線の分断を特別な工程を設けることな
しに行うことができる。
の作製工程を示すように、絶縁表面上に第1の配線10
7を形成する工程(図1(A))と、前記配線上に第1
の絶縁膜123を形成する工程(図2(A))と、前記
第1の配線の分断を行わんとする部分において前記第1
の絶縁膜に開孔を形成する工程(図2(A))と、前記
開孔部に前記第1の配線にコンタクトする金属部126
を形成する工程(図2(B))と、前記金属部を覆って
第2の絶縁膜129を形成する工程(図2(C))と、
前記金属部126を露呈させる開孔131を前記第2の
絶縁膜に形成する工程(図2(C))と、前記第2の絶
縁膜上に電極を構成する導電膜135を形成する工程
(図3(A))と、前記導電膜のパターニング時に前記
金属部126とその下部の前記第1の配線107を除去
する工程(図3(B))と、を有することを特徴とす
る。
の作製工程を示すように、ゲイト電極106およびゲイ
ト配線を形成するとともに前記ゲイト電極およびゲイト
配線を構成する同一の材料でもって配線107を形成す
る工程(図1(A))と、該工程の後に第1の絶縁膜1
23を形成する工程(図2(A))と、前記第1の絶縁
膜に開孔を形成し前記配線にコンタクトする金属部12
6を形成する工程(図2(B))と、前記金属部を覆っ
て第2の絶縁膜129を形成する工程(図2(C))
と、前記第2の絶縁膜に前記金属部に達する開孔131
を形成する工程(図2(C))と、前記第2の絶縁膜上
に画素電極136を形成する工程(図3(B))と、を
有し、前記画素電極のパターニング時に前記開孔131
を介して前記金属部126を除去し、さらに前記金属部
下の前記配線107を除去し、前記配線を分断すること
を特徴とする。
を完全に分断するように行う必要がある。
を接続しておき、最終的に切断(分断)することによっ
て、各種絶縁膜や導電膜の形成時においてプラズマの影
響に従うゲイト絶縁膜の破壊を防ぐことができる。即
ち、プラズマの影響によってゲイト配線とソース配線と
が異なる電位に瞬間的になり、その電位差によってゲイ
ト絶縁膜が破壊されてしまうことを防ぐことができる。
しておき、最終的に分断する技術として以下に示すよう
な構成を採用することにより、マクスを増やすことな
く、また特別な複雑な構成を増やすことなく、上記の作
用効果を得ることができる。
断した配線(1層目の配線)107と108とに対し
て、層間絶縁膜の形成毎に開孔を形成し、図2(C)に
示すように電極としては機能しないダミーの電極126
〜128を形成する。そして、図3(A)〜図3(B)
に示す最後の電極136のパターニング時に先のダミー
の電極126〜128に開孔131〜133を形成し、
さらに配線107と108をこの開孔によって分断す
る。
ーニング時において同時に配線107と108の所定の
部分を分断することができる。
用される電力供給用の配線を切断する技術としても非常
に有用なものとなる。即ち、特別にマスクを利用するこ
となく電流供給用の配線を切断することができる。
晶表示装置の画素領域の作製工程を示すものである。本
実施例では、低OFF電流特性を有せしめるために低濃
度不純物領域を備えた薄膜トランジスタを画素領域に配
置する構成を示す。
示す。まず図1(A)に示すように、ガラス基板101
上に図示しない下地膜を3000Åの厚さにプラズマC
VD法またはスパッタ法で成膜する。ここでは下地膜と
して酸化珪素膜を用いる。なお基板101としては石英
基板を用いてもよい。
成するための出発膜となる非晶質珪素膜(図示せず)を
プラズマCVD法または減圧熱CVD法でもって500
Åの厚さに成膜する。次にこの非晶質珪素膜を加熱及び
/またはレーザー光の照射により結晶化させ、図示しな
い結晶性珪素膜を得る。
膜を加熱やレーザー光の照射によるアニールによって結
晶化させる技術を示した。しかし、減圧熱CVD法やプ
ラズマCVD法で直接結晶性を有する珪素膜を成膜する
のでもよい。
晶性珪素膜をパターニングすることにより、図1(A)
に示す薄膜トランジスタの活性層102を得る。ここで
パターニングを行うための第1のマスクが利用される。
膜100を1000Åの厚さにプラズマCVD法で成膜
する。
ミニウム膜(図示せず)をスパッタ法や電子ビーム蒸着
法で成膜する。この1層目の配線は図1(A)の10
6、107、108で示されるパターンを後に形成する
こととなる。
いてヒロックやウィスカーの発生を抑制するために、S
cやY、さらにはランタノイドやアクチノイドから選ば
れた一種または複数種類の元素を含有させる。ここで
は、Scを0.1 重量%含有させる。
ウム膜を300℃以上の温度に加熱した場合やアルミニ
ウム膜にレーザー光の照射を行った場合にその表面に形
成される針状あるいは刺状の突起物のことをいう。
その表面に極薄い陽極酸化膜(図示せず)を形成する。
この陽極酸化膜は、後の工程において、アルミニウム膜
上に配置されるレジストマスク(103〜105で示さ
れる)の密着性を良好なものとする機能を有する。
て3%の酒石酸を含んだエチレングルコール溶液をアン
モニア水で中和したものを用いることによって形成され
る。この陽極酸化はこの電解溶液中において、アルミニ
ウム膜を陽極とし、さらに白金を陰極とすることで行わ
れる。
を有している。またその膜厚は印加電圧によって制御す
ることができる。ここでは、その厚さを150Åとす
る。
ク103、104、105を配置する。このレジストマ
スクは、図示しない緻密な陽極酸化膜がアルミニウム膜
上に形成されているので、隙間なくアルミニウム膜上に
密着させることができる。このレジストマスクの形成に
おいて、第2のマスクが利用される。
5を利用してパターニングを行い、ゲイト電極106、
およびこれより延在したゲイト配線(図示せず)、後に
ゲイト配線とソース線とを接続するための短絡配線の一
部107、後にゲイト電極に対する陽極酸化を行う際に
電流を供給するための配線の一部108を形成する。こ
うして図1(A)に示す状態を得る。
て、図1(B)に示すように、多孔質状の陽極酸化膜1
09、110、111を形成する。
ウ酸水溶液を電解溶液として用いて行う。具体的には、
図1(A)の工程において形成した1層目の配線(10
6〜108で示されるパターン)を陽極とし、他方白金
を陰極として、前述の水溶液中において両電極間に電流
を流すことによって行われる。
上部にはレジストマスクが配置されているので、電解溶
液がアルミニウムパターンの上面には接触しない。従っ
て、陽極酸化は各アルミニウムパターンの側面のみにお
いて進行する。
の配線(108にその一部が示される)から電流を供給
することによって行われる。
リクス領域の端と端とで、陽極酸化時において電圧降下
が生じ、そのことに起因して成膜される陽極酸化膜の膜
厚が異なってしまうことを防ぐために利用される。特に
液晶パネルが大面積化する場合にはこの電流供給用の配
線を利用することが必要となる。
陽極酸化時間によって制御することができる。この多孔
質状の陽極酸化膜の成長距離は、3000Å〜1000
0Å程度の間で選択することができる。ここではこの多
孔質状の陽極酸化膜の膜厚(成長距離)を5000Åと
する。なおこの多孔質状の陽極酸化膜の成長距離でもっ
て、後に形成される低濃度不純物領域の寸法を概略決め
ることができる。
域)の形成、 ・1層目の配線と2層目の配線の立体交差部における不
良の発生の抑制、 といった役割を有している。
される多孔質状の陽極酸化膜を形成した後、レジストマ
スク103、104、105(図1(B)においては図
示されていない)を除去する。
形成する。ここでは、陽極酸化膜112、113、11
4を形成する。この緻密な陽極酸化膜は、ヒロックやウ
ィスカーの発生の抑制に非常に高い効果がある。
として3%の酒石酸を含んだエチレングルコール溶液を
アンモニア水で中和したものを用いて行う。
膜109、110、111内に電解溶液が侵入するの
で、緻密な陽極酸化膜は112、113、114で示さ
れるように残存したアルミニウムでなる電極や配線(1
06〜108で示される)の上面および側面に形成され
る。
の一部が示される陽極酸化用の電流供給用の配線を利用
して、陽極酸化時の電流を供給する。これは、電圧効果
の影響を是正することで、形成される陽極酸化膜の膜厚
を全体で均一なものとするためである。
する。この緻密な陽極酸化膜の膜厚を厚く(例えば20
00Å以上)するとその厚さの分で後にオフセットゲイ
ト領域を活性層中に形成することができる。しかし、緻
密な陽極酸化膜を厚く形成することは印加電圧を高く
(2000Å以上の膜厚を得るには200V以上の電圧
が必要とされる)しなければならず、作業の再現性や安
全性の点から好ましくない。従って、ここではヒロック
やウィスカーの発生の抑制、耐圧の向上といった効果を
得るためにこの緻密な陽極酸化膜の厚さを800Åとす
る。
ト電極およびゲイト配線106が形成される。ゲイト電
極およびゲイト配線106は、陽極酸化が行われること
により、図1(A)の106に示す形状に比較して、そ
の断面寸法が全体として目減りする。
ための短絡配線の一部107と、ゲイト電極に対する陽
極酸化を行う際に電流を供給するための配線の一部10
8の周囲にもそれぞれ緻密な陽極酸化膜113と11
4、多孔質状の陽極酸化膜110と111が形成され
る。従って、これらの配線の断面寸法も陽極酸化によっ
て目減りする。
に露呈した酸化珪素膜103を除去する。露呈した酸化
珪素膜103を除去するのは、薄膜トランジスタの活性
層102中に低濃度不純物領域を形成するためである。
こうして図1(C)に示す状態を得る。この状態におい
ては、115、116、117で示される部分に酸化珪
素膜が残存する。
0、111を除去する。多孔質状の陽極酸化膜は、燐酸
と酢酸と硝酸を混合した混酸を用いることによって選択
的に除去することができる。
1(D)に示す状態を得たら、薄膜トランジスタのソー
ス領域およびドレイン領域を形成するための不純物イオ
ンの注入を行う。ここでは、Nチャネル型を形成するた
めにPイオンの注入を行う。Nチャネル型ではなく、P
チャネル型の薄膜トランジスタを作製するのであれば、
Bイオンの注入を行えばよい。
レイン領域122とが自己整合的に形成される。また、
119と121で示される低濃度不純物領域も自己整合
的に形成される。ここで、チャネル形成領域120とド
レイン領域122との間に形成される低濃度不純物領域
121が通常LDD(ライトドープドレイン)領域と称
される領域となる。(図1(D))
性を有した薄膜トランジスタを得るためには非常に有用
なも構成となる。特に、アクティブマトクス領域の画素
に配置される薄膜トランジスタは、低OFF電流特性が
要求されるので、この低濃度不純物領域を設けて、低O
FF電流特性とすることは有用である。
ジスタの特性が劣化してしまうことを防ぐ機能も有して
いる。
ー光を照射し、注入された不純物イオンの活性化と、イ
オンの注入によって損傷した領域のアニールとを行う。
この際、先に形成した緻密な膜質を有する陽極酸化膜1
12、113、114の作用によってゲイト電極106
や配線107や108にヒロックやウィスカーが発生し
てしまうことを防ぐことができる。
る酸化珪素膜を4000Åの厚さにTEOSガスを原料
としたプラズマCVD法で成膜する。(図2(A))
たは酸化窒化珪素膜を用いることができる。窒化珪素膜
を成膜するのであれば、アンモニアを原料ガスとしたプ
ラズマCVD法を用いればよい。また酸化窒化珪素膜を
成膜するのでれば、TEOSとN2 Oガスとを用いたプ
ラズマCVD法を用いればよい。
化珪素膜、窒化珪素膜、酸化窒化珪素膜から選ばれた複
数種類の膜を積層した積層構造を利用するのでもよい。
ンタクトホールの形成を行う。この工程において第3の
マスクが利用される。こうして図2(A)に状態を得
る。
ン膜の3層膜でなる2層目の電極及び配線(普通2層目
の配線という)の形成を行う。チタン膜は良好なコンタ
クトを得るために利用するだけであるから、数百Å以下
の厚さでよい。この工程において、第4のマスクが利用
される。(図2(B))
ム膜の単層膜を利用してもよい。しかし、他の電極や配
線とのコンタクトを良好なものとするために、本実施例
においては、チタン膜とアルミニウム膜とチタン膜の3
層構造を利用する。
はそれぞれ異なるエッチャントを利用する。ここでは、
チタン膜のエッチングにはアンモニア過水を用い、アル
ミニウム膜のエッチングにはアルミ混酸を用いる。
2(B)の124で示されるのが、ソース電極およびソ
ース配線である。125がゲイト電極である。図2には
図示されていないが、ゲイト電極125は、図示しない
ゲイト配線から延在する状態で形成されている。これ
ら、124と125で示される配線および電極が2層目
の配線となる。
いて利用されるダミーの電極126、127、128が
形成される。
あるソース配線124とゲイト電極125とは、107
で示される短絡用の配線を介して接続された状態とな
る。このような構成とすることで、ソース配線124と
ゲイト電極125との間の電位差を無くすことができ
る。
供給用の配線108の上方を第1の層間絶縁膜123を
介して横切るように配置される。
機能しないが、後の分断工程において利用するためにダ
ミーの電極(便宜的に電極と呼ぶ)126と127と1
28が示されている。このダミーの電極は、最終工程に
おいて、配線107および108を分断する際にその役
割を果たす。(図2(B))
ここでは、第2の層間絶縁膜129として4000Å厚
の酸化珪素膜をプラズマCVD法でもって成膜する。こ
の第2の層間絶縁膜129としては、窒化珪素膜や酸化
窒化珪素膜、さらにはこれらの絶縁膜と酸化珪素膜との
積層膜を利用することができる。
ース配線124とゲイト電極125は、短絡用の配線1
07でもってショートされた状態となっている。従っ
て、プラズマの影響でソース配線124とゲイト電極1
25との間に電位差が生じることを回避することができ
る。そして、ソース配線124とゲイト電極125との
間で電位差が発生することにより、ゲイト絶縁膜(酸化
珪素膜)115が静電破壊してしまうことを防ぐことが
できる。
されるコンタクトホールの形成を行う。この際第5のマ
スクを利用する。こうして図2(C)に示す状態を得
る。
クトである。131は配線107を分断するために利用
される開孔である。132と133は配線108を分断
するために利用される開孔である。
ース配線124の端部134において、その表面を露呈
させる。この部分は後に外部引出し端子となる。なお、
実際には、このソース配線はアクティブマトリクス回路
を駆動するための周辺駆動回路に接続されており、この
周辺回路の外部端子が134の部分となる。図2におい
ては、煩雑となるため周辺駆動回路は記載されていな
い。
成するITO電極135をスパッタ法で成膜する。そし
てITO電極135をパターニングすることにより、画
素電極136を形成する。この際、第6のマスクが利用
される。(図3(B))
となるITO電極135の除去後、2層目の配線である
126と127と128で示される電極(ダミー電極)
のエッチングをさらに進行させる。そしてさらに107
と108で示される1層目の配線の一部をもエッチング
除去する。
開孔部において、2層目の配線と1層目の配線とを同時
に除去する。この結果、131と132と133で示さ
れる開孔部において、配線107と108が分断(切
断)される。
ニウム膜との積層膜であるので、そのつどエッチャント
を変えてエッチングを行う必要がある。
の工程は、画素電極を形成する時のパターニング時にお
いて同時に行われるので、新たにマスクを利用する手間
を省くことができる。即ち、作製工程の煩雑化を避ける
ことができる。
を同時に除去できるのは、酸化珪素膜等の絶縁膜に対し
て選択的に金属材料のみを除去できるからである。
ら延在した液晶パネルの取り出し部134の表面にIT
O膜137を残存させる。このITO膜は、取り出し電
極部にコンタクトされる金属配線や導電パットとコンタ
クト部との間で腐食や相互拡散が生じないようにするた
めのバッファー層として機能する。
8が132と133の部分で切断されていることは重要
なこととなる。
2の層間絶縁膜を覆ってラビング用の樹脂膜が形成さ
れ、さらに液晶を配向させるためのラビングが行われ
る。この際において配線108は電気的に浮いた状態と
なる。このような状態においては、ラビング時に発生す
る静電気による悪影響が懸念される。
が132と133の部分で切断されていることで、上記
静電気の影響を抑制することができる。
108の分断部がそれぞれ1ヶ所と2ヶ所であるが、分
断部は適時その箇所を設定することができる。
を示す。図6に示すようにソース配線124は、陽極酸
化時の電流供給用の配線108を乗り越えて立体配線の
状態になる。この時、配線108の501で示される部
分が多孔質状の陽極酸化膜を形成した関係で階段状の形
状を有している。
部分の表面をなだらかなものとすることができる。その
結果、ソース配線124が502の部分で段切れたりす
ること防ぐことができる。
ラックマトリクス)構成する樹脂材料を塗布し、第7の
マスクを利用することにより、これをパターニングす
る。こうして画素電極136以外はBM138で覆われ
た液晶パネルを構成する一方の基板が完成する。(図
4)
1、132、133で示される各開孔はBMを構成する
材料によって充填される。BMを構成する材料は樹脂材
料であるので、各開孔をBMを構成する材料で充填する
ことは、高い信頼性を得るために効果的なものとなる。
チングによって行う例を示した。しかし、ドライエッチ
ングを利用するのでもよい。
た構成を上面から見た状態の一例を示す。図6に示すの
は、アクティブマトリクス型の液晶パネルのアクティブ
マトリクス回路の一部分を示すものである。なお図6に
おいては、ソース配線及びゲイト配線に駆動信号を流す
ための周辺駆動回路は示されていない。
25とソース配線124とが短絡用の配線107によっ
てショートする構成となっている。この短絡用の配線
は、図3(B)に示す工程において、131で示される
開孔部において分断される。
電流供給線108は、図3(B)に示す工程において、
132と133で示される開孔部において分断される。
そしてこの分断された箇所の間の上方を層間絶縁膜12
3を介してソース配線124が横断する構成となってい
る。
す開孔部132や133で分断される1層目の配線の形
状に関する。例えば108で示される配線は、陽極酸化
の終了後は不要なものとなる。しかし、第1の層間絶縁
膜123や第2の層間絶縁膜129の成膜の際に長々と
引き回されたこの配線108を局所的な放電異常に起因
するパルス電流が流れてしまうことが懸念される。
膜129の成膜時においては、配線108は各ゲイト電
極に接続された状態となっている。従って、配線108
にパルス電流が流れると、各ゲイト電極にパルス状に電
圧が印加される状態となってしまう。
7に示すように配線108をその分断部分において、コ
の字型とし、この部分でパルス電流を消滅または減衰さ
せる構成としてことを特徴とする。即ち、分断部分にお
いて、パルス電流が放電し易い形状とすることを特徴と
する。図7(A)は分断前の状態であり、図7(B)は
分断後の状態である。
3で示される開孔部分(図3(B)に示す開孔部分)に
おいて除去される。
の作製工程を示す工程を変形した例である。本実施例の
作製工程を図8〜図11に示す。本実施例が特徴とする
のは、図9(C)に示す工程において形成される開孔9
31〜933(図2の131〜133に相当する)の形
成後に、図10(B)に示すようにその開孔よりさらに
大きな開孔1031〜1033を形成することである。
他の作製条件等については実施例1の場合と同じであ
る。
す工程において、緻密な陽極酸化膜112、113、1
14を形成しない場合の例である。緻密な陽極酸化膜は
その除去に従う不良の発生が懸念されるので、ヒロック
やウィスカーの発生を抑制できる場合にには利用しない
方が好ましい。
に示す工程において、緻密な陽極酸化膜112、11
3、114を形成せずに、図1(D)に示す不純物イオ
ンの注入後に100Å〜500Å厚さの窒化珪素膜(図
示せず)を形成することを特徴とする。
レーザー光の照射を行う。こうすることにより、窒化珪
素膜がバリアとなって、ヒロックやウィスカーの発生を
抑制することができる。そしてその後に第1の層間絶縁
膜を形成すればよい。なおこの場合、第1の層間絶縁膜
が必然的に多層膜となる。
で、プラズマから与えられるパルス状の高電位によっ
て、作製途中の半導体装置が破壊してしまうことを防ぐ
ことができる。また新たなマスクを必要とせずに不要と
なる配線の分断を行うことができる。
製工程を示す図。
製工程を示す図。
製工程を示す図。
製工程を示す図。
図。
製工程を示す図。
製工程を示す図。
製工程を示す図。
製工程を示す図。
図。
の活性層 100 ゲイト絶縁膜 103、104、105 レジストマスク 106 ゲイト電極 107 短絡用の配線の一
部 108 電流供給用の配線
の一部 109、110、111 多孔質状の陽極酸
化膜 112、113、114 緻密な陽極酸化膜 115 残存したゲイト絶
縁膜 116、117 残存した酸化珪素
膜 118 ソース領域 119 低濃度不純物領域 120 チャネル形成領域 121 低濃度不純物領域
(LDD領域) 122 ドレイン領域 123 第1の層間絶縁膜 124 ソース配線 125 ゲイト配線 126、127、128 ダミーの電極 129 第2の層間絶縁膜 130 ドレイン領域への
開孔 131、132、133 ダミーの電極への
開孔 134 外部引出し端子部 135 ITO膜 136 画素電極(ITO
電極) 137 外部引出し端子部
に残存したITO電極 138 BM(ブラックマ
トリクス)
Claims (11)
- 【請求項1】第1の配線を形成する工程と、 前記第1の配線上に絶縁層を形成する工程と、 前記絶縁層上に前記第1の配線にコンタクトする第2の
配線または電極を形成する工程と、 前記コンタクト部を利用して前記第1の配線を分断する
工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項2】第1の配線を形成する工程と、 前記第1の配線上に絶縁層を形成する工程と、 前記絶縁層上に前記第1の配線にコンタクトする導電材
料を形成する工程と、 前記コンタクト部を介して、前記第1の配線を分断する
工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項3】多層配線を形成するに際して、 上層の配線または電極のパターニングを利用して下層の
配線の分断を行うことを特徴とする半導体装置の作製方
法。 - 【請求項4】多層配線を形成するに際して、 上層の配線または電極に対する開孔の形成を利用して下
層の配線の分断を行うことを特徴とする半導体装置の作
製方法。 - 【請求項5】薄膜トランジスタのゲイト電極を形成する
とともに前記ゲイト電極を構成する材料でもって配線を
形成する工程と、 前記ゲイト電極および配線を覆って第1の絶縁膜を形成
する工程と、 薄膜トランジスタのソース領域と前記配線の一部に達す
る開孔を前記第1の絶縁膜に形成する工程と、 前記ソース領域にコンタクトする電極および/または配
線を形成するとともに前記配線の一部にコンタクトする
ダミーの電極を形成する工程と、 前記ソース領域にコンタクトする電極および/または配
線と前記ダミーの電極を覆って第2の絶縁膜を形成する
工程と、 薄膜トランジスタのドレイン領域に達する開孔と前記ダ
ミーの電極に達する開孔を前記第1の絶縁膜および前記
第2の絶縁膜に形成する工程と、 前記ドレイン領域にコンタクトする電極および/または
配線を形成するとともに前記ダミーの電極と前記配線の
一部を除去する工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項6】薄膜トランジスタのゲイト電極を形成する
とともに前記ゲイト電極を構成する材料でもって配線を
形成する工程と、 前記ゲイト電極および配線を覆って第1の絶縁膜を形成
する工程と、 薄膜トランジスタのソース領域と前記配線の一部に達す
る開孔を前記第1の絶縁膜に形成する工程と、 前記ソース領域にコンタクトする電極および/または配
線を形成するとともに前記配線の一部にコンタクトする
ダミーの電極を形成する工程と、 前記ソース領域にコンタクトする電極および/または配
線と前記ダミーの電極を覆って第2の絶縁膜を形成する
工程と、 薄膜トランジスタのドレイン領域にコンタクトする電極
および/または配線を形成するとともに前記ダミーの電
極と前記配線の一部を除去する工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項7】請求項5または請求項6において、配線は
薄膜トランジスタのゲイト電極とドレイン領域とを電気
的に接続するためのものであることを特徴とする半導体
装置の作製方法。 - 【請求項8】請求項5または請求項6において、 ゲイト電極の形成後にゲイト電極の露呈した表面に陽極
酸化膜を形成する工程を有し、 配線は前記陽極酸化時に電流を供給するためのものであ
ることを特徴とする半導体装置の作製方法。 - 【請求項9】請求項5または請求項6において、 ダミーの電極が除去されることによって形成された開孔
部にBM(ブラックマトリクス)を構成する樹脂材料を
充填することを特徴とする半導体装置の作製方法。 - 【請求項10】絶縁表面上に第1の配線を形成する工程
と、 前記配線上に第1の絶縁膜を形成する工程と、 前記第1の配線の分断を行わんとする部分において前記
第1の絶縁膜に開孔を形成する工程と、 前記開孔部に前記第1の配線にコンタクトする金属部を
形成する工程と、 前記金属部を覆って第2の絶縁膜を形成する工程と、 前記金属部を露呈させる開孔を前記第2の絶縁膜に形成
する工程と、 前記第2の絶縁膜上に電極を構成する導電膜を形成する
工程と、 前記導電膜のパターニング時に前記金属部とその下部の
前記第1の配線を除去する工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項11】ゲイト電極およびゲイト配線を形成する
とともに前記ゲイト電極およびゲイト配線を構成する同
一の材料でもって配線を形成する工程と、 該工程の後に第1の絶縁膜を形成する工程と、 前記第1の絶縁膜に開孔を形成し前記配線にコンタクト
する金属部を形成する工程と、 前記金属部を覆って第2の絶縁膜を形成する工程と、 前記第2の絶縁膜に前記金属部に達する開孔を形成する
工程と、 前記第2の絶縁膜上に画素電極を形成する工程と、 を有し、 前記画素電極のパターニング時に前記開孔を介して前記
金属部を除去し、さらに前記金属部下の前記配線を除去
し、前記配線を分断することを特徴とする半導体装置の
作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13945796A JP4024326B2 (ja) | 1995-09-21 | 1996-05-08 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-267942 | 1995-09-21 | ||
JP26794295 | 1995-09-21 | ||
JP13945796A JP4024326B2 (ja) | 1995-09-21 | 1996-05-08 | 半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007000503A Division JP2007110160A (ja) | 1995-09-21 | 2007-01-05 | 液晶表示装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09148588A true JPH09148588A (ja) | 1997-06-06 |
JP4024326B2 JP4024326B2 (ja) | 2007-12-19 |
Family
ID=26472269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13945796A Expired - Fee Related JP4024326B2 (ja) | 1995-09-21 | 1996-05-08 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4024326B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006058559A (ja) * | 2004-08-19 | 2006-03-02 | Bridgestone Corp | 画像表示用パネル及びその製造方法 |
JP2015079265A (ja) * | 1999-10-29 | 2015-04-23 | 株式会社半導体エネルギー研究所 | 電子装置 |
-
1996
- 1996-05-08 JP JP13945796A patent/JP4024326B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015079265A (ja) * | 1999-10-29 | 2015-04-23 | 株式会社半導体エネルギー研究所 | 電子装置 |
JP2017027075A (ja) * | 1999-10-29 | 2017-02-02 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2018063452A (ja) * | 1999-10-29 | 2018-04-19 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2006058559A (ja) * | 2004-08-19 | 2006-03-02 | Bridgestone Corp | 画像表示用パネル及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4024326B2 (ja) | 2007-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100332619B1 (ko) | 박막트랜지스터 | |
KR100386204B1 (ko) | 반도체 장치 | |
JP3642876B2 (ja) | プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置 | |
JP2008147692A (ja) | 半導体装置 | |
KR100326528B1 (ko) | 표시장치의제조방법 | |
JP3842852B2 (ja) | 半導体装置の作製方法 | |
KR100297064B1 (ko) | 반도체 장치의 제작방법 | |
US5866444A (en) | Integrated circuit and method of fabricating the same | |
JPH0818055A (ja) | 半導体集積回路およびその作製方法 | |
JPH09162415A (ja) | 半導体装置およびその作製方法 | |
US6015762A (en) | Plasma CVD method | |
JP2001125510A (ja) | アクティブマトリクス型el表示装置 | |
JP4024326B2 (ja) | 半導体装置の作製方法 | |
US5897345A (en) | Semiconductor device and process for fabricating the same | |
JP2010098321A (ja) | 半導体装置 | |
US4488349A (en) | Method of repairing shorts in parallel connected vertical semiconductor devices by selective anodization | |
JP2007110160A (ja) | 液晶表示装置の作製方法 | |
JP3643096B2 (ja) | 半導体装置の作製方法 | |
JP3431741B2 (ja) | 半導体装置 | |
JPH1065181A (ja) | 半導体装置およびその作製方法 | |
JPH07153971A (ja) | 半導体装置およびその作製方法 | |
JPH0936378A (ja) | 半導体装置 | |
JP2005099827A (ja) | 半導体装置およびその作製方法 | |
JPH09326494A (ja) | 半導体回路およびその形成方法 | |
JP2587570B2 (ja) | 多結晶シリコン薄膜トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070725 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071003 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |