[go: up one dir, main page]

JPH09134961A - 集積回路におけるパッシベーション存在検出のための方法及び回路 - Google Patents

集積回路におけるパッシベーション存在検出のための方法及び回路

Info

Publication number
JPH09134961A
JPH09134961A JP8301071A JP30107196A JPH09134961A JP H09134961 A JPH09134961 A JP H09134961A JP 8301071 A JP8301071 A JP 8301071A JP 30107196 A JP30107196 A JP 30107196A JP H09134961 A JPH09134961 A JP H09134961A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit
metal wire
receiver
pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8301071A
Other languages
English (en)
Inventor
Sourgen Laurent
スールゲン ローラン
Sylvie Wuidart
ウィダール シルヴィー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics SA
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA, SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics SA
Publication of JPH09134961A publication Critical patent/JPH09134961A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • H01L23/576Protection from inspection, reverse engineering or tampering using active circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 集積回路の全表面を最適に効果的に監視する
ことができるパッシベーション存在検出のための方法及
び回路を提供すること。 【解決手段】 本発明では、集積回路上のパッシベーシ
ョン層の存在を検出するのに、先ず、異なる幅をもつパ
ルスの列(Se)を金属線(2)の一端(2a)に送信
する。ここで、金属線(2)は、この保護層の下にある
集積回路表面上を蛇行する。次に、金属線(2)の他端
(2b)にて受信されたパルス(Sr)の数を計数
(5)して、この計数値(N)を、金属線(2)及び誘
電層により形成されるフィルタの少なくとも1つの特性
参基準値(Nref )と比較する(6)。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路における
誘電性パッシベーション層の存在を検出するための方法
に関し、さらには、対応する検出手段を備えた回路に関
する。
【0002】
【従来の技術】集積回路においては、能動層は、通常、
少なくとも1層の「パッシベーション層」と呼ばれる保
護誘電層で被覆される。この層の第1の機能は、汚染に
よって集積回路の電気的特性に逆効果をもたらすのを防
止することにある。この層を作成するのに種々の方法が
用いられてきた。また、これらの方法によって、比較的
平坦な最終的な表面を得ることもできる。
【0003】集積回路をどんな不正な試みからも保護す
ることに関しては、このパッシベーション層は、それが
存在するだけで、集積回路の静的な内部信号手段が電子
顕微鏡によって観察されるのを防止する。また、この絶
縁層は、電子的なプローブ片を用いて内部信号の状態を
設定しようとするのも防止する。さらに、必要な場合に
アラーム信号を発生するためにパッシベーション存在検
出器を用いるという周知の方法がある。このアラーム信
号は、回路をオフしたり、集積回路のインテリジェント
要素に送信したりすることができる。このために光検出
器(ダイオード)が使用されてきた。櫛形パターンの金
属体からなる容量性カプリングも使用されてきた。正常
な操作においては、入力信号が一方の金属体に印加され
ると、他方の金属体の出力に増幅されたパルスが得られ
る。この増幅作用が前記存在検出に用いられるのであ
る。両金属体を覆うパッシベーション層が除去された場
合、この増幅作用は小さくなる。このことによって出力
パルスが減衰される。検出器は、この変化を感知してア
ラームを発生する。
【0004】しかしながら、この層の除去のための技術
が絶え間なく改良されてきたので、パッシベーション層
を部分的に除去することは、このような検出器があるに
も拘わらず、何らアラームをトリガすることなくほとん
ど容易になっている。
【0005】なお、櫛形金属体による検出器の場合に
は、2つの金属体を短絡し、出力に増幅された所望信号
を供給することもでき、この所望信号はシミュレーショ
ンにより得られる。
【0006】従って、集積回路の表面エリアを最大限に
わたってカバーすることができる検出器を設けることが
必要になってきた。ところが、多数の公知の装置にもっ
ぱら頼って単にこのような装置を増やすことは、それで
は検出用電子回路(殊に比較器)によって過大なスペー
スがとられてしまうことになるので、不可能である。
【0007】
【発明が解決しようとする課題】本発明の目的は、集積
回路の全表面を最適に監視することができるパッシベー
ション存在検出方法を提供することにある。
【0008】本発明の別の目的は、特に効果的なパッシ
ベーション存在検出器を備えた集積回路を提供すること
にある。
【0009】本発明の更に別の目的は、シミュレート
(模擬)するのが困難なパッシベーション存在検出器を
備えた集積回路を提供することにある。
【0010】
【課題を解決するための手段】本発明は、特許請求の範
囲に記載されているように、集積回路上のパッシベーシ
ョン層の存在を検出する方法に関する。本発明による
と、この方法は、異なる幅をもつパルスの列を、保護層
の下にある集積回路表面上を蛇行する金属線の一端に送
信するステップ、及び、この金属線の他端にて受信され
たパルスの数を計数して、この計数値を、金属線及び誘
電層により形成されるフィルタの少なくとも1つの特性
基準値と比較するステップから成っている。
【0011】2進信号の送信及び受信は、ランダム発生
器を用いて同期するように計画するのが有利である。
【0012】本発明は、また、パッシベーション層の存
在を検出する検出器を備えた集積回路に関する。本発明
によると、この検出器は、保護層の下にある集積回路表
面上を蛇行する金属線、この金属線の一端に異なる幅を
もつパルスの列を送る送信機、及び、該金属線の他端に
接続された受信機を具備し、この受信機は、受信された
パルスの数を計数し、この計数値を、金属線及び誘電層
により形成されるフィルタの少なくとも1つの特性基準
値と比較することができるようになっている。
【0013】本発明の他の特徴及び利点は、添付した図
面を用いた実施例についてなされる以下の説明からより
明瞭に理解することができるが、これらの説明は本発明
の範囲を何ら制限するものではない。
【0014】
【発明の実施の形態】本発明による検出回路は、そのブ
ロック線図を示す図1に示されるように、異なる幅をも
つパルスの列(送信信号Se)を金属線2の一端2aに
送る送信機1を具備している。金属線2は、パッシベー
ション層の下にある集積回路表面上に蛇行路をとってい
る。この金属線の他端2bは受信機3の入力に接続され
る。
【0015】この送信機は、典型的には、前記パルス列
を形成するために、基準クロック付きの分周回路(少な
くとも)及び同期回路を備えている。
【0016】受信機3の機能は、他端2bにて受信され
たパルスの数を計数することにある。この目的で、この
受信機は、パルスを再整形するための回路4を備えてい
る。再整形回路4は、典型的にはシュミットトリガであ
り、出力がカウンタ5に接続される。このような再整形
回路は、金属線2から信号Srを受信し、濾波された信
号Sfをカウンタ5に送出する。
【0017】図2には、これらの送信信号Se、受信信
号Sr及び濾波信号Sfが時間の関数として表されてい
る。
【0018】金属線2及びパッシベーション層はRC低
域フィルタを構成する。異なる幅をもつパルスの列が一
端2aから送信されると、出力で得られるパルスは、対
応周波数がこのフィルタの遮断周波数より大きいパルス
だけである。図2の例では、パルス列として用いられる
のが、全て、パルス幅を増大しつつあるパルス列であ
り、各パルス幅は基準パルス幅τの倍数である。この例
において、受信信号は減衰されたパルスとなり、受信パ
ルスのうち最初の方のパルス幅τ,2τをもつパルス
は、受信機3によって検出されない。これらのパルスの
それぞれの周波数は前記フィルタの遮断周波数より大き
い。
【0019】再整形信号Sfはカウンタ5の入力に印加
され、このカウンタは各入力パルス毎にインクリメント
される。それで、2進信号Sdを得るには、計数値Nを
基準値Nref と比較しさえすればよく、この2進信号
は、その状態「0」又は「1」で異常であるか否かを示
す。基準値Nref は、製造終了時に、回路検査ルーチン
にて計算され、このルーチンでは、送信機が所定のパル
ス列を送出するようになされ、それから、出力にて受信
されるパルスの数値Nref が計数される。この数値Nre
f は、集積回路の不揮発性で且つ消去不能のレジスタに
プログラムされる。
【0020】この計数値Nが基準値Nref に対応しない
場合、RCフィルタが改変されたこと、すなわち、パッ
シベーション層が除去されてしまったか或いは損傷され
てしまったこと並びにアラームが発生されるべきである
ことを意味する。
【0021】一般に、前記比較の結果を示す2進信号S
dが活性状態にあると、この信号によって、単安定レジ
スタ7の状態が変化するようにこれをトリガする。この
レジスタは、例えば、検証ルーチンにある集積回路内の
マイクロプロセッサにより時折読出すか、或いは、さら
に、このマイクロプロセッサに対して割込みを発生する
ことができる。
【0022】前記比較を行うためには、被計数値Nを一
方の入力に受け基準値Nref を他方の入力に受ける比較
器6を使用することができる。このような比較も、ま
た、集積回路のマイクロプロセッサにより行うことがで
きる。その場合には、監視ルーチン期間にマイクロプロ
セッサによって読出されその後再初期化されるレジスタ
にカウンタ5の結果が転送されること、並びに、読出さ
れた数値Nが基準値Nref と比較されるように計画され
る。
【0023】種々の要素を同期するために、クロック信
号Caが用いられる。この信号の周波数は、転送される
べきパルス列の長さの関数である。この信号は、送信機
に印加されて、そこからさらにパルス列を送らせる。こ
の信号は、また、受信機に印加されて、前記結果を比較
器又はレジスタに転送させ(前縁)その後カウンタを再
初期化させる(後縁)。そして、この信号は、場合によ
っては、比較器に印加されて、比較を行わせる。
【0024】金属線及びパッシベーション層に構成され
るフィルタの応答特性を幾分変更するおそれがある電圧
或いは温度のような動作パラメータの変動の観点から、
製造終了時に、考えられる種々の変動による影響を基準
値Nref のもとで測定することができるような検査を行
う。これによって、許容誤差間隔を規定することができ
て、従って、この許容誤差間隔の範囲を2つの基準値N
ref1,Nref2により定めるようにすることができるよう
になる。数値Nがこれらの2基準値間にある場合、その
結果は正しいと考えてよい。従って、これらの2基準値
との比較を行って、ノイズや動作パラメータ変動によっ
て思いがけなくアラームが発生する事態を防止するよう
に企図するのが有利である。
【0025】さらに、集積回路がマイクロプロセッサを
備えるとき、より精確な検出能を得るために、諸結果の
ディジタルフィルタリング(ディジタル的な濾波処理)
を実行する機能を備えるように企図することもできる。
この場合、マイクロプロセッサは、例えば、それ自体で
比較操作を実行して、得られる諸結果の平滑化を行うよ
うにする。
【0026】本発明によって上述した種々の問題を解決
することができる。実際、金属線が表面の下を蛇行する
ので、フィルタ特性に影響を与えることなく部分的にさ
え引き出すのが非常に困難になる。つまり、その時は、
通常極度に短い各パルスが受信されて出力に現れ、そし
て、比較結果は誤りとなる。金属線が切断された場合に
は、出力には、もはやどんな信号も受信されない。そし
てなお、それにも拘わらず、前述の障害が克服される場
合には、出力として所望されるパルス列をシミュレート
することが必要になる。
【0027】1つの実施例では、検出機能を高度に複雑
化するのに、同期パルスCaを発生するための擬似ラン
ダム発生器を使用することも用意されている。これが図
3に示されるものである。発生器8はカウンタ9に対し
て或るランダム値を引渡し、このカウンタは、或るクロ
ックCK1のレートで、この値を「0」に対してカウン
トダウンする。それで、カウンタ9の出力(「0」を通
過したことを示す)はレベルが変化し、この状態変化は
単安定回路10によって検出され、この単安定回路は同
期パルスCaを送出する。発生器8は、送出されるべき
パルス列の長さより大きいパルス間隔を同期パルスに与
えるように較正されている。
【0028】発生器8は、自身のクロックhaで動作す
るのが好ましい。このクロックは、それ自体、集積回路
の温度や供給電圧に基づくノイズに伴って変化するよう
にされることによって、ランダム性が与えられる。この
発生器のシフトレジスタにより発生されるランダム値
は、また、この発生器に再注入することもできる。
【0029】集積回路においては、マイクロプロセッサ
(μP)11、不揮発性消去不能メモリ12、及び、受
信機3のカウンタ5の出力側のレジスタ13を設けるこ
ともできる。これらのマイクロプロセッサ、メモリ及び
レジスタは、この例では、すべて、データ及びアドレス
バスBを介してアクセス可能になっている。受信機3の
他の要素(再整形回路4及びカウンタ5)、受信機3及
び同期パルス発生回路(8,9,10)は、このバスに
よってはアクセス不可能な要素である。この同期パルス
発生回路は、発振器osc1から自身のクロック信号を発生
するための回路14が使用可能になっている。別の発振
器osc2をもつ時間基準回路15は集積回路に必要な他の
クロック信号、特に、マイクロプロセッサ11のクロッ
ク信号CK2、及び、パルス列(信号Se)を発生する
ために送信機1により要求されるクロック信号CK3を
発生することができる。
【0030】種々の異なる構成をとることが可能であっ
て、ここで説明したものは、ほんの一例であり、本発明
の範囲を限定しない。
【0031】最後に、図4には、本発明の原理に従っ
て、最終パッシベーション層16の下の表面上を蛇行す
る金属線2を具備する集積回路が、斜視図で表されてい
る。この金属線の下には、絶縁層17及び集積回路の所
謂「能動層」が設けられている。
【図面の簡単な説明】
【図1】本発明による検出回路のブロック線図を示す
図。
【図2】本発明の検出原理により送信し受信される信号
を時間の関数として表した図。
【図3】本発明による検出回路を備えた集積回路を詳細
に示す図。
【図4】本発明の原理による表面上を蛇行する金属線を
具備する集積回路を斜視図で表した図。
【符号の説明】
1 同期パルスCaを受け送信信号(パルス列)Seを
送出する送信機、 2 一端2a及び他端2bを有し、パッシベーション層
と共に低域RC低域フィルタを構成する蛇行形の金属
線、 3 受信信号Srを受ける受信機、 4 濾波信号(再整形信号)Sfを送出する再整形回
路、 5 計数値Nを送出するカウンタ、 6 基準値Nref が入力される比較器、 7 比較結果を示す2進信号Sdを受ける単安定レジス
タ、 8 自身のクロック信号haで動作する擬似ランダム発
生器、 9 ランダム値を「0」に対してカウントダウンするカ
ウンタ、 10 発生器8及びカウンタ9と共に同期パルス発生回
路を構成する単安定回路、 11 マイクロプロセッサ(μP)、 12 基準値許容誤差間隔の範囲を2つの基準値Nref
1,Nref2により定めるための不揮発性消去不能メモ
リ、 13 データ及びアドレスバスBを介してアクセス可能
なレジスタ、 14 発振器osc1をもつクロック信号発生回路、 15 発振器osc2をもち、クロック信号CK1,CK
2,CK3を発生する時間基準回路。 16 最終パッシベーション層、 17 能動層を覆う絶縁層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シルヴィー ウィダール フランス国 83910 プーリエーレ 12 ル カド(番地なし)

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 集積回路上のパッシベーション層の存在
    を検出するための方法において、当該保護層の下にある
    集積回路表面上を蛇行する金属線の一端に、異なる幅を
    もつパルスの列を送信するステップ、及び、この金属線
    の他端にて受信されたパルスの数を計数して、この計数
    値を、前記金属線及び当該誘電層により形成されるフィ
    ルタの少なくとも1つの特性基準値と比較するステップ
    から成ることを特徴とする方法。
  2. 【請求項2】 前記計数値は、許容誤差間隔を規定する
    2つの基準値と比較されるることを特徴とする請求項1
    に記載の方法。
  3. 【請求項3】 前記パルス列は、受信を同期化する2進
    信号の活動化に応じてシーケンシャルに送出されること
    を特徴とする請求項1又は2に記載の方法。
  4. 【請求項4】 前記2進信号の活動化シーケンスはラン
    ダムであることを特徴とする請求項2又は3に記載の方
    法。
  5. 【請求項5】 前記比較は集積回路のマイクロプロセッ
    サによって行われ、このマイクロプロセッサは、さら
    に、得られた結果のディジタルフィルタリングを実行す
    ることを特徴とする請求項1〜4の何れか1項に記載の
    方法。
  6. 【請求項6】 パッシベーション層の存在を検出する検
    出器を備えた集積回路において、この検出器は、当該保
    護層の下にある集積回路表面上を蛇行する金属線、この
    金属線の一端に異なる幅をもつパルスの列を送る送信
    機、及び、該金属線の他端に接続された受信機を具備
    し、この受信機は、受信されたパルスの数を計測する機
    能、及び、この計測値を、前記金属線及び当該誘電層に
    より形成されるフィルタの少なくとも1つの特性基準値
    と比較する機能を有することを特徴とする集積回路。
  7. 【請求項7】 前記計測値は、許容誤差間隔を規定する
    2つの基準値と比較されることを特徴とする請求項6に
    記載の集積回路。
  8. 【請求項8】 前記2つの基準値の一方又は双方を記憶
    する不揮発性メモリを具備することを特徴とする請求項
    6又は7に記載の集積回路。
  9. 【請求項9】 パルス列をシーケンシャルに送出し且つ
    対応する計測操作を実行するために前記送信機及び受信
    機に供給される2進信号をシーケンシャルに発生する回
    路を具備することを特徴とする請求項6〜8の何れか1
    項に記載の集積回路。
  10. 【請求項10】 前記2進信号をシーケンシャルに発生
    する回路はランダム回路であることを特徴とする請求項
    9に記載の方法。
  11. 【請求項11】 マイクロプロセッサを具備し、前記受
    信機は、前記基準値との比較操作を行い且つ一連の結果
    のディジタルフィルタリングを実行するために、このマ
    イクロプロセッサによって出力が読出されるカウンタを
    備えることを特徴とする請求項9又は10の何れか1項
    に記載の方法。
JP8301071A 1995-10-26 1996-10-25 集積回路におけるパッシベーション存在検出のための方法及び回路 Withdrawn JPH09134961A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9512659A FR2740553B1 (fr) 1995-10-26 1995-10-26 Procede de detection de presence de passivation dans un circuit integre
FR9512659 1995-10-26

Publications (1)

Publication Number Publication Date
JPH09134961A true JPH09134961A (ja) 1997-05-20

Family

ID=9483960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8301071A Withdrawn JPH09134961A (ja) 1995-10-26 1996-10-25 集積回路におけるパッシベーション存在検出のための方法及び回路

Country Status (5)

Country Link
US (1) US5892369A (ja)
EP (1) EP0771030B1 (ja)
JP (1) JPH09134961A (ja)
DE (1) DE69600376T2 (ja)
FR (1) FR2740553B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1114460B1 (de) 1998-08-18 2007-10-17 Infineon Technologies AG Halbleiterchip mit oberflächenabdeckung
EP1182702B1 (de) * 2000-08-21 2007-01-03 Infineon Technologies AG Vorrichtung zum Schutz einer integrierten Schaltung
JP4748929B2 (ja) * 2003-08-28 2011-08-17 パナソニック株式会社 保護回路および半導体装置
US20160117421A1 (en) * 2014-10-28 2016-04-28 International Business Machines Corporation Region-based synthesis of logic circuits

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2471051A1 (fr) * 1979-11-30 1981-06-12 Dassault Electronique Circuit integre a transistors mos protege contre l'analyse et carte comprenant un tel circuit
DE3480247D1 (en) * 1984-07-31 1989-11-23 Siemens Ag Monolithic integrated semiconductor circuit
US4703260A (en) * 1985-09-23 1987-10-27 International Business Machines Corporation Full chip integrated circuit tester

Also Published As

Publication number Publication date
EP0771030A1 (fr) 1997-05-02
FR2740553A1 (fr) 1997-04-30
DE69600376D1 (de) 1998-07-30
DE69600376T2 (de) 1998-10-29
FR2740553B1 (fr) 1997-12-05
EP0771030B1 (fr) 1998-06-24
US5892369A (en) 1999-04-06

Similar Documents

Publication Publication Date Title
US8598890B2 (en) Method and system for protecting products and technology from integrated circuits which have been subject to tampering, stressing and replacement as well as detecting integrated circuits that have been subject to tampering
US6788198B2 (en) System for verifying detection of a fire event condition
SE503614C2 (sv) Sätt vid mätning i ett fluidum med hjälp av sing-around- teknik, anordning vid mätinstrument av sing-around-typ och mätinstrument av sing-around-typ
CN105319551A (zh) 物体检测装置及其方法
CA1051535A (en) Pulsed alarm system
US11899785B2 (en) Method for detecting an unauthorized physical access to a bus system
JPH09134961A (ja) 集積回路におけるパッシベーション存在検出のための方法及び回路
CN103891194B (zh) 测量值传输设备
US7197419B2 (en) System and method for thermal monitoring of IC using sampling periods of invariant duration
US4335354A (en) Sensitive demodulator for frequency shift keyed carrier signals
EP1172662A3 (en) Counter verification circuit
US7283007B2 (en) Electronic circuit with means of evaluating its temperature, method for evaluating the temperature, and application
JP7040993B2 (ja) 電子制御装置
JPS61161470A (ja) 半導体集積回路装置
SE0301306D0 (sv) Sensor for monitoring electronic detonation circuits
JP3385308B2 (ja) 熱式流量計および燃料制御装置
JP2000252800A (ja) 差動信号用比較器および差動信号比較方法
JPS61172085A (ja) 測距型物体検知装置
JP3387175B2 (ja) 時間誤計測防止装置
JP3205114B2 (ja) 被検体の異常箇所標定装置
JP2531446B2 (ja) クロック監視回路
JP4130860B2 (ja) センサ入力装置
JPH10197578A (ja) パルス検出方法およびその方法を用いた装置
KR200337607Y1 (ko) 전송시스템 수신클럭 오류감지장치
JP3280122B2 (ja) Ae発生箇所標定装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040106