JPH0878795A - チップ状部品搭載用プリント基板およびその製造方法 - Google Patents
チップ状部品搭載用プリント基板およびその製造方法Info
- Publication number
- JPH0878795A JPH0878795A JP20778094A JP20778094A JPH0878795A JP H0878795 A JPH0878795 A JP H0878795A JP 20778094 A JP20778094 A JP 20778094A JP 20778094 A JP20778094 A JP 20778094A JP H0878795 A JPH0878795 A JP H0878795A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- printed circuit
- circuit board
- conductor layer
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 高い放熱性を有するチップ状部品搭載用プリ
ント基板を提供する。 【構成】 絶縁層１１の一方の面に回路パターン１２が
設けられ、他方の面に凹凸形状を有する放熱体１３が設
けられてチップ状部品搭載用プリント基板が構成されて
いる。
ント基板を提供する。 【構成】 絶縁層１１の一方の面に回路パターン１２が
設けられ、他方の面に凹凸形状を有する放熱体１３が設
けられてチップ状部品搭載用プリント基板が構成されて
いる。
Description
【０００１】
【産業上の利用分野】本発明は、プリント基板およびそ
の製造方法に係わり、特に、チップ状部品の搭載に好適
に使用されると共に高い放熱性を有するチップ状部品搭
載用プリント基板およびその製造方法に関する。
の製造方法に係わり、特に、チップ状部品の搭載に好適
に使用されると共に高い放熱性を有するチップ状部品搭
載用プリント基板およびその製造方法に関する。
【０００２】
【従来の技術】周知のように、各種の電子機器には、電
気絶縁性基体上に導電性材料による回路パターンを形成
したプリント基板が広く利用されている。そして、近年
の電子機器の薄型化の傾向に伴い、プリント基板への部
品実装は高密度化の傾向を深めており、とりわけ、最近
のチップ状部品をプリント基板上に搭載する表面実装技
術の普及が実装の高密度化に拍車をかけている。さら
に、ＩＣ、ＬＳＩ等のチップを直接基板に搭載するチッ
プオンボード基板（以下、ＣＯＢ基板と略す。）が使用
されることもある。
気絶縁性基体上に導電性材料による回路パターンを形成
したプリント基板が広く利用されている。そして、近年
の電子機器の薄型化の傾向に伴い、プリント基板への部
品実装は高密度化の傾向を深めており、とりわけ、最近
のチップ状部品をプリント基板上に搭載する表面実装技
術の普及が実装の高密度化に拍車をかけている。さら
に、ＩＣ、ＬＳＩ等のチップを直接基板に搭載するチッ
プオンボード基板（以下、ＣＯＢ基板と略す。）が使用
されることもある。
【０００３】上記ＣＯＢ基板の一例を図４に示す。図に
おいて、符号１は絶縁層、２は導体による回路パターン
である。ＩＣチップ３は、絶縁層１上に形成された導体
パッド４上に載置されている。そして、ワイヤボンディ
ング法によるワイヤ５により回路パターン２との電気的
接続がなされ、封止材６により外部環境からの保護がな
されている。
おいて、符号１は絶縁層、２は導体による回路パターン
である。ＩＣチップ３は、絶縁層１上に形成された導体
パッド４上に載置されている。そして、ワイヤボンディ
ング法によるワイヤ５により回路パターン２との電気的
接続がなされ、封止材６により外部環境からの保護がな
されている。
【０００４】この場合、実装の高密度化を制限する要因
の一つとして、また、回路の信頼性を決定する要因の一
つとしてプリント基板の放熱性が挙げられる。上記ＣＯ
Ｂ基板において、放熱性を向上させた例を図５に示す。
図において、図４と同一のものについては同一符号を付
してある。図５が図４と相違するのは、絶縁層１の裏面
に導体層７が形成されていることと、内面にメッキの施
されたスルーホール８が形成されていることである。こ
の構成のもとに、ＩＣチップ３から発生する熱は、スル
ーホール８および導体層７を通して放散されることとな
る。すなわち、スルーホール８により放熱性の向上が達
成されている。また、導体層７は放熱板の役割を果た
し、放熱性の向上に寄与している。
の一つとして、また、回路の信頼性を決定する要因の一
つとしてプリント基板の放熱性が挙げられる。上記ＣＯ
Ｂ基板において、放熱性を向上させた例を図５に示す。
図において、図４と同一のものについては同一符号を付
してある。図５が図４と相違するのは、絶縁層１の裏面
に導体層７が形成されていることと、内面にメッキの施
されたスルーホール８が形成されていることである。こ
の構成のもとに、ＩＣチップ３から発生する熱は、スル
ーホール８および導体層７を通して放散されることとな
る。すなわち、スルーホール８により放熱性の向上が達
成されている。また、導体層７は放熱板の役割を果た
し、放熱性の向上に寄与している。
【０００５】次に、図５に示すチップ状部品搭載用プリ
ント基板の製造方法について、図６を参照して説明す
る。図６（ａ）において、符号９は両面板であり、この
両面板９は、絶縁層１の両面に同厚の導体層２ａ、７を
形成して製造する。そして、図６（ｂ）に示すように両
面板９にスルーホール８を形成する。次に、図６（ｃ）
に示すようにスルーホール８の壁面８ａにスルーホール
メッキを施す。その後、導体層２ａ、７の全面にドライ
フィルムを貼付する。導体層７側については回路パター
ンを形成しないため、露光、現像を経て図６（ｄ）に示
すように全面をエッチングレジスト膜１０とする。導体
層２ａ側については、所定の回路パターンを得るために
マスキングによる露光、現像、レジストの一部除去を経
てエッチングレジスト膜１１を形成する。そして、ウエ
ットエッチング処理を行う。すなわち、エッチング液を
噴射して図６（ｅ）に示すようにエッチングレジスト膜
１０、１１で覆われていない導体部分の溶解、除去を行
い、導体層２ａを回路パターン２とする。最後に、薬品
によりエッチングレジスト膜１０、１１の剥離、除去を
行い、図６（ｆ）に示すチップ状部品搭載用プリント基
板を得る。
ント基板の製造方法について、図６を参照して説明す
る。図６（ａ）において、符号９は両面板であり、この
両面板９は、絶縁層１の両面に同厚の導体層２ａ、７を
形成して製造する。そして、図６（ｂ）に示すように両
面板９にスルーホール８を形成する。次に、図６（ｃ）
に示すようにスルーホール８の壁面８ａにスルーホール
メッキを施す。その後、導体層２ａ、７の全面にドライ
フィルムを貼付する。導体層７側については回路パター
ンを形成しないため、露光、現像を経て図６（ｄ）に示
すように全面をエッチングレジスト膜１０とする。導体
層２ａ側については、所定の回路パターンを得るために
マスキングによる露光、現像、レジストの一部除去を経
てエッチングレジスト膜１１を形成する。そして、ウエ
ットエッチング処理を行う。すなわち、エッチング液を
噴射して図６（ｅ）に示すようにエッチングレジスト膜
１０、１１で覆われていない導体部分の溶解、除去を行
い、導体層２ａを回路パターン２とする。最後に、薬品
によりエッチングレジスト膜１０、１１の剥離、除去を
行い、図６（ｆ）に示すチップ状部品搭載用プリント基
板を得る。
【０００６】また、両面板がポリイミドを絶縁層とする
フレキシブル両面板である場合は、絶縁層のエッチング
をアルカリエッチング、エキシマレーザによる加工等に
より行えるため、図７に示す構成が可能となる。すなわ
ち、絶縁層１にエッチングにより孔部１ａを形成し、こ
の孔部１ａ内においてＩＣチップ３を導体層７上に載
置、固定するものである。よって、ＩＣチップ３から発
生する熱は、導体層７を通して放散されることとなる。
すなわち、導体層７が放熱板の役割を果たし、放熱性の
向上をもたらしている。
フレキシブル両面板である場合は、絶縁層のエッチング
をアルカリエッチング、エキシマレーザによる加工等に
より行えるため、図７に示す構成が可能となる。すなわ
ち、絶縁層１にエッチングにより孔部１ａを形成し、こ
の孔部１ａ内においてＩＣチップ３を導体層７上に載
置、固定するものである。よって、ＩＣチップ３から発
生する熱は、導体層７を通して放散されることとなる。
すなわち、導体層７が放熱板の役割を果たし、放熱性の
向上をもたらしている。
【０００７】
【発明が解決しようとする課題】しかしながら、図５、
７に示すチップ状部品搭載用プリント基板においては、
導体層７を放熱板として放熱性の向上を図っているが、
形状がほぼ平面的であるため、放熱性能に限界があり、
さらなる実装の高密度化に際しては放熱性能が十分では
ないという問題点があった。
７に示すチップ状部品搭載用プリント基板においては、
導体層７を放熱板として放熱性の向上を図っているが、
形状がほぼ平面的であるため、放熱性能に限界があり、
さらなる実装の高密度化に際しては放熱性能が十分では
ないという問題点があった。
【０００８】本発明は、上記事情に鑑みてなされたもの
で、高い放熱性を有するチップ状部品搭載用プリント基
板および処理工程を追加することなく高い放熱性を有す
るチップ状部品搭載用プリント基板が得られる製造方法
を提供することを目的としている。
で、高い放熱性を有するチップ状部品搭載用プリント基
板および処理工程を追加することなく高い放熱性を有す
るチップ状部品搭載用プリント基板が得られる製造方法
を提供することを目的としている。
【０００９】
【課題を解決するための手段】本発明においては、上記
課題を解決するため、以下の構成を採用した。すなわ
ち、請求項１記載のチップ状部品搭載用プリント基板に
おいては、絶縁層の一方の面に回路パターンが設けら
れ、他方の面に凹凸形状を有する放熱体が設けられたこ
とを特徴としている。
課題を解決するため、以下の構成を採用した。すなわ
ち、請求項１記載のチップ状部品搭載用プリント基板に
おいては、絶縁層の一方の面に回路パターンが設けら
れ、他方の面に凹凸形状を有する放熱体が設けられたこ
とを特徴としている。
【００１０】また、請求項２記載のチップ状部品搭載用
プリント基板の製造方法においては、絶縁層の一方の面
に回路パターンが設けられ、他方の面に放熱体が設けら
れたチップ状部品搭載用プリント基板を製造する方法で
あって、前記絶縁層の一方の面に薄導体層を形成すると
共に同他方の面に該薄導体層よりも厚さの厚い厚導体層
を形成した両面板を製造し、この両面板の前記薄導体層
に回路パターンを、前記厚導体層表面に凹凸部をウエッ
トエッチング法により同時に形成することを特徴として
いる。
プリント基板の製造方法においては、絶縁層の一方の面
に回路パターンが設けられ、他方の面に放熱体が設けら
れたチップ状部品搭載用プリント基板を製造する方法で
あって、前記絶縁層の一方の面に薄導体層を形成すると
共に同他方の面に該薄導体層よりも厚さの厚い厚導体層
を形成した両面板を製造し、この両面板の前記薄導体層
に回路パターンを、前記厚導体層表面に凹凸部をウエッ
トエッチング法により同時に形成することを特徴として
いる。
【００１１】
【作用】請求項１記載のチップ状部品搭載用プリント基
板においては、絶縁層の一方の面に回路パターンが設け
られ、他方の面に凹凸形状を有する放熱体が設けられて
いるので、チップ状部品が搭載されたとき、チップ状部
品から発生する熱は放熱体により放散される。しかも、
放熱体は凹凸形状を有しているので、放熱効率が高い。
板においては、絶縁層の一方の面に回路パターンが設け
られ、他方の面に凹凸形状を有する放熱体が設けられて
いるので、チップ状部品が搭載されたとき、チップ状部
品から発生する熱は放熱体により放散される。しかも、
放熱体は凹凸形状を有しているので、放熱効率が高い。
【００１２】また、請求項２記載のチップ状部品搭載用
プリント基板の製造方法においては、一方の面に薄導体
層を形成すると共に同他方の面に該薄導体層よりも厚さ
の厚い厚導体層を形成した両面板を製造し、この両面板
の薄導体層にウエットエッチング法により回路パターン
を形成する際、同時に厚導体層の表面についても凹凸部
を形成する。このとき、厚導体層のエッチングされる部
分は絶縁層までは達することはなく、厚導体層には、厚
導体層と薄導体層との厚さの差に対応した厚み部分が残
ることとなる。したがって、厚導体層は、凹凸部を熱放
散部、この厚み部分を熱伝導経路とした放熱体となる。
よって、処理工程を追加することなく高い放熱性を有す
るチップ状部品搭載用プリント基板を容易に得ることが
できる。
プリント基板の製造方法においては、一方の面に薄導体
層を形成すると共に同他方の面に該薄導体層よりも厚さ
の厚い厚導体層を形成した両面板を製造し、この両面板
の薄導体層にウエットエッチング法により回路パターン
を形成する際、同時に厚導体層の表面についても凹凸部
を形成する。このとき、厚導体層のエッチングされる部
分は絶縁層までは達することはなく、厚導体層には、厚
導体層と薄導体層との厚さの差に対応した厚み部分が残
ることとなる。したがって、厚導体層は、凹凸部を熱放
散部、この厚み部分を熱伝導経路とした放熱体となる。
よって、処理工程を追加することなく高い放熱性を有す
るチップ状部品搭載用プリント基板を容易に得ることが
できる。
【００１３】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。本発明のチップ状部品搭載用プリント基板の一実
施例について図１により説明する。図において、符号１
０はチップ状部品搭載用プリント基板であり、絶縁層１
１の一方の面に回路パターン１２が形成され、他方の面
に放熱体１３が形成されている。放熱体１３は、その表
面側に大きい放熱面積を有する熱放散部をなす凹凸部１
３ａが形成されていると共に、絶縁層１１側には熱伝導
経路をなす厚み部分、すなわち基部１３ｂを有してい
る。ここで、凹凸部１３ａは、平面に複数の矩形断面を
有する穴を形成した構成とされている。このとき凹凸部
１３ａの形状としては、平面に複数の断面円形の穴が形
成された形状であっても良いし、また、複数のすじ状の
溝が形成された形状であっても良い。さらに、チップ状
部品搭載用プリント基板１０には、チップ状部品の搭載
部となる導体パッド１４および熱の放散路となるスルー
ホール１５が形成されている。ここで、導体パッド１４
は、スルーホール１５内面のメッキ１５ａを介して放熱
体１３と接続されている。
する。本発明のチップ状部品搭載用プリント基板の一実
施例について図１により説明する。図において、符号１
０はチップ状部品搭載用プリント基板であり、絶縁層１
１の一方の面に回路パターン１２が形成され、他方の面
に放熱体１３が形成されている。放熱体１３は、その表
面側に大きい放熱面積を有する熱放散部をなす凹凸部１
３ａが形成されていると共に、絶縁層１１側には熱伝導
経路をなす厚み部分、すなわち基部１３ｂを有してい
る。ここで、凹凸部１３ａは、平面に複数の矩形断面を
有する穴を形成した構成とされている。このとき凹凸部
１３ａの形状としては、平面に複数の断面円形の穴が形
成された形状であっても良いし、また、複数のすじ状の
溝が形成された形状であっても良い。さらに、チップ状
部品搭載用プリント基板１０には、チップ状部品の搭載
部となる導体パッド１４および熱の放散路となるスルー
ホール１５が形成されている。ここで、導体パッド１４
は、スルーホール１５内面のメッキ１５ａを介して放熱
体１３と接続されている。
【００１４】上記構成を有するチップ状部品搭載用プリ
ント基板１０への部品の実装を、図１に示すＩＣチップ
１６の実装を例にとって説明する。ＩＣチップ１６は、
導体パッド１４上に載置される。そして、ワイヤボンデ
ィング法によるワイヤ１７により回路パターン１２との
電気的接続がなされ、封止材１８により外部環境からの
保護がなされる。図１に示す部品実装と図５に示す従来
の部品実装の相違点は、放熱体１３と導体層７の形状の
違いのみである。図１においては、放熱体１３の表面側
に凹凸部１３ａが形成され放熱面積が大きいので、放熱
効率は高い。
ント基板１０への部品の実装を、図１に示すＩＣチップ
１６の実装を例にとって説明する。ＩＣチップ１６は、
導体パッド１４上に載置される。そして、ワイヤボンデ
ィング法によるワイヤ１７により回路パターン１２との
電気的接続がなされ、封止材１８により外部環境からの
保護がなされる。図１に示す部品実装と図５に示す従来
の部品実装の相違点は、放熱体１３と導体層７の形状の
違いのみである。図１においては、放熱体１３の表面側
に凹凸部１３ａが形成され放熱面積が大きいので、放熱
効率は高い。
【００１５】次に、上記構成を有する本発明のチップ状
部品搭載用プリント基板の製造方法の一実施例につい
て、製造工程の各段階での断面を示す図２を参照して説
明する。図２（ａ）において、符号２０は両面板であ
り、絶縁層１１の一方の面に薄導体層２１を形成すると
共にこの薄導体層２１よりも厚さの厚い厚導体層２２を
形成して製造する。そして、図２（ｂ）に示すように両
面板２０にスルーホール１５を形成する。次に、図２
（ｃ）に示すようにスルーホール１５の壁面にスルーホ
ールメッキ１５ａを施す。その後、薄導体層２１および
厚導体層２２の全面にドライフィルムを貼付し、薄導体
層２１側については回路パターンを、厚導体層２２側に
ついては凹凸部をそれぞれ形成するように、マスキング
による露光、現像、レジストの一部除去を経て図２
（ｄ）に示すエッチングレジスト膜２３、２４を形成す
る。
部品搭載用プリント基板の製造方法の一実施例につい
て、製造工程の各段階での断面を示す図２を参照して説
明する。図２（ａ）において、符号２０は両面板であ
り、絶縁層１１の一方の面に薄導体層２１を形成すると
共にこの薄導体層２１よりも厚さの厚い厚導体層２２を
形成して製造する。そして、図２（ｂ）に示すように両
面板２０にスルーホール１５を形成する。次に、図２
（ｃ）に示すようにスルーホール１５の壁面にスルーホ
ールメッキ１５ａを施す。その後、薄導体層２１および
厚導体層２２の全面にドライフィルムを貼付し、薄導体
層２１側については回路パターンを、厚導体層２２側に
ついては凹凸部をそれぞれ形成するように、マスキング
による露光、現像、レジストの一部除去を経て図２
（ｄ）に示すエッチングレジスト膜２３、２４を形成す
る。
【００１６】そして、ウエットエッチング処理を施す。
すなわち、エッチング液を噴射して図２（ｅ）に示すよ
うにエッチングレジスト膜２３、２４で覆われていない
導体部分の溶解、除去を行い、薄導体層２１を所定の回
路パターン１２とする。また、厚導体層２２をその表面
部が凹凸部１３ａとされた放熱体１３とする。このと
き、薄導体層２１および厚導体層２２の両方に対してエ
ッチング速度は同じであるから、放熱体１３の絶縁層１
１側には、厚導体層２２と薄導体層２１の厚さの差に対
応する厚み部分（基部）１３ｂが残ることとなり、熱伝
導経路となる。最後に、薬品によりエッチングレジスト
膜２３、２４の剥離、除去を行い、図２（ｆ）に示すチ
ップ状部品搭載用プリント基板１０を得る。
すなわち、エッチング液を噴射して図２（ｅ）に示すよ
うにエッチングレジスト膜２３、２４で覆われていない
導体部分の溶解、除去を行い、薄導体層２１を所定の回
路パターン１２とする。また、厚導体層２２をその表面
部が凹凸部１３ａとされた放熱体１３とする。このと
き、薄導体層２１および厚導体層２２の両方に対してエ
ッチング速度は同じであるから、放熱体１３の絶縁層１
１側には、厚導体層２２と薄導体層２１の厚さの差に対
応する厚み部分（基部）１３ｂが残ることとなり、熱伝
導経路となる。最後に、薬品によりエッチングレジスト
膜２３、２４の剥離、除去を行い、図２（ｆ）に示すチ
ップ状部品搭載用プリント基板１０を得る。
【００１７】上記製造方法は、従来の製造方法とまった
く同じプロセスを経ている。すなわち、従来構成にない
凹凸部１３ａの形成に際しても、処理工程の追加は行っ
ていない。それは、凹凸部１３ａの形成を回路パターン
１２の形成時に同時に行っていることによるものであ
る。したがって、処理工程を追加することなく高い放熱
性を有するチップ状部品搭載用プリント基板を容易に得
ることができる。
く同じプロセスを経ている。すなわち、従来構成にない
凹凸部１３ａの形成に際しても、処理工程の追加は行っ
ていない。それは、凹凸部１３ａの形成を回路パターン
１２の形成時に同時に行っていることによるものであ
る。したがって、処理工程を追加することなく高い放熱
性を有するチップ状部品搭載用プリント基板を容易に得
ることができる。
【００１８】また、図３には本発明のチップ状部品搭載
用プリント基板の他の実施例を示す。図３において、図
１と同一部分については同一符号を付し、その説明を省
略する。図３は、両面板がポリイミドを絶縁層とするフ
レキシブル両面板である場合のチップ状部品搭載用プリ
ント基板の例である。フレキシブル両面板は、絶縁層の
エッチングをアルカリエッチング、エキシマレーザによ
る加工等により行えるため、絶縁層１１に孔部１１ａを
形成し、この孔部１１ａ内においてＩＣチップ１６を放
熱体１３上に載置、固定する構成とされている。よっ
て、ＩＣチップ１６から発生する熱は、放熱体１３を通
して効率よく放散される。
用プリント基板の他の実施例を示す。図３において、図
１と同一部分については同一符号を付し、その説明を省
略する。図３は、両面板がポリイミドを絶縁層とするフ
レキシブル両面板である場合のチップ状部品搭載用プリ
ント基板の例である。フレキシブル両面板は、絶縁層の
エッチングをアルカリエッチング、エキシマレーザによ
る加工等により行えるため、絶縁層１１に孔部１１ａを
形成し、この孔部１１ａ内においてＩＣチップ１６を放
熱体１３上に載置、固定する構成とされている。よっ
て、ＩＣチップ１６から発生する熱は、放熱体１３を通
して効率よく放散される。
【００１９】この際のチップ状部品搭載用プリント基板
の製造は、前記実施例におけるスルーホール１５の形成
工程およびスルーホールメッキ工程を省略すると共にこ
れらの工程に代えて、絶縁層１１にパターンエッチング
により孔部１１ａを形成する工程を追加することにより
行うことができる。本実施例において、チップ状部品搭
載用プリント基板が高い放熱効率を有すること、およ
び、処理工程を追加することなく製造できることは上記
実施例と同様である。
の製造は、前記実施例におけるスルーホール１５の形成
工程およびスルーホールメッキ工程を省略すると共にこ
れらの工程に代えて、絶縁層１１にパターンエッチング
により孔部１１ａを形成する工程を追加することにより
行うことができる。本実施例において、チップ状部品搭
載用プリント基板が高い放熱効率を有すること、およ
び、処理工程を追加することなく製造できることは上記
実施例と同様である。
【００２０】なお、上記の実施例においては、ＩＣチッ
プを実装する例を取り上げたが、本発明は、ＩＣチップ
のみに限定するものではなく他のチップ状部品を実装す
ることももちろん可能である。
プを実装する例を取り上げたが、本発明は、ＩＣチップ
のみに限定するものではなく他のチップ状部品を実装す
ることももちろん可能である。
【００２１】
【発明の効果】請求項１記載のチップ状部品搭載用プリ
ント基板によれば、絶縁層の一方の面に回路パターンが
設けられ、他方の面に凹凸形状を有する放熱体が設けら
れているので、チップ状部品が搭載されたとき、チップ
状部品から発生する熱を放熱体により放散させることが
できる。そして、放熱体は凹凸形状を有しているので、
放熱効率が高い。
ント基板によれば、絶縁層の一方の面に回路パターンが
設けられ、他方の面に凹凸形状を有する放熱体が設けら
れているので、チップ状部品が搭載されたとき、チップ
状部品から発生する熱を放熱体により放散させることが
できる。そして、放熱体は凹凸形状を有しているので、
放熱効率が高い。
【００２２】また、請求項２記載のチップ状部品搭載用
プリント基板の製造方法によれば、一方の面に薄導体層
を形成すると共に同他方の面に該薄導体層よりも厚さの
厚い厚導体層を形成した両面板を製造し、この両面板の
薄導体層にウエットエッチング法により回路パターンを
形成する際、同時に厚導体層の表面についても凹凸部を
形成する。したがって、厚導体層は凹凸部を熱放散部、
エッチングされない厚み部分を熱伝導経路として放熱体
を構成することができる。すなわち、処理工程を追加す
ることなく高い放熱性を有するチップ状部品搭載用プリ
ント基板を容易に得ることができる。
プリント基板の製造方法によれば、一方の面に薄導体層
を形成すると共に同他方の面に該薄導体層よりも厚さの
厚い厚導体層を形成した両面板を製造し、この両面板の
薄導体層にウエットエッチング法により回路パターンを
形成する際、同時に厚導体層の表面についても凹凸部を
形成する。したがって、厚導体層は凹凸部を熱放散部、
エッチングされない厚み部分を熱伝導経路として放熱体
を構成することができる。すなわち、処理工程を追加す
ることなく高い放熱性を有するチップ状部品搭載用プリ
ント基板を容易に得ることができる。
【図１】 本発明のチップ状部品搭載用プリント基板の
一実施例の一部を示す断面図である。
一実施例の一部を示す断面図である。
【図２】 本発明のチップ状部品搭載用プリント基板の
製造方法の一実施例を示す断面図であり、製造工程の各
段階での断面を示す。
製造方法の一実施例を示す断面図であり、製造工程の各
段階での断面を示す。
【図３】 本発明のチップ状部品搭載用プリント基板の
他の実施例の一部を示す断面図である。
他の実施例の一部を示す断面図である。
【図４】 ＣＯＢ基板の一例を示す断面図である。
【図５】 放熱性を有するＣＯＢ基板の一例を示す断面
図である。
図である。
【図６】 チップ状部品搭載用プリント基板の製造方法
の従来例を示す断面図であり、製造工程の各段階での断
面を示す。
の従来例を示す断面図であり、製造工程の各段階での断
面を示す。
【図７】 放熱性を有するＣＯＢ基板の他の例を示す断
面図である。
面図である。
１０…チップ状部品搭載用プリント基板、１１…絶縁
層、１２…回路パターン、１３…放熱体、１３ａ…凹凸
部、２０…両面板、２１…薄導体層、２２…厚導体層。
層、１２…回路パターン、１３…放熱体、１３ａ…凹凸
部、２０…両面板、２１…薄導体層、２２…厚導体層。
Claims (2)
- 【請求項１】 絶縁層（１１）の一方の面に回路パター
ン（１２）が設けられ、他方の面に凹凸形状を有する放
熱体（１３）が設けられたことを特徴とするチップ状部
品搭載用プリント基板。 - 【請求項２】 絶縁層（１１）の一方の面に回路パター
ン（１２）が設けられ、他方の面に放熱体（１３）が設
けられたチップ状部品搭載用プリント基板（１０）を製
造する方法であって、 前記絶縁層（１１）の一方の面に薄導体層（２１）を形
成すると共に同他方の面に該薄導体層（２１）よりも厚
さの厚い厚導体層（２２）を形成した両面板（２０）を
製造し、この両面板（２０）の前記薄導体層（２１）に
回路パターン（１２）を、前記厚導体層（２２）表面に
凹凸部（１３ａ）をウエットエッチング法により同時に
形成することを特徴とするチップ状部品搭載用プリント
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20778094A JPH0878795A (ja) | 1994-08-31 | 1994-08-31 | チップ状部品搭載用プリント基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20778094A JPH0878795A (ja) | 1994-08-31 | 1994-08-31 | チップ状部品搭載用プリント基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878795A true JPH0878795A (ja) | 1996-03-22 |
Family
ID=16545396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20778094A Pending JPH0878795A (ja) | 1994-08-31 | 1994-08-31 | チップ状部品搭載用プリント基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878795A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5991162A (en) * | 1997-06-27 | 1999-11-23 | Nec Corporation | High-frequency integrated circuit device and manufacture method thereof |
| JP2006261239A (ja) * | 2005-03-15 | 2006-09-28 | Toyo Kohan Co Ltd | 冷却層付プリント配線板の製造方法 |
| CN1316608C (zh) * | 2004-02-13 | 2007-05-16 | 上海三思科技发展有限公司 | 一种改善led温升的散热针结构 |
| JP2009076634A (ja) * | 2007-09-20 | 2009-04-09 | Kinsus Interconnect Technology Corp | 熱伝導設計を具えた両面フレキシブル基板 |
| JP2010506419A (ja) * | 2006-10-11 | 2010-02-25 | 日東電工株式会社 | ハードドライブのワイヤボンドプリアンプ用熱伝達装置 |
| JP4722836B2 (ja) * | 2004-03-29 | 2011-07-13 | 三洋電機株式会社 | 回路装置およびその製造方法 |
| JP2012074539A (ja) * | 2010-09-29 | 2012-04-12 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント配線板、電子機器、フレキシブルプリント配線板の製造方法 |
| KR101140429B1 (ko) * | 2010-09-14 | 2012-04-30 | 삼성테크윈 주식회사 | 방열회로기판 및 그 제조 방법 |
| JP2013046004A (ja) * | 2011-08-26 | 2013-03-04 | Steq Co Ltd | 絶縁回路基板並びに半導体モジュール及びその製造方法 |
-
1994
- 1994-08-31 JP JP20778094A patent/JPH0878795A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5991162A (en) * | 1997-06-27 | 1999-11-23 | Nec Corporation | High-frequency integrated circuit device and manufacture method thereof |
| CN1316608C (zh) * | 2004-02-13 | 2007-05-16 | 上海三思科技发展有限公司 | 一种改善led温升的散热针结构 |
| JP4722836B2 (ja) * | 2004-03-29 | 2011-07-13 | 三洋電機株式会社 | 回路装置およびその製造方法 |
| JP2006261239A (ja) * | 2005-03-15 | 2006-09-28 | Toyo Kohan Co Ltd | 冷却層付プリント配線板の製造方法 |
| JP2010506419A (ja) * | 2006-10-11 | 2010-02-25 | 日東電工株式会社 | ハードドライブのワイヤボンドプリアンプ用熱伝達装置 |
| JP2009076634A (ja) * | 2007-09-20 | 2009-04-09 | Kinsus Interconnect Technology Corp | 熱伝導設計を具えた両面フレキシブル基板 |
| KR101140429B1 (ko) * | 2010-09-14 | 2012-04-30 | 삼성테크윈 주식회사 | 방열회로기판 및 그 제조 방법 |
| JP2012074539A (ja) * | 2010-09-29 | 2012-04-12 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント配線板、電子機器、フレキシブルプリント配線板の製造方法 |
| JP2013046004A (ja) * | 2011-08-26 | 2013-03-04 | Steq Co Ltd | 絶縁回路基板並びに半導体モジュール及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5599747A (en) | Method of making circuitized substrate | |
| KR101297915B1 (ko) | 회로 기판, 회로 기판을 포함하는 조립품 및 회로 기판의 형성 방법 | |
| KR960040102A (ko) | 금속기재 다층 회로 기판 및 그 제조 방법과 이를 구비하는 반도체 모듈 | |
| US5953594A (en) | Method of making a circuitized substrate for chip carrier structure | |
| JPH0878795A (ja) | チップ状部品搭載用プリント基板およびその製造方法 | |
| KR101529324B1 (ko) | 배선 회로 기판 및 그 제조 방법 | |
| JP2664408B2 (ja) | 混成集積回路の製造方法 | |
| JP3284969B2 (ja) | 多層配線基板 | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JPH0155591B2 (ja) | ||
| JP2831971B2 (ja) | 半導体素子搭載用プリント配線板およびその製造方法 | |
| JPH065994A (ja) | 多層プリント配線板 | |
| JP2684893B2 (ja) | 混成集積回路装置 | |
| KR100771291B1 (ko) | 방열기판 및 그 제조방법 | |
| JPH07123186B2 (ja) | 回路装置 | |
| JPS6134989A (ja) | 電子部品搭載用基板 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| US8330049B2 (en) | Circuit board module and method of manufacturing the same | |
| JP2005064327A (ja) | 高放熱型プラスチックパッケージ | |
| JPH08264910A (ja) | 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法 | |
| JPH036096A (ja) | 回路基板 | |
| JPH0758269A (ja) | 放熱体及び半導体パッケージ | |
| JP2005183879A (ja) | 高放熱型プラスチックパッケージ | |
| KR910004738Y1 (ko) | 방열판을 구비한 인쇄회로기판 | |
| JP2684757B2 (ja) | 半導体装置パッケージ |