JPH0864725A - 樹脂封止型半導体装置およびその製造方法 - Google Patents
樹脂封止型半導体装置およびその製造方法Info
- Publication number
- JPH0864725A JPH0864725A JP6215239A JP21523994A JPH0864725A JP H0864725 A JPH0864725 A JP H0864725A JP 6215239 A JP6215239 A JP 6215239A JP 21523994 A JP21523994 A JP 21523994A JP H0864725 A JPH0864725 A JP H0864725A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- semiconductor
- semiconductor device
- balls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 電子回路が集積、形成された半導体チップを
トランスファーモールド法により樹脂で封止した半導体
装置によって、ＩＣカードやメモリカード用パッケージ
等に最適な薄型の樹脂封止型半導体装置を提供する。 【構成】 半導体チップの電極上にバンプまたはＡｕボ
ールを形成し、該バンプまたはＡｕボールをモールド樹
脂の表面に露出させる。 【効果】 パッケージの厚さを、従来の各種方式に比べ
て薄くすることができるので、メモリカードなどへの多
段実装、ＩＳＯ規格のカードへの実装が可能となる。ま
た、パッケージサイズをチップと同サイズとすることが
できるので、実装面積を小さくすることができ、高密度
実装が可能になる等の効果が得られる。
トランスファーモールド法により樹脂で封止した半導体
装置によって、ＩＣカードやメモリカード用パッケージ
等に最適な薄型の樹脂封止型半導体装置を提供する。 【構成】 半導体チップの電極上にバンプまたはＡｕボ
ールを形成し、該バンプまたはＡｕボールをモールド樹
脂の表面に露出させる。 【効果】 パッケージの厚さを、従来の各種方式に比べ
て薄くすることができるので、メモリカードなどへの多
段実装、ＩＳＯ規格のカードへの実装が可能となる。ま
た、パッケージサイズをチップと同サイズとすることが
できるので、実装面積を小さくすることができ、高密度
実装が可能になる等の効果が得られる。
Description
【０００１】
【産業上の利用分野】この発明は、電子回路が集積、形
成された半導体チップ（以下、ＩＣチップという）をト
ランスファーモールド法により樹脂で封止した樹脂封止
型半導体装置とその製造方法に関する。具体的にいえ
ば、この発明は、薄型パッケージやＢＧＡに係り、特
に、ＩＣカードやメモリカード用パッケージ等に最適な
樹脂封止型半導体装置とその製造方法に関する。
成された半導体チップ（以下、ＩＣチップという）をト
ランスファーモールド法により樹脂で封止した樹脂封止
型半導体装置とその製造方法に関する。具体的にいえ
ば、この発明は、薄型パッケージやＢＧＡに係り、特
に、ＩＣカードやメモリカード用パッケージ等に最適な
樹脂封止型半導体装置とその製造方法に関する。
【０００２】
【従来の技術】近年、樹脂封止型半導体装置のパッケー
ジは軽薄短小化の傾向にある。その中でも、特に薄型半
導体パッケージは、今後、メモリカードの高容量化のた
めに、需要の増加が見込まれている。このような現在の
パッケージとメモリカードの傾向を図で説明する。
ジは軽薄短小化の傾向にある。その中でも、特に薄型半
導体パッケージは、今後、メモリカードの高容量化のた
めに、需要の増加が見込まれている。このような現在の
パッケージとメモリカードの傾向を図で説明する。
【０００３】図１７は、薄型半導体パッケージの厚さ
と、ＪＥＩＤＡの規格のＩＣメモリカードの厚さとの関
係を示す図である。
と、ＪＥＩＤＡの規格のＩＣメモリカードの厚さとの関
係を示す図である。
【０００４】この図１７に示すように、現在のＩＣメモ
リカードの厚さは、ＪＥＩＤＡの規格により、３．３ｍ
ｍとなっている。その一方で、現在の薄型半導体パッケ
ージは、１．０ｍｍ厚のものが主流であり、上述の厚さ
３．３ｍｍのメモリカードの場合には、両面実装をする
ことが可能である（図１７の左上の欄）。
リカードの厚さは、ＪＥＩＤＡの規格により、３．３ｍ
ｍとなっている。その一方で、現在の薄型半導体パッケ
ージは、１．０ｍｍ厚のものが主流であり、上述の厚さ
３．３ｍｍのメモリカードの場合には、両面実装をする
ことが可能である（図１７の左上の欄）。
【０００５】これを現在開発中の厚さ０．５ｍｍの半導
体パッケージに置き換えると、４段実装まで可能とな
り、メモリー容量的にも、厚さ１．０ｍｍのパッケージ
の場合に比較して、２倍に拡大することができる（図１
７の右上の欄）。また、メモリカードの場合には、上述
の高容量化のほかに、カードそれ自体を薄型化する傾向
にある。
体パッケージに置き換えると、４段実装まで可能とな
り、メモリー容量的にも、厚さ１．０ｍｍのパッケージ
の場合に比較して、２倍に拡大することができる（図１
７の右上の欄）。また、メモリカードの場合には、上述
の高容量化のほかに、カードそれ自体を薄型化する傾向
にある。
【０００６】例えば、次の段階のカードの規格として、
ＪＥＩＤＡによって厚さ２．２ｍｍのカードが定められ
ている（図１７の下の欄）。この厚さのメモリカードの
場合、厚さ１．０ｍｍの半導体パッケージは、片面実装
しかできないが（図１７の左下の欄）、厚さ０．５ｍｍ
以下のパッケージになると、２段以上の多段実装が可能
となる（図１７の右下の欄）。
ＪＥＩＤＡによって厚さ２．２ｍｍのカードが定められ
ている（図１７の下の欄）。この厚さのメモリカードの
場合、厚さ１．０ｍｍの半導体パッケージは、片面実装
しかできないが（図１７の左下の欄）、厚さ０．５ｍｍ
以下のパッケージになると、２段以上の多段実装が可能
となる（図１７の右下の欄）。
【０００７】さらに、薄型化メモリカードは、ＩＳＯ規
格の厚さ０．７６ｍｍ（クレジットカードと同じ厚さ）
のスマートカードとして応用することも考えられる。ス
マートカードの側面を、次の図に示す。
格の厚さ０．７６ｍｍ（クレジットカードと同じ厚さ）
のスマートカードとして応用することも考えられる。ス
マートカードの側面を、次の図に示す。
【０００８】図１８は、超薄型ＩＣパッケージについ
て、ＩＳＯ規格のスマートカードへのモジュールの応用
例を示す側面図である。
て、ＩＳＯ規格のスマートカードへのモジュールの応用
例を示す側面図である。
【０００９】この図１８に示すように、スマートカード
の厚さが０．７６ｍｍになると、現現の厚さ１．０ｍｍ
のパッケージでは、もはや搭載不可能となる。そのた
め、厚さ０．５ｍｍ以下の半導体装置（半導体パッケー
ジ）が必要となる。
の厚さが０．７６ｍｍになると、現現の厚さ１．０ｍｍ
のパッケージでは、もはや搭載不可能となる。そのた
め、厚さ０．５ｍｍ以下の半導体装置（半導体パッケー
ジ）が必要となる。
【００１０】このような要求に応じて、厚さ０．７６ｍ
ｍのスマートカードと同等のサイズのメモリカードに実
装するために、ＣＯＢ（チップ・オン・ボード）方式や
テープキャリア方式なども提案されている。その実装形
態を、次の図１９と図２０で説明する。
ｍのスマートカードと同等のサイズのメモリカードに実
装するために、ＣＯＢ（チップ・オン・ボード）方式や
テープキャリア方式なども提案されている。その実装形
態を、次の図１９と図２０で説明する。
【００１１】図１９は、ＣＯＢ方式のＩＣパッケージに
ついて、その実装形態の一例を示す側面図である。図に
おいて、５１は半導体チップ、５２は基板、５３は接着
剤、５４はＡｕ線、５５は電極パッド、５６は基板パッ
ドを示す。
ついて、その実装形態の一例を示す側面図である。図に
おいて、５１は半導体チップ、５２は基板、５３は接着
剤、５４はＡｕ線、５５は電極パッド、５６は基板パッ
ドを示す。
【００１２】この図１９に示すように、ＣＯＢ方式で
は、半導体チップ５１を直接基板５２の上に搭載し、チ
ップ５１上の電極パッド５５から基板５２のメッキ上な
どにワイヤボンドを行う方法が採用されている。
は、半導体チップ５１を直接基板５２の上に搭載し、チ
ップ５１上の電極パッド５５から基板５２のメッキ上な
どにワイヤボンドを行う方法が採用されている。
【００１３】図２０は、テープキャリア方式のＩＣパッ
ケージについて、その実装形態の一例を示す側面図であ
る。図における符号は図１９と同様であり、５７はテー
プ、５８はバンプを示す。
ケージについて、その実装形態の一例を示す側面図であ
る。図における符号は図１９と同様であり、５７はテー
プ、５８はバンプを示す。
【００１４】テープキャリア方式では、この図２０に示
すように、半導体チップ５１の電極パッド５５をテープ
５７にバンプ５８で接続して、基板５２等に実装する方
法が用いられている。しかしながら、これらの図１９や
図２０に示した従来方式でも、次のような問題点があ
る。例えば、図１９のＣＯＢ方式においては、モジュー
ルの不良率が高い。
すように、半導体チップ５１の電極パッド５５をテープ
５７にバンプ５８で接続して、基板５２等に実装する方
法が用いられている。しかしながら、これらの図１９や
図２０に示した従来方式でも、次のような問題点があ
る。例えば、図１９のＣＯＢ方式においては、モジュー
ルの不良率が高い。
【００１５】また、図２０のテープキャリア方式におい
ては、コストが極めて高価な上、実装の自動化が困難で
ある、という問題点がある。さらに、以上に述べたリー
ドを有する半導体装置を実装する方式や、ＣＯＢ方式、
テープキャリア方式などでは、チップの周囲に配置され
たリードや、基板上のメッキ部分にワイヤボンディング
を行ったり、テープで電極パッドに接続しなければなら
ないので、基本的に電極パッドをチップの周辺部に配置
する必要がある。
ては、コストが極めて高価な上、実装の自動化が困難で
ある、という問題点がある。さらに、以上に述べたリー
ドを有する半導体装置を実装する方式や、ＣＯＢ方式、
テープキャリア方式などでは、チップの周囲に配置され
たリードや、基板上のメッキ部分にワイヤボンディング
を行ったり、テープで電極パッドに接続しなければなら
ないので、基本的に電極パッドをチップの周辺部に配置
する必要がある。
【００１６】そのため、チップ内の配線を無理に引き回
さなければならず、結果的に、半導体デバイスの高集積
化やチップサイズの縮小化への大きな妨げとなってい
る。また、従来から、以上のような問題点を解決するた
めに、ワイヤやテープを有しないフリップチップ方式な
ども実施されている。
さなければならず、結果的に、半導体デバイスの高集積
化やチップサイズの縮小化への大きな妨げとなってい
る。また、従来から、以上のような問題点を解決するた
めに、ワイヤやテープを有しないフリップチップ方式な
ども実施されている。
【００１７】図２１は、フリップチップ方式のＩＣパッ
ケージについて、その実装形態の一例を示す側面図であ
る。図における符号は図１９および図２０と同様であ
る。
ケージについて、その実装形態の一例を示す側面図であ
る。図における符号は図１９および図２０と同様であ
る。
【００１８】このフリップチップ方式は、図２１に示す
ように、半導体チップ５１の電極パッド５５上にバンプ
５８を予め形成し、このバンプ５８で直接基板５２に接
着固定する方式である。このような方式を用いれば、実
装面積やチップサイズの縮小化が可能となり、カードの
高容量化を実現することができる。
ように、半導体チップ５１の電極パッド５５上にバンプ
５８を予め形成し、このバンプ５８で直接基板５２に接
着固定する方式である。このような方式を用いれば、実
装面積やチップサイズの縮小化が可能となり、カードの
高容量化を実現することができる。
【００１９】しかしながら、従来のＣＯＢ方式、テープ
キャリア方式あるいはフリップチップ方式などのよう
に、樹脂封止型半導体装置以外の方式では、半導体チッ
プがモールド樹脂で覆われていない構造が多いため、チ
ップ表面が外力によってダメージを受けることも多い。
さらに、これらの方式においては、半導体チップの表面
の保護のためにポッティング樹脂を滴下して封止を行う
場合もあるが、トランスファーモールドによる樹脂封止
の方式と比較して、樹脂の厚さの制御が困難である。
キャリア方式あるいはフリップチップ方式などのよう
に、樹脂封止型半導体装置以外の方式では、半導体チッ
プがモールド樹脂で覆われていない構造が多いため、チ
ップ表面が外力によってダメージを受けることも多い。
さらに、これらの方式においては、半導体チップの表面
の保護のためにポッティング樹脂を滴下して封止を行う
場合もあるが、トランスファーモールドによる樹脂封止
の方式と比較して、樹脂の厚さの制御が困難である。
【００２０】その上、封止工程では、ほとんど加圧しな
いで行うため、封止する樹脂そのものがポーラスであ
り、その分だけ水分などを透過しやすく、耐湿性等、半
導体装置の信頼性の面で劣る、などの問題がある。以上
のように、従来の各種方式の半導体装置には、いずれも
一長一短があり、現在求められているチップサイズで、
かつ、パッケージの薄型化とチップの高集積化とが可能
な半導体装置は、存在していない、という問題があっ
た。
いで行うため、封止する樹脂そのものがポーラスであ
り、その分だけ水分などを透過しやすく、耐湿性等、半
導体装置の信頼性の面で劣る、などの問題がある。以上
のように、従来の各種方式の半導体装置には、いずれも
一長一短があり、現在求められているチップサイズで、
かつ、パッケージの薄型化とチップの高集積化とが可能
な半導体装置は、存在していない、という問題があっ
た。
【００２１】
【発明が解決しようとする課題】この発明では、従来の
各種方式の半導体装置がもっている多くの不都合を解決
し、チップサイズの半導体パッケージを提供すると共
に、パッケージの薄型化とチップの高集積化とを可能に
した樹脂封止型半導体装置およびその製造方法を提供す
ることを目的とする。
各種方式の半導体装置がもっている多くの不都合を解決
し、チップサイズの半導体パッケージを提供すると共
に、パッケージの薄型化とチップの高集積化とを可能に
した樹脂封止型半導体装置およびその製造方法を提供す
ることを目的とする。
【００２２】
【課題を解決するための手段】この発明は、第１に、半
導体チップの電極上にバンプまたはＡｕボールを形成
し、該バンプまたはＡｕボールをモールド樹脂の表面に
露出させた構成の樹脂封止型半導体装置としている。
導体チップの電極上にバンプまたはＡｕボールを形成
し、該バンプまたはＡｕボールをモールド樹脂の表面に
露出させた構成の樹脂封止型半導体装置としている。
【００２３】第２に、上記第１の樹脂封止型半導体装置
の製造方法であり、半導体ウェハーのそれぞれの半導体
チップの電極上にバンプまたはＡｕボールを形成し、そ
の後に前記半導体ウェハーの表面および／または裏面に
モールドする樹脂封止型半導体装置の製造方法である。
の製造方法であり、半導体ウェハーのそれぞれの半導体
チップの電極上にバンプまたはＡｕボールを形成し、そ
の後に前記半導体ウェハーの表面および／または裏面に
モールドする樹脂封止型半導体装置の製造方法である。
【００２４】第３に、上記第２の製造方法により得られ
たモールド済みの半導体ウェハーにおいて、モールド樹
脂の表面にバンプまたはＡｕボールが露出していない、
もしくは充分な露出面積が得られないとき、必要に応じ
てモールド樹脂表面を研削して、前記バンプまたはＡｕ
ボールを露出させる製造方法である。
たモールド済みの半導体ウェハーにおいて、モールド樹
脂の表面にバンプまたはＡｕボールが露出していない、
もしくは充分な露出面積が得られないとき、必要に応じ
てモールド樹脂表面を研削して、前記バンプまたはＡｕ
ボールを露出させる製造方法である。
【００２５】第４に、上記第２または第３の製造方法に
より得られたモールド済みの半導体ウェハーにおいて、
ダイシングを施して、単体に分割することを特徴とする
製造方法である。
より得られたモールド済みの半導体ウェハーにおいて、
ダイシングを施して、単体に分割することを特徴とする
製造方法である。
【００２６】第５に、上記第１の樹脂封止型半導体装置
の製造方法であり、個々に分割された半導体チップの電
極上にバンプまたはＡｕボールを形成し、その後に前記
半導体チップの表面および／または裏面にモールド樹脂
を形成し、必要に応じて樹脂表面を研削して、前記バン
プまたはＡｕボールを露出させる製造方法である。
の製造方法であり、個々に分割された半導体チップの電
極上にバンプまたはＡｕボールを形成し、その後に前記
半導体チップの表面および／または裏面にモールド樹脂
を形成し、必要に応じて樹脂表面を研削して、前記バン
プまたはＡｕボールを露出させる製造方法である。
【００２７】
【作用】この発明では、電極パッドの上にバンプまたは
金（Ａｕ）ボールを形成した半導体チップの表面および
／または裏面を、モールド樹脂で封止し、モールド樹脂
の表面または裏面を露出させれば、外部との電気的接続
が可能になる、という点に着目して、チップサイズの半
導体パッケージを実現すると共に、パッケージの薄型
化、チップの高集積化を可能している。
金（Ａｕ）ボールを形成した半導体チップの表面および
／または裏面を、モールド樹脂で封止し、モールド樹脂
の表面または裏面を露出させれば、外部との電気的接続
が可能になる、という点に着目して、チップサイズの半
導体パッケージを実現すると共に、パッケージの薄型
化、チップの高集積化を可能している。
【００２８】具体的にいえば、この発明の樹脂封止型半
導体装置では、メモリカードなどの実装基板回路中の半
導体素子を改良して、モールド樹脂保護における電気特
性の保証や品質信頼性等を維持すると共に、フリップチ
ップ素子等と同等の面実装密度を達成し、高集積の実装
を可能にしている（請求項１の発明）。また、このよう
な樹脂封止型半導体装置を製造するための製造方法につ
いて提案する（請求項２から請求項５の発明）。
導体装置では、メモリカードなどの実装基板回路中の半
導体素子を改良して、モールド樹脂保護における電気特
性の保証や品質信頼性等を維持すると共に、フリップチ
ップ素子等と同等の面実装密度を達成し、高集積の実装
を可能にしている（請求項１の発明）。また、このよう
な樹脂封止型半導体装置を製造するための製造方法につ
いて提案する（請求項２から請求項５の発明）。
【００２９】
【実施例１】次に、この発明の樹脂封止型半導体装置お
よびその製造方法について、図面を参照しながら、その
実施例を詳細に説明する。この実施例は、請求項１から
請求項５の発明に対応している。
よびその製造方法について、図面を参照しながら、その
実施例を詳細に説明する。この実施例は、請求項１から
請求項５の発明に対応している。
【００３０】すでに述べたように、この発明の半導体装
置（ＩＣ）は、半導体チップの電極上にバンプまたはＡ
ｕボールを形成し、電極をモールド樹脂の片側の表面に
露出させた超薄型の構成である。この実施例では、半導
体装置の両面をモールド樹脂で封止した場合である。ま
ず、この発明の半導体装置について、斜視図でその構成
を説明する。
置（ＩＣ）は、半導体チップの電極上にバンプまたはＡ
ｕボールを形成し、電極をモールド樹脂の片側の表面に
露出させた超薄型の構成である。この実施例では、半導
体装置の両面をモールド樹脂で封止した場合である。ま
ず、この発明の半導体装置について、斜視図でその構成
を説明する。
【００３１】図１は、この発明の半導体装置について、
一実施例を示す斜視図である。図において、１はこの発
明の半導体装置（ＩＣ）、２は半導体チップ、３はモー
ルド樹脂で、３ａは表側のモールド樹脂、３ｂは裏側の
モールド樹脂、２０は外部電極（メッキ層）を示す。
一実施例を示す斜視図である。図において、１はこの発
明の半導体装置（ＩＣ）、２は半導体チップ、３はモー
ルド樹脂で、３ａは表側のモールド樹脂、３ｂは裏側の
モールド樹脂、２０は外部電極（メッキ層）を示す。
【００３２】この図１に示すように、この発明の半導体
装置１は、中央の半導体ウェハー２の両面がモールド樹
脂３で覆われており、外部電極（メッキ層）２０が、そ
の片面の表側のモールド樹脂３ａから露出されている。
このように構成することにより、パッケージの薄型化が
可能となり、同時にメモリカードなどの高容量化も実現
される。
装置１は、中央の半導体ウェハー２の両面がモールド樹
脂３で覆われており、外部電極（メッキ層）２０が、そ
の片面の表側のモールド樹脂３ａから露出されている。
このように構成することにより、パッケージの薄型化が
可能となり、同時にメモリカードなどの高容量化も実現
される。
【００３３】また、リードを有しないチップと同サイズ
の樹脂封止型半導体パッケージが得られるので、実装面
積を小さくすることができる。しかも、回路構成上も極
めて強固であるから、信頼性の高い高密度実装が可能に
なる。次に、図１に示したこの発明の半導体装置１の製
造工程を、図２から図１１を用いて説明する。
の樹脂封止型半導体パッケージが得られるので、実装面
積を小さくすることができる。しかも、回路構成上も極
めて強固であるから、信頼性の高い高密度実装が可能に
なる。次に、図１に示したこの発明の半導体装置１の製
造工程を、図２から図１１を用いて説明する。
【００３４】図２は、この発明の半導体装置１を得るた
めの半導体ウェハーの一例を示す斜視図である。図にお
いて、１１は半導体ウェハー、１２はオリフラを示す。
めの半導体ウェハーの一例を示す斜視図である。図にお
いて、１１は半導体ウェハー、１２はオリフラを示す。
【００３５】図３は、図２に示した半導体ウェハー１１
の中に形成されている１素子を示す概略図である。図に
おいて、４は電極パッド、１３はチップ、１４はスクラ
イブラインを示す。
の中に形成されている１素子を示す概略図である。図に
おいて、４は電極パッド、１３はチップ、１４はスクラ
イブラインを示す。
【００３６】この図３に示すように、半導体ウェハー１
１は複数のチップ１３から構成されている。各チップ１
３は、その後、通常はウェハー状態で裏面研削を施した
後、ダイシングの工程において個々に分割される。各チ
ップ１３には、それぞれ回路パターンが形成され、ま
た、主としてチップ１３の周囲部に、外部との電気的な
接続を行うための電極パッド４が形成されている。
１は複数のチップ１３から構成されている。各チップ１
３は、その後、通常はウェハー状態で裏面研削を施した
後、ダイシングの工程において個々に分割される。各チ
ップ１３には、それぞれ回路パターンが形成され、ま
た、主としてチップ１３の周囲部に、外部との電気的な
接続を行うための電極パッド４が形成されている。
【００３７】図４は、図２に示した半導体ウェハー１１
について、電極パッド４が形成されたチップ１３周囲部
の要部断面図である。図における符号は図２および図３
と同様である。
について、電極パッド４が形成されたチップ１３周囲部
の要部断面図である。図における符号は図２および図３
と同様である。
【００３８】図５は、図４に示した半導体ウェハー１１
において、その電極パッド４の上にバンプを形成した状
態を示す要部断面図である。図における符号は図２およ
び図３と同様であり、１５はバンプを示す。
において、その電極パッド４の上にバンプを形成した状
態を示す要部断面図である。図における符号は図２およ
び図３と同様であり、１５はバンプを示す。
【００３９】図４に示した半導体ウェハー１１の電極パ
ッド４の上に、従来から行われている方法によって、バ
ンプ１５を形成する。このような処理によって、図５に
示したように、電極パッド４の上にバンプ１５が形成さ
れる。
ッド４の上に、従来から行われている方法によって、バ
ンプ１５を形成する。このような処理によって、図５に
示したように、電極パッド４の上にバンプ１５が形成さ
れる。
【００４０】図６は、通常のワイヤボンディング方式に
よって、電極パッド４上にＡｕボールを形成した状態を
示す要部断面図である。図における符号は図２および図
３と同様であり、１６はＡｕボール、１７はＡｕ線、１
８はキャピラリを示す。
よって、電極パッド４上にＡｕボールを形成した状態を
示す要部断面図である。図における符号は図２および図
３と同様であり、１６はＡｕボール、１７はＡｕ線、１
８はキャピラリを示す。
【００４１】また、バンプ１５の代りに、図６に示すよ
うに、電極パッド４の上にＡｕボール１６を形成しても
よい。以上の工程によって、半導体ウェハー１１の電極
パッド４上に、バンプ１５またはＡｕボール１６を形成
した後、樹脂封止を行う。
うに、電極パッド４の上にＡｕボール１６を形成しても
よい。以上の工程によって、半導体ウェハー１１の電極
パッド４上に、バンプ１５またはＡｕボール１６を形成
した後、樹脂封止を行う。
【００４２】図７は、半導体ウェハー１１の樹脂封止工
程を説明する図で、モールド金型に挾み込んだ状態を示
す概略断面図である。図における符号は図６と同様であ
り、２１はモールド金型で、２１Ａはその上金型、２１
Ｂは下金型、２２Ａは上キャビティ、２２Ｂは下キャビ
ティ、２３Ａは上ランナー、２３Ｂは下ランナー、２４
Ａは上ゲート、２４Ｂは下ゲートを示す。
程を説明する図で、モールド金型に挾み込んだ状態を示
す概略断面図である。図における符号は図６と同様であ
り、２１はモールド金型で、２１Ａはその上金型、２１
Ｂは下金型、２２Ａは上キャビティ、２２Ｂは下キャビ
ティ、２３Ａは上ランナー、２３Ｂは下ランナー、２４
Ａは上ゲート、２４Ｂは下ゲートを示す。
【００４３】先の図６で説明した工程が終了したチップ
１３は、この図７に示すように、モールド金型２１に入
れられて、樹脂封止される。すなわち、半導体ウェハー
１１を上金型２１Ａと下金型２１Ｂとで上下から挾み込
み、半導体ウェハー１１の表側と裏側をモールド樹脂３
で成形する。
１３は、この図７に示すように、モールド金型２１に入
れられて、樹脂封止される。すなわち、半導体ウェハー
１１を上金型２１Ａと下金型２１Ｂとで上下から挾み込
み、半導体ウェハー１１の表側と裏側をモールド樹脂３
で成形する。
【００４４】この場合に、半導体ウェハー１１の両面の
樹脂３は、薄く広い範囲にモールドする必要があるの
で、モールド樹脂３の硬化温度や粘度特性、さらにモー
ルド金型２１の成形温度、射出圧力、射出時間、予熱時
間などのモールド条件を最適化して行う。その後、従来
のウェハーの裏面研削と同様の工程で、表側および裏側
のモールド樹脂３ａ，３ｂの薄膜を研削し、後出の図１
０に示すように、バンプ１５またはＡｕボール１６をモ
ールド樹脂３ａの表面に露出させる。
樹脂３は、薄く広い範囲にモールドする必要があるの
で、モールド樹脂３の硬化温度や粘度特性、さらにモー
ルド金型２１の成形温度、射出圧力、射出時間、予熱時
間などのモールド条件を最適化して行う。その後、従来
のウェハーの裏面研削と同様の工程で、表側および裏側
のモールド樹脂３ａ，３ｂの薄膜を研削し、後出の図１
０に示すように、バンプ１５またはＡｕボール１６をモ
ールド樹脂３ａの表面に露出させる。
【００４５】このとき、バンプ１５またはＡｕボール１
６の露出面積がほぼ均一になるように、予めバンプ１５
の面積もしくはＡｕボール１６の大きさを調整してお
く。なお、先の図７に示した実施例では、バンプ１５も
しくはＡｕボール１６はモールド樹脂３ａに完全に覆わ
れており、外部との接続を行うために、モールド樹脂３
ａの研削の工程が必要となる。
６の露出面積がほぼ均一になるように、予めバンプ１５
の面積もしくはＡｕボール１６の大きさを調整してお
く。なお、先の図７に示した実施例では、バンプ１５も
しくはＡｕボール１６はモールド樹脂３ａに完全に覆わ
れており、外部との接続を行うために、モールド樹脂３
ａの研削の工程が必要となる。
【００４６】図８は、図６の半導体ウェハー１１をモー
ルド金型２１に挾み込み、Ａｕボール１６が上金型２１
Ａに接した状態を示す概略断面図である。図における符
号は図６および図７と同様である。
ルド金型２１に挾み込み、Ａｕボール１６が上金型２１
Ａに接した状態を示す概略断面図である。図における符
号は図６および図７と同様である。
【００４７】この図８に示すように、予めバンプ１５も
しくはＡｕボール１６を高めに形成しておき、モールド
金型２１で挾み込んだときに、上型２１Ａの内面にこれ
らのバンプ１５もしくはＡｕボール１６の先端が当たる
ようにしておく。この方法によれば、成形後に、すでに
バンプ１５もしくはＡｕボール１６の一部がモールド樹
脂表面上に露出されているので、図７のような研削の工
程を省くことができる。
しくはＡｕボール１６を高めに形成しておき、モールド
金型２１で挾み込んだときに、上型２１Ａの内面にこれ
らのバンプ１５もしくはＡｕボール１６の先端が当たる
ようにしておく。この方法によれば、成形後に、すでに
バンプ１５もしくはＡｕボール１６の一部がモールド樹
脂表面上に露出されているので、図７のような研削の工
程を省くことができる。
【００４８】図９は、半導体ウェハー１１を図７または
図８に示したモールド金型２１で成形した後の状態を示
す概略斜視図である。図における符号は図２と同様であ
り、１９はモールド樹脂で、１９ａは表側モールド樹
脂、１９ｂは裏側モールド樹脂を示す。
図８に示したモールド金型２１で成形した後の状態を示
す概略斜視図である。図における符号は図２と同様であ
り、１９はモールド樹脂で、１９ａは表側モールド樹
脂、１９ｂは裏側モールド樹脂を示す。
【００４９】図１０は、モールド成形済みの半導体ウェ
ハー１１のモールド樹脂１９を研削し、表面にＡｕボー
ル１６を露出させた状態を示す概略断面図である。
ハー１１のモールド樹脂１９を研削し、表面にＡｕボー
ル１６を露出させた状態を示す概略断面図である。
【００５０】図１１は、表側モールド樹脂１９ａの表面
に露出させたＡｕボール１６の上にメッキを施した後の
状態を示す断面図である。図において、２０はメッキ層
を示す。
に露出させたＡｕボール１６の上にメッキを施した後の
状態を示す断面図である。図において、２０はメッキ層
を示す。
【００５１】図７や図８で説明したように、半導体ウェ
ハー１１をモールド金型２１を使用してモールド成形を
行うと、図９に示すように、両面がモールド樹脂１９
ａ，１９ｂで用われた半導体ウェハー１１が得られる。
このようにして得られた半導体ウェハー１１に、図１０
に示すように、両面のモールド樹脂１９を研削して、表
側モールド樹脂１９ａの表面にＡｕボール１６を露出さ
せる。
ハー１１をモールド金型２１を使用してモールド成形を
行うと、図９に示すように、両面がモールド樹脂１９
ａ，１９ｂで用われた半導体ウェハー１１が得られる。
このようにして得られた半導体ウェハー１１に、図１０
に示すように、両面のモールド樹脂１９を研削して、表
側モールド樹脂１９ａの表面にＡｕボール１６を露出さ
せる。
【００５２】その後、図１１に示すように、露出したバ
ンプ１５もしくはＡｕボール１６の上に半田メッキ等の
処理を行って、メッキ層２０を形成する。以上の図２か
ら図１１のような処理工程が行われ、モールド済みウェ
ハー１１にダイシングを施して個々の単体にすれば、図
１に示したような基板実装が可能な形態の半導体装置
（ＩＣ）１が得られる。
ンプ１５もしくはＡｕボール１６の上に半田メッキ等の
処理を行って、メッキ層２０を形成する。以上の図２か
ら図１１のような処理工程が行われ、モールド済みウェ
ハー１１にダイシングを施して個々の単体にすれば、図
１に示したような基板実装が可能な形態の半導体装置
（ＩＣ）１が得られる。
【００５３】この第１実施例で説明した半導体装置（半
導体パッケージ）では、半導体のチップ１３の表面がモ
ールド樹脂３ａ，３ｂに覆われているので、チップ表面
がダメージを受けることがなく、また耐湿性も確保する
ことが可能である。その上、リードを有しないチップと
同サイズの樹脂封止型半導体パッケージが得られるの
で、実装面積も小さくすることができる。
導体パッケージ）では、半導体のチップ１３の表面がモ
ールド樹脂３ａ，３ｂに覆われているので、チップ表面
がダメージを受けることがなく、また耐湿性も確保する
ことが可能である。その上、リードを有しないチップと
同サイズの樹脂封止型半導体パッケージが得られるの
で、実装面積も小さくすることができる。
【００５４】
【実施例２】この実施例も、請求項１から請求項５の発
明に対応している。先の第１の実施例では、半導体装置
１の両面をモールド樹脂３ａ，３ｂで封止した場合を説
明したが、この第２の実施例では、半導体装置１の片面
だけをモールド樹脂で封止する点に特徴を有している。
最初に、この第２の実施例の半導体装置を斜視図で説明
する。
明に対応している。先の第１の実施例では、半導体装置
１の両面をモールド樹脂３ａ，３ｂで封止した場合を説
明したが、この第２の実施例では、半導体装置１の片面
だけをモールド樹脂で封止する点に特徴を有している。
最初に、この第２の実施例の半導体装置を斜視図で説明
する。
【００５５】図１２は、この発明の半導体装置の第２の
実施例を示す斜視図である。図における符号は図１と同
様であり、３１はこの発明の半導体装置を示す。
実施例を示す斜視図である。図における符号は図１と同
様であり、３１はこの発明の半導体装置を示す。
【００５６】この図１２に示す半導体装置３１は、その
上面（表側）のみにモールド樹脂３ａが形成されている
点を除けば、先の第１の実施例で説明した図１の半導体
装置１と基本的に同様の構成である。次に、図１２に示
す半導体装置３１の製造工程を、図１３と図１４を用い
て説明する。
上面（表側）のみにモールド樹脂３ａが形成されている
点を除けば、先の第１の実施例で説明した図１の半導体
装置１と基本的に同様の構成である。次に、図１２に示
す半導体装置３１の製造工程を、図１３と図１４を用い
て説明する。
【００５７】図１３は、この発明の第２の実施例におい
て、半導体ウェハー１１の樹脂封止工程を説明する図
で、モールド金型に挾み込んだ状態を示す概略断面図で
ある。図における符号は図６と同様であり、３２はモー
ルド成形用上金型、３２Ａはそのキャビティ、３２Ｂは
ランナー、３２Ｃはゲート、３３は下金型を示す。
て、半導体ウェハー１１の樹脂封止工程を説明する図
で、モールド金型に挾み込んだ状態を示す概略断面図で
ある。図における符号は図６と同様であり、３２はモー
ルド成形用上金型、３２Ａはそのキャビティ、３２Ｂは
ランナー、３２Ｃはゲート、３３は下金型を示す。
【００５８】この第２の実施例でも、図２から図６まで
の工程は共通しており、半導体ウェハー１１の電極パッ
ド４上にＡｕボール１６を形成した状態で、その上面に
モールド成形を行う。このモールド成形工程では、図１
３に示すように、半導体ウェハー１１の表側のみにモー
ルド樹脂３ａを成形する。
の工程は共通しており、半導体ウェハー１１の電極パッ
ド４上にＡｕボール１６を形成した状態で、その上面に
モールド成形を行う。このモールド成形工程では、図１
３に示すように、半導体ウェハー１１の表側のみにモー
ルド樹脂３ａを成形する。
【００５９】このように半導体ウェハー１１の片側だけ
にモールド樹脂３ａの薄膜を形成させると、熱線膨張率
の違いから、ウェハー１１に反りが生じることがある。
そこで、この場合には、モールド樹脂３ａの熱線膨張係
数が、半導体ウェハー１１のそれに近い値の材料を選択
するのが好ましい。
にモールド樹脂３ａの薄膜を形成させると、熱線膨張率
の違いから、ウェハー１１に反りが生じることがある。
そこで、この場合には、モールド樹脂３ａの熱線膨張係
数が、半導体ウェハー１１のそれに近い値の材料を選択
するのが好ましい。
【００６０】図１４は、図１３でモールド成形された半
導体ウェハー１１を上下研削し、露出したＡｕボール１
６の上にメッキを施した状態を示す断面図である。図に
おける符号は図１１および図１３と同様である。
導体ウェハー１１を上下研削し、露出したＡｕボール１
６の上にメッキを施した状態を示す断面図である。図に
おける符号は図１１および図１３と同様である。
【００６１】このような工程が終了した後、モールド樹
脂３ａの表面、また必要に応じて半導体ウェハー１１の
裏面を、先の第１の実施例で述べたのと同様な方法で研
削する。さらに、露出したＡｕボール１６（もしくはバ
ンプ１５）の上に半田メッキ等の処理を行って、メッキ
層２０を形成する。
脂３ａの表面、また必要に応じて半導体ウェハー１１の
裏面を、先の第１の実施例で述べたのと同様な方法で研
削する。さらに、露出したＡｕボール１６（もしくはバ
ンプ１５）の上に半田メッキ等の処理を行って、メッキ
層２０を形成する。
【００６２】なお、半導体ウェハー１１の裏面を研削す
る理由は、原理的には半導体ウェハー１１の表層数十μ
ｍのアクティブ層を残していれば、デバイスとしては正
常に機能し得るが、全体の厚さが１００μｍ程度までの
半導体装置３１を得るためには、その裏面も研削すれ
ば、超薄型パッケージを実現することが可能になるから
である。その後、図１３と図１４の工程を行った半導体
ウェハー１１を個々の単体に分割すれば、先の図１２に
示したような半導体装置３１が得られる。
る理由は、原理的には半導体ウェハー１１の表層数十μ
ｍのアクティブ層を残していれば、デバイスとしては正
常に機能し得るが、全体の厚さが１００μｍ程度までの
半導体装置３１を得るためには、その裏面も研削すれ
ば、超薄型パッケージを実現することが可能になるから
である。その後、図１３と図１４の工程を行った半導体
ウェハー１１を個々の単体に分割すれば、先の図１２に
示したような半導体装置３１が得られる。
【００６３】
【実施例３】第１と第２の実施例では、両面をモールド
樹脂３ａ，３ｂで封止した半導体装置１や、片面をモー
ルド樹脂３ａで封止した半導体装置３１を製造する場合
に、図２に示したような半導体ウェハー１１を使用する
場合を述べた。この第３の実施例では、半導体ウェハー
１１を予め個々のチップ単体に分割しておき、その後
に、第１の実施例で述べたのと同様な方法で、電極パッ
ド４の上にバンプ１５もしくはＡｕボール１６を形成す
る点に特徴を有している。
樹脂３ａ，３ｂで封止した半導体装置１や、片面をモー
ルド樹脂３ａで封止した半導体装置３１を製造する場合
に、図２に示したような半導体ウェハー１１を使用する
場合を述べた。この第３の実施例では、半導体ウェハー
１１を予め個々のチップ単体に分割しておき、その後
に、第１の実施例で述べたのと同様な方法で、電極パッ
ド４の上にバンプ１５もしくはＡｕボール１６を形成す
る点に特徴を有している。
【００６４】したがって、得られる半導体装置１，３１
は、先の第１や第２の実施例と同様である。この第３の
実施例について、図１５と図１６を用いて説明する。
は、先の第１や第２の実施例と同様である。この第３の
実施例について、図１５と図１６を用いて説明する。
【００６５】図１５は、半導体ウェハー１１から個々に
分割されたチップ単体を示す斜視図である。図における
符号は図３と同様であり、４１はチップ単体を示す。
分割されたチップ単体を示す斜視図である。図における
符号は図３と同様であり、４１はチップ単体を示す。
【００６６】図１６は、この発明の第３の実施例におい
て、半導体チップ単体４１の樹脂封止工程を説明する図
で、モールド成形用金型に挾み込んだ状態を示す概略断
面図である。図における符号は図１３および図１５と同
様である。
て、半導体チップ単体４１の樹脂封止工程を説明する図
で、モールド成形用金型に挾み込んだ状態を示す概略断
面図である。図における符号は図１３および図１５と同
様である。
【００６７】基本的な処理工程は、先に述べた第１や第
２の実施例と同様であり、図２に示したような半導体ウ
ェハー１１を、予め図１５に示すようなチップ単体４１
に分割する。この図１５に示した状態で、第１の実施例
で述べたのと同様な方法によって、電極パッド４の上に
Ａｕボール１６（もしくはバンプ１５）を形成し、図１
６に示すように、各チップ４１ごとに用意されたモール
ド成形用上金型３２内のキャビティ３２Ａにチップ単体
４１を配置する。
２の実施例と同様であり、図２に示したような半導体ウ
ェハー１１を、予め図１５に示すようなチップ単体４１
に分割する。この図１５に示した状態で、第１の実施例
で述べたのと同様な方法によって、電極パッド４の上に
Ａｕボール１６（もしくはバンプ１５）を形成し、図１
６に示すように、各チップ４１ごとに用意されたモール
ド成形用上金型３２内のキャビティ３２Ａにチップ単体
４１を配置する。
【００６８】そして、チップ単体４１の表側（またはそ
の裏側にも）にモールド樹脂３の薄膜を成形する。その
後、モールド樹脂３ａ（もしくはチップ単体４１の裏
面）を研削し、所要の半導体装置１，３１を製造する。
これらの工程は、第１や第２の実施例で述べたのと同様
である。
の裏側にも）にモールド樹脂３の薄膜を成形する。その
後、モールド樹脂３ａ（もしくはチップ単体４１の裏
面）を研削し、所要の半導体装置１，３１を製造する。
これらの工程は、第１や第２の実施例で述べたのと同様
である。
【００６９】
【発明の効果】請求項１の樹脂封止型半導体装置によれ
ば、パッケージの厚さを、従来の各種方式に比べて薄く
することができる。したがって、第１に、メモリカード
などへの多段実装、ＩＳＯ規格のカードへの実装が可能
となる。
ば、パッケージの厚さを、従来の各種方式に比べて薄く
することができる。したがって、第１に、メモリカード
などへの多段実装、ＩＳＯ規格のカードへの実装が可能
となる。
【００７０】第２に、パッケージサイズをチップと同サ
イズとすることができるので、実装面積を小さくするこ
とができ、高密度実装が可能になる。第３に、リードへ
のワイヤボンディングが不要となるので、電極パッドの
配置が比較的自由にできる。
イズとすることができるので、実装面積を小さくするこ
とができ、高密度実装が可能になる。第３に、リードへ
のワイヤボンディングが不要となるので、電極パッドの
配置が比較的自由にできる。
【００７１】その結果、回路の無駄な引き回しをする必
要がなくなり、半導体チップのより一層の高集積化も実
現される。第４に、半導体チップがモールド樹脂で保護
されるので、チップ面へのダメージが低減し、また耐湿
性も向上する。
要がなくなり、半導体チップのより一層の高集積化も実
現される。第４に、半導体チップがモールド樹脂で保護
されるので、チップ面へのダメージが低減し、また耐湿
性も向上する。
【００７２】第５に、リードフレームを有しないので、
ダイボンディングやリード加工などの工程が不要とな
り、また、リード曲がりやコプラナリティーといったリ
ードフレームに起因する不良も解消される。
ダイボンディングやリード加工などの工程が不要とな
り、また、リード曲がりやコプラナリティーといったリ
ードフレームに起因する不良も解消される。
【００７３】請求項２から請求項５の製造方法によれ
ば、以上のように優れた樹脂封止型半導体装置が得られ
ると共に、歩留りも向上されるので、結果的に低コスト
の製造が可能になる。
ば、以上のように優れた樹脂封止型半導体装置が得られ
ると共に、歩留りも向上されるので、結果的に低コスト
の製造が可能になる。
【図１】この発明の半導体装置について、一実施例を示
す斜視図である。
す斜視図である。
【図２】この発明の半導体装置１を得るための半導体ウ
ェハーの一例を示す斜視図である。
ェハーの一例を示す斜視図である。
【図３】図２に示した半導体ウェハー１１の中に形成さ
れている１素子を示す概略図である。
れている１素子を示す概略図である。
【図４】図２に示した半導体ウェハー１１について、電
極パッド４が形成されたチップ１３周囲部の要部断面図
である。
極パッド４が形成されたチップ１３周囲部の要部断面図
である。
【図５】図４に示した半導体ウェハー１１において、そ
の電極パッド４の上にバンプを形成した状態を示す要部
断面図である。
の電極パッド４の上にバンプを形成した状態を示す要部
断面図である。
【図６】通常のワイヤボンディング方式によって、電極
パッド４上にＡｕボールを形成した状態を示す要部断面
図である。
パッド４上にＡｕボールを形成した状態を示す要部断面
図である。
【図７】半導体ウェハー１１の樹脂封止工程を説明する
図で、モールド金型に挾み込んだ状態を示す概略断面図
である。
図で、モールド金型に挾み込んだ状態を示す概略断面図
である。
【図８】図６の半導体ウェハー１１をモールド金型２１
に挾み込み、Ａｕボール１６が上金型２１Ａに接した状
態を示す概略断面図である。
に挾み込み、Ａｕボール１６が上金型２１Ａに接した状
態を示す概略断面図である。
【図９】半導体ウェハー１１を図７または図８に示した
モールド金型２１で成形した後の状態を示す概略斜視図
である。
モールド金型２１で成形した後の状態を示す概略斜視図
である。
【図１０】モールド成形済みの半導体ウェハー１１のモ
ールド樹脂１９を研削し、表面にＡｕボール１６を露出
させた状態を示す概略断面図である。
ールド樹脂１９を研削し、表面にＡｕボール１６を露出
させた状態を示す概略断面図である。
【図１１】表側モールド樹脂１９ａの表面に露出させた
Ａｕボール１６の上にメッキを施した後の状態を示す断
面図である。
Ａｕボール１６の上にメッキを施した後の状態を示す断
面図である。
【図１２】この発明の半導体装置の第２の実施例を示す
斜視図である。
斜視図である。
【図１３】この発明の第２の実施例において、半導体ウ
ェハー１１の樹脂封止工程を説明する図で、モールド金
型に挾み込んだ状態を示す概略断面図である。
ェハー１１の樹脂封止工程を説明する図で、モールド金
型に挾み込んだ状態を示す概略断面図である。
【図１４】図１３でモールド成形された半導体ウェハー
１１を上下研削し、露出したＡｕボール１６の上にメッ
キを施した状態を示す断面図である。
１１を上下研削し、露出したＡｕボール１６の上にメッ
キを施した状態を示す断面図である。
【図１５】半導体ウェハー１１から個々に分割されたチ
ップ単体を示す斜視図である。
ップ単体を示す斜視図である。
【図１６】この発明の第３の実施例において、半導体チ
ップ単体４１の樹脂封止工程を説明する図で、モールド
成形用金型に挾み込んだ状態を示す概略断面図である。
ップ単体４１の樹脂封止工程を説明する図で、モールド
成形用金型に挾み込んだ状態を示す概略断面図である。
【図１７】薄型半導体パッケージの厚さと、ＪＥＩＤＡ
の規格のＩＣメモリカードの厚さとの関係を示す図であ
る。
の規格のＩＣメモリカードの厚さとの関係を示す図であ
る。
【図１８】超薄型ＩＣパッケージについて、ＩＳＯ規格
のスマートカードへのモジュールの応用例を示す側面図
である。
のスマートカードへのモジュールの応用例を示す側面図
である。
【図１９】ＣＯＢ方式のＩＣパッケージについて、その
実装形態の一例を示す側面図である。
実装形態の一例を示す側面図である。
【図２０】テープキャリア方式のＩＣパッケージについ
て、その実装形態の一例を示す側面図である。
て、その実装形態の一例を示す側面図である。
【図２１】フリップチップ方式のＩＣパッケージについ
て、その実装形態の一例を示す側面図である。
て、その実装形態の一例を示す側面図である。
１ この発明の半導体装置 ２ 半導体チップ ３ モールド樹脂 ４ 電極パッド １１ 半導体ウェハー １２ オリフラ １３ チップ １５ バンプ １６ Ａｕボール １７ Ａｕ線 １８ キャピラリ １９ モールド樹脂 ２０ メッキ層 ３１ この発明の半導体装置 ４１ チップ単体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/56 Ｔ Ｒ 21/301 21/321
Claims (5)
- 【請求項１】 半導体チップの電極上にバンプまたはＡ
ｕボールを形成し、該バンプまたはＡｕボールをモール
ド樹脂の表面に露出させたことを特徴とする樹脂封止型
半導体装置。 - 【請求項２】 請求項１の樹脂封止型半導体装置の製造
方法であり、 半導体ウェハーのそれぞれの半導体チップの電極上にバ
ンプまたはＡｕボールを形成し、その後に前記半導体ウ
ェハーの表面および／または裏面にモールドすることを
特徴とする樹脂封止型半導体装置の製造方法。 - 【請求項３】 請求項２の製造方法により得られたモー
ルド済みの半導体ウェハーにおいて、 モールド樹脂の表面にバンプまたはＡｕボールが露出し
ていない、もしくは充分な露出面積が得られないとき、
必要に応じてモールド樹脂表面を研削して、前記バンプ
またはＡｕボールを露出させることを特徴とする樹脂封
止型半導体装置の製造方法。 - 【請求項４】 請求項２または請求項３の製造方法によ
り得られたモールド済みの半導体ウェハーにおいて、 ダイシングを施して、単体に分割することを特徴とする
樹脂封止型半導体装置の製造方法。 - 【請求項５】 請求項１の樹脂封止型半導体装置の製造
方法であり、 個々に分割された半導体チップの電極上にバンプまたは
Ａｕボールを形成し、その後に前記半導体チップの表面
および／または裏面にモールド樹脂を形成し、必要に応
じて樹脂表面を研削して、前記バンプまたはＡｕボール
を露出させることを特徴とする樹脂封止型半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21523994A JP3449796B2 (ja) | 1994-08-18 | 1994-08-18 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21523994A JP3449796B2 (ja) | 1994-08-18 | 1994-08-18 | 樹脂封止型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864725A true JPH0864725A (ja) | 1996-03-08 |
| JP3449796B2 JP3449796B2 (ja) | 2003-09-22 |
Family
ID=16669027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21523994A Expired - Lifetime JP3449796B2 (ja) | 1994-08-18 | 1994-08-18 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3449796B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11297750A (ja) * | 1998-04-08 | 1999-10-29 | Matsushita Electron Corp | 半導体装置およびその製造方法および半導体装置の実装方法 |
| JP2000101162A (ja) * | 1998-09-25 | 2000-04-07 | Asahi Kasei Denshi Kk | 小型磁電変換素子とその製造方法 |
| JP2000223602A (ja) * | 1999-01-29 | 2000-08-11 | Motorola Japan Ltd | チップを基板に接合する構造およびその製造方法 |
| US6229222B1 (en) | 1998-06-09 | 2001-05-08 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6249043B1 (en) | 1998-06-02 | 2001-06-19 | Oki Electric Industry Co., Ltd. | Resin-sealed type semiconductor device, and method of manufacturing the same |
| JP2001521288A (ja) * | 1997-10-20 | 2001-11-06 | フリップ・チップ・テクノロジーズ・エルエルシー | チップスケールパッケージ及びその形成方法 |
| US6353267B1 (en) * | 1999-09-22 | 2002-03-05 | Oki Electric Industry Co., Ltd. | Semiconductor device having first and second sealing resins |
| WO2001088975A3 (de) * | 2000-05-13 | 2002-06-20 | Micronas Gmbh | Verfahren zum herstellen eines bauteils |
| KR20020076838A (ko) * | 2001-03-30 | 2002-10-11 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| US6467674B1 (en) | 1999-12-09 | 2002-10-22 | Casio Computer Co., Ltd. | Method of manufacturing semiconductor device having sealing film on its surface |
| US6573598B2 (en) | 1999-04-06 | 2003-06-03 | Oki Electric Industry Co, Ltd. | Semiconductor device and method of fabricating the same |
| JP2005079577A (ja) * | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | ウェーハレベルチップサイズパッケージの製造方法及びそれに使われるモールディング装置 |
| US6881611B1 (en) | 1996-07-12 | 2005-04-19 | Fujitsu Limited | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device |
| US7309919B2 (en) | 2001-03-27 | 2007-12-18 | Oki Electric Industry Co., Ltd. | Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer |
| JP2008205518A (ja) * | 2008-06-02 | 2008-09-04 | Sharp Corp | 半導体装置の製造方法 |
| JP2010086991A (ja) * | 2008-09-29 | 2010-04-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| US7704801B2 (en) | 1999-12-27 | 2010-04-27 | Oki Semiconductor Co., Ltd. | Resin for sealing semiconductor device, resin-sealed semiconductor device and the method of manufacturing the semiconductor device |
| US8404496B2 (en) | 1999-11-11 | 2013-03-26 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
-
1994
- 1994-08-18 JP JP21523994A patent/JP3449796B2/ja not_active Expired - Lifetime
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6881611B1 (en) | 1996-07-12 | 2005-04-19 | Fujitsu Limited | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device |
| JP2001521288A (ja) * | 1997-10-20 | 2001-11-06 | フリップ・チップ・テクノロジーズ・エルエルシー | チップスケールパッケージ及びその形成方法 |
| JPH11297750A (ja) * | 1998-04-08 | 1999-10-29 | Matsushita Electron Corp | 半導体装置およびその製造方法および半導体装置の実装方法 |
| US6249043B1 (en) | 1998-06-02 | 2001-06-19 | Oki Electric Industry Co., Ltd. | Resin-sealed type semiconductor device, and method of manufacturing the same |
| US6229222B1 (en) | 1998-06-09 | 2001-05-08 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2000101162A (ja) * | 1998-09-25 | 2000-04-07 | Asahi Kasei Denshi Kk | 小型磁電変換素子とその製造方法 |
| JP2000223602A (ja) * | 1999-01-29 | 2000-08-11 | Motorola Japan Ltd | チップを基板に接合する構造およびその製造方法 |
| JP4598905B2 (ja) * | 1999-01-29 | 2010-12-15 | フリースケール セミコンダクター インコーポレイテッド | 半導体素子の製造方法 |
| US6573598B2 (en) | 1999-04-06 | 2003-06-03 | Oki Electric Industry Co, Ltd. | Semiconductor device and method of fabricating the same |
| US6852564B2 (en) | 1999-04-06 | 2005-02-08 | Oki Electric Industry Co, Ltd. | Semiconductor device and method of fabricating the same |
| US6699735B2 (en) | 1999-09-22 | 2004-03-02 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
| US6562658B2 (en) | 1999-09-22 | 2003-05-13 | Oki Electric Industry Co., Ltd. | Method of making semiconductor device having first and second sealing resins |
| US6353267B1 (en) * | 1999-09-22 | 2002-03-05 | Oki Electric Industry Co., Ltd. | Semiconductor device having first and second sealing resins |
| US8759119B2 (en) | 1999-11-11 | 2014-06-24 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| US8404496B2 (en) | 1999-11-11 | 2013-03-26 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| US6467674B1 (en) | 1999-12-09 | 2002-10-22 | Casio Computer Co., Ltd. | Method of manufacturing semiconductor device having sealing film on its surface |
| US7704801B2 (en) | 1999-12-27 | 2010-04-27 | Oki Semiconductor Co., Ltd. | Resin for sealing semiconductor device, resin-sealed semiconductor device and the method of manufacturing the semiconductor device |
| WO2001088975A3 (de) * | 2000-05-13 | 2002-06-20 | Micronas Gmbh | Verfahren zum herstellen eines bauteils |
| US8044507B2 (en) | 2001-03-27 | 2011-10-25 | Oki Semiconductor Co., Ltd. | Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer |
| US7309919B2 (en) | 2001-03-27 | 2007-12-18 | Oki Electric Industry Co., Ltd. | Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer |
| US7800221B2 (en) | 2001-03-27 | 2010-09-21 | Oki Semiconductor Co., Ltd. | Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer |
| KR20020076838A (ko) * | 2001-03-30 | 2002-10-11 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| JP2005079577A (ja) * | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | ウェーハレベルチップサイズパッケージの製造方法及びそれに使われるモールディング装置 |
| JP2008205518A (ja) * | 2008-06-02 | 2008-09-04 | Sharp Corp | 半導体装置の製造方法 |
| JP2010086991A (ja) * | 2008-09-29 | 2010-04-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3449796B2 (ja) | 2003-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518655B2 (en) | Multi-chip package-type semiconductor device | |
| US7545048B2 (en) | Stacked die package | |
| JP3449796B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
| KR101031394B1 (ko) | 광 센서 패키지 | |
| US20090134507A1 (en) | Adhesive on wire stacked semiconductor package | |
| WO2005001935A2 (en) | Integrated circuit package having stacked integrated circuits and method therefor | |
| JP2891692B1 (ja) | 半導体装置 | |
| US20020153601A1 (en) | Multi-chip package | |
| US6046504A (en) | Resin-encapsulated LOC semiconductor device having a thin inner lead | |
| US6894904B2 (en) | Tab package | |
| US20070166882A1 (en) | Methods for fabricating chip-scale packages having carrier bonds | |
| US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
| JP3683696B2 (ja) | 半導体素子の製造方法 | |
| JP3670853B2 (ja) | 半導体装置 | |
| US7781259B2 (en) | Method of manufacturing a semiconductor using a rigid substrate | |
| US6927485B2 (en) | Substrate for semiconductor package | |
| US7008826B2 (en) | Lead-frame-based semiconductor package and fabrication method thereof | |
| US6105245A (en) | Method of manufacturing a resin-encapsulated semiconductor package | |
| KR100487135B1 (ko) | 볼그리드어레이패키지 | |
| US20080038872A1 (en) | Method of manufacturing semiconductor device | |
| JP3789633B2 (ja) | 半導体装置 | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| KR19980022527A (ko) | 클립 리드를 갖는 칩 스케일 패키지 | |
| EP1205973A1 (en) | Low-profile semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |