JPH08505556A - 部分的なビーム形成 - Google Patents

Abstract

(57)【要約】 本発明の原理によれば、発明人によって取り上げられた利点は、ディジタルビームフォーマ内のディジタルハードウェアの動作の速度は、例えばデータ信号の多重位相を備え、そして次に多重位相データをＮ並列加算パス内で処理することによって向上されるという技術である。補間デシメーションフィルタは、Ｎ並列加算パスからの多重位相データを受け取り、そして出力に、減ぜられたデータレート（１／Ｎ）を持つ信号を提供する。この技術によれば、必要なビーム形成遅延を形成するための個別のディジタル回路の動作の速度は、一般的なコストビーム形成補間装置に比較して増加することはなく、その結果、実効データレートは係数Ｎだけ増加し、そして係数Ｎだけ遅延量子化エラーを減少させるという結果をもたらす。本発明の原理によれば、補間デシメーションフィルタは、最も都合の良い場所においてビームフォーマ内に組み込まれる。すなわち、これは受信チャンネルの１つのグループの部分的ビーム形成の後に、および最終ビームの形成の前に、ビームフォーマ処理内に組み込まれる。このアプローチは、最終的なビーム形成を単純なものとすることができ、そして比較的低いデータレートにおいて実行され、そしてビームフォーマ内に繰り返し使用されている単独の形式の集積回路上に都合良く設けることができる回路への制限となるより高いレートの信号処理を可能とする。

Description

【発明の詳細な説明】 部分的なビーム形成 関係する出願との参照関係 本出願と同じ代理人に委託され、そしてこれと同時に出願された、多重位相並 列処理を持つディジタルビームフォーマと題する、米国特許出願第９３ Ｐ ７ ４１８号が、関係する出願である。 発明の背景 １．発明の分野 本発明は、ディジタル信号処理技術、すなわちアナログ−ディジタルコンバー タ、ディジタルメモリ、加算器、乗算器、フィルタ等、を用いる時間ドメイン受 信ビームフォーマに、そしてより特定化すれば、医療用超音波診断装置内のディ ジタル受信ビーム形成のための方法および装置に関する。 ２．本発明の背景 装置内のビーム形成の目的は、他の場所からのノイズおよび干渉信号の存在す る中にあって、望ましい場所から到達した信号の受信を改善するために狭いビー ムを形成することにある。ビーム形成は、エネルギー送信または受信の間に実行 される。本発明は、受信の間のビームの形成に関する。 ビーム形成は多くの用途、すなわちレーダー、ソナー、通信、地球物理学、宇 宙物理学等、において有益である。本発明は、超音波結像におけるビーム形成に 関する。医療用超音波結像装置を用いて、患者の身体内の解剖学的構造が表示さ れ、そして分析されることができる。この装置は、極めて高い周波数（標準的に は２ＭＨｚから１０ＭＨｚ）の音波を患者内に送信し、そして次に試験されてい る身体内の構造から反射されたエコーを処理する。この装置の目的は、戻ってき たエコーを表示および／または分析することである。医療用超音波診断装置によ って用いられるディスプレイには多くの型式が存在するが、おそらく最も一般的 に使用されているものの１つは、試験されている解剖学的構造の選択された断面 の二次元イメージである。動作のこの重要なモードは、エコーまたはＢモードと 呼ばれている。動作のこのモードを用いて、患者の中のかなりの数の解剖学的欠 陥が検出される。さらに、そのような欠陥のサイズもよりまたはわずかに精密に 決定することができる。動作のこのモードにおいては、選択された断面からの全 てのエコーが処理され、そして表示される。動作のこのモードにおける実行に関 して最もクリティカルな動作パラメータは、分解能セルのサイズである。分解能 セルのサイズは、ダイナミックな焦点あわせおよびダイナミックな（整合された ） フィルタを設けることによって減少（それによって分解能を向上させる）させる ことができる。これらの技術はアナログビームフォーマよりもディジタルビーム フォーマにおいて設ける方が容易である。 幾つかの診療用途においては、解剖学的欠陥は比較的小さく、そしてより大き な解剖学的構造から反射されたエコーによって影が投じられる。しかし、血管内 または付近の小さな解剖学的欠陥は、欠陥内を流れる速度における比較的大きな 変化を生じさせることによってそれ自体明らかにされる。ドップラーシフトエコ ー処理技術が移動する物体の速度を決めるために用いられることは知られている 。血液流に関するドップラーシフトの表示は、比較的小さな解剖学上の異常をよ り容易に検出することを可能とする。キムによって出願された米国特許第４，８ ００，８９１号において説明されているような、カラーフローとして今や一般的 に知られている、動作のこのモードは、血液速度に関するドップラー情報を解剖 学的構造の大きな選択された断面から収集することを可能としている。しかし、 充分に高いフレームレートにおいて正確な高い分解能をもって血液流イメージを 出現させるために充分な超音波データを得ることは難しい。小さな断面領域から 血液流の速度に関するより精密なドップラー情報を得るためには、例えば、１９ ８６年６月に発行されたヒューレットパッカードジャーナルの３５ページから４ ０ページに示されているハルバーグとシーレによる文献から知られるような、ド ップラー処理技術が用いられる。この技術を用いることによって、より多くの時 間を選択された小さな領域に振り向けることが可能となった。このドップラーデ ータは普通ＦＦＴ技術によって処理され、そしてスペクトルによって表示される 。ドップラーデータはまた可聴信号としても提供される。 ビーム形成の品質は、超音波結像装置の動作のこれまで説明されたモードの正 確さ、分解能および他のパラメータに大きな影響を与える。一般的なビームフォ ーマは、特定の方向から超音波ビームフォーマ上に入射する超音波圧力場の信号 伝搬遅延に整合させるために、電子的な時間遅延を備えている。この時間遅延（ または空間的処理）は、背景ノイズおよび方向性干渉に関するコヒーレント波面 の振幅を拡大させる。アナログビームフォーマにおいては、このことはアナログ 遅延線および加算ネットワークを用いて行われる。これらのアナログコンポーネ ントは、多くの異なる方法において最近の超音波診断装置を制限しており、そし てそのためこれは望ましいことではない。それらは比較的高価であり、不安定で あり、そして環境条件および経年によって影響される。アナログコンポーネント はまた、注意深い製造および組立を必要とする。アナログ遅延線の使用もまた、 最近の超音波装置の望ま しい柔軟性を制限する。前に説明された動作の主要なモードをサポートするため に、アナログビームフォーマにおいては多くの妥協が行われてきた。さらにまた 、リアルタイムの超音波装置のフレームレートを増加させるために必要な、並列 処理は、もしビームフォーマがアナログ処理技術を用いて行われるのであれば、 極めて高価なものである。 ディジタルコンポーネントの特性および信頼性の向上およびコストの減少は、 古典的アナログビーム形成に比較してディジタルビーム形成がより多く選択され る可能性を示している。精密さ、安定性および柔軟性は、ディジタル信号処理技 術の主要な利点である。現在の標準的なディジタル回路は、３０ＭＨｚを越える ナイキストレートで働くことができる。それらのサンプリング周波数は最近の超 音波信号のＲＦサンプリングおよび一次的処理のためには充分に高いものである 。しかし、ディジタルビームフォーマにおける伝搬遅延に適切に整合させるため に必要とされるサンプリングレートは、正確な信号再構築のためにはナイキスト レートよりも数倍大きなものであり、すなわちこれは１００ＭＨｚを越えるもの である。必要とされる精密さに結合されたそれらの処理速度は、現在利用できる アナログ−ディジタルコンバータ（ＡＤＣ）の実行れレベルよりも上にある。残 りのディジタル機能（例えばＡＤＣ以外）は、標準的なディジタルコンポーネン ト を用いる並列処理によってそれらの速度において実行することが可能である。 １９７９年６月に発行されたＩＥＥＥの会報、第６７巻第６号の９０４ページ −９１９ページに載せられている論文においてプリドハムおよびムッチによって 提案された方法は、ディジタル補間を使用することによりディジタルビーム形成 におけるＡＤＣのために必要とされる高速サンプリングを容易にした。受け取ら れたエコーは、ナイキスト周波数、ｆ₀、を満足するかまたはそれを越える間隔 においてサンプルされることのみが必要である。ＡＤＣサンプリングレートにお けるこの節減のための価格は、ディジタル処理要求において相応して増加する。 ビーム形成のために必要とされる微細遅延の増加は、ディジタル補間を用いて発 現される。ディジタル補間においては、データは最初にゼロにパッドされ（例え ばデータにゼロが散在され）、これはデータレートを効果的に向上させる。処理 における後のポイントにおいて、ディジタルフィルタが、そのオリジナル値にデ ータレートを節減するために用いられる。プリドハムおよびムッチは、２つの代 替的アプローチを提案した。その第１は、プレビーム形成補間アプローチであり 、各受け取られたチャンネルに関するゼロパッディング回路および補間フィルタ がＡＤＣの後に、しかしビーム形成回路の前に設けられる。第２は、ポストビー ム形成補間アプローチであり、補 間フィルタはビーム形成の後に設けられる。ビーム形成の後のフィルタリングは 、ビーム形成は線形動作であるために可能である。第１のアプローチにおいては 、信号処理要求は、補間フィルタが各受け取られたチャンネルに関して必要であ るために、理想的ではない。第２のアプローチにおいては、フィルタリングが各 チャンネルに関してよりも単に一度だけ行われるので、第１のアプローチにおい て必要とされる処理と比較すれば補間フィルタリングのために必要とされるディ ジタル処理は減少する。ディジタル処理要求は補間フィルタを、ディジタルビー ムフォーマの後の受信回路のディジタルフィルタ内に組み合わせることによって さらに減少する。しかし、ビーム形成信号処理は、ビームフォーマ処理レート（ すなわち必要とされる時間遅延を発生するために必要となるレート）が信号ナイ キストレートよりもかなり高いために、理想的なものではない。 装置が信号ナイキストレートにおいて動作するディジタル回路によって作り上 げられることができるように、信号処理レートを最小化するディジタルビーム形 成のための方法および装置を提供することが、本発明の１つの目的である。超音 波診断装置内にそのような方法または装置を組み合わせることは、ディジタルビ ーム形成の全ての利点、すなわち動作の種々のモードの柔軟性、並列チャンネル ビーム形成、ダイナミック 焦点あわせ、整合されたフィルタリング等を、信号処理データレートを最小にし て提供できるものである。 発明の概要 本発明の原理によれば、発明者によって取り上げられた利点は、ディジタルビ ームフォーマにおけるディジタルハードウェアの動作の速度は信号データの多重 位相を設け、そして次にＮ並列加算パスにおいて多重位相データを処理すること によって減少させることができるという事実に基づいている。この技術によれば 、必要なビーム形成遅延を形成するための個々のディジタル回路の動作の速度は 一般的なポストビーム形成補間計画に比べて増加することはなく、その結果、こ れによって実行データレートが係数Ｎだけ増加し、そして係数Ｎだけ遅延量子化 エラーが減少するという結果をもたらす。加えて、補間デシメーションフィルタ が最も都合の良い場所においてビームフォーマ内に組み合わせられる。このこと は、受信チャンネルの１つのグループの部分的なビーム形成の後に、および最終 ビームの形成の前に、これがビームフォーマ処理内に組み入れられるということ である。このアプローチは、最終ビーム形成を単純にし、そして比較的低いデー タレートにおいて実行されることを可能とする。さらに、グループ分けされた受 信チャンネルを適切に選択することにより、多重位相データ処理および引き続く 補間 が都合良く単独の集積回路または回路ボードに局限される。 本発明のこれらの、そして別の特色と利点とは、望ましい実施例の以下の説明 から、そして請求の範囲から、明らかになるであろう。 本発明を充分に理解するために、本発明の望ましい実施例の以下の詳細な説明 と、そして添付図面が備えられている。 図面類の簡単な説明 第１図は、ディジタルビームフォーマおよび、各受信チャンネルからのデータ サンプルのシリアル加算を持つ、従来技術による超音波結像装置を描いた機能ブ ロック図であり、 第２図は、ビルトイン試験回路に含まれるように変更された第１図のディジタ ルビームフォーマにおけるデータサンプルのシリアル加算を形成する機能ブロッ ク図であり、 第３図は、ディジタルビームフォーマのための新しい多重位相並列処理装置を 機能ブロック図として描いた図であり、これは第１図の実施例と比較すると、ビ ーム形成の精密さを二重化するための新しい装置の図であり、 第４図は、第３図に描かれているように構成された、しかし４位相データおよ び４並列加算パスを持つ、デ ィジタルビームフォーマのための新しいダイナミック遅延時間コントローラのブ ロック図であり、 第５図は、ビーム形成を行うために、第４図に示された４つの位相の別々の１ つずつに、３つの隣接する受信チャンネルのための連続するＮデータサンプルの 割り当てを絵画的に示した図であり、 第６図は、本発明の原理によって構成された、そして第４図に示されたディジ タルビームフォーマのためのデータサンプルの整列、補間、およびデシメーショ ンのために使用される、ＦＩＲフィルタの詳細なブロック図であり、 第７図は、部分的なビームフォーマおよび、各部分的なビームフォーマからの 信号サンプルのシリアル加算を含む、本発明のさらに別の特色によって構成され たディジタルビームフォーマの機能ブロック図である。 望ましい実施例の詳細な説明 最近の医療用超音波装置は、多重トランスジューサ素子を持つプローブを使用 しており、そしてそのため多重信号処理チャンネルを持つビームフォーマを有し ている。チャンネルの数は６４、１２８、および２５６にさえもなることがある 。ビームフォーマ信号処理チャンネルの全てを単独の回路ボード上に設けること は一般的には実際的ではない。このため、受信ビームフォーマは普通、幾つかの グループに分割される。各 グループは、幾つかの数の受信チャンネル（例えば８または１６チャンネル）を 含む部分的なビームフォーマである。ターゲットからのエコー信号は、プローブ のトランスジューサ素子によって受け取られる。各素子は、異なる受信チャンネ ルに接続される。各受信チャンネルにおいて、トランスジューサ素子からの信号 は増幅され、そして次に一様なレート、ｆ₀、においてディジタル化される。 シリアルデータ加算パスを含むビームフォーマを持つ電子操作型超音波診断装 置が、第１図に示されている超音波プローブ１は、トランスジューサ素子Ｔ１か らＴＭのアレーからなっている。説明を単純化するためにＭ＝４と仮定するが、 しかし前に説明されたようにこれはより大きなものであることができる。４つの パルスジェネレータ１０から１３は、よく知られているように、素子Ｔ１からＴ ４は試験される身体の組織内に超音波信号を送信させるよう、トリガ信号によっ て一般的な駆動パルスを発生する。試験される組織内から反射された超音波エコ ー信号は、同じトランスジューサ素子Ｔ１からＴ４によって受け取られる。エコ ーに応じて各素子から発現された信号は、増幅器１４から１７のそれぞれの１つ によって増幅され、そして次に並列受信チャンネル２から５において、一様なレ ート、ｆ₀、でＡＤＣ２０から２３のそれぞれの１つによってディジタル化され る。並列な受信チャンネル から受信されたディジタルデータは、メモリ２４から２７にそれぞれ蓄積される 。メモリ２４から２７、から読み出されたデータは、加算器３０から３３を含む シリアル加算パスによって先行する並列受信チャンネルからのデータに直列的に 加えられる。加算器出力における和は、次のチャンネルにそれらが送られる前に ラッチ３４から３７によって一次的に蓄積される。加算器３０−３３によるデー タのシリアル加算で生じる信号処理時間遅延を配慮し、そして補償するために、 時間遅延がメモリ２４から２７の読み出しまたは書き込みを遅延させることによ って発現される。シリアル加算は信号処理データパスを単純化させる。最後の加 算器３３の出力に発現される形成されたビーム信号は、検出器６によって検出さ れる。ディスプレイ９上にデータを示すために、よく知られているように、ディ ジタルスキャンコンバータ（ＤＳＣ）を用いてディジタルデータ信号をビデオ信 号に変換することが必要である。装置の全ての制御はコントローラ８によって発 生される制御信号によって行われる。 第２図に示されるように、ビルトイン試験装置は、並列受信チャンネルの各グ ループに関して備えられている。データトランスミッタ４４が、データ加算パス の最初に接続され、そしてデータレシーバ４５がデータ加算パスの最後に接続さ れる。コントローラ８は、データトランスミッタ４４のためにディジタル試験デ ータの前もって決められたパターンをセットし、これは次にデータ加算パスによ って処理され、そしてデータレシーバ４５によって受け取られる。次にコントロ ーラ８は、これがデータ加算の後の予期されるデータと一致しているかどうかを 知るために、受信されたデータを分析する。ビーム形成モードにおいては、メモ リ２４−２７からのデータのシリアル加算が乱されないようにするため、複数の ゼロがデータトランスミッタ４４によって発生される。 ダイナミック焦点あわせ遅延に関する量子化エラーをよりわずかにするために 、本発明の１つの特色によれば、新しいビームフォーマ補間配置が備えられる。 前に説明されたように、一般的なビームフォーマ補間においては、もしデータレ ートがＮの係数だけ増加するならば、加算器の処理速度およびクロック周波数は 、同じ係数だけ増加する。より高い周波数クロックおよび高い速度の加算器の使 用を避けるために、新しいビームフォーマ補間装置は、多重位相メモリ読み出し 機構を用いており、これは、１）量子化エラーを減少させ、そして２）ビームフ ォーマ処理を通して同じクロック周波数、ｆ₀、の使用を許容するものである。 この装置を用いて、受信チャンネルのグループは単独の補間デシメーションフィ ルタを用いて組み合わせることができ、これによって受信されたチャンネルの各 グループを用いる部分的なビームを形成する。 多重位相メモリ読み出し装置を持つ新しいビームフォーマが第３図に描かれて いる。メモリ２４から２７への書き込みデータはサンプリングレート、すなわち ｆ₀、と同じレートでクロックされる。読み出しクロックもまた、ｆ₀であるが、 しかしこれは一様ではない。付加的遅延時間が必要であるとき、読み出しは幾つ かのクロックにおいて停止する。このことは、１／ｆ₀の遅延時間調節、ここで は粗遅延ユニットとして参照される、を与える。遅延時間の量子化エラーをさら に減少させるために、読み出しデータはＮの並列加算パスＰ１およびＰ２（第３ 図においてはＮ＝２）内に蓄積され、粗遅延ユニットの（ｎ−１）／Ｎの遅延時 間を微調整、ｎ＝１、‥‥、Ｎ、する。各並列加算パスは読み出しデータの異な る位相を表している。このため、読み出しデータを次の位相にシフトすることに よって、遅延調節は、１／（Ｎ ｆ₀）となり、ここでは微遅延ユニットとして 参照される。多重位相読み出しを用いることによって、ダイナミック受信焦点あ わせが微遅延ユニットを用いて調節されることが可能である。与えられたチャン ネルからの各データサンプルは位相Ｐ１およびＰ２の単に一方に向けられる。し かし、選択された並列加算パスへデータを向ける前に、これを隣接チャンネルか らのデータサンプルに加えることが必要である。セレクタ７０から７７、５０か ら５３、加算器３０から３３およびラッチ６０から ６７は、並列加算パスに備えられたデータサンプルに関する方向付けおよびシリ アル加算を実行する。例えば、メモリ２５からのデータが位相Ｐ１に向けられる ならば、位相Ｐ１のラッチ６０からのデータはセレクタ５１を通して加算器３１ に渡される。同時に、セレクタ７５は、ラッチ６４からの位相Ｐ２からのデータ をラッチ６５に与える。次に、セレクタ７１は、加算器３１からのデータを選択 し、そしてそのデータをラッチ６１に向けさせる。コントローラ８０−８３はＮ 位相のいずれに、メモリ２５から２７、からのデータが向けられるべきかを判断 し、そしてそれに従ってそれらに結びついているセレクタおよびラッチを制御す る。補間デシメーションフィルタ９０は、多重位相データを組み合わせ、そして 次に超音波装置の残りの部分に装置クロックレート、ｆ₀、において組み合わせ られたデータを出力する。 第４図は、４位相データ（Ｐ１からＰ４）、およびそのためエコーデータのた めに４並列加算パスを、そしてダイナミック遅延時間コントローラ８０を持つビ ームフォーマの望ましい実施例を示している。ダイナミック遅延時間コントロー ラ８０は、メモリ読み出し制御信号Ｒおよびセレクタ制御信号Ｓ１−Ｓ４を通し て、各クロックにおいて各チャンネルのために必要とされる位相情報を出力する 。例えば、もし与えられた時間において、与えられたチャンネルに関するメモリ 読み出し位相が位相Ｐ２であると仮定すれば、先行するチャンネルからのＰ２加 算パス上のデータがセレクタ５０を通過し、そして（これがＦＩＦＯメモリ２８ から読み出されたときに）加算器３０を通してチャンネルｉからの新しいデータ に加えられる。加算器３０からの和は、次にセレクタ１７１を通して次の並列受 信チャンネル（ｉ＋１）に向かう。残りの並列加算パス（Ｐ１、Ｐ３およびＰ４ ）は、セレクタ１７０、１７２および１７３、ラッチ１６０、１６２および１６ ３を通して接続され、これはそれら他の位相におけるｉ番目のチャンネルエコー データに複数のゼロをパッディングするのと等価である。こうして、遅延時間コ ントローラ８０は、各チャンネルメモリの各データサンプル読み出しに関する位 相を制御する。ビームフォーマにおける全てのチャンネルに関する焦点あわせ遅 延データを蓄積するための参照テーブル８６を含むことができる遅延データメモ リ８５、クロスポイントスイッチ８７、およびシフトレジスタ８８（各チャンネ ルに関して１つのシフトレジスタ）は、各チャンネルに関する１ビットデータ流 を出力する。位相シフトパルスと呼ばれる遅延データメモリ８５からの「１」は 、付加的な微遅延時間ユニットが必要とされていることを表し、そして位相シフ トを生じさせる。５ビットシフトレジスタ８９（各並列受信チャンネルに関して １つのレジスタ）は、位相情報セレクタ制御信号Ｓ１− Ｓ４を発生し、そしてメモリ読み出し禁止信号Ｒがオアゲート９１およびｆ₀ク ロックされたアンドゲート９２を通して発生される。５ビットレジスタ８９にお いては一時には単に１つのビットだけが「１」にセットされ、それによって４つ の位相のうちのいずれがｉ番目からのデータが向けられるべきかを示している。 シフトレジスタがそのようなシフトパルスを受け入れる時にはいつでも、「１」 シフトが右向きに発生し、それによって、位相Ｐ１から位相Ｐ２へ、または位相 Ｐ２から位相Ｐ３へ、または位相Ｐ３から位相Ｐ４へ、の選択された位相変化が 生じる。示されているように、オアゲート９３およびアンドゲート９４もまた、 シフトレジスタの出力Ｐ４とそのシフト入力との間に結合されている。こうして 、遅延データメモリ８５から何の位相シフトパルスもなければ、セレクタ制御信 号（Ｓ１−Ｓ４）は変化しないままである。シフトレジスタにおける状態０は一 次的な状態である。位相Ｐ４が選択されたとき、「１」は、一次的にシフトレジ スタを状態４から状態０にシフトさせる。次のクロックは、シフトレジスタ８９ への入力への状態を、状態０から状態１に変化させる。シフトレジスタ８９は、 次の位相シフトパルス「１」がくるまで状態１にとどまっている。状態が０のと きのクロック周期の間、データはメモリ２８から読み出されることなく、そして そのためメモリ２８からのデータに関する遅延の長さは、 １だけ増加される。こうして、この機構によって、４つの微遅延ユニットは粗遅 延ユニットを変化させる。 第４図における４つの並列加算パスにおいて、こうして加算されたデータは補 間デシメーションフィルタ９０の入力に並列的に提供される。フィルタ９０は、 入力データの整列、補間およびデシメーションを実行する。並列入力の多重位相 特性によって、フィルタ９０の効果的入力データレートは、出力の、または並列 加算パスからの入力データのいずれの、データレートよりも４倍大きい。 第５図は、説明の目的のためだけに、３つの連続する時間間隔ｔ₁、ｔ₂および ｔ₃に関する、３つの隣接する受信チャンネル（１−３）に関する３つの連続す るデータサンプルの、第４図に示される４つの位相Ｐ１−Ｐ４の別々の１つへの 割り当てを絵画的に描いたものである。第５図においては、実際のデータサンプ ルは、Ｘ（１／ｆ₀レートにおいて生ずる）によって表されており、ゼロパッデ ィングを実行したことによるゼロ値サンプルは０（１／４ｆ₀レートにおける実 際のデータサンプルをもって等しく散在して発生する）によって表されており、 そして水平方向は、時間を表現している。３つの描かれている並列受信チャンネ ルに関しては、ビームフォーマのダイナミック焦点あわせを行うために各時間周 期の間に必要とされる時間遅延は、よく知られているように垂直的に向けられた 曲 がった線によって描かれている。このタイミング図から、チャンネル１に関する ｔ₁時間間隔の間では、単に１つの実際のサンプル（チャンネル１における第２ のサンプル）が時間遅延曲線に最も近く、Ｐ４位相の直後の１つが、そしてその ためＰ４加算パスが、このサンプルを受け取るために最も適切であるということ が明らかである。他の全ての位相（Ｐ１からＰ３）に関しては、ゼロが（第４図 のセレクタおよびラッチ回路によって）データパスに加えられる。時間間隔ｔ₁ とｔ₂との間の時間周期の間では、４つの並列加算パス全てからのデータは（第 ４図のセレクタおよびラッチ回路にチャンネル１からチャンネル２を通過する。 時間間隔ｔ₂の間では、実際のデータサンプルが受信チャンネル２のためにメモ リから読み出され、そして、実際のサンプルが必要とされる時間遅延曲線に最も 近いので、位相Ｐ１を表す並列加算パスに向けられる。同時（ｔ₂）に、チャン ネル１に関しては時間遅延曲線のいずれかに最も近い実際のサンプルが存在しな い。実際のサンプル（第３サンプル）は、実際のところｔ₃時間周期に関する位 相Ｐ１により近いことは注目すべきである。こうして、チャンネル１に関するｔ₂ 時間周期の間の４つの位相のすべてには、ゼロパッディングされる。この「何 のデータも提供されない」は、前に説明されたソフトレジスタ８９の状態「０」 に相当している。次に、時間ｔ₂およびｔ₃の間においては、 サンプルデータは受信チャンネル２から受信チャンネル３に、そして受信チャン ネル１から受信チャンネル２に渡される。時間ｔ₃の間には、チャンネル１のメ モリから読み出された第３サンプルが（前に説明されたように）位相Ｐ１を表す 並列加算パス内に置かれ、チャンネル２のメモリから読み出された第２サンプル は位相Ｐ１を表す並列加算パス内に置かれ、そしてチャンネル３のメモリから読 み出された第２サンプルは位相Ｐ４を表す並列加算パス内に置かれる。 本発明の望ましい実施例においては、その短い過渡応答時間および固有の線形 位相の故に、補間デシメーションフィルタ９０として有限インパルスレスポンス （ＦＩＲ）フィルタを用いるのが好都合である。第６図に示されているＦＩＲフ ィルタは、（４位相装置に関して）８タップローパスフィルタを含み、そして必 要とされる乗算器２０１、２０２、２０３および２０４の数を節減するために都 合良く対称性インパルスレスポンス重みづけ係数（ａ１、ａ２、ａ３、ａ４；ａ ４、ａ３、ａ２、ａ１）を使用している。位相Ｐ１、Ｐ２、Ｐ３およびＰ４を表 す加算パスからの「現在の」位相データは、「古い」位相データを形成するため に、ラッチ２０５、２０６、２０７および２０８それぞれの中に蓄積される。次 に、この「古い」位相データが加算器２１３、２１２、２１１および２１０を通 して位相Ｐ４、Ｐ３、Ｐ２およびＰ１を表す加算パス上に 到達した、「現在の」データに適切に加えられ、そして最終ビームフォーマ出力 サンプルが、加算器２１４の中で乗算器２０１、２０２、２０３および２０４の 出力を組み合わせることによって発生される。 前に説明されたように、補間およびデシメーションフィルタがビーム形成の前 または後に置かれることができるということが、プリドハムおよびムッチによっ て提案されている。このフィルタのプレビーム形成装置は、各チャンネルがそれ 自身の補間デシメーションフィルタを持つ必要がある。一方、ボストビーム形成 装置はその問題を解決するが、これはビーム形成が極めて高いサンプル周波数に おいて行われることを必要とする。本発明の原理によれば、このフィルタはビー ム形成の前または後よりも、むしろその間に設置される。このアプローチは、全 体としてビームフォーマのアーキテクチャーに関して、これが最もコスト効果の 高い場所にフィルタを置くことになる。フィルタリングおよびデータレート節減 は、並列受信チャンネルの幾つかのグループの部分的ビーム形成の後に実行され る。例えば、並列受信チャンネルは２つ、４つ、８つまたはそれ以上のグループ に組み合わせられることができる。フィルタは次に、グループ分けされたチャン ネルの部分的ビーム形成のために用いられる同一ボードまたは集積回路（ＩＣ） 上に物理的に置かれる。この技術は、グループ分けされたチャンネル、回路ボー ドおよびＩＣの間の相互接続の数および／またはデータレートを減少させる。次 に、グループ分けされたチャンネル（すなわち部分的に形成されたビーム）の最 終加算は、システムサンプリングレートにおいて、そして単に１つのデータパス を用いて行われることができる。 第７図は、本発明の特色である部分ビーム形成をより明快に描いた、受信ビー ムフォーマの全体図である。各チャンネルにおいて、ターゲットからのエコー信 号はプローブのトランスジューサ素子によって受け取られる。エコートランスジ ューサ素子は一般的な設計のパルスレシーバ１０２に接続されている。各トラン スジューサ素子によって発現された信号は、一様なレートｆ_o、例えば３６ＭＨ ｚ、においてＡＤＣ１０３でディジタル化される。隣接する並列受信チャンネル のグループ（例えば８）は、部分的ビームフォーマ１１３を形成するように組み 合わせられる。一般的な従来技術の方法と対照的に、本発明は各部分的ビームフ ォーマ１１３に関して補間デシメーションフィルタを設ける。全てのビームフォ ーマ装置のために単に１つの補間デシメーションフィルタを用いることが可能で あるとしても、描かれている回路は受信チャンネルの各グループ毎に１つの補間 デシメーションフィルタを持っており、これは部分的ビーム形成の後のデータレ ートをサンプリングレート、ｆ₀、に減少させるもので ある。すなわち、ｆ₀の信号処理レートがビーム形成の前および後の両方で用い られるが、しかしビームフォーマの中においては、実効レートは第４図に示され ているようにｆ₀の４倍である。ハードウェアの観点からは、高い実効信号レー トは単独の回路ボードまたは単独の集積回路に局限され、それによって装置相互 接続および複雑さを減少させるので、このことは著しく都合の良い方法である。 各部分的ビームフォーマ１１３の出力からの信号は次に、最終ビームを形成する ために（ｆ₀で動作する）加算器１１４を用いて直列的に加えられる。シリアル 加算器１１４によるデータ遅延を配慮するために、メモリ２４−２７の出力にお いて確立された遅延値が補償目的のために加えられる付加的遅延を持っている。 最後の加算器１１４からのビーム信号は次に、検出器１０７に送られる。Ｄ．Ｓ ．Ｃ．１０８は、ディスプレイ１０９による再生のためにこの信号のビデオ信号 へのディジタルスキャンコンバージョンを実行する。 こうして、全ての目的および求められていた利点を満足させる新しいビーム形 成方法および装置が示され、そして説明された。しかし、望ましい実施例を開示 している本明細および添付図面を考慮した後には、当業技術者にとっては、主体 となる発明の多くの変化、変更、変形および他の使用および適用が明らかとなる であろう。例えば、４よりも少ないかまたは多い加算パ スを使用することができ、そして遅延時間コントローラ８０は異なる種々の技術 を用いて完成させることが可能である。さらにまた、各ディジタル信号サンプル は、各素子から１つではなく、２つまたはそれ以上のトランスジューサ素子から 得ることもできる。本発明の精神および範囲から離れることのない、全てのその ような変化、変更、変形および他の利用および適用は、請求の範囲によってのみ 制限される本発明によってカバーされているものと見なされる。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ Ｇ０１Ｓ 15/89 // Ｇ０１Ｖ 1/00 Ｃ 9406−2Ｇ (72)発明者 ヤオ， リン シン アメリカ合衆国 98007 ワシントン ベ ルヴュー ワンハンドレッドアンドフォー ティーフィフス アヴェニュー ノース イースト 404 (72)発明者 バンジャニン， ゾラン アメリカ合衆国 98056 ワシントン レ ントン ワンハンドレッドアンドトウェン ティーセヴンス アヴェニュー サウス イースト 7913 (72)発明者 福喜多 博 東京都世田谷区弦巻２丁目18―５ (72)発明者 萩原 尚 神奈川県横浜市港北区綱島台21―２綱島寮 (72)発明者 川淵 正己 神奈川県横浜市緑区三保町2710―157 【要約の続き】 ものとすることができ、そして比較的低いデータレート において実行され、そしてビームフォーマ内に繰り返し 使用されている単独の形式の集積回路上に都合良く設け ることができる回路への制限となるより高いレートの信 号処理を可能とする。

Claims (1)

1. 【特許請求の範囲】 １． １．ビームフォーマにおいて、 波を検出するための、そしてそれに応答して、ディジタルサンプルを含む、そ して与えられたサンプルレート（ｆ₀）を持つ、それぞれの複数のディジタルサ ンプル信号を発生するための、複数の並列受信チャンネル装置と、 複数の部分的ビーム形成装置、前記部分的ビーム形成装置の各１つは、前記複 数の並列受信チャンネルのサブグループ分けのディジタルサンプル信号を互いに グループ分けし、そして部分的なビームフォーマサンプル信号を発現させるため に前記与えられたレート（ｆ₀）の事実上正数倍（Ｎ）であるレートによって前 記ディジタルサンプル信号を処理する、と 複数のフィルタ装置、前記フィルタ装置の各１つは、前記与えられたレート（ ｆ₀）において部分的なビームフォーマ信号を発現させるために前記部分的なビ ーム形成装置のそれぞれの部分的なビーム形成サンプル信号をフィルタリングす る、と、そして ビームフォーマ信号を形成するために、前記フィルタ装置の各々によって発現 された前記与えられたレートの部分的なビームフォーマ信号を互いに加算するた めのシリアルデータ加算パスと、を含むことを特徴とするビームフォーマ。 ２．前記部分的ビーム形成装置が、前記部分的ビームフォーマサンプル信号を 発現させるために、ビーム操縦および／またはダイナミックな焦点あわせをそれ らの間で行わせるための、適切な時間遅延をもって並列受信チャンネルの前記サ ブグループからのディジタルサンプルを組み合わせるための、組み合わせ用装置 を含むような、請求項１に記載のビームフォーマ。 ３．前記部分的ビームフォーマ装置が、新しいディジタルサンプル信号を提供 するために前記ディジタルサンプル信号にゼロ値ディジタルサンプルを加算する ための装置を含み、その結果前記ディジタルサンプル信号のサンプルレートを前 記与えられたレート（ｆ₀）の前記正数（Ｎ）倍に増加させるような、請求項２ に記載のビームフォーマ。 ４．前記フィルタが、ディジタル補間／デシメーションフィルタを含むような 、請求項３に記載のビームフォーマ。 ５．前記フィルタが、対称インパルス応答重みづけ係数を持つ有限インパルス 応答（ＦＩＲ）ディジタルフィルタを含むような、請求項４に記載のビームフォ ーマ。 ６．各部分的ビーム形成装置が、 複数の並列加算パス、各並列加算パスがディジタルデータ加算器の直列接続を 含み、そして出力を持つ、と 各ディジタル信号の各ディジタルサンプルのために、前記並列加算パスのいず れの１つに前記ディジタルサンプルが加えられるべきであるかを決めるための遅 延決定装置、前記決定装置は前記並列受信チャンネルの隣接した各々のディジタ ルサンプル間に達成されるべき時間遅延に基づいている、と 前記並列加算パス内に加えられるディジタルデータサンプルを形成するために 、前記複数の受信チャンネルの各々の各ディジタルサンプルを、このために決め られた前記１つの並列加算パスに制御可能な状態で加えさせるよう、前記遅延決 定装置に応答する選択加算装置、前記フィルタ装置は前記加算されたディジタル データサンプルに応答する、とを含むような、請求項１に記載のビームフォーマ 。 ７．前記遅延決定装置が、各受信チャンネルのディジタルサンプル間に必要な 時間遅延を計算するための、計算装置を含み、その結果、それらが他の受信チャ ンネルのディジタルサンプルと組み合わせられるときに、前記身体における単独 のポイントからの波反射を表す出力信号が前記並列加算パスにおいて互いに干渉 的に加えられ、前記ビームフォーマ信号が形成されるような、請求項６に記載の ビームフォーマ。 ８．前記選択的な加算装置が、前記並列受信チャンネルの各々のための単独の 加算器を含み、この加算器は多重装置およびラッチ装置とによって前記並列加算 パスの各々に結合され、そして 前記選択的な加算装置が前記多重装置および前記ラッチ装置を制御し、前記１ つの並列加算パスにおいて与えられた加算器からのディジタルデータサンプルを 回復させ、加えられたディジタルデータサンプルを形成するために前記ディジタ ルサンプルを前記回復されたディジタルデータに加え、そして次に前記加えられ たディジタルデータサンプルを、前記与えられた加算器に続く前記並列加算パス におけるポイントに備えるような、請求項７に記載のビームフォーマ。 ９．前記ディジタルサンプルが、前記並列受信チャンネルから前記並列加算パ スに加えられるとき、適切な焦点あわせおよび／またはビーム操縦遅延を行うた め、前記計算装置が前記時間遅延を決めるような、請求項８に記載のビームフォ ーマ。 １０．前記並列受信チャンネルが、各々、そのチャンネルの中のディジタルサ ンプルに応答するディジタル蓄積装置を含み、その蓄積装置は、前記並列受信チ ャンネルのディジタルサンプル信号の中に粗時間遅延を確立するよう制御される 。ディジタルサンプルの書き込みまたは読み出しのいずれか一方または、その両 方を持つような、請求項６に記載のビームフォーマ。 １１．前記遅延決定装置が、前記ディジタルサンプルの各１つが前記複数の並 列加算パスのいずれに加えられるべきかに従って、前記並列受信チャンネルのデ ィジタルサンプルの間に微時間遅延を決め、前記微時間遅延は、前記粗時間遅延 単位の１／Ｎの時間単位に量子化され、ここにおいてＮは並列加算パスの数に等 しいような、請求項１０に記載のビームフォーマ。 １２．前記並列加算パスが加算器の直列接続を含み、そしてそれらがそこを通 して処理されるに従い、加えられたディジタルサンプルに増加する遅延をもたら し、そして前記ディジタル蓄積装置は、前記増加する時間遅延を補償する、前記 並列受信チャンネルのディジタルサンプル信号の間に時間遅延を確立するよう制 御されるような、請求項１０に記載のビームフォーマ。 １３．さらに、前記遅延決定装置および前記選択的加算装置を制御する制御信 号を提供するための、プロセッサ制御装置、これによって前記並列加算パスにお ける前記加えられたディジタルデータサンプルの加算を制御する、とそして 前記並列加算パスにおいて加えられるディジタルデータサンプルを発現させる ために、前記選択的な加算装置によって制御されるように、前記並列加算パスの 選択された１つに加えられる、前もって決められたディジタルサンプルを提供す るために、前記プロセッサ制御装置に応答するデータ伝送装置とを含み、 前記プロセッサ制御装置が、前記加えられたディジタルデータサンプルを分析 し、そしてそれらを、前記データ伝送装置によって前記並列加算パスに提供され た前記前もって決められたディジタルサンプルに応答して前記並列加算パス内に 発現することが予期される加えられるディジタルデータサンプルに比較するため に前記並列加算パスの前記加えられたディジタルデータサンプルに応答し、それ によって前記ビームフォーマのためのビルトイン試験装置を形成するような、請 求項５に記載のビームフォーマ。 １４．前記ビルトイン試験装置が、前記部分的ビーム形成装置の各１つを個別 に試験するように制御されるような、請求項１３に記載のビームフォーマ。 １５．前記並列受信チャンネルの各々のための信号処理パス、部分的ビーム形 成装置および、単独の部分的ビームフォーマ信号を発現させるために用いられる フィルタ装置が、単独の回路ボード上に形成されるような、請求項１に記載のビ ームフォーマ。 １６．前記並列受信チャンネルの各々のための信号処理パス、部分的ビーム形 成装置および単独の部分的ビームフォーマ信号を発現させるために用いられるフ ィルタ装置が、単独の集積回路内に形成されるような、請求項１に記載のビーム フォーマ。