JPH0846123A - Semiconductor device and production thereof - Google Patents
Semiconductor device and production thereofInfo
- Publication number
- JPH0846123A JPH0846123A JP17996694A JP17996694A JPH0846123A JP H0846123 A JPH0846123 A JP H0846123A JP 17996694 A JP17996694 A JP 17996694A JP 17996694 A JP17996694 A JP 17996694A JP H0846123 A JPH0846123 A JP H0846123A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- semiconductor device
- film
- lid
- package body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 230000002093 peripheral effect Effects 0.000 claims abstract description 14
- 229910000679 solder Inorganic materials 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
- 239000004033 plastic Substances 0.000 claims description 7
- 239000000919 ceramic Substances 0.000 claims description 5
- 238000010292 electrical insulation Methods 0.000 claims description 4
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 description 11
- 238000005304 joining Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 239000006060 molten glass Substances 0.000 description 2
- 239000005394 sealing glass Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はキャビティダウン型の半
導体装置で、とくに外部接続端子をマトリクス状に配置
した半導体装置及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cavity-down type semiconductor device, and more particularly to a semiconductor device having external connection terminals arranged in a matrix and a method for manufacturing the same.
【0002】[0002]
【従来の技術】PGA(ピングリッドアレイ)あるいは
BGA(ボールグリッドアレイ)等の半導体装置はパッ
ケージ本体の外面にリードピンあるいははんだボール等
の外部接続端子をアレイ状に配置することにより実装密
度の向上を図っている。これら半導体装置のうちキャビ
ティダウン型の半導体装置はキャビティ開口部の周辺に
外部接続端子を設け、半導体素子を搭載するキャビティ
底面を放熱板として半導体装置の熱放散性を向上させる
ようにしている。2. Description of the Related Art In a semiconductor device such as PGA (pin grid array) or BGA (ball grid array), external connection terminals such as lead pins or solder balls are arranged in an array on the outer surface of a package body to improve mounting density. I am trying. Among these semiconductor devices, the cavity-down type semiconductor device is provided with an external connection terminal around the cavity opening, and the bottom surface of the cavity on which the semiconductor element is mounted is used as a heat dissipation plate to improve the heat dissipation of the semiconductor device.
【0003】図7にキャビティダウン型の半導体装置の
従来例を示す。5が半導体素子、6が放熱板、7がキャ
ビティの開口部に封着したリッドである。パッケージ本
体がプラスチック材料のように熱伝導性の低い材料の場
合は、このようにキャビティの底部に放熱板6を取り付
けることによってパッケージの熱放散性を好適に向上さ
せることができる。なお、図示例は外部接続端子として
はんだボール8を使用して表面実装可能としたものであ
る。FIG. 7 shows a conventional example of a cavity-down type semiconductor device. Reference numeral 5 is a semiconductor element, 6 is a heat dissipation plate, and 7 is a lid sealed to the opening of the cavity. When the package body is made of a material having a low heat conductivity such as a plastic material, the heat dissipation of the package can be suitably improved by mounting the heat dissipation plate 6 on the bottom of the cavity in this way. In the illustrated example, the solder balls 8 are used as the external connection terminals to enable surface mounting.
【0004】[0004]
【発明が解決しようとする課題】上記のようにキャビテ
ィダウン型の半導体装置はキャビティアップ型にくらべ
て熱放散性を向上させることができるが、外部接続端子
の実装密度の点ではキャビティアップ型の半導体装置よ
りも劣るという問題点があった。これは、キャビティダ
ウン型の半導体装置では外部接続端子を配置する範囲が
リッド7の外側のパッケージ本体外面に限定されるから
である。As described above, the cavity-down type semiconductor device can improve heat dissipation as compared with the cavity-up type semiconductor device, but in terms of the mounting density of external connection terminals, the cavity-up type semiconductor device can be improved. There is a problem that it is inferior to the semiconductor device. This is because in the cavity-down type semiconductor device, the range in which the external connection terminals are arranged is limited to the outer surface of the package body outside the lid 7.
【0005】このようにキャビティダウン型の半導体装
置では実装密度が劣るという問題を解消する方法とし
て、リッド部分を含めてパッケージ本体の外面全体に外
部接続端子を配置する半導体装置が提案されている。図
8にその概略図を示す。この半導体装置は半導体素子を
搭載するパッケージキャップ9と片面全体に外部接続端
子を配置したパッケージベース10とを封止ガラスフリ
ット11によって接合して成るものである(実開平3-61
346 号公報) 。As a method for solving the problem of poor packaging density in the cavity-down type semiconductor device, a semiconductor device in which external connection terminals are arranged on the entire outer surface of the package body including the lid portion has been proposed. FIG. 8 shows a schematic diagram thereof. This semiconductor device comprises a package cap 9 on which a semiconductor element is mounted, and a package base 10 having external connection terminals arranged on one side thereof, which are joined together by a sealing glass frit 11 (actual opening 3-61).
No. 346).
【0006】封止ガラスフリット11には接合金属が所
定配置で形成され、パッケージキャップ9とパッケージ
ベース10とをガラス溶着するとともに電気的に接続す
るが、この半導体装置ではガラスを溶融して接合するた
め、溶融ガラスによって接合金属の接続が阻害された
り、溶融ガラスがパッケージキャップ9とパッケージベ
ース10側に分かれて断線したりするといった問題があ
る。また、ガラスと接合金属を溶融して接合する場合、
実用的な低融点金属の融点は約200℃以上、低融点ガ
ラスの軟化点は300℃以上であるから、この方法はセ
ラミックパッケージ以外には適用できないという問題点
もあった。A bonding metal is formed in a predetermined arrangement on the sealing glass frit 11, and the package cap 9 and the package base 10 are glass-welded and electrically connected. In this semiconductor device, the glass is melted and bonded. Therefore, there are problems that the connection of the joining metal is hindered by the molten glass, and the molten glass is separated into the package cap 9 and the package base 10 side and is disconnected. Also, when melting the glass and the joining metal to join them,
Since a practical low melting point metal has a melting point of about 200 ° C. or higher and a low melting point glass has a softening point of 300 ° C. or higher, there is a problem that this method cannot be applied to other than a ceramic package.
【0007】本発明は、これら問題点を解消すべくなさ
れたものであり、その目的とするところは、キャビティ
ダウン型の半導体装置について有効に実装密度を向上さ
せることができ、セラミックパッケージに限らずプラス
チックパッケージ等の種々の素材のパッケージについて
も好適に適用することができる半導体装置及びその製造
方法を提供しようとするものである。The present invention has been made to solve these problems, and an object thereof is to effectively improve the packaging density of a cavity-down type semiconductor device, and not limited to a ceramic package. An object of the present invention is to provide a semiconductor device and a manufacturing method thereof that can be suitably applied to packages of various materials such as plastic packages.
【0008】[0008]
【課題を解決するための手段】本発明は上記目的を達成
するため、次の構成を備える。すなわち、パッケージ本
体に設けたキャビティ内に半導体素子が搭載され、該キ
ャビティ側に外部接続端子が設けられてなる半導体装置
において、前記キャビティの開口部がリッドにより封止
され、該リッドの外面に接合層を介して配線パターン付
きフィルムが接合されると共に、該配線パターン付きフ
ィルムの配線パターンの一端部に外部接続端子が接合さ
れ、かつ、前記配線パターンの他端部には前記配線パタ
ーン付きフィルムの外周縁から延出する接続リードが形
成されており、 該接続リードが前記リッド周辺のパッ
ケージ本体の外面に形成された接続用電極に電気的に接
続されていることを特徴とする。また、前記リッドの外
面と該リッド周辺のパッケージ本体の外面とに外部接続
端子が接合されたことを特徴とする。また、外部接続端
子がはんだボールであるもの、また、外部接続端子が挿
入用あるいは表面実装用のリードピンであることを特徴
とする。また、パッケージ本体がプラスチックからなる
こと、また、パッケージ本体がセラミックからなること
を特徴とする。また、前記配線パターン付きフィルム
が、電気的絶縁性を有し、外部接続端子を設けるための
接合孔が形成されたベースフィルムと、該ベースフィル
ム上に形成された配線パターンと、前記ベースフィルム
の配線パターンを形成した面に設けられた接合層とから
なり、前記配線パターンの一端部が前記接合孔内に露出
し、他端部が前記配線パターン付きフィルムの外周縁か
ら延出する接続リードに形成されていることを特徴とす
る。また、前記リッドの材料がパッケージ本体の材料と
同一であることを特徴とする。In order to achieve the above object, the present invention comprises the following constitutions. That is, in a semiconductor device in which a semiconductor element is mounted in a cavity provided in a package body and an external connection terminal is provided on the cavity side, an opening of the cavity is sealed by a lid and bonded to an outer surface of the lid. A film with a wiring pattern is joined via a layer, an external connection terminal is joined to one end of the wiring pattern of the film with a wiring pattern, and the other end of the wiring pattern is formed of the film with a wiring pattern. A connection lead extending from the outer peripheral edge is formed, and the connection lead is electrically connected to a connection electrode formed on the outer surface of the package body around the lid. The external connection terminals are joined to the outer surface of the lid and the outer surface of the package body around the lid. The external connection terminals are solder balls, and the external connection terminals are lead pins for insertion or surface mounting. The package body is made of plastic, and the package body is made of ceramic. In addition, the film with a wiring pattern has an electrical insulation property, a base film in which a bonding hole for providing an external connection terminal is formed, a wiring pattern formed on the base film, and the base film A connecting layer provided on a surface on which a wiring pattern is formed, one end of the wiring pattern is exposed in the bonding hole, and the other end is a connection lead extending from the outer peripheral edge of the film with the wiring pattern. It is characterized by being formed. The material of the lid is the same as the material of the package body.
【0009】また、パッケージ本体に設けられたキャビ
ティ内に半導体素子が搭載され、該キャビティ側に外部
接続端子が設けられてなる半導体装置の製造方法におい
て、キャビティ内に半導体素子を搭載した後、該キャビ
ティの開口部をリッドにより封止し、該リッドの外面に
接合層を介して配線パターン付きフィルムを接合し、前
記配線パターン付きフィルムの配線パターンの一端部に
外部接続端子を接合すると共に、前記配線パターン付き
フィルムの外周縁から延出した配線パターンの他端部か
らなる接続リードを、前記リッド周辺のパッケージ本体
の外面に形成された接続用電極に電気的に接続すること
を特徴とする。また、前記配線パターン付きフィルム
の、電気的絶縁性を有するベースフィルムに外部接続端
子を設けるための接合孔を形成し、前記ベースフィルム
上に、一端部が前記接合孔内に露出し、他端部が前記ベ
ースフィルムの外周縁から延出して接続リードとなる配
線パターンを形成した後、前記ベースフィルムの配線パ
ターンを設けた面に接合層を形成することを特徴とす
る。Further, in a method of manufacturing a semiconductor device in which a semiconductor element is mounted in a cavity provided in a package body and an external connection terminal is provided on the cavity side, after mounting the semiconductor element in the cavity, The opening of the cavity is sealed with a lid, a film with a wiring pattern is joined to the outer surface of the lid via a joining layer, and an external connection terminal is joined to one end of the wiring pattern of the film with a wiring pattern, and It is characterized in that the connection lead formed from the other end of the wiring pattern extending from the outer peripheral edge of the film with a wiring pattern is electrically connected to a connection electrode formed on the outer surface of the package body around the lid. Further, in the film with a wiring pattern, a bonding hole for forming an external connection terminal is formed in a base film having electrical insulation properties, and one end is exposed in the bonding hole on the base film and the other end. After the portion extends from the outer peripheral edge of the base film to form a wiring pattern to be a connection lead, a bonding layer is formed on the surface of the base film on which the wiring pattern is provided.
【0010】[0010]
【作用】本発明に係る半導体装置は、キャビティダウン
型の半導体装置でリッド外面に配線パターン付きフィル
ムを接着し、配線パターン付きフィルムに設けた配線パ
ターンにはんだボールあるいはリードピン等の外部接続
端子を接合することによってリッド外面を外部接続端子
の配置スペースとして有効に利用可能とし多ピン化に好
適に対応可能とする。配線パターン付きフィルムは電気
的絶縁性を有するベースフィルムに配線パターンをパタ
ーン形成したものであり、配線パターン付きフィルムの
外周縁から延出した接続リードとパッケージ本体の外面
に設けた接続用電極とをはんだ付け等で接続することに
よって外部接続端子とパッケージ本体の内部配線等の配
線パターンとを電気的に接続する。こうして、半導体装
置の実装密度を高めることができ信頼性の高い半導体装
置として提供可能とする。The semiconductor device according to the present invention is a cavity-down type semiconductor device in which a film with a wiring pattern is adhered to the outer surface of the lid, and external connection terminals such as solder balls or lead pins are bonded to the wiring pattern provided on the film with the wiring pattern. By doing so, the outer surface of the lid can be effectively used as a space for disposing the external connection terminals, and it is possible to suitably cope with the increased number of pins. The film with a wiring pattern is one in which a wiring pattern is formed by patterning on a base film having electrical insulation properties, and the connection lead extended from the outer peripheral edge of the film with a wiring pattern and the connection electrode provided on the outer surface of the package body are By connecting by soldering or the like, the external connection terminal and the wiring pattern such as the internal wiring of the package body are electrically connected. Thus, the packaging density of the semiconductor device can be increased, and the semiconductor device can be provided as a highly reliable semiconductor device.
【0011】[0011]
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図1は本発明に係る半導体装置
の一実施例の構成を示す断面図である。実施例の半導体
装置は多層プリント基板によって形成したパッケージ本
体20にキャビティ22を貫通して設け、キャビティ2
2の底部に放熱板24を接合し、放熱板24に半導体素
子26を接合して支持する。実施例では放熱板24に銅
板を用い、エポキシ系プリプレグを用いてパッケージ本
体20に接合した。半導体素子26はガラスエポキシ系
接着剤を用いて放熱板24に接着し、パッケージ本体2
0の内部配線等の配線パターンとワイヤボンディングに
よって電気的に接続した。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described in detail below with reference to the accompanying drawings. FIG. 1 is a sectional view showing the configuration of an embodiment of a semiconductor device according to the present invention. The semiconductor device of the embodiment is provided by penetrating the cavity 22 in the package body 20 formed by the multilayer printed circuit board,
The heat dissipation plate 24 is joined to the bottom of the second member 2, and the semiconductor element 26 is joined to and supported by the heat dissipation plate 24. In the embodiment, a copper plate is used as the heat dissipation plate 24, and the heat dissipation plate 24 is bonded to the package body 20 using an epoxy prepreg. The semiconductor element 26 is adhered to the heat dissipation plate 24 using a glass epoxy adhesive, and the package body 2
It was electrically connected to a wiring pattern such as 0 internal wiring by wire bonding.
【0012】キャビティ22の封止はガラスエポキシ製
のリッド28をエポキシ系接着剤を用いてキャビティ2
2の開口縁に接合することによる。なお、リッド28を
接合する場合はキャビティ22の縁部に設けた段差部分
にリッド28の周縁部を配置し、リッド28の外面とパ
ッケージ本体20の外面が略同一高さになるようにリッ
ド28自体の厚さと接合部の段差を設定する。図3にリ
ッド28をパッケージ本体20に接合した状態を示す。The cavity 22 is sealed by using a glass epoxy lid 28 with an epoxy adhesive.
By joining to the opening edge of 2. When joining the lid 28, the peripheral portion of the lid 28 is arranged at the stepped portion provided at the edge of the cavity 22 so that the outer surface of the lid 28 and the outer surface of the package body 20 have substantially the same height. Set the thickness of itself and the step of the joint. FIG. 3 shows a state in which the lid 28 is joined to the package body 20.
【0013】実施例の半導体装置は図1に示すように、
リッド28の外面に外部接続端子としてのはんだボール
30をマトリクス状に配置したものである。各々のはん
だボール30は半導体素子26と電気的に接続するが、
実施例ではリッド28を接合した後、外部接続用の配線
パターン32aを設けた配線パターン付きフィルム32
をリッド28の外面に接合し、はんだボール30を配線
パターン32aの一端部に接合するように構成した。前
記配線パターン32aははんだボール30をマトリクス
状に配置する所定パターンに形成される。As shown in FIG. 1, the semiconductor device of the embodiment has
Solder balls 30 as external connection terminals are arranged in a matrix on the outer surface of the lid 28. Each solder ball 30 is electrically connected to the semiconductor element 26,
In the embodiment, after the lid 28 is bonded, the wiring pattern film 32 provided with the wiring pattern 32a for external connection is provided.
Is bonded to the outer surface of the lid 28, and the solder ball 30 is bonded to one end of the wiring pattern 32a. The wiring pattern 32a is formed in a predetermined pattern in which the solder balls 30 are arranged in a matrix.
【0014】配線パターン付きフィルム32は2層TA
B、3層TAB等のTABテープと同様な構成を有し、
TABテープの製造方法と同様なプロセスによって製造
することができる。図2に配線パターン付きフィルム3
2の製造例を示す。配線パターン付きフィルム32を製
造する場合は、まず、片面に接着剤33を塗布したベー
スフィルム34(図2(a))に、はんだボール30を接合
するための接合孔34aを設ける(図2(b))。この接合
孔34aははんだボール30のサイズに合わせて平面形
状を円形に設ける。The film 32 with a wiring pattern is a two-layer TA
B, has the same structure as a TAB tape such as a three-layer TAB,
It can be manufactured by the same process as the manufacturing method of the TAB tape. Film with wiring pattern 3
2 shows an example of production. When manufacturing the film 32 with a wiring pattern, first, a bonding hole 34a for bonding the solder ball 30 is formed in a base film 34 (FIG. 2 (a)) having an adhesive 33 applied on one surface (see FIG. b)). The bonding hole 34a is formed in a circular shape in plan view in accordance with the size of the solder ball 30.
【0015】次に、銅箔35を接着し(図2(c))、銅箔
35に形成すべき配線パターン32aにしたがってレジ
ストパターン36を設け(図2(d))、銅箔35をエッチ
ングして配線パターン32aを形成する。なお、配線パ
ターン32aの他端部をベースフィルム34の外周縁か
らリード状に延出させパッケージ本体20と電気的接続
に使用する接続リード32bとする(図2(e))。Next, the copper foil 35 is adhered (FIG. 2 (c)), a resist pattern 36 is provided according to the wiring pattern 32a to be formed on the copper foil 35 (FIG. 2 (d)), and the copper foil 35 is etched. Then, the wiring pattern 32a is formed. The other end of the wiring pattern 32a is extended from the outer peripheral edge of the base film 34 in a lead shape to form a connection lead 32b used for electrical connection with the package body 20 (FIG. 2 (e)).
【0016】図1に示す半導体装置はこうして形成した
配線パターン付きフィルム32をリッド28の外面に接
合して形成する。このため、図3に示すように、配線パ
ターン付きフィルム32に接合層37を設けて配線パタ
ーン付きフィルム32をリッド28外面に接合する。接
合層37としてはたとえばシート状のエポキシ系プリプ
レグを使用することができる。実施例では、配線パター
ン付きフィルム32の接合層37側をリッド28の外面
に押接し150℃でキュアして接合した。The semiconductor device shown in FIG. 1 is formed by joining the film 32 with a wiring pattern thus formed to the outer surface of the lid 28. Therefore, as shown in FIG. 3, a bonding layer 37 is provided on the wiring pattern film 32 to bond the wiring pattern film 32 to the outer surface of the lid 28. As the bonding layer 37, for example, a sheet-shaped epoxy-based prepreg can be used. In the example, the bonding layer 37 side of the film 32 with a wiring pattern was pressed against the outer surface of the lid 28 and cured at 150 ° C. for bonding.
【0017】配線パターン付きフィルム32に設けた配
線パターン32aとパッケージ本体20に設けた内部配
線等の配線パターンとの電気的接続は、パッケージ本体
20の外面に接続用電極40を設け、配線パターン付き
フィルム32の外周縁から外方に延出させた接続リード
32bを接続用電極40にはんだ付け、加熱加圧法によ
る熱圧着等で接続することによって行う。The electrical connection between the wiring pattern 32a provided on the film 32 with a wiring pattern and the wiring pattern such as the internal wiring provided on the package body 20 is performed by providing the connecting electrode 40 on the outer surface of the package body 20. The connection lead 32b extending outward from the outer peripheral edge of the film 32 is soldered to the connection electrode 40 and connected by thermocompression bonding by a heating and pressing method.
【0018】接続リード32bは配線パターン32aの
他端部を配線パターン付きフィルム32の外縁に沿って
所定間隔で配置したもので、接続リード32bははんだ
ボール30の接合部のある各々の配線パターン32aに
導通する。パッケージ本体20に設ける接続用電極40
は配線パターン付きフィルム32の外周縁から延出する
これらの接続リード32bの配置位置に合わせて配置
し、半導体素子26と電気的に接続する内部配線等の配
線パターンに導通する。The connection leads 32b are formed by arranging the other end of the wiring pattern 32a along the outer edge of the film 32 with a wiring pattern at a predetermined interval. The connection leads 32b are each wiring pattern 32a having a joint portion of the solder ball 30. Conduct to. Connection electrode 40 provided on the package body 20
Are arranged in accordance with the arrangement positions of these connection leads 32b extending from the outer peripheral edge of the film 32 with a wiring pattern, and are electrically connected to a wiring pattern such as internal wiring electrically connected to the semiconductor element 26.
【0019】上記のようにして、リッド28の外面に配
線パターン付きフィルム32を接合し接続リード32b
と接続用電極40とを電気的に接続すると共に、配線パ
ターンの一端部にはんだボール30を接合して図1に示
す半導体装置が得られる。実施例では、はんだボール3
0として鉛37%−すず63%のものを使用し、約23
0℃でリフローすることによって接続用電極40と接続
リード32bとの接続及びはんだボール30の接続を一
括して行った。接合孔34a部分の配線パターン32a
にはんだボールを接合すると、ベースフィルム34がソ
ルダーレジストの役割をはたし、はんだボール30を好
適な形状にできる。なお、はんだボール30の接合はパ
ッケージ本体20に配線パターン付きフィルム32を接
合する前に行ってもよい。As described above, the wiring pattern film 32 is bonded to the outer surface of the lid 28 to form the connection lead 32b.
And the connection electrode 40 are electrically connected, and the solder ball 30 is joined to one end of the wiring pattern to obtain the semiconductor device shown in FIG. In the embodiment, the solder balls 3
As for 0, lead 37% -tin 63% is used, and about 23
By reflowing at 0 ° C., the connection electrode 40 and the connection lead 32b and the solder ball 30 were collectively connected. Wiring pattern 32a in the joining hole 34a
When the solder ball is bonded to the base film 34, the base film 34 serves as a solder resist, and the solder ball 30 can be formed into a suitable shape. The solder balls 30 may be joined before joining the film 32 with a wiring pattern to the package body 20.
【0020】リッド28の外面とパッケージ本体20の
外面を略同一高さに設定することにより接続リード32
bと接続用電極40との接続が確実にできる。ただし、
リッド28の外面が若干外側に突出するような場合でも
接続は可能である。接合後、洗浄し、接続用電極40と
接続リード32bとの接続部にシリコーン樹脂系のポッ
ティング液をコーティングし半導体装置とする。By setting the outer surface of the lid 28 and the outer surface of the package body 20 at substantially the same height, the connection lead 32 is formed.
The connection between b and the connection electrode 40 can be ensured. However,
The connection is possible even when the outer surface of the lid 28 projects slightly outward. After the bonding, the semiconductor device is washed and the connecting portion between the connecting electrode 40 and the connecting lead 32b is coated with a silicone resin-based potting liquid to obtain a semiconductor device.
【0021】上記実施例で使用した配線パターン付きフ
ィルム32は配線パターン32aを一層設けたものであ
るが、配線パターン32aを2層設けた複数層構造とす
ることも可能である。図4は配線パターン32aを2層
にした2メタル構造の配線パターン付きフィルム32の
例を示す。32cがグランド層として使用する配線パタ
ーン、32dがはんだボール30を接続する配線パター
ンである。34bはソルダレジスト層で、これはベース
フィルム34と同じ材質のものが使用できる。The film 32 with a wiring pattern used in the above embodiment has one wiring pattern 32a, but it may have a multi-layer structure in which two layers of the wiring pattern 32a are provided. FIG. 4 shows an example of a film 32 with a wiring pattern having a two-metal structure in which the wiring pattern 32a has two layers. 32c is a wiring pattern used as a ground layer, and 32d is a wiring pattern for connecting the solder balls 30. 34b is a solder resist layer, which can be made of the same material as the base film 34.
【0022】上記実施例の半導体装置はリッド28の外
面に配線パターン付きフィルム32を接着し、リッド2
8の外面にマトリクス状にはんだボール30を接合した
製品である。図5は他の実施例として、リッド28の外
面部分と合わせてパッケージ本体20の外面にも外部接
続端子のはんだボール30を接合した例を示す。パッケ
ージ本体20の外面に配置するはんだボール30は従来
のキャビティダウン型の半導体装置と同様にパッケージ
本体20の外面に電極42を設けてはんだボール30を
接合することによって形成する。In the semiconductor device of the above embodiment, a film 32 with a wiring pattern is adhered to the outer surface of the lid 28, and the lid 2
8 is a product in which solder balls 30 are joined to the outer surface of 8 in a matrix. FIG. 5 shows, as another embodiment, an example in which the solder balls 30 of the external connection terminals are joined to the outer surface of the package body 20 together with the outer surface portion of the lid 28. The solder balls 30 arranged on the outer surface of the package body 20 are formed by providing electrodes 42 on the outer surface of the package body 20 and joining the solder balls 30 as in the conventional cavity-down type semiconductor device.
【0023】こうして、図5に示すようにリッド28部
分を含めて半導体装置の実装面側の全体にはんだボール
30を配置することができる。この実施例の場合はパッ
ケージ本体20の外面に設けるはんだボール30とリッ
ド28部分に設けるはんだボール30が実装時に確実に
実装基板に接続できるよう同一高さ面で接合されるよう
に注意する必要がある。実施例では配線パターン付きフ
ィルム32をリッド28に接合した状態で半導体装置の
実装面が平坦面になるようにリッド28の取り付け位置
等を調整している。Thus, as shown in FIG. 5, the solder balls 30 can be arranged on the entire mounting surface side of the semiconductor device including the lid 28. In the case of this embodiment, it is necessary to take care so that the solder balls 30 provided on the outer surface of the package body 20 and the solder balls 30 provided on the lid 28 are joined at the same height surface so that they can be surely connected to the mounting substrate during mounting. is there. In the embodiment, the attachment position and the like of the lid 28 are adjusted so that the mounting surface of the semiconductor device becomes a flat surface in the state where the film 32 with a wiring pattern is joined to the lid 28.
【0024】上記実施例ではんだボール30を表面実装
用の外部接続端子として使用したが、はんだボール30
のかわりにリードピン44を外部接続端子として使用す
ることもできる。図6はリードピン44を配線パターン
付きフィルム32に接合してピングリッドアレイタイプ
の半導体装置とした実施例を示す。リードピン44とし
ては挿入用のものの他に表面実装用の短いピンを使用す
ることもできる。また、図5に示すようにパッケージ本
体20の外面とリッド28の外面全体にリードピン44
を取り付けるようにすることもできる。Although the solder ball 30 is used as the external connection terminal for surface mounting in the above-mentioned embodiment, the solder ball 30
Alternatively, the lead pin 44 can be used as an external connection terminal. FIG. 6 shows an embodiment in which the lead pins 44 are joined to the film 32 with a wiring pattern to form a pin grid array type semiconductor device. As the lead pin 44, a short pin for surface mounting can be used in addition to the one for insertion. Further, as shown in FIG. 5, lead pins 44 are formed on the entire outer surface of the package body 20 and the outer surface of the lid 28.
It is also possible to attach.
【0025】また、半導体装置のパッケージ本体20は
上記実施例のようにプラスチック製のものの他セラミッ
ク製のものも使用できる。プラスチック材としては、ガ
ラス−エポキシ、ガラス−ポリイミド、ガラス−ビスマ
レイミドトリアジン等が使用できる。セラミック材とし
ては、アルミナ、ムライト、窒化アルミニウム、ガラス
−セラミック、フォルステライト等が使用できる。Further, the package body 20 of the semiconductor device may be made of ceramic as well as plastic as in the above embodiment. As the plastic material, glass-epoxy, glass-polyimide, glass-bismaleimide triazine, etc. can be used. As the ceramic material, alumina, mullite, aluminum nitride, glass-ceramic, forsterite, or the like can be used.
【0026】また、リッド28も金属材、プラスチック
材、セラミック材等の材料が使用できる。一般には、熱
膨張係数を整合させ気密性を得るといった要請から、リ
ッド28の材質はパッケージ本体20の材質と同じ組み
合わせで使用するのがよい。もちろん、必要に応じてパ
ッケージ本体20と異なる組み合わせで使用することも
可能である。上記実施例のようにリッド28の外面に配
線パターン付きフィルム32を接着して外部接続端子を
接合可能とする方法による場合は、リッド28の材質が
とくに限定されるものではない。The lid 28 may be made of a metal material, a plastic material, a ceramic material, or the like. Generally, the material of the lid 28 is preferably used in the same combination as the material of the package body 20 in order to match the thermal expansion coefficient and obtain airtightness. Of course, it is also possible to use it in a combination different from that of the package body 20 if necessary. In the case of the method of adhering the film 32 with a wiring pattern to the outer surface of the lid 28 so that the external connection terminals can be joined as in the above embodiment, the material of the lid 28 is not particularly limited.
【0027】[0027]
【発明の効果】本発明に係る半導体装置によれば、上述
したように、キャビティダウン型の半導体装置でのリッ
ド外面を外部接続端子の配置スペースとして活用するこ
とによって実装密度を効果的に高めることができ、これ
によって有効に多ピン化を図ることができる。また、リ
ッド外面に設ける配線パターン付きフィルムの配線パタ
ーンとパッケージ本体の接続用電極との電気的接続を確
実に行うことができ、信頼性の高い製品として提供する
ことができる。また、本発明方法によれば、リッド外面
に外部接続端子を設けた半導体装置を容易に製造するこ
とができる等の著効を奏する。As described above, according to the semiconductor device of the present invention, the outer surface of the lid in the cavity-down type semiconductor device is utilized as a space for arranging the external connection terminals, thereby effectively increasing the packaging density. Therefore, it is possible to effectively increase the number of pins. Further, the wiring pattern of the film with a wiring pattern provided on the outer surface of the lid and the connection electrode of the package body can be surely electrically connected, and the product can be provided as a highly reliable product. Further, according to the method of the present invention, it is possible to easily manufacture a semiconductor device in which an external connection terminal is provided on the outer surface of the lid.
【図1】半導体装置の一実施例の構成を示す断面図であ
る。FIG. 1 is a cross-sectional view showing a configuration of an example of a semiconductor device.
【図2】半導体装置の製造に使用する配線パターン付き
フィルムの製造方法例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a method of manufacturing a film with a wiring pattern used for manufacturing a semiconductor device.
【図3】パッケージ本体に配線パターン付きフィルムを
接合する方法を示す説明図である。FIG. 3 is an explanatory diagram showing a method of joining a film with a wiring pattern to a package body.
【図4】配線パターン付きフィルムの他の構成例を示す
説明図である。FIG. 4 is an explanatory diagram showing another configuration example of a film with a wiring pattern.
【図5】半導体装置の他の実施例の構成を示す断面図で
ある。FIG. 5 is a cross-sectional view showing the configuration of another embodiment of the semiconductor device.
【図6】外部接続端子としてリードピンを接合した半導
体装置の実施例を示す断面図である。FIG. 6 is a cross-sectional view showing an example of a semiconductor device in which a lead pin is joined as an external connection terminal.
【図7】キャビティダウン型の半導体装置の従来例を示
す断面図である。FIG. 7 is a cross-sectional view showing a conventional example of a cavity-down type semiconductor device.
【図8】キャビティダウン型の半導体装置を作成する従
来方法を示す説明図である。FIG. 8 is an explanatory diagram showing a conventional method for producing a cavity-down type semiconductor device.
20 パッケージ本体 22 キャビティ 24 放熱板 26 半導体チップ 28 リッド 30 はんだボール 32 配線パターン付きフィルム 32a 配線パターン 32b 接続リード 34 ベースフィルム 34a 接合穴 37 接合層 40 接続用電極 42 電極 44 リードピン 20 Package Body 22 Cavity 24 Heat Sink 26 Semiconductor Chip 28 Lid 30 Solder Ball 32 Film with Wiring Pattern 32a Wiring Pattern 32b Connection Lead 34 Base Film 34a Bonding Hole 37 Bonding Layer 40 Connection Electrode 42 Electrode 44 Lead Pin
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/12 H05K 7/20 D Continuation of front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 23/12 H05K 7/20 D
Claims (10)
半導体素子が搭載され、該キャビティ側に外部接続端子
が設けられてなる半導体装置において、 前記キャビティの開口部がリッドにより封止され、 該リッドの外面に接合層を介して配線パターン付きフィ
ルムが接合されると共に、 該配線パターン付きフィルムの配線パターンの一端部に
外部接続端子が接合され、 かつ、前記配線パターンの他端部には前記配線パターン
付きフィルムの外周縁から延出する接続リードが形成さ
れており、 該接続リードが前記リッド周辺のパッケージ本体の外面
に形成された接続用電極に電気的に接続されていること
を特徴とする半導体装置。1. A semiconductor device in which a semiconductor element is mounted in a cavity provided in a package body and an external connection terminal is provided on the cavity side, wherein an opening of the cavity is sealed with a lid, A film with a wiring pattern is bonded to the outer surface via a bonding layer, an external connection terminal is bonded to one end of the wiring pattern of the film with a wiring pattern, and the wiring pattern is bonded to the other end of the wiring pattern. A semiconductor device, in which a connecting lead extending from an outer peripheral edge of the attached film is formed, and the connecting lead is electrically connected to a connecting electrode formed on an outer surface of the package body around the lid. apparatus.
ケージ本体の外面とに外部接続端子が接合されたことを
特徴とする請求項1記載の半導体装置。2. The semiconductor device according to claim 1, wherein external connection terminals are joined to an outer surface of the lid and an outer surface of the package body around the lid.
を特徴とする請求項1記載の半導体装置。3. The semiconductor device according to claim 1, wherein the external connection terminal is a solder ball.
用のリードピンであることを特徴とする請求項1記載の
半導体装置。4. The semiconductor device according to claim 1, wherein the external connection terminal is a lead pin for insertion or surface mounting.
ことを特徴とする請求項1記載の半導体装置。5. The semiconductor device according to claim 1, wherein the package body is made of plastic.
とを特徴とする請求項1記載の半導体装置。6. The semiconductor device according to claim 1, wherein the package body is made of ceramic.
孔が形成されたベースフィルムと、 該ベースフィルム上に形成された配線パターンと、 前記ベースフィルムの配線パターンを形成した面に設け
られた接合層とからなり、 前記配線パターンの一端部が前記接合孔内に露出し、他
端部が前記配線パターン付きフィルムの外周縁から延出
する接続リードに形成されていることを特徴とする請求
項1記載の半導体装置。7. A base film, wherein the film with a wiring pattern is electrically insulating, and in which a bonding hole for providing an external connection terminal is formed, a wiring pattern formed on the base film, And a bonding layer provided on the surface of the base film on which the wiring pattern is formed, one end of the wiring pattern is exposed in the bonding hole, and the other end extends from the outer peripheral edge of the film with wiring pattern. The semiconductor device according to claim 1, wherein the semiconductor device is formed on the connection lead.
料と同一であることを特徴とする請求項1記載の半導体
装置。8. The semiconductor device according to claim 1, wherein the material of the lid is the same as the material of the package body.
内に半導体素子が搭載され、該キャビティ側に外部接続
端子が設けられてなる半導体装置の製造方法において、 キャビティ内に半導体素子を搭載した後、該キャビティ
の開口部をリッドにより封止し、 該リッドの外面に接合層を介して配線パターン付きフィ
ルムを接合し、 前記配線パターン付きフィルムの配線パターンの一端部
に外部接続端子を接合すると共に、 前記配線パターン付きフィルムの外周縁から延出した配
線パターンの他端部からなる接続リードを、前記リッド
周辺のパッケージ本体の外面に形成された接続用電極に
電気的に接続することを特徴とする半導体装置の製造方
法。9. A method of manufacturing a semiconductor device, wherein a semiconductor element is mounted in a cavity provided in a package body, and an external connection terminal is provided on the cavity side, after mounting the semiconductor element in the cavity, The opening of the cavity is sealed with a lid, a film with a wiring pattern is joined to the outer surface of the lid via a joining layer, and an external connection terminal is joined to one end of the wiring pattern of the film with a wiring pattern, and A semiconductor characterized in that a connection lead formed from the other end of the wiring pattern extending from the outer peripheral edge of the film with a wiring pattern is electrically connected to a connection electrode formed on the outer surface of the package body around the lid. Device manufacturing method.
設けるための接合孔を形成し、 前記ベースフィルム上に、一端部が前記接合孔内に露出
し、他端部が前記ベースフィルムの外周縁から延出して
接続リードとなる配線パターンを形成した後、 前記ベースフィルムの配線パターンを設けた面に接合層
を形成することを特徴とする請求項9記載の半導体装置
の製造方法。10. A joint hole for forming an external connection terminal is formed in a base film having electrical insulation of the film with a wiring pattern, one end of which is exposed in the joint hole on the base film. 10. The bonding layer is formed on the surface of the base film on which the wiring pattern is provided, after the other end portion extends from the outer peripheral edge of the base film to form a wiring pattern serving as a connection lead. A method for manufacturing a semiconductor device as described above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17996694A JPH0846123A (en) | 1994-08-01 | 1994-08-01 | Semiconductor device and production thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17996694A JPH0846123A (en) | 1994-08-01 | 1994-08-01 | Semiconductor device and production thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0846123A true JPH0846123A (en) | 1996-02-16 |
Family
ID=16075094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17996694A Pending JPH0846123A (en) | 1994-08-01 | 1994-08-01 | Semiconductor device and production thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0846123A (en) |
-
1994
- 1994-08-01 JP JP17996694A patent/JPH0846123A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4974057A (en) | Semiconductor device package with circuit board and resin | |
JPH06224246A (en) | High multiterminal package for semiconductor element | |
JPH10242210A (en) | Mounting structure for integrated circuit and manufacturing method thereof | |
JP2001015679A (en) | Semiconductor device and manufacture thereof | |
JPH0448767A (en) | Resin-sealed semiconductor device | |
JPH06302653A (en) | Semiconductor device | |
JP2003017518A (en) | Method for manufacturing hybrid integrated circuit device | |
JPH02342A (en) | Attachment of integrated circuit chip and package assembly | |
JP4075204B2 (en) | Multilayer semiconductor device | |
JPH09298255A (en) | Ceramic circuit board and semiconductor device using the board | |
JPH09199635A (en) | Multilayer film for forming circuit substrate, multilayer circuit substrate using it, and package for semiconductor device | |
JP3912445B2 (en) | Semiconductor device | |
US5982026A (en) | Inexpensive resin molded semiconductor device | |
JP3450477B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4038021B2 (en) | Manufacturing method of semiconductor device | |
JPH11163054A (en) | Structure of semiconductor device and its manufacture | |
JPH0846084A (en) | Surface mounting type semiconductor package, method of manufacture and semiconductor device | |
JPH0846123A (en) | Semiconductor device and production thereof | |
KR100565766B1 (en) | Semiconductor chip package and manufacturing method thereof | |
JP3045940B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2944586B2 (en) | BGA type semiconductor device and manufacturing method thereof | |
JP2503029B2 (en) | Method for manufacturing thin semiconductor device | |
JP2663986B2 (en) | Highly integrated semiconductor devices | |
JPH08172142A (en) | Semiconductor package, its manufacturing method, and semiconductor device | |
JPH04139737A (en) | Method for mounting semiconductor chip |