JPH08330593A - Manufacture of thin film transistor - Google Patents
Manufacture of thin film transistorInfo
- Publication number
- JPH08330593A JPH08330593A JP13383695A JP13383695A JPH08330593A JP H08330593 A JPH08330593 A JP H08330593A JP 13383695 A JP13383695 A JP 13383695A JP 13383695 A JP13383695 A JP 13383695A JP H08330593 A JPH08330593 A JP H08330593A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- thin film
- film transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010409 thin film Substances 0.000 title claims abstract description 21
- 239000010408 film Substances 0.000 claims abstract description 84
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims description 4
- 239000003870 refractory metal Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、ガラス等の絶縁性基板
上に設けられる薄膜トランジスタ(以下、TFTと言
う)に関し、特にアクティブマトリクス型の画像表示装
置やイメージセンサ等に利用できる薄膜トランジスタの
製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (hereinafter referred to as a TFT) provided on an insulating substrate such as glass, and more particularly to a method of manufacturing a thin film transistor which can be used in an active matrix type image display device, an image sensor and the like. It is about.
【0002】[0002]
【従来の技術】ガラスなどの絶縁性基板上にTFTを有
する半導体装置としては、このTFTを画素スイッチン
グ素子に用いるアクティブマトリクス型液晶表示装置や
イメージセンサーなどが知られている。このTFTの半
導体層(活性層)には、薄膜状のシリコン半導体を用い
るのが一般的である。このシリコン半導体は、非晶質シ
リコン半導体(a−Si)からなるものと結晶性を有す
るシリコン半導体からなるものとの2つに大別される。2. Description of the Related Art As a semiconductor device having a TFT on an insulating substrate such as glass, an active matrix type liquid crystal display device and an image sensor using the TFT as a pixel switching element are known. A thin film silicon semiconductor is generally used for the semiconductor layer (active layer) of the TFT. The silicon semiconductor is roughly classified into two types, that is, an amorphous silicon semiconductor (a-Si) and a crystalline silicon semiconductor.
【0003】上記薄膜状のシリコン半導体のうち非晶質
シリコン半導体は、成膜温度が低く、化学気相法で比較
的容易に作製することが可能で量産性に富むため、最も
一般的に用いられているが、導電性等の物性が結晶性を
有するシリコン半導体に比べて劣っている。従って、今
後、より高速特性を得るためには、結晶性を有するシリ
コン半導体からなるTFTの作製方法の確立が強く求め
られている。なお、この結晶性を有するシリコン半導体
としては、多結晶シリコン、微結晶シリコン、結晶成分
を含む非晶質シリコン、結晶性と非結晶性の中間状態を
有するセミアモルファスシリコン等が知られている。Among the above-mentioned thin film silicon semiconductors, the amorphous silicon semiconductor is most commonly used because it has a low film forming temperature, can be relatively easily manufactured by the chemical vapor deposition method, and has high mass productivity. However, the physical properties such as conductivity are inferior to those of crystalline silicon semiconductors. Therefore, in the future, in order to obtain higher speed characteristics, establishment of a method for manufacturing a TFT made of a crystalline silicon semiconductor is strongly demanded. As the crystalline silicon semiconductor, there are known polycrystalline silicon, microcrystalline silicon, amorphous silicon containing a crystalline component, semi-amorphous silicon having an intermediate state between crystalline and amorphous.
【0004】これらの結晶性を有する薄膜状のシリコン
半導体を得る方法としては、成膜時に結晶性を有する膜
を直接成膜する方法、非晶質半導体膜を成膜した後、熱
エネルギーを加えることにより結晶性を向上させる方
法、非晶質半導体膜を成膜した後、レーザー光のエネル
ギーにより結晶性を向上させる方法が用いられている。As a method for obtaining these thin film silicon semiconductors having crystallinity, a film having crystallinity is directly formed at the time of film formation, or heat energy is applied after forming an amorphous semiconductor film. Accordingly, a method of improving crystallinity or a method of forming an amorphous semiconductor film and then improving crystallinity by energy of laser light is used.
【0005】次に従来のトップゲート型TFTの製造方
法について説明する。図2(a)、(b)は従来のトッ
プゲート型TFTの製造工程図を示す。図2(a)にお
いて、絶縁性基板(例えばガラス基板)21を洗浄後、
該絶縁性基板21の表面にベースコート膜22として二
酸化シリコン(SiO2)を化学的気相成長法(以下、
CVD法と言う)やスパッタリング法を用いて厚さ30
0nm程度堆積させる。Next, a conventional method for manufacturing a top gate type TFT will be described. 2A and 2B are manufacturing process diagrams of a conventional top gate type TFT. In FIG. 2A, after cleaning the insulating substrate (eg, glass substrate) 21,
Silicon dioxide (SiO 2 ) is used as a base coat film 22 on the surface of the insulating substrate 21 by chemical vapor deposition (hereinafter,
Thickness of 30 using CVD method) or sputtering method
Deposit about 0 nm.
【0006】次に、ベースコート膜22上にCVD法や
スパッタリング法を用いて非晶質シリコン膜を厚さ30
nm程度堆積させ、固相成長法やレーザーアニール法に
より非晶質シリコン膜を多結晶シリコン膜に変化させ
る。該多結晶シリコン膜をフォトリソグラフィーとエッ
チングにより島状構造の半導体層26を形成後、ゲート
絶縁膜27、ゲート電極材料を堆積し、フォトリソグラ
フィーとエッチングによりゲート電極28をパターン形
成する。次にイオンドープ法によりソース・ドレイン領
域29に不純物を注入し、該ソース・ドレイン領域29
をレーザーアニール法や熱拡散法で活性化させ、更に上
記絶縁性基板21の領域上に層間絶縁膜30を堆積す
る。Next, an amorphous silicon film having a thickness of 30 is formed on the base coat film 22 by the CVD method or the sputtering method.
Then, the amorphous silicon film is changed to a polycrystalline silicon film by a solid phase growth method or a laser annealing method. After forming the island-shaped semiconductor layer 26 by photolithography and etching of the polycrystalline silicon film, a gate insulating film 27 and a gate electrode material are deposited, and a gate electrode 28 is patterned by photolithography and etching. Next, impurities are implanted into the source / drain regions 29 by the ion doping method, and the source / drain regions 29 are
Is activated by a laser annealing method or a thermal diffusion method, and an interlayer insulating film 30 is further deposited on the region of the insulating substrate 21.
【0007】次に、フォトリソグラフィーとエッチング
により、ソース・ドレイン領域29にコンタクトホール
を形成してトップゲート型TFTが作製されるものであ
る。Next, a contact hole is formed in the source / drain region 29 by photolithography and etching to manufacture a top gate type TFT.
【0008】[0008]
【発明が解決しようとする課題】今後の技術として、例
えばアクティブマトリクス型液晶表示装置の周辺駆動回
路などを構成するような高速なTFTを、同一基板上に
同時に形成することが望まれている。しかしながら、従
来技術においては、結晶の粒界においてリーク電流が発
生してしまい、良好なオフ特性を得るのが困難であっ
た。As a future technique, it is desired to simultaneously form high-speed TFTs on the same substrate so as to form, for example, a peripheral driving circuit of an active matrix type liquid crystal display device. However, in the conventional technique, a leak current is generated at the grain boundary of the crystal, and it is difficult to obtain good off characteristics.
【0009】良好なオフ特性を得るための方法の1つと
して、半導体層26の膜厚を薄膜化することが有効であ
ることが知られているが、この方法では、半導体層26
のソース・ドレイン領域29とソース・ドレイン電極と
を接続するためのコンタクトホール31を形成時に図2
(b)に示すように半導体層26のオーバーエッチが生
じ、コンタクト抵抗の増大を招くという問題点があっ
た。また、半導体層26を薄膜化することにより、ソー
ス・ドレイン抵抗が高くなり、高速動作が必要となる周
辺駆動回路の駆動周波数が、コンタクト抵抗及びソース
・ドレイン抵抗によって制限されるという問題点があっ
た。It is known that reducing the thickness of the semiconductor layer 26 is effective as one of the methods for obtaining good off characteristics, but in this method, the semiconductor layer 26 is used.
2 at the time of forming a contact hole 31 for connecting the source / drain region 29 of FIG.
As shown in (b), there is a problem that the semiconductor layer 26 is over-etched and the contact resistance is increased. Further, by thinning the semiconductor layer 26, the source / drain resistance becomes high, and the drive frequency of the peripheral drive circuit that requires high-speed operation is limited by the contact resistance and the source / drain resistance. It was
【0010】本発明の薄膜トランジスタの製造方法は上
記のような問題点を解決したもので、オフ特性の向上の
ためのTFTの半導体層の薄膜化に伴うプロセスの安定
性を確保し、ソース・ドレイン抵抗の増大を防ぎ、高駆
動能力を維持することができる薄膜トランジスタの製造
方法を提供することを目的とするものである。The method of manufacturing a thin film transistor according to the present invention solves the above problems, and secures the stability of the process associated with the thinning of the semiconductor layer of the TFT for improving the off-characteristic, and the source / drain. It is an object of the present invention to provide a method of manufacturing a thin film transistor that can prevent an increase in resistance and maintain a high driving capability.
【0011】[0011]
【課題を解決するための手段】上記目的を達成するため
の請求項1記載の発明は、表面にベースコートとして絶
縁膜を成膜した基板上に形成された薄膜トランジスタの
製造方法において、上記薄膜トランジスタのソース・ド
レイン領域部の上記絶縁膜上に凹部を形成する工程と、
上記絶縁膜上に導電性膜若しくは半導体膜を成膜する工
程と、上記凹部以外の導電性膜若しくは半導体膜を除去
する工程とを有する製造方法である。In order to achieve the above object, the invention according to claim 1 is a method of manufacturing a thin film transistor formed on a substrate having an insulating film formed as a base coat on the surface thereof. A step of forming a recess on the insulating film in the drain region,
It is a manufacturing method including a step of forming a conductive film or a semiconductor film on the insulating film, and a step of removing the conductive film or the semiconductor film other than the concave portion.
【0012】請求項2記載の発明は、上記請求項1記載
の発明において、上記導電性膜は、高融点金属又は不純
物をドープした半導体である。According to a second aspect of the invention, in the first aspect of the invention, the conductive film is a semiconductor doped with a refractory metal or impurities.
【0013】[0013]
【作用】本発明は上記のように、基板の表面にベースコ
ートとして絶縁膜を成膜後、TFTのソース・ドレイン
領域部の上記絶縁膜上に凹部を形成し、上記絶縁膜上に
導電性膜若しくは半導体膜を成膜し、上記凹部以外の導
電性膜若しくは半導体膜を除去することにより、TFT
の半導体層の膜厚を薄膜化したときに問題となっていた
コンタクトホール形成時にオーバーエッチが発生して
も、TFTのソース・ドレイン領域部の下層と導電性膜
が電気的に接続されているため、コンタクト抵抗及びソ
ース・ドレイン抵抗の増大を招くことがなく、オフ特性
の良好なトップゲート型TFTを作製することができ
る。As described above, according to the present invention, after the insulating film is formed as the base coat on the surface of the substrate, the recess is formed on the insulating film in the source / drain region of the TFT, and the conductive film is formed on the insulating film. Alternatively, a TFT is formed by forming a semiconductor film and removing the conductive film or the semiconductor film other than the above-mentioned recess.
Even if overetching occurs when the contact hole is formed, which is a problem when the thickness of the semiconductor layer is thinned, the lower layer of the TFT source / drain region is electrically connected to the conductive film. Therefore, it is possible to fabricate a top-gate TFT having good off characteristics without causing an increase in contact resistance and source / drain resistance.
【0014】また、大型基板、例えば300mm□のガ
ラス基板上に結晶性を有するシリコン薄膜で高性能なT
FTを形成することができれば、これまでのようにアク
ティブマトリクス型の画像表示装置の画素スイッチング
素子のみでなく、周辺駆動回路を組み込むことが容易と
なり、製品の低コスト化、モジュールのコンパクト化、
実装工程の簡略化などが可能となる。In addition, a high performance T film with a crystalline silicon thin film is formed on a large substrate, for example, a 300 mm square glass substrate.
If the FT can be formed, it becomes easy to incorporate not only the pixel switching elements of the active matrix type image display device as in the past, but also the peripheral drive circuit, which reduces the cost of the product and the size of the module.
It is possible to simplify the mounting process.
【0015】さらに、1枚の基板上にディスプレイから
CPUやメモリ、イメージセンサ、タッチオペレーショ
ンなどの多くの機能を搭載したシステム・オン・パネル
も実現できる。Further, a system-on-panel in which many functions such as a display, a CPU, a memory, an image sensor, and a touch operation are mounted on a single substrate can be realized.
【0016】[0016]
【実施例】以下、本発明の薄膜トランジスタの製造方法
の一実施例を図1と共に説明する。図1(a)〜(d)
は本発明のトップゲート型TFTの製造工程図を示す。
図1(a)において、300mm□程度の絶縁性基板
(例えばガラス基板)1を洗浄後、該絶縁性基板1の表
面にベースコート膜2として二酸化シリコンをCVD法
やスパッタリング法を用いて厚さ300nm程度堆積さ
せる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the method of manufacturing a thin film transistor of the present invention will be described below with reference to FIG. 1 (a)-(d)
Shows a manufacturing process diagram of the top gate type TFT of the present invention.
In FIG. 1A, after cleaning an insulating substrate (for example, a glass substrate) 1 having a size of about 300 mm □, silicon dioxide having a thickness of 300 nm is formed as a base coat film 2 on the surface of the insulating substrate 1 by a CVD method or a sputtering method. Deposit to a degree.
【0017】次に、ベースコート膜2上に感光性のフォ
トレジスト(図示せず)を塗布しておき、フォトマスク
(図示せず)を通して全面に光を照射してマスクのパタ
ーンをフォトレジストに書き写す(フォトリソグラフィ
ー)。そして、余分なフォトレジストを除去して後述す
るコンタクトホール11が形成されるベースコート膜2
の領域にエッチングにて深さ150nmの凹部3を形成
し、Ta(タンタル)やMo(モリブデン)やW(タン
グステン)と言った高融点金属あるいはリンがドープさ
れたポリシリコン等の導電性膜若しくは半導体膜4をス
パッタリング法やCVD法により500nm〜1μm程
度堆積する。Next, a photosensitive photoresist (not shown) is applied on the base coat film 2, and light is applied to the entire surface through a photomask (not shown) to write the mask pattern on the photoresist. (Photolithography). Then, excess photoresist is removed to form a base coat film 2 in which a contact hole 11 described later is formed.
A recessed portion 3 having a depth of 150 nm is formed in the region of by etching, and a conductive film such as polysilicon doped with refractory metal such as Ta (tantalum), Mo (molybdenum) or W (tungsten) or phosphorus is used. The semiconductor film 4 is deposited by sputtering or CVD to a thickness of about 500 nm to 1 μm.
【0018】さらに、導電性膜若しくは半導体膜4上に
平坦化膜5を成膜する。一般的に知られている方法とし
ては、レジスト等の有機膜やポリイミド膜をスピンコー
ト法にて成膜したり、ケイ素化合物を有機溶剤に溶解し
たものを塗布・焼成することにより二酸化シリコン膜を
成膜することが有効である。Further, a flattening film 5 is formed on the conductive film or the semiconductor film 4. As a generally known method, an organic film such as a resist or a polyimide film is formed by a spin coating method, or a silicon dioxide film is formed by coating and baking a solution of a silicon compound dissolved in an organic solvent. It is effective to form a film.
【0019】次に、図1(b)において、平坦化膜5と
導電性膜4が同じエッチングレートになるような条件を
用いてエッチバックすることにより、形成された凹部3
以外の領域の導電性膜若しくは半導体膜4が除去される
が、平坦性が得られているため、形成された凹部3の導
電性膜若しくは半導体膜4がエッチングされずに残る。Next, in FIG. 1B, the recess 3 formed by etching back is performed under the condition that the flattening film 5 and the conductive film 4 have the same etching rate.
The conductive film or the semiconductor film 4 in the regions other than the above is removed, but since the flatness is obtained, the conductive film or the semiconductor film 4 in the formed recess 3 remains without being etched.
【0020】この後、周知の方法でトップゲート型TF
Tを以下の説明のように作製していく。図1(c)にお
いて、CVD法やスパッタリング法を用いて非晶質シリ
コン膜を厚さ30nm程度堆積させ、固相成長法やレー
ザーアニール法により非晶質シリコン膜を多結晶シリコ
ン膜に変化させる。該多結晶シリコン膜をフォトリソグ
ラフィーとエッチングにより島状構造の半導体層6を形
成し、ゲート絶縁膜7、ゲート電極材料を堆積し、フォ
トリソグラフィーとエッチングによりゲート電極8をパ
ターン形成する。次にイオンドープ法によりソース・ド
レイン領域9に不純物を注入し、該ソース・ドレイン領
域9をレーザーアニール法や熱拡散法で活性化させ、上
記絶縁性基板1の領域上に層間絶縁膜10を堆積する。Thereafter, the top gate type TF is formed by a known method.
T is manufactured as described below. In FIG. 1C, an amorphous silicon film is deposited to a thickness of about 30 nm by using the CVD method or the sputtering method, and the amorphous silicon film is changed into a polycrystalline silicon film by the solid phase growth method or the laser annealing method. . A semiconductor layer 6 having an island structure is formed on the polycrystalline silicon film by photolithography and etching, a gate insulating film 7 and a gate electrode material are deposited, and a gate electrode 8 is patterned by photolithography and etching. Next, impurities are implanted into the source / drain regions 9 by the ion doping method, the source / drain regions 9 are activated by the laser annealing method or the thermal diffusion method, and the interlayer insulating film 10 is formed on the region of the insulating substrate 1. accumulate.
【0021】次に、図1(d)において、フォトリソグ
ラフィーとエッチングにより、ソース・ドレイン領域9
にコンタクトホール11を形成する。このとき、良好な
オフ特性を得るために活性層である半導体層6の膜厚を
30nm以下にすると、従来の図2(b)に示すよう
に、コンタクトホール11のエッチングの際にオーバー
エッチにより半導体層6を貫通していまい、充分なオー
ミックコンタクトが得られなくなってしまうという危険
性が生じる。特に今後開口率を得るために表示サイズ、
加工サイズを微細化いていくには、ドライエッチングを
用いることが不可欠であり、層間絶縁膜10と半導体層
6との選択比が得られにくくなった場合には、本問題の
解決は重要である。しかしながら、本発明では半導体層
6のソース・ドレイン領域9の下層に導電性膜若しくは
半導体膜4が埋設されているため、コンタクトホール1
1を形成時にオーバーエッチが発生しても、導電性膜若
しくは半導体膜4を介して充分なオーミックコンタクト
を得ることができるものである。Next, in FIG. 1D, the source / drain regions 9 are formed by photolithography and etching.
A contact hole 11 is formed in. At this time, if the thickness of the semiconductor layer 6 which is the active layer is set to 30 nm or less in order to obtain good off characteristics, as shown in FIG. There is a risk that the semiconductor layer 6 may not be penetrated and a sufficient ohmic contact may not be obtained. Display size, especially to obtain aperture ratio in the future,
It is indispensable to use dry etching in order to miniaturize the processing size, and when the selection ratio between the interlayer insulating film 10 and the semiconductor layer 6 becomes difficult to obtain, it is important to solve this problem. . However, in the present invention, since the conductive film or the semiconductor film 4 is buried under the source / drain region 9 of the semiconductor layer 6, the contact hole 1
Even if over-etching occurs when forming 1, the sufficient ohmic contact can be obtained through the conductive film or the semiconductor film 4.
【0022】[0022]
【発明の効果】本発明の薄膜トランジスタは上記のよう
な製造方法であるから、オフ特性を向上させるためにT
FTの半導体層を薄膜化しようとしたときに問題となっ
ていたコンタクトエッチ時のオーバーエッチが発生して
も、TFTの半導体層と導電性膜若しくは半導体膜が電
気的に接続されているため、充分なオーミックコンタク
トを得ることができる。Since the thin film transistor of the present invention is manufactured by the above-described manufacturing method, it is necessary to increase the T
Even if overetching at the time of contact etching, which is a problem when trying to thin the semiconductor layer of FT, occurs, the semiconductor layer of the TFT is electrically connected to the conductive film or the semiconductor film. A sufficient ohmic contact can be obtained.
【0023】また、TFTの半導体層を薄膜化すること
ができるので、高性能でオフ特性に優れたTFTを作製
することができ、特に液晶表示装置において高精細で大
面積なアクティブマトリクス基板に要求される画素スイ
ッチングTFTのオフ特性の低減と、周辺駆動回路部を
構成するドライバモノリシック型アクティブ基板が実現
できるだけでなく、CPUなどの薄膜集積回路も同一基
板上に作製可能となり、モジュールのコンパクト化、高
性能化、低コスト化、更にシステム・オン・パネル化を
図ることができる。Further, since the semiconductor layer of the TFT can be thinned, it is possible to manufacture a TFT having high performance and excellent off characteristics. Particularly, in a liquid crystal display device, a high definition and large area active matrix substrate is required. Not only can the off characteristics of the pixel switching TFT be reduced and a driver monolithic active substrate that constitutes the peripheral drive circuit section can be realized, but thin-film integrated circuits such as CPUs can also be manufactured on the same substrate, making the module compact, Higher performance, lower cost, and system-on-panel can be achieved.
【図1】(a)〜(d)は本発明の薄膜トランジスタの
製造方法の一実施例を示す製造工程図である。1A to 1D are manufacturing process diagrams showing an embodiment of a method of manufacturing a thin film transistor according to the present invention.
【図2】(a)、(b)は従来の薄膜トランジスタの製
造方法の一実施例を示す製造工程図である。2 (a) and 2 (b) are manufacturing process diagrams showing an example of a conventional method of manufacturing a thin film transistor.
1、21 絶縁性基板 2、22 ベースコート膜 3 凹部 4 導電性膜若しくは半導体膜 5 平坦化膜 6、26 半導体層 7、27 ゲート絶縁膜 8、28 ゲート電極 9、29 ソース・ドレイン領域 10、30 層間絶縁膜 11、31 コンタクトホール 1, 21 Insulating substrate 2, 22 Base coat film 3 Recess 4 Conductive film or semiconductor film 5 Planarizing film 6, 26 Semiconductor layer 7, 27 Gate insulating film 8, 28 Gate electrode 9, 29 Source / drain region 10, 30 Interlayer insulation film 11, 31 Contact hole
Claims (2)
した基板上に形成された薄膜トランジスタの製造方法に
おいて、 上記薄膜トランジスタのソース・ドレイン領域部の上記
絶縁膜上に凹部を形成する工程と、上記絶縁膜上に導電
性膜若しくは半導体膜を成膜する工程と、上記凹部以外
の導電体膜若しくは半導体膜を除去する工程とを有する
ことを特徴とする薄膜トランジスタの製造方法。1. A method of manufacturing a thin film transistor formed on a substrate having an insulating film formed as a base coat on the surface thereof, comprising the steps of forming recesses on the insulating film in a source / drain region of the thin film transistor, A method of manufacturing a thin film transistor, comprising: a step of forming a conductive film or a semiconductor film on the film; and a step of removing the conductor film or the semiconductor film other than the recess.
をドープした半導体であることを特徴とする請求項1記
載の薄膜トランジスタの製造方法。2. The method for manufacturing a thin film transistor according to claim 1, wherein the conductive film is a refractory metal or a semiconductor doped with impurities.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13383695A JPH08330593A (en) | 1995-05-31 | 1995-05-31 | Manufacture of thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13383695A JPH08330593A (en) | 1995-05-31 | 1995-05-31 | Manufacture of thin film transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08330593A true JPH08330593A (en) | 1996-12-13 |
Family
ID=15114185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13383695A Pending JPH08330593A (en) | 1995-05-31 | 1995-05-31 | Manufacture of thin film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08330593A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008252083A (en) * | 2007-03-08 | 2008-10-16 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
WO2013039126A1 (en) * | 2011-09-16 | 2013-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2013077815A (en) * | 2011-09-16 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
JP2017034262A (en) * | 2007-12-21 | 2017-02-09 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacture method of semiconductor device |
JP2017228809A (en) * | 2011-09-22 | 2017-12-28 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP2020129665A (en) * | 2011-09-23 | 2020-08-27 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP2020532854A (en) * | 2017-08-31 | 2020-11-12 | マイクロン テクノロジー,インク. | Related methods for contacting semiconductor devices, transistors, and metal oxide semiconductor devices |
JP2021170642A (en) * | 2014-01-16 | 2021-10-28 | 株式会社半導体エネルギー研究所 | Semiconductor devices, display devices, display modules, and electronic devices |
US11856799B2 (en) | 2017-08-31 | 2023-12-26 | Micron Technology, Inc. | Semiconductor devices, hybrid transistors, and related methods |
-
1995
- 1995-05-31 JP JP13383695A patent/JPH08330593A/en active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008252083A (en) * | 2007-03-08 | 2008-10-16 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2017034262A (en) * | 2007-12-21 | 2017-02-09 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacture method of semiconductor device |
JP2013077817A (en) * | 2011-09-16 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2013077815A (en) * | 2011-09-16 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
US8835918B2 (en) | 2011-09-16 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9105732B2 (en) | 2011-09-16 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2013039126A1 (en) * | 2011-09-16 | 2013-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2017228809A (en) * | 2011-09-22 | 2017-12-28 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP2020129665A (en) * | 2011-09-23 | 2020-08-27 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP2021170642A (en) * | 2014-01-16 | 2021-10-28 | 株式会社半導体エネルギー研究所 | Semiconductor devices, display devices, display modules, and electronic devices |
JP2020532854A (en) * | 2017-08-31 | 2020-11-12 | マイクロン テクノロジー,インク. | Related methods for contacting semiconductor devices, transistors, and metal oxide semiconductor devices |
US11335788B2 (en) | 2017-08-31 | 2022-05-17 | Micron Technology, Inc. | Semiconductor devices, transistors, and related methods for contacting metal oxide semiconductor devices |
US11856799B2 (en) | 2017-08-31 | 2023-12-26 | Micron Technology, Inc. | Semiconductor devices, hybrid transistors, and related methods |
US11908913B2 (en) | 2017-08-31 | 2024-02-20 | Micron Technology, Inc. | Semiconductor devices, transistors, and related methods for contacting metal oxide semiconductor devices |
US12219783B2 (en) | 2017-08-31 | 2025-02-04 | Micron Technology, Inc. | Semiconductor devices and hybrid transistors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5814529A (en) | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor | |
KR100462508B1 (en) | Top-gate type tft and process for forming thereof, and semiconductor device comprising thereof | |
KR101134989B1 (en) | Method of fabricating array substrate | |
JPH1195256A (en) | Active matrix substrate | |
JPH08330593A (en) | Manufacture of thin film transistor | |
JPH10270701A (en) | Thin film transistor and its production | |
US8178879B2 (en) | Array substrate for display device and method of fabricating the same | |
US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
US20040023446A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
US6873379B2 (en) | Fabricating method of an array substrate having polysilicon thin film transistor | |
JPS6370576A (en) | Thin-film transistor and manufacture thereof | |
JP3238072B2 (en) | Thin film transistor | |
JPH10209452A (en) | Thin film transistor and its manufacture | |
KR101087750B1 (en) | Array substrate for liquid crystal display device comprising two types of thin film transistors and manufacturing method thereof | |
KR100324286B1 (en) | Thin Film Transistor And Fabrication Method Thereof | |
JPH11284191A (en) | Vertical thin film transistor and method of manufacturing the same | |
JP2776411B2 (en) | Forward staggered thin film transistor and method of manufacturing the same | |
KR100359022B1 (en) | Method for Fabricating Poly Silicon Of Thin Film Transistor | |
KR100778834B1 (en) | Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device using same | |
WO2022133631A1 (en) | Thin film transistor, display apparatus, and method of fabricating thin film transistor | |
KR100254924B1 (en) | Manufacturing Method of Image Display Device | |
JP2514166B2 (en) | Method for manufacturing active matrix liquid crystal display device | |
JP3132486B2 (en) | Thin film transistor integrated device and method of manufacturing the same | |
KR20020055990A (en) | Method for Fabricating Thin Film Transistor of Poly Silicon Type | |
JP2004071590A (en) | Device equipped with thin film transistor and its manufacturing method |