[go: up one dir, main page]

JPH0832296A - Positioning method for mounting electronic device - Google Patents

Positioning method for mounting electronic device

Info

Publication number
JPH0832296A
JPH0832296A JP6158819A JP15881994A JPH0832296A JP H0832296 A JPH0832296 A JP H0832296A JP 6158819 A JP6158819 A JP 6158819A JP 15881994 A JP15881994 A JP 15881994A JP H0832296 A JPH0832296 A JP H0832296A
Authority
JP
Japan
Prior art keywords
mask
bare chip
alignment
mounting
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6158819A
Other languages
Japanese (ja)
Inventor
Hironori Takenaka
裕紀 竹中
Yoshinori Wakihara
義範 脇原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP6158819A priority Critical patent/JPH0832296A/en
Publication of JPH0832296A publication Critical patent/JPH0832296A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components

Landscapes

  • Supply And Installment Of Electrical Components (AREA)

Abstract

PURPOSE:To obtain a method for positioning an electronic device simply and surely without requiring any expensive and intricate apparatus, e.g. an image recognition unit. CONSTITUTION:The positioning method at the time of mounting an electronic device comprises a first step for superposing a positioning mask 3 having an opening 7 at a position corresponding to the mounting area of a circuit board, i.e., a ceramic board 2, a second step for engaging an electronic device, i.e., a bare chip 1, having a plurality of solder bumps 4 on the bottom face into the opening 7 of the mask 3 from the top face side, a third step for holding the bare chip 1 by means of a tool, and a fourth step for drawing out the mask 3 from between the ceramic board 2 and the bare chip 1 and then thermocompressing the bare chip 1 using a tool.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子部品の位置合わせ
方法に関するものである。より詳細には、本発明は、半
導体チップを搭載してなる回路基板の底面に複数のバン
プ等を備える半導体パッケージや、底面に同様のバンプ
等を備える半導体チップ等を位置合わせする方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of aligning electronic parts. More specifically, the present invention relates to a semiconductor package having a plurality of bumps or the like on the bottom surface of a circuit board on which a semiconductor chip is mounted, and a method for aligning a semiconductor chip or the like having the same bumps or the like on the bottom surface. is there.

【0002】[0002]

【従来の技術】近年における電子機器の小型化や高性能
化に伴って、半導体チップ(ベアチップ)等を搭載した
半導体パッケージ等をマザーボードに対して表面実装す
ることが多くなってきている。
2. Description of the Related Art With the recent miniaturization and higher performance of electronic equipment, a semiconductor package or the like having a semiconductor chip (bare chip) or the like is often surface-mounted on a mother board.

【0003】この種の表面実装タイプのパッケージとし
ては、QFP(Quad flat gullwing-leaded package )
等のように、リードフレームを利用した外部接続端子を
持つものが現在の主流を占めている。しかしながら、半
導体チップの高集積化とともに多ピン・狭ピッチ化が進
むと、スタンピング等によって形成されるリードフレー
ムではその要求に充分に対応することが困難になる。そ
こで、多ピン・狭ピッチ化に適したパッケージとして、
回路基板の底面に多数のバンプを形成したBGA(Ball
grid array )等が注目されている。
A surface mounting type package of this type is a QFP (Quad flat gullwing-leaded package).
Those having an external connection terminal using a lead frame, such as the above, occupy the current mainstream. However, as semiconductor chips become highly integrated and the number of pins and the pitch thereof become narrower, it becomes difficult for a lead frame formed by stamping or the like to sufficiently meet the demand. Therefore, as a package suitable for high pin count and narrow pitch,
BGA (Ball) with many bumps formed on the bottom of the circuit board
grid array) etc. are receiving attention.

【0004】また、前記回路基板自身の上にベアチップ
を実装する方法についても同様の傾向がある。即ち、従
来までのワイヤボンディングによる接続法に代えて、ベ
アチップ底面に形成されたバンプによる接続法(いわゆ
るフリップチップ)を採用したパッケージが増えてきて
いる。
A similar tendency exists in a method of mounting a bare chip on the circuit board itself. That is, instead of the conventional wire bonding connection method, the number of packages adopting a connection method using bumps formed on the bottom surface of a bare chip (so-called flip chip) is increasing.

【0005】ところで、バンプによってBGAやベアチ
ップを実装する場合、電子部品側のバンプと被実装物側
の接続パッド等とをあらかじめ正確な位置に合わせてお
く必要がある。このときの位置合わせは、例えば実装装
置に付帯して設けられている画像認識装置等によって行
われる。
By the way, when mounting a BGA or a bare chip by bumps, it is necessary to preliminarily align the bumps on the electronic component side and the connection pads, etc. on the mounted side with accurate positions. The alignment at this time is performed by, for example, an image recognition device or the like provided additionally to the mounting device.

【0006】[0006]

【発明が解決しようとする課題】ところが、上記の位置
合わせ方法を実施する場合、高価かつ複雑な画像認識装
置を購入したり、同装置のための演算プログラムを作成
したりすること等が必要になる。従って、低コスト化を
達成することが難しくなる。
However, in order to carry out the above-mentioned alignment method, it is necessary to purchase an expensive and complicated image recognition device or create an arithmetic program for the device. Become. Therefore, it becomes difficult to achieve cost reduction.

【0007】また、画像認識による位置合わせ方法の場
合、バンプや接続パッドに汚れや変形があると、位置合
わせ精度が悪化したり位置合わせが不能になるおそれが
ある。さらに、電子部品ごとに位置合わせを行うこの方
法の場合、1ボード中における実装部品点数が増える
と、必然的にその分だけ実装に要する時間も長くなる。
このような実装効率の低下は、全体の生産性の低下にも
つながってしまう。
Further, in the case of the alignment method by image recognition, if the bumps or the connection pads are dirty or deformed, the alignment accuracy may be deteriorated or the alignment may become impossible. Further, in the case of this method of aligning each electronic component, if the number of mounted components in one board increases, the time required for mounting inevitably increases accordingly.
Such a reduction in mounting efficiency leads to a reduction in overall productivity.

【0008】本発明は上記の課題を解決するためになさ
れたものであり、その目的は、画像認識装置等のような
高価かつ複雑な装置を用いることなく、簡単にかつ確実
に位置合わせを行うことができる電子部品の位置合わせ
方法を提供することにある。
The present invention has been made to solve the above problems, and an object of the present invention is to easily and surely perform alignment without using an expensive and complicated device such as an image recognition device. An object of the present invention is to provide a method for aligning electronic components that can be used.

【0009】[0009]

【課題を解決するための手段】上記の課題を解決するた
めに、請求項1に記載の発明では、回路基板上の実装エ
リアに対応する位置に開口部が形成された位置合わせ用
マスクの前記開口部に、底面に複数の外部接続端子を備
える電子部品を上面側から係合させる工程を有する電子
部品を実装する際の位置合わせ方法をその要旨としてい
る。
In order to solve the above problems, according to the invention of claim 1, the alignment mask has an opening formed at a position corresponding to a mounting area on the circuit board. The gist is a positioning method for mounting an electronic component having a step of engaging an electronic component having a plurality of external connection terminals on the bottom surface from the upper surface side in the opening.

【0010】請求項2に記載の発明では、請求項1にお
いて、前記電子部品の外部接続端子がバンプである場
合、前記複数のバンプの側面と前記マスクの開口部の内
壁面とを用いて位置合わせを行うことをその要旨として
いる。
According to a second aspect of the present invention, in the first aspect, when the external connection terminal of the electronic component is a bump, the position is determined by using the side surfaces of the plurality of bumps and the inner wall surface of the opening of the mask. The point is to make a match.

【0011】[0011]

【作用】請求項1に記載の発明によると、例えば第1の
工程で回路基板の上面にマスクを重ね合わせると、実装
エリア上に開口部が位置した状態となる。第2の工程で
開口部に電子部品を係合すると、電子部品側の外部接続
端子と回路基板側の外部接続端子との相対位置がほぼ一
致した状態となる。第3の工程で電子部品をツールによ
り保持することによって、回路基板と電子部品との間の
好適な相対位置関係が維持される。第4の工程で回路基
板と電子部品との間からマスクを引き抜くと、両者が接
続可能な状態となる。
According to the first aspect of the present invention, for example, when the mask is superposed on the upper surface of the circuit board in the first step, the opening is positioned on the mounting area. When the electronic component is engaged with the opening in the second step, the relative positions of the external connection terminal on the electronic component side and the external connection terminal on the circuit board side are substantially matched. By holding the electronic component with the tool in the third step, a suitable relative positional relationship between the circuit board and the electronic component is maintained. When the mask is pulled out from between the circuit board and the electronic component in the fourth step, both can be connected.

【0012】あるいは、第1の工程で開口部に電子部品
を係合した後、第2の工程で回路基板上にマスクを重ね
合わせると、電子部品側の外部接続端子と回路基板側の
外部接続端子との相対位置がほぼ一致した状態となる。
第3の工程で電子部品をツールにより保持すると、回路
基板と電子部品との間の好適な相対位置関係が維持され
る。第4の工程で回路基板と電子部品との間からマスク
を引き抜くと、両者が接続可能な状態となる。
Alternatively, when the electronic parts are engaged with the openings in the first step and then the mask is overlaid on the circuit board in the second step, the external connection terminals on the electronic part side and the external connection on the circuit board side are connected. The relative position with the terminal is almost the same.
Holding the electronic component with the tool in the third step maintains a suitable relative positional relationship between the circuit board and the electronic component. When the mask is pulled out from between the circuit board and the electronic component in the fourth step, both can be connected.

【0013】さらに、まず電子部品及び回路基板のうち
の少なくともいずれかを回路基板の厚さ方向に移動させ
ることによって、電子部品と回路基板とをいったん離間
させる。このときでも電子部品はツールによって保持さ
れているため、電子部品と回路基板との間の好適な相対
位置関係(詳細にはZ方向を除いたX,Y,θ方向の相
対位置関係)は維持される。そして、役目を終えたマス
クを電子部品と回路基板との間から引き抜く。この後、
移動させていた電子部品及び前記回路基板のうちの少な
くともいずれかを元の位置に復帰させる。すると、電子
部品の外部接続端子と回路基板の外部接続端子とが当接
し合った状態となり、各々の外部接続端子が接続可能に
なる。
Further, first, at least one of the electronic component and the circuit board is moved in the thickness direction of the circuit board to temporarily separate the electronic component and the circuit board. Even at this time, since the electronic component is held by the tool, the preferable relative positional relationship between the electronic component and the circuit board (specifically, the relative positional relationship in the X, Y, and θ directions excluding the Z direction) is maintained. To be done. Then, the mask that has finished its function is pulled out from between the electronic component and the circuit board. After this,
At least one of the moved electronic component and the circuit board is returned to the original position. Then, the external connection terminals of the electronic component and the external connection terminals of the circuit board are in contact with each other, and the respective external connection terminals can be connected.

【0014】請求項2に記載の発明によると、比較的正
確な位置に形成されたバンプを基準とする位置合わせ方
法であるため、位置合わせをするときの誤差がより小さ
くなる。さらに、位置合わせがなされた電子部品をツー
ルによって保持したまま熱圧着が行われるため、位置ず
れ等を起こすことなく電子部品を確実に回路基板上に実
装することができる。
According to the second aspect of the invention, since the alignment method uses the bumps formed at relatively accurate positions as a reference, the error in alignment is further reduced. Furthermore, since thermocompression bonding is performed while holding the aligned electronic component by the tool, the electronic component can be reliably mounted on the circuit board without causing a positional shift or the like.

【0015】[0015]

【実施例】【Example】

〔実施例1〕以下、本発明を半導体パッケージ(いわゆ
る MCM: Multi-chip module )を構成するセラミックス
基板上にベアチップを実装する方法に具体化した一実施
例を図1〜図7に基づき詳細に説明する。まず最初に、
ベアチップ1、セラミックス基板2及び位置合わせ用マ
スク3の構成について簡単に説明する。
[Embodiment 1] An embodiment in which the present invention is embodied in a method of mounting a bare chip on a ceramic substrate constituting a semiconductor package (so-called MCM: Multi-chip module) will be described in detail with reference to FIGS. 1 to 7. explain. First of all,
The configurations of the bare chip 1, the ceramic substrate 2 and the alignment mask 3 will be briefly described.

【0016】図3,図6に示されるように、電子部品と
してのベアチップ1は、略正方形状をしたシリコンウェ
ハ(5.0mm角,厚さ約0.7mm)からなる。ベアチッ
プ1の底面には、外部接続端子としての、球状をした多
数のはんだバンプ4が規則的に形成されている。この実
施例の場合、はんだバンプ4の高さは約70μm〜80
μmである。
As shown in FIGS. 3 and 6, the bare chip 1 as an electronic component is made of a substantially square silicon wafer (5.0 mm square, thickness 0.7 mm). A large number of spherical solder bumps 4 as external connection terminals are regularly formed on the bottom surface of the bare chip 1. In the case of this embodiment, the height of the solder bump 4 is about 70 μm to 80 μm.
μm.

【0017】図1,図6に示されるように、回路基板と
してのセラミックス基板2の表面において複数の箇所に
は、ベアチップ1を取り付けるための実装エリアがR1
が設けられている。この実施例では、3つの実装エリア
R1 が存在している。各々の実装エリアR1 内には、外
部接続端子としての接続パッド5が前記はんだバンプ4
と同様に規則的に形成されている。セラミックス基板2
の表面には、図示しない配線パターン等も形成されてい
る。また、セラミックス基板2の4つのコーナー部のう
ちの2箇所には、位置合わせ用のマーク6がシルクスク
リーン印刷されている。
As shown in FIGS. 1 and 6, mounting areas for mounting bare chips 1 are provided at a plurality of locations on the surface of a ceramic substrate 2 as a circuit board.
Is provided. In this embodiment, there are three mounting areas R1. In each mounting area R1, a connection pad 5 as an external connection terminal is provided with the solder bump 4
It is formed regularly as well. Ceramic substrate 2
An unillustrated wiring pattern or the like is also formed on the surface of the. In addition, alignment marks 6 are silk-screen printed on two of the four corners of the ceramic substrate 2.

【0018】図1,図3に示されるように、位置合わせ
用マスク3は、セラミックス基板2の外形にほぼ等しい
金属(例えばステンレス等)製の板材である。マスク3
の厚さははんだバンプ4の高さとほぼ等しく設定されて
いる。このマスク3は、略正方形状をした開口部7を3
つ備えている。各々の開口部7は、セラミックス基板2
上の実装エリアR1 に対応する位置に設けられている。
As shown in FIGS. 1 and 3, the alignment mask 3 is a plate member made of a metal (for example, stainless steel or the like) having substantially the same outer shape as the ceramic substrate 2. Mask 3
Is approximately equal to the height of the solder bump 4. This mask 3 has three substantially square openings 7.
I have one. Each opening 7 is a ceramic substrate 2
It is provided at a position corresponding to the upper mounting area R1.

【0019】開口部7の寸法は、ベアチップ1の外形寸
法よりもひとまわり小さくなっている。その代わり図3
に示されるように、開口部7の相対する内壁面の離間距
離L1 と、はんだバンプ4のうち最外列に位置するはん
だバンプ4Aの側面の離間距離L2 とがほぼ等しくなっ
ている。また、マスク3の4つのコーナー部のうち2箇
所には、断面円形状の貫通孔8が形成されている。
The size of the opening 7 is slightly smaller than the outer size of the bare chip 1. Instead, FIG.
As shown in FIG. 7, the distance L1 between the inner wall surfaces of the opening 7 facing each other and the distance L2 between the side surfaces of the solder bumps 4A located in the outermost row of the solder bumps 4 are substantially equal. Further, through holes 8 having a circular cross section are formed in two of the four corners of the mask 3.

【0020】次に、前記マスク3による位置合わせ方法
について順を追って説明する。第1の工程を行うにあた
り、まず実装装置のテーブル(図示略)上にセラミック
ス基板2をあらかじめ確実に固定しておく。次に、2つ
のマーク6に向けて真上方向(セラミックス基板2の厚
さ方向=Z方向)からスポット光9等を照射しながら、
マスク3をセラミックス基板2の上方に移送する。そし
て、図1に示されるように、マスク3を微動させながら
位置合わせを行い、位置が合った時点でマスク3をセラ
ミックス基板2の上面に重ね合わせる。すると、各々の
実装エリアR1 上に各開口部7が位置した状態となり、
かつその開口部7の中に接続パッド5が位置した状態と
なる。
Next, the alignment method using the mask 3 will be described step by step. In performing the first step, first, the ceramics substrate 2 is surely fixed in advance on the table (not shown) of the mounting apparatus. Next, while irradiating the spot light 9 or the like toward the two marks 6 from directly above (the thickness direction of the ceramic substrate 2 = Z direction),
The mask 3 is transferred above the ceramic substrate 2. Then, as shown in FIG. 1, alignment is performed while finely moving the mask 3, and when the alignment is achieved, the mask 3 is superposed on the upper surface of the ceramic substrate 2. Then, each opening 7 is located on each mounting area R1,
In addition, the connection pad 5 is located in the opening 7.

【0021】第2の工程では、図2,図3に示されるよ
うに、作業者等が開口部7に対してベアチップ1をマス
ク3の上面側から係合させる。このとき、図3に示され
るように、ベアチップ1の底面周縁部がマスク3の開口
部7の上面周縁部によって支持される。一方、ベアチッ
プ1の底面のはんだバンプ4は、開口部7の上面周縁部
によって支持されることなく、いずれも開口部7の内側
に位置した状態となる。そして、最外列に位置するはん
だバンプ4Aの側面と開口部7の内壁面とが互いに接す
る状態となり、はんだバンプ4と接続パッド5との相対
位置がほぼ一致する。即ち、各接続パッド5の上面に対
して、各はんだバンプ4の下面が接触した状態になる。
In the second step, as shown in FIGS. 2 and 3, an operator or the like engages the bare chip 1 with the opening 7 from the upper surface side of the mask 3. At this time, as shown in FIG. 3, the peripheral edge of the bottom surface of the bare chip 1 is supported by the peripheral edge of the upper surface of the opening 7 of the mask 3. On the other hand, the solder bumps 4 on the bottom surface of the bare chip 1 are not supported by the peripheral edge of the upper surface of the opening 7, and are all located inside the opening 7. Then, the side surfaces of the solder bumps 4A located in the outermost row and the inner wall surfaces of the openings 7 are in contact with each other, and the relative positions of the solder bumps 4 and the connection pads 5 are substantially the same. That is, the lower surface of each solder bump 4 is in contact with the upper surface of each connection pad 5.

【0022】第3の工程では、図4に示されるように、
実装装置のヘッド(図示略)に設けられたツール10を
下降させ、そのツール10の有する図示しない真空吸着
手段によってベアチップ1を確実に保持する。従って、
セラミックス基板2とベアチップ1との間の好適な相対
位置関係は依然として維持される。なお、この実施例の
実装装置のヘッドには、上記のようなツール10が複数
個設けられている。各ツール10は、個々のベアチップ
1をほぼ同時に吸着する。
In the third step, as shown in FIG.
The tool 10 provided on the head (not shown) of the mounting apparatus is lowered, and the bare chip 1 is securely held by the vacuum suction means (not shown) of the tool 10. Therefore,
A suitable relative positional relationship between the ceramic substrate 2 and the bare chip 1 is still maintained. The head of the mounting apparatus of this embodiment is provided with a plurality of tools 10 as described above. Each tool 10 adsorbs the individual bare chips 1 almost simultaneously.

【0023】第4の工程では、図5,図6に示されるよ
うに、ベアチップ1を保持したツール10を上方向に移
動させることによって、ベアチップ1とセラミックス基
板2とをいったん離間させる。このときでもベアチップ
1はツール10によって保持されているため、ベアチッ
プ1とセラミックス基板2との間の好適な相対位置関係
(詳細にはZ方向を除いたX,Y,θ方向の相対位置関
係)は維持される。
In the fourth step, as shown in FIGS. 5 and 6, the tool 10 holding the bare chip 1 is moved upward to separate the bare chip 1 from the ceramic substrate 2 once. Even at this time, since the bare chip 1 is held by the tool 10, a suitable relative positional relationship between the bare chip 1 and the ceramic substrate 2 (specifically, a relative positional relationship in the X, Y, and θ directions excluding the Z direction). Is maintained.

【0024】ここで、役目を終えたマスク3をベアチッ
プ1とセラミックス基板2との間から引き抜く。この
後、上方に移動させていたツール10を下降させること
によって、ベアチップ1を元の位置に復帰させる。する
と、図7に示されるように、はんだバンプ4と接続パッ
ド5とが当接し合った状態となり、ベアチップ1とセラ
ミックス基板2との位置合わせが終了する。
Here, the mask 3 having finished its function is pulled out from between the bare chip 1 and the ceramic substrate 2. After that, the tool 10 that has been moved upward is lowered to return the bare chip 1 to the original position. Then, as shown in FIG. 7, the solder bumps 4 and the connection pads 5 are brought into contact with each other, and the alignment of the bare chip 1 and the ceramic substrate 2 is completed.

【0025】さらに、ベアチップ1を保持しているツー
ル10にパルスヒートを加え、はんだバンプ4と接続パ
ッド5とを熱圧着させる。以上のような手順を経て、セ
ラミックス基板2に対するベアチップ1の実装が完了す
る。
Further, pulse heat is applied to the tool 10 holding the bare chip 1 so that the solder bumps 4 and the connection pads 5 are thermocompression bonded. Through the above procedure, the mounting of the bare chip 1 on the ceramic substrate 2 is completed.

【0026】さて、本実施例の位置合わせ方法は、基本
的に位置合わせ用マスク3のみを必要とし画像処理を必
要としないものである。このため、画像認識装置を購入
したり、同装置のための演算プログラムを作成したりす
ること等も不要になる。従って、従来に比べて低コスト
化を達成することができる。また、画像処理のときとは
異なり、はんだバンプ4や接続パッド5に多少の汚れや
変形があっても、位置合わせ精度が悪化したり位置合わ
せが不能になることはない。つまり、この実施例の方法
によると、高価かつ複雑な装置を用いることなく、簡単
にかつ確実に位置合わせを行うことができるという利点
がある。
The alignment method of this embodiment basically requires only the alignment mask 3 and does not require image processing. Therefore, it is not necessary to purchase an image recognition device or create an arithmetic program for the device. Therefore, cost reduction can be achieved as compared with the related art. Further, unlike the case of the image processing, even if the solder bumps 4 and the connection pads 5 are slightly soiled or deformed, the alignment accuracy is not deteriorated or the alignment is not disabled. That is, according to the method of this embodiment, there is an advantage that the alignment can be performed easily and surely without using an expensive and complicated device.

【0027】特にこの位置合わせ方法では、比較的正確
な位置に形成されたはんだバンプ4を基準として用いて
いるため、位置合わせの誤差が極めて小さい。従って、
簡単な方法であるにもかかわらず、精度のよい位置合わ
せが可能であるという利点がある。
Particularly, in this alignment method, since the solder bumps 4 formed at relatively accurate positions are used as a reference, the alignment error is extremely small. Therefore,
Even though it is a simple method, there is an advantage that accurate positioning is possible.

【0028】また、一括して位置合わせが可能なこの方
法によると、1ボード上に実装すべきベアチップ1の数
や種類が増えたとしても、実装に要する時間がそれほど
長くなることはない。よって、全体の生産性を低下させ
るおそれもない。
Further, according to this method in which the positions can be collectively adjusted, even if the number and types of bare chips 1 to be mounted on one board increase, the time required for mounting does not become so long. Therefore, there is no fear of reducing the overall productivity.

【0029】そして、この実施例の実装方法によると、
位置合わせがなされたベアチップ1をツール10によっ
て保持したままの状態で熱圧着が行われる。このため、
ベアチップ1に位置ずれ等が生じることもなく、ベアチ
ップ1を確実にセラミックス基板2上に実装することが
できる。 〔実施例2〕次に、本発明をマザーボードであるプリン
ト配線板上にBGAを実装する方法に具体化した実施例
2を図8〜図13に基づき詳細に説明する。まず最初
に、BGA11、プリント配線板12及び位置合わせ用
マスク13の構成について簡単に説明する。
According to the mounting method of this embodiment,
Thermocompression bonding is performed while the bare chip 1 that has been aligned is held by the tool 10. For this reason,
The bare chip 1 can be reliably mounted on the ceramic substrate 2 without any displacement of the bare chip 1. [Embodiment 2] Next, Embodiment 2 in which the present invention is embodied as a method of mounting a BGA on a printed wiring board which is a mother board will be described in detail with reference to FIGS. First, the configurations of the BGA 11, the printed wiring board 12, and the alignment mask 13 will be briefly described.

【0030】図8,図10に示されるように、電子部品
としてのBGA11は、いわゆる一種の半導体搭載装置
である。BGA11を構成するセラミックス基板14の
上面には、ベアチップ15が搭載されている。ベアチッ
プ15側とセラミックス基板14側とは、ボンディング
ワイヤ16を介して電気的に接続されている。ワイヤボ
ンディングされたベアチップ15は、キャップ17によ
って封止されている。
As shown in FIGS. 8 and 10, the BGA 11 as an electronic component is a so-called semiconductor mounting device. A bare chip 15 is mounted on the upper surface of the ceramic substrate 14 that constitutes the BGA 11. The bare chip 15 side and the ceramic substrate 14 side are electrically connected via a bonding wire 16. The wire-bonded bare chip 15 is sealed by a cap 17.

【0031】BGA11の底面には、外部接続端子とし
ての、球状をした多数のはんだバンプ4が規則的に形成
されている。この実施例の場合、はんだバンプ4の高さ
は約70μm〜80μmである。
On the bottom surface of the BGA 11, a large number of spherical solder bumps 4 serving as external connection terminals are regularly formed. In the case of this embodiment, the height of the solder bump 4 is about 70 μm to 80 μm.

【0032】図9,図10に示されるように、回路基板
としてのプリント配線板12の表面において複数の箇所
には、BGA11を取り付けるための実装エリアがR1
が設けられている。各々の実装エリアR1 内には、外部
接続端子としての接続パッド5が前記はんだバンプ4と
同様に規則的に形成されている。
As shown in FIGS. 9 and 10, mounting areas for mounting the BGA 11 are provided at a plurality of locations on the surface of the printed wiring board 12 as a circuit board.
Is provided. In each of the mounting areas R1, connection pads 5 as external connection terminals are regularly formed similarly to the solder bumps 4.

【0033】図8,図10に示されるように、位置合わ
せ用マスク13は、プリント配線板12の外形にほぼ等
しいステンレス製の板材からなる。このマスク13は、
実施例1のマスク3と同様に、略正方形状をした開口部
18を3つ備えている。各々の開口部18は、プリント
配線板12上の実装エリアR1 に対応する位置に設けら
れている。
As shown in FIGS. 8 and 10, the alignment mask 13 is made of a stainless steel plate material that is substantially the same as the outer shape of the printed wiring board 12. This mask 13
Similar to the mask 3 of the first embodiment, three substantially square opening portions 18 are provided. Each opening 18 is provided at a position corresponding to the mounting area R1 on the printed wiring board 12.

【0034】図10に示されるように、開口部18の内
壁面には、全周にわたって段部18aが形成されてい
る。開口部18の相対する内壁面上部の離間距離L3
と、BGA11の一辺の長さL4 とは、ほぼ等しくなっ
ている。
As shown in FIG. 10, a step portion 18a is formed on the inner wall surface of the opening 18 over the entire circumference. Separation distance L3 between the inner wall surfaces of the opening 18 facing each other
And the length L4 of one side of the BGA 11 are substantially equal.

【0035】なお、実施例1のときと同様に、プリント
配線板12には位置合わせ用のマーク6がシルクスクリ
ーン印刷されており、マスク13には貫通孔8が形成さ
れている。
As in the case of the first embodiment, the printed wiring board 12 has the alignment mark 6 silk-screen printed thereon, and the mask 13 has the through hole 8 formed therein.

【0036】次に、前記マスク13による位置合わせ方
法について順を追って説明する。第1の工程を行うにあ
たり、まず実装装置のテーブル(図示略)上にプリント
配線板12をあらかじめ確実に固定しておく。
Next, the alignment method using the mask 13 will be described step by step. In performing the first step, first, the printed wiring board 12 is securely fixed in advance on a table (not shown) of the mounting apparatus.

【0037】第1の工程では、図8,図10に示される
ように、作業者等が開口部18に対してBGA11をマ
スク13の上面側から係合させる。このとき、BGA1
1の底面周縁部がマスク13の段部18a上面によって
支持される。一方、BGA11の底面のはんだバンプ4
は、段部18a上面によって支持されることなく、いず
れも開口部18の内側に位置した状態となる。このと
き、開口部18の内壁面上部とBGA11の側面とは互
いに接した状態となる。
In the first step, as shown in FIGS. 8 and 10, an operator or the like engages the BGA 11 with the opening 18 from the upper surface side of the mask 13. At this time, BGA1
The peripheral portion of the bottom surface of 1 is supported by the upper surface of the stepped portion 18 a of the mask 13. On the other hand, the solder bumps 4 on the bottom surface of the BGA 11
Are not supported by the upper surface of the stepped portion 18a, and are both positioned inside the opening portion 18. At this time, the upper portion of the inner wall surface of the opening 18 and the side surface of the BGA 11 are in contact with each other.

【0038】第2の工程では、図9,図10に示される
ように、実施例1のときと同じくマーク6に向けてスポ
ット光9等を照射しながらマスク13の位置合わせを行
う。そして、位置が合った時点でマスク13をプリント
配線板12の上面に重ね合わせる。すると、各々の実装
エリアR1 上に各開口部18が位置した状態となり、は
んだバンプ4と接続パッド5との相対位置がほぼ一致す
る。即ち、各接続パッド5の上面に対して、各はんだバ
ンプ4の下面が接触した状態になる。
In the second step, as shown in FIGS. 9 and 10, the mask 13 is aligned while irradiating the spot light 9 or the like toward the mark 6 as in the first embodiment. Then, when the positions are aligned, the mask 13 is superposed on the upper surface of the printed wiring board 12. Then, the openings 18 are located on the respective mounting areas R1, and the relative positions of the solder bumps 4 and the connection pads 5 are substantially the same. That is, the lower surface of each solder bump 4 is in contact with the upper surface of each connection pad 5.

【0039】第3の工程以降については、基本的に実施
例1のときと同様である。即ち、第3の工程では、図1
1に示されるように、下降させた複数のツール10で個
々のBGA11を確実にかつほぼ同時に保持する。第4
の工程では、図12に示されるように、ツール10を上
方向に移動させることによって、BGA11とプリント
配線板12とをいったん離間させる。ここで、役目を終
えたマスク13を引き抜いた後、ツール10を下降させ
てBGA11を元の位置に復帰させる。すると、図13
に示されるように、はんだバンプ4と接続パッド5とが
当接し合った状態となり、BGA11とプリント配線板
12との位置合わせが終了する。さらに、BGA11を
保持しているツール10にパルスヒートを加え、はんだ
バンプ4と接続パッド5とを熱圧着させると、BGA1
1の実装が完了する。
The third and subsequent steps are basically the same as in the first embodiment. That is, in the third step, as shown in FIG.
As shown in FIG. 1, the plurality of lowered tools 10 hold the individual BGAs 11 securely and almost simultaneously. Fourth
In the step (2), the BGA 11 and the printed wiring board 12 are once separated from each other by moving the tool 10 upward as shown in FIG. Here, after removing the mask 13 that has finished its role, the tool 10 is lowered to return the BGA 11 to the original position. Then, as shown in FIG.
As shown in FIG. 3, the solder bumps 4 and the connection pads 5 are brought into contact with each other, and the alignment between the BGA 11 and the printed wiring board 12 is completed. Further, when pulse heat is applied to the tool 10 holding the BGA 11 and the solder bumps 4 and the connection pads 5 are thermocompression bonded, BGA1
Implementation of 1 is completed.

【0040】以上述べたような実施例2の方法であって
も、実施例1のときと同様の作用効果を奏する。即ち、
基本的に位置合わせ用マスク13のみを必要とし画像処
理を必要としない等の理由から、高価かつ複雑な装置を
用いることなく、簡単にかつ確実に位置合わせを行うこ
とができる。
Even with the method of the second embodiment as described above, the same effect as that of the first embodiment can be obtained. That is,
For the reason that basically only the alignment mask 13 is required and no image processing is required, the alignment can be performed easily and surely without using an expensive and complicated device.

【0041】特にこの実施例では、はんだバンプ4を基
準とする位置合わせではなく、電子部品であるBGA1
1の側面を基準とする位置合わせを行っている。従っ
て、仮にBGA11側にはんだバンプ4がなくても位置
合わせができるという利点がある。
In particular, in this embodiment, the BGA 1 which is an electronic component is used instead of the alignment based on the solder bump 4.
Positioning is performed with reference to the side surface of 1. Therefore, even if the solder bumps 4 are not provided on the BGA 11 side, there is an advantage that the alignment can be performed.

【0042】なお、本発明は上記実施例のみに限定され
ることはなく、例えば次のように変更することが可能で
ある。 (1) 実施例2の位置合わせ方法は、BGA11側に
はんだバンプ5がある場合ばかりでなく、プリント配線
板12側にはんだバンプ5がある場合の位置合わせにつ
いても同様に可能である。
The present invention is not limited to the above embodiment, but can be modified as follows. (1) The alignment method according to the second embodiment is not limited to the case where the solder bumps 5 are provided on the BGA 11 side, and is similarly applicable to the case where the solder bumps 5 are provided on the printed wiring board 12 side.

【0043】(2) 実施例1,2のようなはんだバン
プ4に代えて、例えば金等といった他の金属によるバン
プにしてもよい。また、バンプの形状は必ずしも球形状
に限られず、例えばストレートウォール状等にすること
もできる。
(2) Instead of the solder bumps 4 of the first and second embodiments, bumps made of another metal such as gold may be used. Further, the shape of the bump is not necessarily limited to the spherical shape, and may be, for example, a straight wall shape.

【0044】(3) 第4の工程において、電子部品
1,11を保持するツール10側をZ方向に移動するこ
とに代え、回路基板2,12を固定しているテーブル側
をその反対方向に移動(下降)させることとしてもよ
い。勿論、ツール10及びテーブルの両方を移動させて
もよい。
(3) In the fourth step, instead of moving the tool 10 side holding the electronic components 1 and 11 in the Z direction, the table side fixing the circuit boards 2 and 12 is moved in the opposite direction. It may be moved (lowered). Of course, both the tool 10 and the table may be moved.

【0045】(4) 実施例1,2において、回路基板
2,12上にマスク3,13を重ね合わせる場合、その
位置合わせを、例えば貫通孔8と位置合わせ用ピンとの
係合によって行ってもよい。この方法であると、スポッ
ト光9を照射する必要がなくなるので、装置の構成をよ
り簡略化することができる。
(4) In Embodiments 1 and 2, when the masks 3 and 13 are superposed on the circuit boards 2 and 12, the alignment may be performed by, for example, engaging the through hole 8 with the alignment pin. Good. With this method, it is not necessary to irradiate the spot light 9, so that the configuration of the device can be further simplified.

【0046】(5) 図14,図15に示される別例の
ような位置合わせ用マスク19を用いた位置合わせ方法
としてもよい。このマスク19は、実施例1にて説明し
たマスク3とほぼ同様の基本構成を有している。ただ
し、このマスク19の場合、開口部7の一部が切り欠か
れている。従って、第3の工程において図14のように
ベアチップ1を保持したまま、図15のようにマスク1
9を引き抜くことが可能である。このため、ベアチップ
1の上下方向への移動を省略することができる。また、
ツール10による熱圧着を行った後にマスク19を引き
抜くことも可能である。
(5) An alignment method using the alignment mask 19 as another example shown in FIGS. 14 and 15 may be used. The mask 19 has the same basic structure as the mask 3 described in the first embodiment. However, in the case of this mask 19, a part of the opening 7 is cut out. Therefore, in the third step, the mask 1 as shown in FIG.
It is possible to pull out 9. Therefore, the vertical movement of the bare chip 1 can be omitted. Also,
It is also possible to pull out the mask 19 after performing thermocompression bonding with the tool 10.

【0047】(6) 1ボード内に大きさや種類の異な
る電子部品1,11が実装される場合には、実装される
べき電子部品1,11に応じて、マスク3,13,19
の厚さを部分的に変更してもよい。また、1枚のマスク
3,13,19において、例えば段部18aのある開口
部18と段部18aのない開口部7とを混在させても勿
論よい。
(6) When electronic components 1 and 11 of different sizes and types are mounted on one board, the masks 3, 13 and 19 are selected according to the electronic components 1 and 11 to be mounted.
The thickness of may be partially changed. Further, in one mask 3, 13, 19, for example, the opening 18 having the step 18a and the opening 7 having no step 18a may be mixed.

【0048】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施例及び別例によって把握
される技術的思想をその効果とともに以下に列挙する。 (1) 請求項1,2において、マスクの開口部内壁面
に段部を形成しておくとともに、電子部品の側面と開口
部の内壁面上部とを用いて位置合わせを行う電子部品を
実装する際の位置合わせ方法。この方法であると、電子
部品側にバンプがなくても位置合わせができる。
Here, in addition to the technical ideas described in the claims, the technical ideas grasped by the above-described embodiments and other examples will be listed below together with their effects. (1) When mounting an electronic component according to any one of claims 1 and 2, wherein a step is formed on an inner wall surface of the opening of the mask, and alignment is performed using a side surface of the electronic component and an upper portion of the inner wall of the opening. Alignment method. With this method, the alignment can be performed without the bumps on the electronic component side.

【0049】(2) 請求項1,2において、複数のツ
ールを備えたヘッドを用いて一括して熱圧着を行うこ
と。この方法によると、短時間に効率よく実装でき、全
体の生産性が向上する。
(2) In claims 1 and 2, thermocompression bonding is performed collectively using a head provided with a plurality of tools. According to this method, the mounting can be efficiently performed in a short time, and the overall productivity is improved.

【0050】なお、本明細書中において使用した技術用
語を次のように定義する。 「電子部品: 底面に複数の外部接続端子が形成された
半導体チップをいうほか、例えば底面に複数の外部接続
端子が形成されたBGAやバットジョイントPGA等の
パッケージ及びMCM等の半導体搭載装置や、さらには
底面に複数の外部接続端子が形成された表面実装タイプ
のコネクタ等の受動部品もいう。」
The technical terms used in this specification are defined as follows. "Electronic component: In addition to a semiconductor chip having a plurality of external connection terminals formed on the bottom surface, for example, a package such as BGA or butt joint PGA having a plurality of external connection terminals formed on the bottom surface, and a semiconductor mounting device such as MCM, Furthermore, it also refers to passive components such as surface mount type connectors with multiple external connection terminals formed on the bottom surface. ”

【0051】[0051]

【発明の効果】以上詳述したように、請求項1,2に記
載の発明によれば、上記のマスクによる位置合わせであ
るため、画像認識装置等のような高価かつ複雑な装置を
用いることなく、簡単にかつ確実に電子部品の位置合わ
せを行うことができる。
As described in detail above, according to the first and second aspects of the present invention, since the alignment is performed by the mask, an expensive and complicated device such as an image recognition device is used. Without this, the electronic components can be easily and reliably aligned.

【0052】請求項2に記載の発明によれば、バンプを
基準として用いているため、精度のよい位置合わせを実
現することができる。
According to the second aspect of the present invention, since the bump is used as a reference, it is possible to realize accurate alignment.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施例1のベアチップの実装方法において、
第1の工程を示す概略斜視図である。
FIG. 1 is a bare chip mounting method according to a first embodiment,
It is a schematic perspective view which shows a 1st process.

【図2】 同じく、第2の工程を示す概略斜視図であ
る。
FIG. 2 is likewise a schematic perspective view showing a second step.

【図3】 同じく、第2の工程を示す要部拡大概略断面
図である。
FIG. 3 is likewise an enlarged schematic sectional view of an essential part showing a second step.

【図4】 同じく、第3の工程を示す概略斜視図であ
る。
FIG. 4 is likewise a schematic perspective view showing a third step.

【図5】 同じく、第4の工程を示す概略斜視図であ
る。
FIG. 5 is likewise a schematic perspective view showing a fourth step.

【図6】 同じく、第4の工程を示す要部拡大概略斜視
図である。
FIG. 6 is likewise an enlarged schematic perspective view of an essential part showing a fourth step.

【図7】 同じく、ベアチップを元の位置に復帰させた
状態を示す概略斜視図である。
FIG. 7 is likewise a schematic perspective view showing a state where the bare chip is returned to the original position.

【図8】 実施例2のBGAの実装方法において、第1
の工程を示す概略斜視図である。
FIG. 8 shows a first example of the BGA mounting method according to the second embodiment.
It is a schematic perspective view which shows the process of.

【図9】 同じく、第2の工程を示す概略斜視図であ
る。
FIG. 9 is likewise a schematic perspective view showing a second step.

【図10】 同じく、第2の工程を示す要部拡大概略断
面図である。
FIG. 10 is likewise an enlarged schematic sectional view of an essential part showing a second step.

【図11】 同じく、第3の工程を示す要部拡大概略断
面図である。
FIG. 11 is an enlarged schematic sectional view of an essential part showing the third step.

【図12】 同じく、第4の工程を示す要部拡大概略断
面図である。
FIG. 12 is likewise an enlarged schematic sectional view of an essential part showing a fourth step.

【図13】 同じく、BGAを元の位置に復帰させた状
態を示す概略斜視図である。
FIG. 13 is also a schematic perspective view showing a state where the BGA is returned to the original position.

【図14】 別例のベアチップの実装方法において、第
3の工程を示す概略斜視図である。
FIG. 14 is a schematic perspective view showing a third step in the bare chip mounting method of another example.

【図15】 同じく、第4の工程を示す概略斜視図であ
る。
FIG. 15 is likewise a schematic perspective view showing a fourth step.

【符号の説明】[Explanation of symbols]

1…電子部品としてのベアチップ、11…電子部品とし
てのBGA、2…回路基板としてのセラミックス基板、
12…回路基板としてのプリント配線板、3,13,1
9…(位置合わせ用)マスク、4…外部接続端子として
のはんだバンプ、5…外部接続端子としての接続パッ
ド、7,18…開口部、R1 …実装エリア。
DESCRIPTION OF SYMBOLS 1 ... Bare chip as an electronic component, 11 ... BGA as an electronic component, 2 ... Ceramic substrate as a circuit board,
12 ... Printed wiring board as circuit board, 3, 13, 1
9 ... (for alignment) mask, 4 ... Solder bumps as external connection terminals, 5 ... Connection pads as external connection terminals, 7, 18 ... Openings, R1 ... Mounting area.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】回路基板上の実装エリアに対応する位置に
開口部が形成された位置合わせ用マスクの前記開口部
に、底面に複数の外部接続端子を備える電子部品を上面
側から係合させる工程を有する電子部品を実装する際の
位置合わせ方法。
1. An electronic component having a plurality of external connection terminals on a bottom surface is engaged with the opening of a positioning mask having an opening formed at a position corresponding to a mounting area on a circuit board from an upper surface side. A positioning method for mounting an electronic component having steps.
【請求項2】前記電子部品の外部接続端子がバンプであ
る場合、前記複数のバンプの側面と前記マスクの開口部
の内壁面とを用いて位置合わせを行う請求項1に記載の
電子部品を実装する際の位置合わせ方法。
2. The electronic component according to claim 1, wherein when the external connection terminals of the electronic component are bumps, the alignment is performed using the side surfaces of the plurality of bumps and the inner wall surface of the opening of the mask. Positioning method when mounting.
JP6158819A 1994-07-11 1994-07-11 Positioning method for mounting electronic device Pending JPH0832296A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6158819A JPH0832296A (en) 1994-07-11 1994-07-11 Positioning method for mounting electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6158819A JPH0832296A (en) 1994-07-11 1994-07-11 Positioning method for mounting electronic device

Publications (1)

Publication Number Publication Date
JPH0832296A true JPH0832296A (en) 1996-02-02

Family

ID=15680070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6158819A Pending JPH0832296A (en) 1994-07-11 1994-07-11 Positioning method for mounting electronic device

Country Status (1)

Country Link
JP (1) JPH0832296A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030065950A (en) * 2002-02-02 2003-08-09 보성반도체 주식회사 a manufacture method of super slim ceramic package with metalic bump
JP2010040881A (en) * 2008-08-07 2010-02-18 Fuji Electric Systems Co Ltd Positioning tool and method for manufacturing semiconductor device
US7976892B2 (en) 2002-09-20 2011-07-12 Robert Bosch Gmbh Method for producing a conductive coating on an insulating substrate
US8317077B2 (en) 2010-09-01 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
US8381965B2 (en) * 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
JP2017118103A (en) * 2015-12-18 2017-06-29 インテル コーポレイション Ball grid array solder attachment
WO2019021527A1 (en) * 2017-07-27 2019-01-31 浜松ホトニクス株式会社 Method for manufacturing optical semiconductor unit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030065950A (en) * 2002-02-02 2003-08-09 보성반도체 주식회사 a manufacture method of super slim ceramic package with metalic bump
US7976892B2 (en) 2002-09-20 2011-07-12 Robert Bosch Gmbh Method for producing a conductive coating on an insulating substrate
JP2010040881A (en) * 2008-08-07 2010-02-18 Fuji Electric Systems Co Ltd Positioning tool and method for manufacturing semiconductor device
US8381965B2 (en) * 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8556158B2 (en) 2010-07-22 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8317077B2 (en) 2010-09-01 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
JP2017118103A (en) * 2015-12-18 2017-06-29 インテル コーポレイション Ball grid array solder attachment
WO2019021527A1 (en) * 2017-07-27 2019-01-31 浜松ホトニクス株式会社 Method for manufacturing optical semiconductor unit

Similar Documents

Publication Publication Date Title
US7013559B2 (en) Method of fabricating a semiconductor device package
JP3798597B2 (en) Semiconductor device
JPH02133943A (en) High integrated circuit and manufacture thereof
US6849955B2 (en) High density integrated circuit packages and method for the same
US6324068B1 (en) Electronic component device, and main board for circuit boards
US7960837B2 (en) Semiconductor package
JPH05190598A (en) Optically formable template for aligning semiconductor chip
KR20000023475A (en) Method of production of semiconductor device
JPH0832296A (en) Positioning method for mounting electronic device
JP4339309B2 (en) Semiconductor device
JP2000040676A (en) Manufacture of semiconductor device
JPH08111578A (en) Method for manufacturing substrate for mounting ball grid array package
KR100202736B1 (en) Jig for fixing printed circuit board of screen printing device
JP3909036B2 (en) Manufacturing method of semiconductor device
JPH11111772A (en) Carrier board mounting positioning method, carrier board and wiring board
JPH06310569A (en) Face-down bonding method of semiconductor element
JP2004327912A (en) Semiconductor package and semiconductor device
JP3404094B2 (en) How to mount surface mount components
JP3161648B2 (en) Electronic component soldering method
KR100818079B1 (en) A method for manufacturing of ball grid array package
JPH11345831A (en) Semiconductor device, mounting board, and mounting method
JP5024249B2 (en) Manufacturing method of semiconductor device
JPH06209159A (en) Formation of solder for semiconductor element mounting
JPH08274425A (en) Printed wiring board
JPH10199899A (en) Manufacture of semiconductor device