JPH08314793A - メモリアクセス制御方法および該方法を適用した半導体集積回路および画像復号装置 - Google Patents

Abstract

(57)【要約】 【課題】 メモリアクセス制御方法および該方法を適用
した半導体集積回路および画像復号装置に関し、バッフ
ァメモリの容量やメモリバス幅といった回路規模の増大
および動作周波数の高速化を抑えて、効率の良いメモリ
システムを実現することを目的とする。 【解決手段】 メモリに対する複数のアクセスを、該各
アクセスの優先順位をその時の状態に応じて変更し、該
変更された優先順位に応じてメモリアクセスの調停およ
びスケジューリングを行って、特定のメモリアクセスへ
の集中や無効期間の発生等を防止するように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はメモリアクセス制御
方法および該方法を適用した半導体集積回路および画像
復号装置に関し、特に、符号化された画像データを復号
してその表示を行う半導体集積回路および画像復号装置
に関する。近年、映像，音声および文字等の扱うデータ
を全てディジタル信号として処理するマルチメディア機
器が大きな注目を集めている。特に、映像（画像デー
タ）は、文字や音声に比してデータ量が膨大なものとな
るため、カラー動画像の圧縮および伸長技術（符号化お
よび復号化技術）はマルチメディアにとって必要不可欠
なものとなっている。

【０００２】ところで、画像の復号には、高性能で大容
量のメモリを必要とし、符号データと画像データの２系
統のデータを記憶・管理しなければならない。そこで、
符号データと画像データを１つのメモリに格納し、必要
なメモリの量を削減することができる半導体集積回路お
よび画像復号装置の提供が要望されている。

【０００３】

【従来の技術】従来の画像復号装置は、符号データ（画
像圧縮された符号データ）および画像データ（符号デー
タを復号した画像データ）に対してそれぞれ別々のメモ
リを準備したり、高速なメモリデバイスを並列に接続し
て高いメモリバンド幅（データの転送能力）を確保して
時分割で符号データと画像データのメモリを共用するも
のが提案されている。さらに、従来の画像復号装置とし
て、メモリと画像復号用ＬＳＩ（半導体集積回路）との
間に容量の大きなバッファメモリを入れることが考えら
れている。

【０００４】これら従来の画像復号装置（画像復号用Ｌ
ＳＩ）は、メモリデバイスの必要数の増加や動作周波数
の高速化を招き、画像復号装置を複雑なものにする要因
ともなっている。

【０００５】

【発明が解決しようとする課題】上述したように、従
来、画像圧縮されて符号化された画像の符号データは、
平均した符号データ量は少なく抑えられていても、画像
の内容によっては一時的に大量の符号データを消費する
という特徴がある。従って、符号データ用のメモリにお
いても、その最大の符号データの消費量に合わせた高い
メモリバンド幅が必要になる。特に、復号する画像の解
像度を高め、画質を向上させようとした場合には、符号
データおよび画像データに対するメモリバンド幅の要求
が厳しくなり、回路規模を増大させる大きな要因になっ
ている。

【０００６】本発明は、上述した従来の画像復号装置お
よび半導体集積回路が有する課題に鑑み、バッファメモ
リの容量やメモリバス幅といった回路規模の増大および
動作周波数の高速化を抑えて、効率の良いメモリシステ
ムを実現することを目的とする。

【０００７】

【課題を解決するための手段】本発明の第１の形態によ
れば、メモリ４に対する複数のアクセスを、該各アクセ
スの優先順位をその時の状態に応じて変更し、該変更さ
れた優先順位に応じてメモリアクセスの調停およびスケ
ジューリングを行って、特定のメモリアクセスへの集中
や無効期間の発生等を防止するようにしたことを特徴と
するメモリアクセス制御方法が提供される。

【０００８】ここで、前記メモリ４はリフレッシュ処理
が要求される揮発性半導体記憶装置であり、該揮発性半
導体記憶装置は異なる形式のデータにより時分割的に共
有される。そして、本発明の第１の形態によれば、該各
形式のデータの書き込みおよび読み出し処理と前記リフ
レッシュ処理とにおけるメモリアクセスの調停およびス
ケジューリングが行われ、特定のメモリアクセスへの集
中や無効期間の発生等が防止されるようになっている。

【０００９】図１は本発明に係る画像復号装置の要部構
成を概略的に示すブロック図である。図１に示されるよ
うに、本発明の第２の形態によれば、画像圧縮された符
号データを復号して画像データを得る画像復号装置であ
って、第１の形式のデータを処理して第２の形式のデー
タを得るデータ処理回路１と、前記第１の形式のデータ
および前記第２の形式のデータの両方を時分割的に記憶
するメモリ４と、前記第１の形式のデータおよび前記第
２の形式のデータによるメモリアクセス要求の優先順位
をその時の状態に応じて変更し、該変更された優先順位
に応じてメモリアクセスの調停およびスケジューリング
を行うメモリ制御回路２とを具備し、特定のメモリアク
セスへの集中や無効期間の発生等を防止するようにした
ことを特徴とする画像復号装置が提供される。

【００１０】図２は本発明に係る半導体集積回路の要部
構成を概略的に示すブロック図である。図１および図２
に示されるように、本発明の第３の形態によれば、第１
の形式のデータを処理して第２の形式のデータを得るデ
ータ処理回路１と、前記第１の形式のデータおよび前記
第２の形式のデータの両方を時分割的に記憶するメモリ
４を制御し、前記第１の形式のデータおよび前記第２の
形式のデータによるメモリアクセス要求の優先順位をそ
の時の状態に応じて変更し、該変更された優先順位に応
じてメモリアクセスの調停およびスケジューリングを行
うメモリ制御回路２とを具備することを特徴とする半導
体集積回路。

【００１１】具体的に、前記第１の形式のデータは画像
圧縮された符号データであり、前記第２の形式のデータ
は該符号データを復号した画像データであり、そして、
前記データ処理回路１は該画像圧縮された符号データを
復号して該画像データを得る復号回路である。

【００１２】

【発明の実施の形態】本発明の第１の形態であるメモリ
アクセス制御方法によれば、メモリ４に対する複数のア
クセスは、その時の状態に応じてそれらアクセスの優先
順位が変更され、該変更された優先順位に応じてメモリ
アクセスの調停およびスケジューリングが行われる。す
なわち、揮発性半導体記憶装置で構成されたメモリ４の
リフレッシュ処理、並びに、該揮発性半導体記憶装置を
時分割的に共有する異なる形式のデータの各書き込みお
よび読み出し処理は、各状態においてアクセスの優先順
位が変更され、メモリアクセスの調停およびスケジュー
リングが行われる。

【００１３】これによって、バッファメモリの容量やメ
モリバス幅といった回路規模の増大および動作周波数の
高速化を抑えて、効率の良いメモリシステムを実現する
ことが可能となる。図１において、画像復号装置は、例
えば、ＭＰＥＧ−２（Moving Picture Experts Group -
2) の規格により圧縮された符号データを復号して画像
データを取り出し表示データを出力する画像復号装置を
示している。ここで、参照符号１は復号回路（データ処
理回路）、２はメモリ制御回路、３は表示回路、そし
て、４はメモリ（ダイナミック型ランダム・アクセス・
メモリ：ＤＲＡＭ）を示している。

【００１４】図１に示されるように、メモリ（揮発性半
導体集積回路：例えば、ＤＲＡＭ）４は、符号データお
よび画像データにより時分割的に共有（共用）されるよ
うになっている。すなわち、参照符号Ａに示されるよう
に、まず、供給された符号データ（画像圧縮された符号
データ：書き込み符号データＡ）は、メモリ制御回路２
を介してメモリ４に書き込まれる。さらに、メモリ４に
書き込まれた符号データ（書き込み符号データ）Ａは、
参照符号Ｂに示されるように、メモリ４から読み出さ
れ、読み出し符号データＢとして、メモリ制御回路２を
介して復号回路１に供給される。復号回路１では、読み
出し符号データＢを復号して画像データ（伸長された画
像データＣ）を出力するが、この時、後述するように、
例えば、以前の画像データ（例えば、直前のフィールド
またはフレームの画像データ）を参照して読み出し符号
データＢの復号が行われる。

【００１５】次に、参照符号Ｃに示されるように、復号
回路１により復号された画像データ（書き込み画像デー
タＣ）は、メモリ制御回路２を介して、符号データが書
き込まれていたのと同じメモリ４に書き込まれる。そし
て、メモリ４に書き込まれた画像データ（書き込み画像
データ）Ｃは、参照符号Ｅに示されるように、メモリ４
から読み出され、読み出し画像データＥとして、メモリ
制御回路２を介して表示回路３に供給される。なお、前
述したように、メモリ４に書き込まれた画像データＣの
内、以前の読み出し画像データ（或いは、以前の画像デ
ータの一部Ｄ）は、参照符号Ｄに示されるように、予測
参照画像データＤとしてメモリ４から読み出され、メモ
リ制御回路２を介して復号回路１に供給される。そし
て、復号回路１において、読み出し符号データＢの復号
（伸長）処理に使用される。

【００１６】このように、メモリ４は、形式の異なる符
号データ（Ａ，Ｂ）および画像データ（Ｃ，Ｄ，Ｅ）に
より時分割的に共有されるようになっている。ここで、
メモリ（ＤＲＡＭ）４は、記憶内容を保持するためにリ
フレッシュ処理が必要とされている。そして、メモリ４
に対する符号データおよび画像データのアクセス，並び
に，メモリ４のリフレッシュ処理のためのアクセス
（Ｒ）は、メモリ制御回路２がそれぞれメモリアクセス
の要求（アクセス要求信号）を受け付け、それに対応し
たアクセス応答（アクセス許可信号）を返すことにより
時分割で行うようになっている。

【００１７】このように、本発明の第１の形態であるメ
モリアクセス制御方法によれば、メモリアクセスを以下
〜のように行うことにより、メモリバンド幅を有効
に活用して、必要最小限のメモリ容量にて画像の復号を
可能にする。 メモリアクセスを処理単位毎に区切り、必要なデー
タ量だけをアクセスする可変長のアクセス制御を行う。

【００１８】 メモリアクセスをその優先順位に従っ
て、アクセス権の調停、スケジューリングを行う。 上記の優先順位を固定するのではなく、状況に応
じて変更することにより、特定のメモリアクセスへの集
中や排除、無効な期間の発生を防止する。 符号データの読み込みの優先順位を、他のメモリア
クセスよりも高くする。

【００１９】ここで、本発明の第１の形態によれば、メ
モリアクセスの処理単位を小さくし、符号データのメモ
リアクセスの優先順位を高くすることによって、符号デ
ータが必要なときには高速に読み出すことが可能とな
る。また、圧縮された符号データによる時間あたりのメ
モリの消費量は、平均すれば、伸長された画像データよ
りも当然に少なくなるため、符号データのためのメモリ
アクセスの全体に占める時間的な割合は小さくなる。

【００２０】さらに、本発明の第１の形態によれば、ア
クセス権の調停を、固定した優先順位ではなく、緊急な
処理を要しないメモリアクセスの優先順位を状況に応じ
て変更（可変）することで、特定の期間にメモリアクセ
スが集中して他の期間に無駄が生じたり、優先順位の低
い項目のメモリアクセスが長期間待たされて処理が先に
進まないといったことが防止される。そして、例えば、
大きなデータ量を必要とする高速な動画処理が連続する
ようなワーストケースに対するメモリアクセスの変動幅
を少なく抑えることができる。

【００２１】ここで、符号データの消費量は、符号化を
行う時点である一定量以下に制限されるため、符号デー
タの一画像あたりのメモリアクセスの最大量は予測可能
になる。同様に、画像データのメモリアクセスの最大量
も、画像サイズおよび画像形式により予測可能である。
そして、一画像あたりのメモリアクセスの最大量が決ま
ることにより、その画像がある時間内において、通常は
表示周期内において、復号動作が完結するのを保証する
ことができる。従って、メモリバンド幅を大きく増加さ
せることなく、画像データと符号データのメモリを共有
することが可能になる。

【００２２】前述したように、図２は本発明の半導体集
積回路の要部構成を示すものであり、具体的に、ＭＰＥ
Ｇ−２方式に準拠した画像復号用の半導体集積回路への
適用例を示している。また、図３は本発明の第２の形態
である画像復号装置における特徴的な動作を説明するた
めの図である。図２に示されるように、メモリ４として
は、汎用ＤＲＡＭ（例えば、４ＭビットＤＲＡＭを４
つ、或いは、８つ）を採用して、６４ビット幅のデータ
バス幅にて高速ページモードで動作させることにより、
約１Ｇビット／秒のメモリバンド幅を確保するようにな
っている。これは、ＭＰＥＧ−２方式のＭＰ／ＭＬ（メ
インプロファイル／メインレベル）の画像を復号するの
に、平均値としては充分なメモリバンド幅である。

【００２３】ここで問題となるのは、偶然に悪い条件の
重なった場合、つまりワーストケースのときに必要とな
るメモリバンド幅であり、ＭＰＥＧ−２方式の画像を復
号するときの基本単位である１６×１６画素の大きさの
ＭＢ（マクロブロック）の内部処理のための時間が必要
になる。そのため、図３に示す時間Ｔ１で示すように、
復号画像書き込みと参照画像読み込みのメモリアクセス
の最小周期（例えば、２４μsec.）が存在するため、図
３に示すような何もメモリアクセスが行われない無効期
間Ｔ２が発生する可能性が出てくる。

【００２４】そこで、本発明に係る第２の形態の画像復
号装置および第３の形態の半導体集積回路では、緊急を
要しないメモリアクセス、例えば、ＤＲＡＭリフレッシ
ュ処理（Ｒ）や符号データの書き込み処理を、参照画像
読み出し処理と復号画像書き込み処理の間（図３におけ
る期間Ｔ２）で実行するように、その時の状態に応じて
各メモリアクセス要求の優先順位を変更し、該変更され
た優先順位に応じてメモリアクセスの調停およびスケジ
ューリングを行うようになっている。具体的に、適応型
のスケジューリングは、符号データの書き込み処理（書
き込み符号データＡの書き込み処理）、符号データの読
み出し処理（読み出し符号データＢの読み出し処理）、
復号画像の書き込み処理（書き込み画像データＣの書き
込み処理）、参照画像の読み出し処理（図１中の予測参
照画像データＤの読み出し処理）、表示画像の読み出し
処理（図１中の読み出し画像データＥの読み出し処
理）、および、ＤＲＡＭのリフレッシュ処理（Ｒ）の６
つのメモリアクセス（Ａ〜ＥおよびＲ）の優先順位を、
その時の状態（例えば、直前に行われたメモリアクセス
の内容）に従って、その都度変更することによって実現
される。

【００２５】具体的に、本発明においては、まず、符号
データの読み出し処理は、一時的に高い読み出し速度が
要求されるため、メモリアクセスの優先順位を一番高く
する。また、メモリアクセス待ちの期間を少なくするた
めに、参照画像の読み出し処理を複数に分けて行う。な
お、ＭＰＥＧ−２方式では、画像の複数の部分（位置、
時間が異なる部分）を参照するため、それぞれの矩形
（四角形状）領域毎にメモリアクセスを分けて行うこと
により、メモリアクセスを占有する期間が短くなる。

【００２６】次に、符号データは、復号する画像の内容
によって一時的に高い読み出し速度が必要になるが、一
画面（１フィールドまたは１フレーム）内では平均化さ
れて、その画像にて消費される符号量が読み出せれば、
画像の復号を完結することができる。従って、符号デー
タの高い読み出し速度が必要になったときには、メモリ
アクセスの優先順位の設定によって、参照画像の読み出
し処理、復号画像の書き込み処理よりも優先され、画像
データへのメモリアクセスが一時的に待たされる。

【００２７】ここで、一画面の復号のために消費される
符号データは、ＭＰＥＧ−２方式に定められているビッ
トレートと受信バッファのサイズにより、その最大消費
量が決まる。従って、画像データへのメモリアクセスが
一時的に待たされる期間の総和が求められ、一画面の復
号動作が表示周期以内に完結することが保証されること
になる。

【００２８】以上により、符号データ単体に必要とされ
るメモリバンド幅と、画像データ単体に必要とされるメ
モリバンド幅を加算したメモリバンド幅のメモリを用意
しなくても、符号データと画像データによりメモリ
（４）を共有して使用することが可能になる。このよう
に、本発明によれば、バッファメモリの容量やメモリバ
ス幅といった回路規模の増大および動作周波数の高速化
を抑えて、効率の良いメモリシステムを実現することが
できる。

【００２９】

【実施例】以下、図面を参照して本発明に係る画像復号
装置および半導体集積回路の実施例を説明する。図４は
本発明の画像復号装置の一実施例を示すブロック図であ
る。同図において、参照符号200 は画像復号回路,201は
復調回路,202はデマルチプレクサ,203は音声復号回路,2
04はホストプロセッサ,205はグラフィック回路, そし
て,206はビデオエンコーダを示している。

【００３０】復調回路201 は、ビットストリームデータ
を得るための回路であり、画像復号装置に入力される信
号、例えば、ディジタル衛星放送, ケーブルテレビ, デ
ィジタルビデオディスク等の信号から、ビットストリー
ムデータ（ビデオ, オーディオ, および, その他の信号
が多重されているデータ）を復調する。また、デマルチ
プレクサ202 は、オーディオとビデオの符号データが１
つのデータ（ビットストリーム）として多重化されるた
め、オーディオ（音声）信号とビデオ（画像）信号に分
離する。ここで、例えば、ＭＰＥＧにおいては、"MPEG-
System" としてその方式が決められている。

【００３１】音声復号回路203 は、オーディオ（音声）
のビットストリームデータを復号して、オーディオデー
タ（音声データ）にするもので、例えば、ＭＰＥＧで
は、"MPEG-Audio"としてその方式が決められている。こ
の部分は、例えば、ＤＳＰ（Digital Signal Processo
r）により構成することができる。画像復号回路200
は、ビデオ（映像：画像）のビットストリームデータを
復号して、ビデオ信号（映像信号）に変換するもので、
例えば、ＭＰＥＧでは、"MPEG-Video"としてその方式が
決められている。この画像復号回路200 は、例えば、ビ
デオデコーダ用のＬＳＩ（半導体集積回路100)およびＤ
ＲＡＭ（不揮発性半導体記憶装置４）により構成され
る。なお、本発明の半導体集積回路(100) は、画像復号
回路200 におけるビデオデコーダ用のＬＳＩに対応す
る。

【００３２】ビデオエンコーダ206 は、画像復号回路20
0 の出力であるディジタル表現のビデオ信号を一般のテ
レビジョンセットで表示可能なように、ＮＴＳＣ（Nati
onalTelevision System Comittee)方式, または, ＰＡ
Ｌ（Phase Alternation by Line)方式のビデオ信号に変
換する。さらに、ホストプロセッサ204 は、画像復号装
置（デコーダ装置）全体の制御を行うためのプロセッサ
であり、例えば、ＶＯＤ（Video On Demand)等の高度な
サービスを実現するため、例えば、３２ビット〜６４ビ
ットの高性能なＣＰＵが使用される。そして、グラフィ
ック回路205 は、例えば、番組情報やメニュー画面等の
グラフィック画面を表示するための回路である。

【００３３】図５は本発明の半導体集積回路の一実施例
としての画像復号回路の構成を示すブロック図である。
同図において、参照符号１０は符号データ入力制御部，
１１は可変長復号処理部，１２は逆量子化処理部，１３
は逆ＤＣＴ変換部，１４は予測画像加算回路，１５は動
きベクトル再生回路を示し、さらに、１６は入力バッフ
ァ，１７は符号バッファ，１８は予測画像バッファ，１
９は復号画像バッファ，そして，２０は画像メモリ切り
換え制御回路を示している。また、参照符号２１はメモ
リアクセス調停回路，２２は外部ＤＲＡＭコントロール
回路，２３はＦＩＦＯメモリ管理部，２４は画像メモリ
アドレス変換部、また、３１は表示制御部，そして，３
２は表示画像バッファを示している。ここで、画像復号
回路200は、画像復号用ＬＳＩ200 およびメモリ（ＤＲ
ＡＭ）４を備えて構成されている。

【００３４】図１と図５との比較から明らかなように、
復号回路（データ処理回路）１は、符号データ入力制御
部１０，可変長復号処理部１１，逆量子化処理部１２，
逆ＤＣＴ変換部１３，予測画像加算回路１４，動きベク
トル再生回路１５，入力バッファ１６，符号バッファ１
７，予測画像バッファ１８，復号画像バッファ１９，お
よび，画像メモリ切り換え制御回路２０を備えている。

【００３５】符号データ入力制御部１０は、符号データ
のビットストリームを入力し、必要に応じてヘッダデー
タの検出を行って、不要なデータの廃棄や画像の先頭
（ピクチャヘッダ）の検出を行う。また、可変長復号処
理部１１は、ビットストリームに含まれている可変長符
号（ハフマン符号）の復号（デコード）を行って、固定
長の符号に変換すると共に、各種のパラメータ値を取り
出すようになっている。さらに、逆量子化処理部１２
は、固定長に変換された符号データの内、画像に関する
データ（係数データ）を変換して、逆ＤＣＴ変換用デー
タを取り出す。ここで、逆量子化とは、符号化時に、Ｄ
ＣＴ演算をした結果の実数データを量子化（割り算をし
て整数値に丸める）したものを、元の値に近い実数値に
戻す処理を行うことに対応している。

【００３６】動きベクトル再生回路１５は、逆量子化処
理部１２の出力から、動きベクトルを取り出すもので、
ＭＰＥＧ−２では、画像圧縮の効率を上げるために、そ
れよりも以前の画像の内容を参照してその差分を使用す
る。ここで、この参照する画像の位置を示す情報を動き
ベクトルと称し、この動きベクトルを使用して参照画像
の読み込みを行うようになっている。

【００３７】逆ＤＣＴ変換部１３は、離散コサイン変換
（ＤＣＴ：Discrete Cosine Transform)の逆変換を行う
もので、符号化時にＤＣＴ変換を行って、直交変換によ
り８×８のマトリクスの座標軸を、周波数成分に変換し
てその逆変換により画素のデータに戻す。ここで、ＤＣ
Ｔ変換の演算は、マトリクス乗算を中心に行われ、ま
た、逆変換のことをＩＤＣＴ（Inverse Discrete Cosin
e Transform)と略記することもある。

【００３８】予測画像加算回路１４は、逆ＤＣＴ変換部
１３で得られた画素のデータに対して、動きベクトル再
生回路から得られた参照画像の内容を必要に応じて画素
毎に加算して最終的な復号画像を生成する。画像メモリ
切り換え制御回路２０は、復号画像，参照画像および表
示画像を、半導体集積回路（画像復号用ＬＳＩ)100の外
部に設けられたメモリ（ＤＲＡＭ）４上に割り当てるた
めのアドレスの管理を行う。ここで、復号の完了した画
像は、画像の順番に従って参照画像，表示画像となるた
め、画像に割り当てたメモリアドレスを順番に切り換え
られるようになっている。

【００３９】図１および図５に示されるように、メモリ
制御回路２は、メモリアクセス調停回路２１，外部ＤＲ
ＡＭコントロール回路２２，ＦＩＦＯメモリ管理部２
３，および，画像メモリアドレス変換部２４を備えてい
る。メモリアクセス調停回路２１は、それぞれのメモリ
アクセス要求（例えば、図１に示すＡ〜Ｅに対応したア
クセス要求，および，リフレッシュ処理用のアクセス要
求）を受け付けて、その優先順位に従ってアビトレーシ
ョン（調停）を行う。外部ＤＲＡＭコントロール回路２
２は、画像復号用ＬＳＩ 100の外部に設けられたメモリ
４を制御するもので、ＤＲＡＭ４の信号線を操作してメ
モリアクセスを実行すると共に、高速ページモードによ
る連続アクセスを実現するようになっている。

【００４０】ＦＩＦＯメモリ管理部２３は、符号データ
（ビットストリーム）用のメモリとして、画像復号用Ｌ
ＳＩ 100の外部に設けられたＤＲＡＭ４上にＦＩＦＯ
（First In First Out）バッファを構成するためのアド
レス管理（書き込みポインタおよび読み出しポインタの
更新）を行う。画像メモリアドレス変換部２４は、復号
画像，参照画像および表示画像のアドレス変換を行い、
画像の位置を示すＸ座標およびＹ座標の二次元のアドレ
ス情報から、メモリ上の位置を示すリニアなアドレスに
変換し、さらに、画像メモリ切り換え制御回路２０によ
り指定されたアドレス情報をオフセット値として加算し
て画像メモリのアドレスを求める。

【００４１】図１および図５に示されるように、表示回
路３は、表示制御部３１および表示画像バッファ３２を
備えている。表示制御部３１は、既に復号の完了してい
る画像を表示画像として表示を行う回路であり、例え
ば、ＮＴＳＣ方式またはＰＡＬ方式のタイミングに合わ
せて表示画像を出力する。

【００４２】ここで、図５に示す画像復号用ＬＳＩ100
において、各バッファ（入力バッファ１６，符号バッフ
ァ１７，予測画像バッファ１８，復号画像バッファ１
９，および，表示画像バッファ３２）は、一組の外部Ｄ
ＲＡＭ４を時分割で使用するために、或いは、外部ＤＲ
ＡＭ４との速度の差を吸収するために、それぞれのメモ
リアクセスに対応するように設けられた小容量のバッフ
ァメモリである。

【００４３】図６は本発明の半導体集積回路の他の実施
例としての画像復号回路100'を示す機能ブロック図であ
る。図６において、参照符号 101は全体制御部,102は内
部クロック生成部,103はホストインターフェース部,104
はパラメータレジスタ部,105は入力データ制御部,106は
可変長復号化部,107は逆量子化部,108は逆離散コサイン
変換部,109はフィルタ部,110は加算部,111はビデオイン
ターフェース部, そして,112はメモリ制御部を示してい
る。ここで、図６に示す画像復号用ＬＳＩ100'を図５に
示す画像復号用ＬＳＩ100 に対応させると、図６の入力
データ制御部105 は図５の符号データ入力制御部１０お
よび入力バッファ１６に対応し、可変長復号化部106 は
可変長復号処理部１１および符号バッファ１７に対応
し、また、フィルタ部109 は動きベクトル再生回路１
５，予測画像バッファ１８および復号画像バッファ１９
に対応している。さらに、図６のビデオインターフェー
ス部111 は図５の表示制御部３１および表示画像バッフ
ァ３２を備えた表示回路３に対応し、また、メモリ制御
部112 は、画像メモリ切り替え制御回路２０，メモリア
クセス調停回路２１，外部ＤＲＡＭコントロール回路２
２，ＦＩＦＯメモリ管理部２３および画像メモリアドレ
ス変換部２４に対応している。なお、図６における逆量
子化部107,逆離散コサイン変換部108 および加算部110
は、それぞれ図５における逆量子化部１２，逆ＤＣＴ変
換部１３および予測画像加算回路１４に対応している。

【００４４】全体制御部101 は、各ブロックの動作制
御、エラー復帰、および、ホストＣＰＵへの割り込みを
処理する。すなわち、全体制御部101 は、表示垂直同
期信号に同期してバッファメモリ内のピクチャー枚数管
理、表示／復号画像のピクチャーストラクチャ管理、マ
クロブロックアドレス／数を管理して各部の起動を処理
し、エラー時はホスト設定に従って復帰し、そして、
パラメータレジスタ部104 を経由してピクチャーヘッ
ダ検出／復号終了、表示V-Sync, B-Picture Skip, バッ
ファメモリオーバー／アンダーフロー、復号／システム
エラーの割り込みをホストＣＰＵに通知する。

【００４５】内部クロック発生部102 は、ＰＬＬマクロ
を内蔵しており、ＬＳＩ外部からの２７ＭHzの基本クロ
ック信号を入力として２種類のクロック信号（２７／５
４ＭHz）を発生して各ブロックへ分配する。ホストイン
ターフェース部103 は、種類の異なるＣＰＵと画像復号
回路100'とのインターフェース機能を有し、必要に応じ
て各ブロックへのアクセスを行なう。

【００４６】パラメータレジスタ部104 は、ホストＣＰ
Ｕからの初期設定パラメータ、コマンド用レジスタ、Ｍ
ＰＥＧビットストリームより検出される各種のパラメー
タ用のレジスタで構成され、各レジスタの値は、内部の
各ブロックに分配されるが、ホストＣＰＵから読み出す
こともできるようになっている。図７は本発明に係る画
像復号回路の一実施例（図５の画像復号用ＬＳＩ）にお
ける動作を説明するための図であり、具体的に、ＭＰＥ
Ｇ−２に準拠した画像復号用ＬＳＩにおける動作例を示
すものである。なお、ＭＰＥＧ−２では、参照画像デー
タを異なった画像の異なった位置から読み込む場合があ
り、最大４つの矩形に分けて読み込みを行う。また、輝
度と色差情報に分けて参照画像の読み込みを４×２＝８
回に分けて行うこともできる。

【００４７】図７において、参照符号Ａ〜Ｅは、図１を
参照して説明した各処理を示し、また、参照符号ＲはＤ
ＲＡＭ４のリフレッシュ処理を示している。すなわち、
参照符号Ａ〜Ｅは、次の表１に示される処理に対応して
いる。

【００４８】

【表１】

【００４９】図７に示されるように、符号データの読み
出し処理Ｂおよび表示画像の読み出し処理Ｒは、高い優
先順位に固定されているので、そのアクセス要求が発生
した時点で該アクセス要求が受け付けられる。図７(a)
は実際のメモリアクセスの一例を示し、図７(b) に示す
１マクロブロックの処理において、復号画像の書き込み
処理Ｃおよび参照画像の読み出し処理Ｄの間ＩＮＳ１に
おいて符号データの読み出し処理Ｂが挿入され、また、
２つの参照画像の読み出し処理Ｄの間ＩＮＳ２において
符号データの読み出し処理Ｂおよび表示画像の読み出し
処理Ｅが挿入された場合を示している。

【００５０】図７(c) に示されるように、１マクロブロ
ックの処理には内部処理の時間が必要であり、また、参
照画像データのフィルタリングを行う処理時間も必要と
なる。従って、これら２つの処理時間の長い方が終了す
るまでの期間、すなわち、図７(c) における "//////"
の期間が必要になり、この期間中に何もメモリアクセス
要求が発生しない場合には、 "//////" の期間は無効サ
イクルとなる。

【００５１】本発明では、上記の無効サイクルの発生を
抑えるために、アクセス周期に余裕のある符号データの
書き込み処理Ａおよびリフレッシュ処理Ｒを、参照画像
の読み出し処理Ｄと復号画像の書き込み処理Ｃとの間の
期間に行うように優先順位を決める（適宜変更する）よ
うになっている。このとき、例えば、符号データの書き
込み処理Ａおよびリフレッシュ処理Ｒの優先順位を、参
照画像の読み出し処理Ｄおよび復号画像の書き込み処理
Ｃよりも高く固定すると、複数の参照画像の読み出し処
理Ｄの間に入ってしまいフィルタリング処理時間が後ろ
に延びることになってしまう。一方、符号データの書き
込み処理Ａおよびリフレッシュ処理Ｒの優先順位を、参
照画像の読み出し処理Ｄおよび復号画像の書き込み処理
Ｃよりも低く固定すると、表示画像の読み出し処理Ｅ或
いは符号データの読み出し処理Ｂのより高い優先順位の
メモリアクセスが入ったときに、次の参照画像の読み出
し処理Ｄおよび符号データの読み出し処理Ｂのメモリア
クセスが発生して、符号データの書き込み処理Ａおよび
リフレッシュ処理Ｒのメモリアクセスが長時間保留され
てしまう。

【００５２】そこで、本発明では、前述したように、メ
モリ（４）に対する複数のアクセスの優先順位を、その
時の状態に応じて変更するようになっている。図８は図
５の画像復号用ＬＳＩにおけるメモリアクセス調停回路
の一例を示すブロック図である。同図に示されるよう
に、メモリアクセス調停回路２１は、アクセス要求信号
（Ａ〜Ｅ，Ｒ）が入力されるプライオリティエンコーダ
211,アクセス許可信号（Ａ〜Ｅ，Ｒ）を出力するアクセ
ス許可レジスタ212,フィードバックレジスタ213,およ
び, メモリアクセスの終了を検出するメモリアクセス終
了検出部214 を備えている。

【００５３】図８に示されるように、アクセス要求信号
（Ａ〜Ｅ，Ｒ）はプライオリティエンコーダ211 でエン
コードされ、次のメモリアクセスの候補が求められる。
このプライオリティエンコーダ211 におけるエンコード
処理は常時行われており、その時点で最も優先順位（プ
ライオリティ) の高いものが次のメモリアクセスの候補
となる。

【００５４】また、アクセス要求信号からメモリアクセ
スの状況が判定され、メモリアクセスが終了した時点
（または、メモリアクセスが行われていないとき）の候
補がアクセス許可レジスタ212 に保持される。この時、
メモリアクセスが終了した時点の候補が、参照画像の読
み出し処理Ｄ，符号データの書き込み処理Ａ，または，
リフレッシュ処理Ｒの内のいずれかだった場合には、該
メモリアクセスが終了した時点の候補はフィードバック
レジスタ213 にも保持される。

【００５５】さらに、フィードバックレジスタ213 の内
容は、プライオリティ変更信号としてプライオリティエ
ンコーダ211 へフィードバックされ、アクセス要求信号
（Ａ〜Ｅ，Ｒ）の優先順位の変更が行われる。そして、
その時の状態に応じて優先順位が変更されたアクセス許
可信号（Ａ〜Ｅ，Ｒ）が次の候補となり、アクセス許可
レジスタ212 から出力されることになる。

【００５６】図９は本発明のメモリアクセス調停回路の
動作を示すタイミングチャートであり、図１０は本発明
のメモリアクセス調停回路におけるアクセス要求信号，
アクセス許可信号およびアクセス信号の関係を示すタイ
ミングチャートである。図９に示されるように、符号デ
ータの書き込み処理Ａ，符号データの読み出し処理Ｂ，
復号画像の書き込み処理Ｃ，参照画像の読み出し処理
Ｄ，表示画像の読み出し処理Ｅ，および，リフレッシュ
処理Ｒに対するアクセス要求に対して、前述した優先順
位の変更に応じたアクセス許可信号（Ａ〜Ｅ，Ｒ）が出
力され、アクセス信号に従ったメモリアクセスが行なわ
れる。

【００５７】具体的に、図１０を参照して、符号データ
の読み出し処理Ｂおよび参照画像の読み出し処理Ｄを例
としてメモリアクセス調停回路におけるアクセス要求信
号，アクセス許可信号およびアクセス信号の関係を説明
する。図１０に示されるように、まず、符号データの読
み出し処理Ｂのアクセス要求信号が出力（高レベル”
Ｈ”）され、次いで、参照画像の読み出し処理Ｄのアク
セス要求信号が出力された場合、Ｐ１で示されるよう
に、符号データの読み出し処理Ｂはアクセス許可信号が
出力されるまでアクセス要求信号の出力が保持される。
ここで、参照画像の読み出し処理Ｄに関しても、アクセ
ス許可信号が出力されるまでアクセス要求信号の出力が
保持される。

【００５８】次に、Ｐ２で示されるように、メモリアク
セス調停回路（２１）により、その時点で一番優先順位
の高いアクセス要求信号に対してアクセス許可信号が出
力（高レベル”Ｈ”）される。図１０の例では、符号デ
ータの読み出し処理Ｂのアクセス要求信号に対して、ア
クセス許可信号が出力される。そして、Ｐ３で示される
ように、符号データの読み出し処理Ｂのアクセス要求信
号は、自身（Ｂ）に対するアクセス許可信号を確認した
後、取り下げられる（低レベル”Ｌ”）。さらに、Ｐ４
で示されるように、Ｐ２で出力された符号データの読み
出し処理Ｂのアクセス許可信号を受けた回路がアクセス
信号を出力（高レベル”Ｈ”）してメモリアクセス（符
号データの読み出し処理Ｂ）が開始される。

【００５９】また、Ｐ５で示されるように、必要なメモ
リアクセス（符号データの読み出し処理Ｂ）が終了した
時点で、アクセス信号が取り下げられる（低レベル”
Ｌ”）。さらに、アクセス信号が取り下げられたこと
（メモリアクセスの終了）を検出して、Ｐ６で示される
ように、アクセス許可レジスタをリセットすることによ
ってアクセス許可信号が取り下げられる（低レベル”
Ｌ”）。この時点で、一旦、全てのアクセス許可信号が
リセットされる。

【００６０】そして、Ｐ７で示されるように、メモリア
クセス調停回路は、どのアクセス許可信号も出力されて
いない状態を検出して、アクセス許可レジスタにプライ
オリティエンコーダのエンコード結果を設定する。これ
により、Ｐ７で示されるように、その時点で一番優先順
位の高いアクセス要求信号に対してアクセス許可信号が
出力される。図１０の例では、参照画像の読み出し処理
Ｄのアクセス要求信号に対して、アクセス許可信号が出
力される。さらに、Ｐ８で示されるように、Ｐ７で出力
された参照画像の読み出し処理Ｄのアクセス許可信号を
受けた回路がアクセス信号を出力してメモリアクセス
（参照画像の読み出し処理Ｄ）が開始される。

【００６１】図１１は本発明のメモリアクセス調停回路
（２１）におけるプライオリティエンコーダの論理構成
を示す図であり、図１１(a) は固定プライオリティエン
コーダ回路ＰＥを示し、また、図１１(b) は固定プライ
オリティエンコーダ回路ＰＥを構成する一例の論理式を
示している。なお、図１１(b) の論理式において、符号
「＾」は論理反転（ＮＯＴ）を示し、また、符号「＆」
は論理積（ＡＮＤ）を示している。

【００６２】図１１(a) の固定プライオリティエンコー
ダ回路ＰＥは、入力信号（アクセス要求信号）Ａ，Ｂ，
Ｃ，Ｄ，Ｅ，Ｒに対して、所定の優先順位に従った出力
信号ａ，ｂ，ｃ，ｄ，ｅ，ｒを出力するようになってい
る。図１１(b) は、優先順位「Ｂ＞Ｅ＞Ｄ＞Ａ＞Ｒ＞
Ｃ」を実現するための論理式を示しており、図１１(a)
の固定プライオリティエンコーダ回路ＰＥを図１１(b)
の論理式に対応した回路により構成することで、所定の
優先順位（Ｂ＞Ｅ＞Ｄ＞Ａ＞Ｒ＞Ｃ）を設定することが
可能となる。

【００６３】図１２は本発明のメモリアクセス調停回路
（２１）におけるプライオリティエンコーダ部（プライ
オリティエンコーダ211)の一例を示す図である。図１２
に示されるように、プライオリティエンコーダ部は、複
数の固定プライオリティエンコーダＰＥ−１〜ＰＥ−ｎ
（図１１の固定プライオリティエンコーダＰＥに対応）
およびセレクタ回路ＳＥＬで構成され、各固定プライオ
リティエンコーダＰＥ−１〜ＰＥ−ｎに設定された優先
順位の内、その時点に応じた最適なものを選択回路ＳＥ
Ｌで選択して出力するようになっている。具体的に、固
定プライオリティエンコーダＰＥ−１は優先順位「Ｂ＞
Ｅ＞Ｄ＞Ａ＞Ｒ＞Ｃ」を設定し、固定プライオリティエ
ンコーダＰＥ−ｎは優先順位「Ｂ＞Ｅ＞Ｃ＞Ｄ＞Ａ＞
Ｒ」を設定するようになっている。なお、固定プライオ
リティエンコーダＰＥ−１は図１１に示す固定プライオ
リティエンコーダＰＥと同様の回路となっているが、固
定プライオリティエンコーダＰＥ−ｎも優先順位「Ｂ＞
Ｅ＞Ｃ＞Ｄ＞Ａ＞Ｒ」を実現する論理式に対応した回路
となっている。

【００６４】図１３は図８のメモリアクセス調停回路に
より各処理状態において変更される優先順位の具体例を
説明するための図である。同図において、参照符号Ｆ１
〜Ｆ５は、それぞれ直前に行われたアクセス処理を示
し、各状態におけるメモリアクセス要求の優先順位を示
している。すなわち、図１３は、図８に示すメモリアク
セス調停回路２１により、その時の状態に応じて各メモ
リアクセス要求の優先順位が変化する様子を示してい
る。

【００６５】すなわち、リセット直後Ｆ１において、各
メモリアクセス要求は、符号データの読み出し処理Ｂ＞
表示画像の読み出し処理Ｅ＞参照画像の読み出し処理Ｄ
＞符号データの書き込み処理Ａ＞メモリのリフレッシュ
処理Ｒ＞復号画像の書き込み処理Ｃとなっており、ま
た、参照画像の読み出し処理Ｄの直後Ｆ２では、Ｂ＞Ｅ
＞Ｄ＞Ａ＞Ｒ＞Ｃとその優先順位が変更されるようにな
っている。ここで、参照画像の読み出し処理Ｄの直後Ｆ
２において、参照画像の読み出し処理Ｄの優先順位（メ
モリアクセス要求の優先順位）が高く設定されるのは、
複数の参照画像の読み出し処理Ｄをできるだけ間隔を空
けることなく続けてアクセスするためである。

【００６６】また、符号データの書き込み処理Ａの直後
Ｆ３では、Ｂ＞Ｅ＞Ｒ＞Ｃ＞Ｄ＞Ａとその優先順位が変
更され、さらに、メモリのリフレッシュ処理Ｒの直後Ｆ
４では、Ｂ＞Ｅ＞Ｃ＞Ｄ＞Ａ＞Ｒとその優先順位が変更
され、そして、復号画像の書き込み処理Ｃの直後Ｆ５で
は、Ｂ＞Ｅ＞Ｄ＞Ａ＞Ｒ＞Ｃとその優先順位が変更され
るようになっている。

【００６７】このように、本発明の実施例としてのメモ
リアクセス調停回路を有する半導体集積回路（画像復号
用ＬＳＩ）および該画像復号用ＬＳＩを含む画像復号装
置によれば、複数のメモリアクセス要求の優先順位をそ
の時の状態に応じて適宜変更し、該変更された優先順位
に応じてメモリアクセスの調停およびスケジューリング
を行うことによって、バッファメモリの容量やメモリバ
ス幅といった回路規模の増大および動作周波数の高速化
を抑えて、効率の良いメモリシステムを実現することが
できる。特に、本発明は、ＭＰＥＧ等の画像復号装置の
性能向上に寄与するところが大きいものである。

【００６８】

【発明の効果】以上、詳述したように、本発明によれ
ば、画像の復号動作に必要なデータをすべて一つのメモ
リに収めることができ、メモリを分割することによる容
量の無駄をなくして、必要となる最小限のメモリ容量に
て画像復号装置を構成できる。

【図面の簡単な説明】

【図１】本発明に係る画像復号装置の要部構成を概略的
に示すブロック図である。

【図２】本発明に係る半導体集積回路の要部構成を概略
的に示すブロック図である。

【図３】本発明の画像復号装置における特徴的な動作を
説明するための図である。

【図４】本発明の画像復号装置の一実施例を示すブロッ
ク図である。

【図５】本発明の半導体集積回路の一実施例としての画
像復号回路の構成を示すブロック図である。

【図６】本発明の半導体集積回路の他の実施例としての
画像復号回路を示す機能ブロック図である。

【図７】本発明に係る画像復号回路（画像復号用ＬＳ
Ｉ）の一実施例における動作を説明するための図であ
る。

【図８】本発明の画像復号回路の一実施例におけるメモ
リアクセス調停回路の一例を示すブロック図である。

【図９】本発明のメモリアクセス調停回路の動作を示す
タイミングチャートである。

【図１０】本発明のメモリアクセス調停回路におけるア
クセス要求信号，アクセス許可信号およびアクセス信号
の関係を示すタイミングチャートである。

【図１１】本発明のメモリアクセス調停回路におけるプ
ライオリティエンコーダの論理構成を示す図である。

【図１２】本発明のメモリアクセス調停回路におけるプ
ライオリティエンコーダ部の一例を示す図である。

【図１３】本発明のメモリアクセス調停回路により各処
理状態において変更される優先順位の具体例を説明する
ための図である。

【符号の説明】

１…データ処理回路（復号回路） ２…メモリ制御回路 ３…表示回路 ４…メモリ（ＤＲＡＭ） １０…符号データ入力制御部 １１…可変長復号処理部 １２…逆量子化処理部 １３…逆ＤＣＴ変換部 １４…予測画像加算回路 １５…動きベクトル再生回路 １６…入力バッファ １７…符号バッファ １８…予測画像バッファ １９…復号画像バッファ ２０…画像メモリ切り換え制御回路 ２１…メモリアクセス調停回路 ２２…外部ＤＲＡＭコントロール回路 ２３…ＦＩＦＯメモリ管理部 ２４…画像メモリアドレス変換部 ３１…表示制御部 ３２…表示画像バッファ 100,100'…半導体集積回路（画像復号用ＬＳＩ） 101 …全体制御部 102 …内部クロック生成部 103 …ホストインターフェース部 104 …パラメータレジスタ部 105 …入力データ制御部 106 …可変長復号化部 107 …逆量子化部 108 …逆離散コサイン変換部 109 …フィルタ部 110 …加算部 111 …ビデオインターフェース部 112 …メモリ制御部 200 …画像復号回路 201 …復調回路 202 …デマルチプレクサ 203 …音声復号回路 204 …ホストプロセッサ 205 …グラフィック回路 206 …ビデオエンコーダ 211 …プライオリティエンコーダ 212 …アクセス許可レジスタ 213 …フィードバックレジスタ 214 …メモリアクセス終了検出部 Ａ…書き込み符号データ（符号データの書き込み処理） Ｂ…読み出し符号データ（符号データの読み出し処理） Ｃ…書き込み画像データ（復号画像の書き込み処理） Ｄ…予測参照画像データ（参照画像の読み出し処理） Ｅ…読み出し画像データ（表示画像の読み出し処理） ＰＥ，ＰＥ−１〜ＰＥ−ｎ…固定プライオリティ・エン
コーダ回路 Ｒ…ＤＲＡＭのリフレッシュ処理 ＳＥＬ…セレクタ回路

フロントページの続き (72)発明者 数井 君彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 宮坂 秀樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 上野 靖典 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 丸山 浩二 福岡県福岡市博多区博多駅前三丁目22番８ 号 富士通九州ディジタル・テクノロジ株 式会社内

Claims (25)

【特許請求の範囲】
1. 【請求項１】 メモリに対する複数のアクセスを、該各
   アクセスの優先順位をその時の状態に応じて変更し、該
   変更された優先順位に応じてメモリアクセスの調停およ
   びスケジューリングを行って、特定のメモリアクセスへ
   の集中や無効期間の発生等を防止するようにしたことを
   特徴とするメモリアクセス制御方法。
2. 【請求項２】 前記メモリはリフレッシュ処理が要求さ
   れる記憶装置であり、該揮発性半導体記憶装置は異なる
   形式のデータにより時分割的に共有され、該各形式のデ
   ータの書き込みおよび読み出し処理と前記リフレッシュ
   処理とにおけるメモリアクセスの調停およびスケジュー
   リングを行うことを特徴とする請求項１のメモリアクセ
   ス制御方法。
3. 【請求項３】 前記異なる形式のデータは、画像圧縮さ
   れた符号データおよび該符号データを復号した画像デー
   タであり、前記記憶装置に対するアクセスは、符号デー
   タの書き込み処理，符号データの読み出し処理，復号画
   像の書き込み処理，参照画像の読み出し処理，表示画像
   の読み出し処理，および，記憶装置のリフレッシュ処理
   を備えていることを特徴とする請求項２のメモリアクセ
   ス制御方法。
4. 【請求項４】 前記記憶装置のリフレッシュ処理および
   前記符号データの書き込み処理等のアクセス周期に余裕
   のあるメモリアクセスを、前記参照画像の読み出し処理
   および前記復号画像の書き込み処理の間で実行するよう
   にしたことを特徴とする請求項３のメモリアクセス制御
   方法。
5. 【請求項５】 前記符号データの読み出し処理の優先順
   位を一番高く設定して、高い読み出し速度を達成するよ
   うにしたことを特徴とする請求項３のメモリアクセス制
   御方法。
6. 【請求項６】 前記符号データの読み出し処理を、前記
   参照画像の読み出し処理および前記復号画像の書き込み
   処理よりも優先して符号データの読み出し速度を向上さ
   せるようにしたことを特徴とする請求項３のメモリアク
   セス制御方法。
7. 【請求項７】 リセット直後，参照画像の読み出し処理
   の直後，或いは，復号画像の書き込み処理の直後におい
   ては、符号データの読み出し処理＞表示画像の読み出し
   処理＞参照画像の読み出し処理＞符号データの書き込み
   処理＞メモリのリフレッシュ処理＞復号画像の書き込み
   処理となるようにメモリアクセスの優先順位を設定した
   ことを特徴とする請求項３のメモリアクセス制御方法。
8. 【請求項８】 符号データの書き込み処理の直後におい
   ては、符号データの読み出し処理＞表示画像の読み出し
   処理＞メモリのリフレッシュ処理＞復号画像の書き込み
   処理＞参照画像の読み出し処理＞符号データの書き込み
   処理となるようにメモリアクセスの優先順位を設定した
   ことを特徴とする請求項３のメモリアクセス制御方法。
9. 【請求項９】 メモリのリフレッシュ処理の直後におい
   ては、符号データの読み出し処理＞表示画像の読み出し
   処理＞復号画像の書き込み処理＞参照画像の読み出し処
   理＞符号データの書き込み処理＞メモリのリフレッシュ
   処理となるようにメモリアクセスの優先順位を設定した
   ことを特徴とする請求項３のメモリアクセス制御方法。
10. 【請求項１０】 前記符号データおよび前記画像データ
    のメモリアクセスは、各メモリアクセスを処理単位毎に
    区切り、必要なデータ量だけをアクセスする可変長のア
    クセス制御として行われるようになっていることを特徴
    とする請求項１のメモリアクセス制御方法。
11. 【請求項１１】 前記メモリに対する各アクセスの優先
    順位は、直前に行われたメモリアクセスの内容に応じて
    変更されるようになっていることを特徴とする請求項１
    のメモリアクセス制御方法。
12. 【請求項１２】 画像圧縮された符号データを復号して
    画像データを得る画像復号装置であって、 第１の形式のデータを処理して第２の形式のデータを得
    るデータ処理回路と、 前記第１の形式のデータおよび前記第２の形式のデータ
    の両方を記憶するメモリと、 前記第１の形式のデータおよび前記第２の形式のデータ
    によるメモリアクセス要求の優先順位を可変し、該可変
    された優先順位に応じてメモリアクセスの調停およびス
    ケジューリングを行うメモリ制御回路とを具備すること
    を特徴とする画像復号装置。
13. 【請求項１３】 前記メモリはリフレッシュ処理が要求
    される記憶装置であり、前記第１の形式のデータは画像
    圧縮された符号データであり、前記第２の形式のデータ
    は該符号データを復号した画像データであり、そして、
    前記データ処理回路は該画像圧縮された符号データを復
    号して該画像データを得る復号回路であることを特徴と
    する請求項１２の画像復号装置。
14. 【請求項１４】 前記メモリ制御回路は、前記符号デー
    タおよび前記画像データの書き込みおよび読み出し処理
    と前記リフレッシュ処理とにおけるメモリアクセスの調
    停およびスケジューリングを行うことを特徴とする請求
    項１３の画像復号装置。
15. 【請求項１５】 前記メモリ制御回路が行なうメモリア
    クセスの調停およびスケジューリングは、符号データの
    書き込み処理，符号データの読み出し処理，復号画像の
    書き込み処理，参照画像の読み出し処理，表示画像の読
    み出し処理，および，記憶装置のリフレッシュ処理の６
    つの処理に対して行なうようになっていることを特徴と
    する請求項１４の画像復号装置。
16. 【請求項１６】 前記メモリ制御回路は、前記記憶装置
    のリフレッシュ処理および前記符号データの書き込み処
    理等のアクセス周期に余裕のあるメモリアクセスを、前
    記参照画像の読み出し処理および前記復号画像の書き込
    み処理の間で実行するようにメモリアクセスの調停およ
    びスケジューリングを行うようになっていることを特徴
    とする請求項１５の画像復号装置。
17. 【請求項１７】 前記メモリ制御回路は、前記符号デー
    タの読み出し処理の優先順位を一番高く設定して、高い
    読み出し速度を達成するようにメモリアクセスの調停お
    よびスケジューリングを行うようになっていることを特
    徴とする請求項１５の画像復号装置。
18. 【請求項１８】 前記メモリ制御回路は、前記符号デー
    タの読み出し処理を、前記参照画像の読み出し処理およ
    び前記復号画像の書き込み処理よりも優先して符号デー
    タの読み出し速度を向上させるようにメモリアクセスの
    調停およびスケジューリングを行うようになっているこ
    とを特徴とする請求項１５の画像復号装置。
19. 【請求項１９】 前記メモリ制御回路は、リセット直
    後，参照画像の読み出し処理の直後，或いは，復号画像
    の書き込み処理の直後において、符号データの読み出し
    処理＞表示画像の読み出し処理＞参照画像の読み出し処
    理＞符号データの書き込み処理＞メモリのリフレッシュ
    処理＞復号画像の書き込み処理となるようにメモリアク
    セスの調停およびスケジューリングを行うようになって
    いることを特徴とする請求項１５の画像復号装置。
20. 【請求項２０】 前記メモリ制御回路は、符号データの
    書き込み処理の直後において、符号データの読み出し処
    理＞表示画像の読み出し処理＞メモリのリフレッシュ処
    理＞復号画像の書き込み処理＞参照画像の読み出し処理
    ＞符号データの書き込み処理となるようにメモリアクセ
    スの調停およびスケジューリングを行うようになってい
    ることを特徴とする請求項１５の画像復号装置。
21. 【請求項２１】 前記メモリ制御回路は、記憶装置リフ
    レッシュ処理の直後において、符号データの読み出し処
    理＞表示画像の読み出し処理＞復号画像の書き込み処理
    ＞参照画像の読み出し処理＞符号データの書き込み処理
    ＞メモリのリフレッシュ処理となるようにメモリアクセ
    スの調停およびスケジューリングを行うようになってい
    ることを特徴とする請求項１５の画像復号装置。
22. 【請求項２２】 前記第１の形式のデータおよび前記第
    ２の形式のデータによるメモリアクセス要求の優先順位
    は、直前に行われたメモリアクセスの内容に応じて変更
    されるようになっていることを特徴とする請求項１２の
    画像復号装置。
23. 【請求項２３】 さらに、前記メモリに格納された画像
    データを読み出して表示データを出力する表示回路を具
    備することを特徴とする請求項１２の画像復号装置。
24. 【請求項２４】 前記データ処理回路と前記メモリ制御
    回路とがワンチップに集積化されてなることを特徴とす
    る請求項１２の画像復号装置。
25. 【請求項２５】 第１の形式のデータを処理して第２の
    形式のデータを得るデータ処理回路と、 第１の形式のデータおよび第２の形式のデータの両方を
    記憶するメモリに対して、両データのメモリアクセス要
    求の優先順位を可変し、該可変された優先順位に応じて
    メモリアクセスの調停およびスケジューリングを行うメ
    モリ制御回路とを集積してなる半導体積回路。