JPH0831124A - クロック発生方法及び磁気ディスク装置 - Google Patents

Abstract

(57)【要約】 【目的】 フォーマット容量を落とさずに、ヘッドから
再生されるサーボデータに位相同期するＰＬＬループか
らサーボ系の基準クロックを発生させること。 【構成】 サーボＰＬＬ回路３２は磁気ヘッド２、ヘッ
ドアンプ１０、パルスピークディテクタ１１を通して入
力されるサーボデータに位相同期した基準クロックを発
生して、これをサーボ制御回路１４に供給する。一方、
基準クロック発生回路３０は内蔵の水晶発振器から発生
させた発振信号から基準クロックを作成し、この基準ク
ロックをＣＰＵ１９、インタフェース回路２０及びライ
トＰＬＬ回路１７に供給する。これにより、サーボ制御
回路１４、ＶＣＭ制御回路９、ＶＣＭ駆動回路７、ＶＣ
Ｍ５等を含む磁気ヘッド２のサーボ系用の基準クロック
はサーボＰＬＬ回路３２から供給され、水晶発振器を１
個で済ますことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はセクタサーボ方式を採る
磁気ディスク装置に係わり、特にサーボ系用の基準クロ
ックを発生するクロック発生方法に関する。

【０００２】

【従来の技術】従来この種のセクタサーボ方式を採用す
る磁気ディスク装置は図６に示すような構成を有してい
る。１はデータが読み書きされる磁気記録媒体である磁
気ディスク（メディアと称することもある）、２はメデ
ィア１上にデータを記録再生する磁気ヘッド、３は前記
メディア１を回転させるスピンドルモータ、４は前記磁
気ヘッド２を先端に取り付けて移動するキャリッジ、５
は前記キャリッジ４を前記メディア１の半径方向に回動
させるボイスコイルモータ（ＶＣＭ）、６は前記スピン
ドルモータ３に電力を供給し、一定回転させるスピンド
ルモータ駆動回路、７は前記ＶＣＭ５に電力を供給して
駆動するＶＣＭ駆動回路、８は前記スピンドルモータ駆
動回路６への供給電力を制御して前記モータ３を一定回
転させる制御を行うスピンドルモータ制御回路、９はサ
ーボ制御回路１４より制御信号を受け、前記ＶＣＭ駆動
回路７への供給電力を制御してＶＣＭ５を指定通りに動
作させるＶＣＭ制御回路、１０はデータの読み出し時に
磁気ヘッド２から再生された信号を増幅し、データ書き
込み時にはエンコーダ１８から送られる書き込みデータ
に従って前記磁気ヘッド２へ書き込み電流を供給するヘ
ッドアンプ、１１は前記ヘッドアンプ１０から読み出さ
れた信号の磁気変換位置に相当する波形ピーク点を検出
して２値化データに変換するパルスピークディテクタ、
１２は前記メディア１から前記磁気ヘッド２により読み
出された信号の中から位置決め情報を検出するサーボ信
号検出回路、１３は前記サーボ信号検出回路１２にて検
出されたアナログの位置決め信号をデジタル信号に変換
するＡ／Ｄ変換器、１４は前記パルスピークディテクタ
１１から得られるシリンダコードデータ及び前記Ａ／Ｄ
変換器１３から得られる位置決めデータを受けて、磁気
ヘッド２のシーク及び位置ズレ量を統括的に検出して制
御するサーボ制御回路、１５は前記パルスピークディテ
クタ１１から得られる読み出しデータパルスに位相同期
した読み出しクロックを作成するリードＰＬＬ回路、１
６は前記パルスピークディテクタ１１から得られる変調
リードデータをＮＲＺ信号に復調するデコーダ、１７は
基準クロック発生回路２１から発生される基準クロック
を適切な分周比で分周し、且つ帰還ループにも適切な分
周比の分周器を挿入したＰＬＬループを形成して書き込
みクロックを作成するライトＰＬＬ回路、１８はインタ
フェース制御回路２０から得られるＮＲＺ信号を、前記
ライトＰＬＬ回路１７のライトクロックに同期して変調
するエンコーダ、１９は本磁気ディスク装置の各種動作
を統括制御するＣＰＵ、２０は本磁気ディスク装置と図
示されないホストコンピュータとの間の信号の送受を統
括的に制御するインタフェース制御回路、２１は前記Ｃ
ＰＵ１９とインタフェース制御回路２１の基準クロック
と、前記サーボ制御回路１４に代表されるサーボ系用の
基準クロックをそれぞれ異なる２個の水晶振動子より作
成する基準クロック発生回路である。

【０００３】図７は図６に示した基準クロック発生回路
２１の詳細例を示した回路図である。２２は前記ＣＰＵ
系の基準クロックの生成用であり、前記基準クロックの
２倍の周波数で発振する第１水晶振動子、２３は前記第
１水晶振動子の発振周波数に従ってＴＴＬ若しくはＣＭ
ＯＳ相当レベルのクロックを出力する第１発振回路、２
４は前記第１発振回路２３の出力クロックを２分周し、
この分周出力をＣＰＵ系の基準クロックにする２分周回
路、２５はサーボ及びリード／ライト基準クロックの生
成用であり、シリンダコード転送速度の３倍の周波数で
発振する第２水晶振動子、２６は前記第２水晶振動子２
５の発振周波数に従ってＴＬＬ若しくはＣＭＯＳ相当レ
ベルのクロックを出力する第２発振回路、２７は第２水
晶発振子２５が目的の高調波発振をするように時定数が
設定された補助発振回路（ＬＣ回路）である。

【０００４】ところで、ＣＰＵ１９の最高スピードを得
るため、ＣＰＵ系の基準クロックを例えば１６ＭＨｚに
する必要があり、しかもクロックの周波数及びデューテ
ィの精度を上げるため、水晶振動子２２は３２ＭＨｚと
し、これを２分周して使用している。一方、サーボ系の
基準クロックはサーボデータの転送速度から１７．３Ｍ
Ｈｚが必要だったと仮定すると、一般にグレイコード等
を用いているサーボデータのデコード精度を向上させる
ため、第２水晶振動子２５は１７．３ＭＨｚの３倍の５
２ＭＨｚにしている。

【０００５】水晶振動子の場合、２５〜３０ＭＨｚを越
えると、機械的信頼性が低下するため、それらを改善す
るのに急激に高価となってくるにも拘らず、上記した従
来の基準クロック発生回路２１では発振回路に接続する
水晶振動子として３０ＭＨｚ以上のものを２個も使用し
ており、回路規模が大きくなると共に高価になるという
不具合があった。水晶振動子は３０ＭＨｚを越えると、
基本波（１発振周波数）で発振するのが困難になり、３
次高調波や５次高調波を使用せざるを得ない。そこで、
高調波成分で発振しやすいようにＲ、Ｌ、Ｃを使用した
補助発振回路２７を用いたり、誤って基本波で発振した
ためにＣＰＵが異常動作しないように発振周波数を監視
する回路等を取り付ける必要が生じるため、上記したよ
うに回路規模が大きくなってしまう。

【０００６】従来のような磁気ディスク装置では、ＣＰ
Ｕ１９とサーボ制御回路１４等のサーボ系のそれぞれの
パフォーマンスを最大限に発揮させるために、ＣＰＵ系
とサーボ系とで別々のクロックを持つ必要があり、基準
クロック発生回路２１の第１発振回路２３から発生した
信号が分周回路２４によって１／２に分周されて、クロ
ックが作成される。このクロックがＣＰＵ１９とインタ
フェース制御回路２０に供給される。又、基準クロック
発生回路２１の第２発振回路２６から発生したクロック
がサーボ制御回路１４とライトＰＬＬ回路１７に供給さ
れている。尚、昨今の磁気ディスク装置は高機能、大容
量化のためデータ転送速度が上昇し、ＣＰＵ系クロック
も高速化している。

【０００７】ところで、磁気ヘッド２のメディア半径方
向の移動（シーク）には、各シリンダ毎に異なる値を示
すアドレスコードデータが用いられる。このアドレスコ
ードは製造時に行われるサーボデータ書き込み時に記録
されるものであるが、一般に前記グレイコード等の２値
化データが用いられる。磁気ヘッド２があるシリンダ上
に位置するか、或いは各シリンダ上を横切る時には、磁
気ヘッド２はメディア１上のアドレスコードを読み出
し、これがパルスピークディテクタ１１で２値化データ
に変換されるため、サーボ制御回路１４は磁気ヘッド２
がメディア１上のどのシリンダ上にいるのか識別するこ
とができる。又、サーボ制御回路１４ではサーボ基準ク
ロックをカウントし、アドレスコードの内容をデコード
している。即ち、サーボ基準クロックはアドレスコード
デコードウィンドゥに相当することになる。

【０００８】サーボデータはサーボライト時に特定のデ
ータ転送速度で記録されているが、スピンドルモータ３
の回転むらで変動する。基準クロック発生回路２１から
発生されるサーボ基準クロックはモータ３の回転変動と
非同期なので、この回転変動分がアドレスコードデコー
ドウィンドウロスになってしまう。従来より、サーボ面
サーボを使用する磁気ディスク装置において、サーボク
ロックはサーボＰＬＬにて作られていた。サーボ面サー
ボの場合、サーボ面とサーボヘッドが独立しているた
め、常にＰＬＬにはサーボデータが入力され、ＰＬＬを
常に位相同期することが可能であった。しかし、セクタ
サーボの場合、サーボデータがメディア上に間欠的に配
置されているため、前記ＰＬＬはサーボデータが入力さ
れる度に引き込み動作を繰り返す必要があり、引き込み
のための同期パターンエリアが前記メデイアの記録領域
を狭め、磁気ディスク装置のフォーマット容量を減少さ
せてしまうので、セクタサーボの場合は上記したＰＬＬ
を使用することができなかった。

【０００９】このため、基準クロック発生回路２１に３
０ＭＨｚを越える高価な水晶振動子を２個搭載して、Ｃ
ＰＵ系とサーボ系の２種類の基準クロックを発生しなけ
ればならず、回路が高価になると共に大型化してしまう
という欠点があった。又、サーボデータはサーボライト
時に特定のデータ転送速度で記録されているが、スピン
ドルモータ３の回転むらで前記サーボデータの周波数が
変動する。それにも拘らず、サーボ用の前記基準クロッ
クはモータ３の回転変動と非同期なので、前記回転変動
分がデコードウィンドゥロスになってしまうという欠点
があった。

【００１０】

【発明が解決しようとする課題】そこで本発明は上記の
欠点を除去し、フォーマット容量を落とさずにサーボデ
ータに位相同期するＰＬＬループによりサーボ系用の基
準クロックを発生させて、デコードウインドゥロスをな
くし且つ回路を小型で安価にすることができるクロック
発生方法及びこのクロック発生方法を採用した磁気ディ
スク装置を提供することを目的としている。

【００１１】

【課題を解決するための手段】請求項１〜８の発明はセ
クタ・サーボ方式で記録媒体上にヘッドを用いてデータ
を記録再生する磁気ディスク装置の前記ヘッドサーボ系
用の基準クロックを発生する基準クロック発生方法にあ
って、前記ヘッドから再生されるサーボデータに位相同
期するフェイズロックループを有し、且つこのフェイズ
ロックループは位相引き込みが遅い第１のフェイズロッ
クループと位相引き込みが速い第２のフェイズロックル
ープから成り、引き込みの遅い第１のフェイズロックル
ープは前記ヘッドから再生されるデータ領域で動作さ
せ、且つこの時この第１のフェイズロックループから発
生される基準クロックを出力するようにし、又、前記位
相引き込みが速い第２のフェイズロックループは前記ヘ
ッドから再生されるサーボデータ領域で動作させ、且つ
この時この第２のフェイズロックループから発生される
基準クロックを出力するステップを有する。

【００１２】請求項９の発明は磁気ディスク上の目標シ
リンダに磁気ヘッドをシークして位置決めするヘッドサ
ーボ系を備え、このヘッドサーボ系で位置決めされた磁
気ヘッドを介して前記磁気ディスクにデータを読み書き
する制御を行うデータ読みだし書き込み制御系を備えた
磁気ディスク装置において、請求項１記載のクロック発
生方法により前記ヘッドサーボ系を動作させる基準信号
を発生する第１の基準信号発生手段と、水晶発振回路に
より前記データ読み出し書き込み制御系を動作させる基
準信号を発生する第２の基準信号発生手段とを具備した
構成を有する。

【００１３】

【作用】請求項１〜８の発明の第１のフェイズロックル
ープはヘッドから再生されるサーボデータの中のシリン
ダコード読み出しパルスに直ぐに位相同期して、ヘッド
サーボ系用の基準クロックを発生する。その後、前記ヘ
ッドからデータが再生されるデータ領域では、前記シリ
ンダコード読み出しパルスに緩慢で安定に位相同期した
第２のフェイズロックループから発生される基準クロッ
クを出力することにより、このフェイズロックループを
位相同期させるための同期信号領域を大きくすることな
く、ヘッドサーボ系用の基準クロックを前記サーボデー
タに位相同期するフェイズロックループにより発生で
き、このため、磁気ディスク装置から高価な水晶発振振
動子を１つ省略することができ、装置を小型化且つ安価
にすることができる。又、前記基準信号は記録媒体を回
転させるモータの回転変動に追従しているため、デコー
ドウインドゥロスをなくすことができる。

【００１４】請求項９の発明の磁気ディスク装置におい
て、第１の基準信号発生手段は請求項１記載のクロック
発生方法により前記ヘッドサーボ系を動作させる基準信
号を発生する。第２の基準信号発生手段は水晶発振回路
により前記データ読み出し書き込み制御系を動作させる
基準信号を発生する。

【００１５】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は本発明のクロック発生方法を採用した本
発明の磁気ディスク装置の一実施例を示したブロック図
である。１はデータが読み書きされる磁気記録媒体であ
る磁気ディスク（メディアと称することもある）、２は
メディア１上にデータを記録再生する磁気ヘッド、３は
前記メディア１を回転させるスピンドルモータ、４は前
記磁気ヘッド２を先端に取り付けて移動するキャリッ
ジ、５は前記キャリッジ４を前記メディア１の半径方向
に回動させるボイスコイルモータ（ＶＣＭ）、６は前記
スピンドルモータ３に電力を供給し、一定回転させるス
ピンドルモータ駆動回路、７は前記ＶＣＭ５に電力を供
給して駆動するＶＣＭ駆動回路、８は前記スピンドルモ
ータ駆動回路６への供給電力を制御して前記モータ３を
一定回転させる制御を行うスピンドルモータ制御回路、
９はサーボ制御回路１４より制御信号を受け、前記ＶＣ
Ｍ駆動回路７への供給電力を制御してＶＣＭ５を指定通
りに動作させるＶＣＭ制御回路、１０はデータの読み出
し時に磁気ヘッド２から再生された信号を増幅し、デー
タ書き込み時にはエンコーダ１８から送られる書き込み
データに従って前記磁気ヘッド２へ書き込み電流を供給
するヘッドアンプ、１１は前記ヘッドアンプ１０から読
み出された信号の磁気変換位置に相当する波形ピーク点
を検出して２値化データに変換するパルスピークディテ
クタ、１２は前記メディア１から前記磁気ヘッド２によ
り読み出された信号の中から位置決め情報を検出するサ
ーボ信号検出回路、１３は前記サーボ信号検出回路１２
にて検出されたアナログの位置決め信号をデジタル信号
に変換するＡ／Ｄ変換器、１４は前記パルスピークディ
テクタ１１から得られるシリンダコードデータ及び前記
Ａ／Ｄ変換器１３から得られる位置決めデータを受け
て、磁気ヘッド２のシーク及び位置ズレ量を統括的に検
出して制御するサーボ制御回路、１５は前記パルスピー
クディテクタ１１から得られる読み出しデータパルスに
位相同期した読み出しクロックを作成するリードＰＬＬ
回路、１６は前記パルスピークディテクタ１１から得ら
れる変調リードデータをＮＲＺ信号に復調するデコー
ダ、１７は基準クロック発生回路３１から発生される基
準クロックを適切な分周比で分周し、且つ帰還ループに
も適切な分周比の分周器を挿入したＰＬＬループを形成
して書き込みクロックを作成するライトＰＬＬ回路、１
８はインタフェース制御回路２０から得られるＮＲＺ信
号を、前記ライトＰＬＬ回路１７のライトクロックに同
期して変調するエンコーダ、１９は本磁気ディスク装置
の各種動作を統括制御するＣＰＵ、２０は本磁気ディス
ク装置と図示されないホストコンピュータとの間の信号
の送受を統括的に制御するインタフェース制御回路、３
１は前記ＣＰＵ１９とインタフェース制御回路２０用の
基準クロックを水晶発振子から作成して供給する基準ク
ロック発生回路、３２は前記メディア１上に記録された
シリンダコードを読み出しパルスに位相同期したサーボ
基準クロックを作成してサーボ制御回路１４へ出力する
サーボＰＬＬ回路である。

【００１６】尚、上記サーボＰＬＬ回路３２は第１の基
準信号発生手段を構成し、基準クロック発生回路３１は
第２の基準信号発生手段を構成している。次に上記した
磁気ディスク装置の概略動作について説明する。インタ
フェース制御回路２０が図示されないホストコンピュ−
タからデータの読みだし指令を受けると、ＣＰＵ１９は
スピンドルモータ制御回路２８を制御して磁気ディスク
１をスピンドルモータ３によって一定回転させると共
に、サーボ制御回路１４によって前記磁気ヘッド２を磁
気ディスク１上の目的のシリンダへシークさせる制御を
行う。これにより、磁気ヘッド２から読み出されたサー
ボデータはヘッドアンプ１０を介してサーボ信号検出回
路１２により検出され、更にＡ／Ｄ変換回路１３により
デジタル化された後、サーボ制御回路１４にフィードバ
ックされる。サーボ制御回路１４はこのフードバックさ
れたサーボデータに基づいてＶＣＭ制御回路９に前記磁
気ヘッド２を目的のシリンダへ移動させるための制御信
号を出す。これにより、ＶＣＭ制御回路９はＶＣＭ駆動
回路７を駆動してＶＣＭ５を回動させ、キャリッジ４の
先端に取り付けてある磁気ヘッド２を目的のシリンダ上
に移動させる。こうして目的のシリンダ上に磁気ヘッド
２が位置決めされ、目的のセクタから磁気ヘッド２によ
り再生された読み出し信号はヘッドアンプ１０を介して
パルスピークディテクタ１１に入って、２値化され、こ
の２値化された信号はデコーダ１６によりＮＲＺ信号に
復調されてインタフェース制御回路２０から前記ホスト
コンピュ−タに送られる。この時、リードＰＬＬ回路１
５はパルスピークディテクタ１１から入力される２値化
信号に同期した読み出しクロックを作成し、これをデコ
ーダ１６に供給する。デコーダ１６はこのクロックに従
って前記２値化信号を復調する。

【００１７】一方、インタフェース制御回路２０が前記
ホストコンピュ−タからデータ書き込み指令を受ける
と、ＣＰＵ１９は前記と同様にしてサーボ制御系を動作
させることにより磁気ヘッド２を目的のシリンダへ移動
させる。エンコーダ１８はインタフェース制御回路２０
から入力される書き込み用のＮＲＺ信号を変調し、その
変調した信号をヘッドアンプ１０を通して磁気ヘッド２
に送って、この磁気ヘッド２により目的のセクタにデー
タを書き込む。上記のような動作時に、ライトＰＬＬ回
路１７は基準クロック発生回路１８から発生される基準
クロック（ＣＰＵ系）に従って作成した書き込みクロッ
クをエンコーダ１８に供給し、エンコーダ１８はこの書
き込みクロックに従って前記書き込みデータを変調す
る。又、サーボＰＬＬ回路３２はパルスピークディテク
タ１１経由で入力したサーボデータに基づいて作成した
スピンドルモータ３の回転に同期したサーボ用の基準ク
ロックをサーボ制御回路１４に供給し、サーボ制御回路
１４はこの基準クロックに基づいて上記した磁気ヘッド
２のシーク及び位置決め制御等を行う。

【００１８】図２は図１に示したサーボＰＬＬ回路３２
の詳細例を示したブロック図である。５１は電圧制御発
振器（ＶＣＯ）５８の発振信号と、ヘッド起動時には後
述するＣＳＳゾーンの同期パターン（サーボデータ１０
０内にある）とを位相比較し、ヘッド起動後は前記発振
信号とサーボデータ１００とを位相比較する位相比較
器、５２は前記位相比較器５１から出力される誤差信号
に応じた電流をループフィルタ５３へ供給するチャージ
ポンプ、５３は前記チャージポンプ５２から出力される
電流を平滑して得た発振制御電圧を電圧制御発振器５８
に供給する積分型のフィルタであって、前記位相比較器
５４にサーボデータ１００が入力されていない時には出
力電圧をホールドして、電圧制御発振器５８の発振周波
数を一定に保つ機能を有するループフィルタ、５４は入
力されるサーボデータ１００と電圧制御発振器５８の出
力信号を位相比較する位相比較器、５５は前記位相比較
器５４から出力される誤差信号に応じた電流をループフ
ィルタ５６へ供給するチャージポンプ、５６は前記チャ
ージ・ポンプ５５から出力される電流を平滑して得た発
振制御電圧を電圧制御発振器５８に出力する積分型のル
ープフィルタ、５７はサーボデータが入力された時、制
御ロジック回路６１よりスタートイネーブル信号３００
を受けて、電圧制御発振器５８の出力信号（サーボクロ
ック）とサーボデータ間に位相ずれがない時点で前記位
相比較器５４をスタートさせるゼロ位相リスタート回
路、５８はスイッチ６０によって選択された周波数制御
電圧を入力すると、この入力された制御電圧に応じた周
波数で発振する電圧制御発振回路（ＶＣＯ）、５９は制
御ロジック回路６１の制御信号に応じて、ヘッド起動時
とサーボデータが入力された時のみ前記チャージポンプ
５２の出力電流のループフィルタ５３への供給をオン、
オフするスイッチ、６０は制御ロジック回路６１の制御
信号に応じて、電圧制御発振器５８へ与える周波数制御
電圧をループフィルタ５３の出力にするか、又は前記ル
ープフィルタ５６の出力にするかを切り替えるスイッ
チ、６１は図１に示したサーボ制御回路１４の制御信号
に応じて、位相比較器５１、位相比較器５４、ゼロ位相
リスタート回路５７のイネーブル信号及び前記スイッチ
５９、前記スイッチ６０を切り替える制御信号を出力す
る制御ロジック回路である。尚、位相比較器５４、チャ
ージポンプ５５及びループフィルタ５６のＰＬＬループ
には上記のようにゼロ位相リスタート回路５７が設けら
れているため、位相比較の再スタート時に、ＰＬＬの引
き込み時間を短くすることができ、前記ＰＬＬループの
応答度を鋭敏にしている。尚、位相比較器５１、チャー
ジポンプ５２、ループフィルタ５３及びＶＣＯ５８は遅
いフェイズロックループ（ＰＬＬ）を形成し、位相比較
器５４、チャージポンプ５５、ループフィルタ５６及び
ＶＣＯ５８は速いフェイズロックループ（ＰＬＬ）を形
成している。

【００１９】図３（Ａ）〜（Ｅ）は図１に示した磁気ヘ
ッド２で磁気ディスク１から読み出されるサーボデータ
のリードデータパルスの状態を示した図である。図３
（Ａ）はサーボデータ部のリードデータ１００のパルス
を示し、図３（Ｂ）は前記サーボデータに位相同期し、
図２のＶＣＯ５８から出力される基準クロック２００
で、アドレスコードのデコードに使用される。図３
（Ｃ）は制御ロジック回路６１から前記ゼロ位相リスタ
ート回路５７を動作させるために出力されるゼロ位相リ
スタートイネーブル信号３００を示し、図３（Ｄ）は制
御ロッジ回路６１から出力される位相比較器５１及びス
イッチ５９を制御するイネーブル信号４００を示し、図
３（Ｅ）は図３（Ａ）に示したサーボデータ１００から
検出されたセクタのスタート信号であるセクタパルス５
００を示している。

【００２０】尚、図３（Ａ）に示したサーボデータは、
セクタのデータ１０１、サーボＰＬＬの位相引き込みの
ための繰り返し周波数データから成るサーボＰＬＬ同期
データ１０２、後に続くアドレスコードスタート検出に
使用されるイレーズ部１０３、ヘッドシークに使用され
るシリンダコードであるアドレスコード１０４、図１に
示したサーボ信号検出回路１２及びＡ／Ｄ変換器１３で
振幅検波を行なうことによりヘッドの微小位置決めに使
用されるバーストデータ１０５から成り、１０６はこの
セクタに記録されているデータである。

【００２１】次に図２に示したサーボＰＬＬ回路の動作
について説明する。今、磁気ヘッド２のシーク又は位置
決め中であったとすると、図２の回路に入力されるサー
ボデータ部のリードデータパルスは図３（Ａ）のように
なる。このサーボデータ部のデータエリア１０６では、
図２の制御ロジック回路６１によってスイッチ５９がオ
ン状態で、スイッチ６０が端子ａ側に切り替わってい
る。従って、予め位相比較器５１、チャージポンプ５
２、ループフィルタ５３を含むＰＬＬループの位相同期
によって決められて、ホールドされているループフィル
タ５３の出力電圧に対応した周波数で電圧制御発振器５
８が発振し、サーボ系用のクロックを出力する。ここ
で、サーボＰＬＬ同期データ１０２が入力される時点
で、制御ロジック回路６１はスイッチ５９をオフすると
共にスイッチ６０を端子ｂ側に切り替え、更にゼロ位相
リスタート回路５７を起動し、位相比較器５４が動作を
開始する。この時、電圧制御発振器５８の制御電圧はル
ープフィルタ５６から入力され、位相比較器５４、チャ
ージポンプ５５、ループフィルタ５６を含むＰＬＬルー
プで位相同期が行われ、電圧制御発振器５８からサーボ
系用の基準クロックが出力される。その後、再びデータ
エリア１０６が入力されると、制御ロジック回路６１は
位相比較器５１を起動しすると共にスイッチ５９をオン
とし、更にスイッチ６０を端子ａ側に切り替えて、ルー
プフィルタ５３の出力電圧に対応した周波数で電圧制御
発振器５８を発振させて、サーボ系用の基準クロックを
出力させる。

【００２２】しかし、サーボＰＬＬ回路３２に上記した
動作をさせる際、サーボデータ１００は間欠的に入力さ
れるため、位相同期の引き込みが高速に追従されない
と、サーボデータ部のサーボＰＬＬ同期１０２のエリア
を大きくすることになり、フォーマット容量を減少させ
ることになる。そこで、本例では、ゼロ位相リスタート
回路５７と、高速引き込み可能な位相比較器５４、チャ
ージポンプ５５、ループフィルタ５６を含むＰＬＬルー
プを図２の回路に備えることによって、フォーマット容
量の減少を回避している。しかし、高速引き込み可能な
上記ＰＬＬループはノイズ等の外乱に敏感な反面を持っ
ており、サーボデータ１００が入力されないデータエリ
ア１０６では、こうしたループだけでは安定したサーボ
基準クロックは得られない。これを解決するために、デ
ータエリア１０６では上記したＰＬＬループを水晶発振
信号にロックさせておく方法も考えられるが、従来技術
で説明したようにサーボ基準クロックに相当する周波数
の水晶振動子が高価であるため、本例では外乱に強いこ
とと安定に重点を置いたもう１つの位相比較器５１、チ
ャージポンプ５２、ループフィルタ５３を含むＰＬＬル
ープを設け、前記のようにデータエリア１０６ではこの
ループフィルタの出力電圧に応じた周波数で電圧制御発
振器５８を発振させている。

【００２３】図４（Ａ）〜（Ｆ）は図２に示した制御ロ
ジック回路６１から出力される制御信号のシーケンス例
を示した図である。図４（Ａ）は１つのセクタにおける
サーボデータとホストコンピュータに読み書きされるデ
ータとの位置関係を示しているリードデータ６００を示
し、図４（Ｂ）は前記ゼロ位相リスタート回路５７を動
作させる信号であるゼロ位相リスタートイネーブル３０
０を示し、図４（Ｃ）は前記ゼロ位相リスタート回路５
７の動作後、ハイレベルとなって位相比較器５４を動作
させるイネーブル信号７００を示し、図４（Ｄ）はヘッ
ド２の起動前のＣＳＳゾーンの時にハイレベルとなって
位相比較器５１を動作させ、且つスイッチ５９をオンさ
せるイネーブル信号４００を示し、図４（Ｅ）はハイレ
ベルの時にスイッチ６０を端子ｂ側に、ローレベルの時
にスイッチ６０を端子ａ側に切り替える制御信号８０
０、図４（Ｆ）はサーボデータより検出されたセクタの
スタート信号であるセクタパルス５００を示している。

【００２４】６００はリードデータであり、ここでは１
個のセクタにおけるサーボデータとホストコンピュータ
に読み書きされるデータとの位置関係を示している。前
にも説明したが、サーボＰＬＬ回路３２にサーボデータ
１００が入力されると、サーボＰＬＬ同期１０２の最初
の数クロックでゼロ位相リスタート回路５７が働き、位
相比較器５４は位相ズレ量なしでＰＬＬの引き込み動作
を行ってロックする。ゼロ位相リスタート回路５４は制
御ロジック回路６１よりイネーブル信号３００が入力さ
れた時点で、ループフィルタ５３の出力電圧で発振して
いる電圧制御発振器５８の出力クロックを前記したサー
ボＰＬＬ同期データ１０２の位相に合わせて、位相比較
器５４側のＰＬＬループをスタートさせる。その後、制
御ロジック回路６１よりイネーブル信号８００によって
スイッチ６０が端子ｂ側に切り換わり、電圧制御発振器
５８はループフィルタ５６の出力電圧で発振し始める。
更に前記ＰＬＬループの微小補正を行うために制御ロジ
ック回路６１からのイネーブル信号４００によってスイ
ッチ５９もオンし、位相比較器５１側のＰＬＬループも
位相比較を行う。更にアドレスコードが取り込み終わる
と、制御ロジック回路６１からのイネーブル信号８００
によってスイッチ５９がオフし、且つスイッチ６０は制
御ロジック回路６１からのイネーブル信号８００によっ
て端子ｂ側に切り替わってループフィルタ５６の出力電
圧が電圧制御発振器５８に供給される。その後、データ
エリア１０１が入力される期間、電圧制御発振器５８は
安定したループフィルタ５３の出力電圧で発振すること
になる。

【００２５】このような制御ロジック回路６１により発
生されるイネーブル信号の出力タイミングは、サーボ制
御回路１４に搭載されたサーボデータのデコーダにより
検出されたセクタ・パルスから得られるクロックをカウ
ントした数で決定されている。図４に示すように符号３
００、４００、７００、８００の制御信号の立上がりは
前のセクタパルスのカウント数ｔ１、ｔ２で決まり、立
ち下がりは自らのセクタパルスのカウント数ｔ３で決め
られている。

【００２６】磁気ディスク装置が一旦スタートしてしま
うと、先のようにＰＬＬループの切り換えを行うことが
できるが、位相比較器５１のＰＬＬループは安定に重点
をおいているため、安定発振に至るにはサーボデータエ
リアを位相比較するだけでは引き込めない場合が考えら
れる。そこで本例では、磁気ディスク１のＣＳＳゾーン
にサーボデータの同期パターンと同一周波数の繰り返し
パターンを予め書いておくことで（サーボライト時）、
ヘッド２の起動前に、まず位相比較器５１のＰＬＬルー
プを位相同期させてしまうことによって解決している。

【００２７】図５は磁気ディスク１上に配置されたサー
ボデータとヘッド起動前のサーボＰＬＬ同期データ例を
示した図である。７１は図のように半径方向に放射状に
配置されるサーボデータ、７２はホストコンピュータが
読み書きするデータが記録されるエリアであり、各サー
ボデータ間が使用されるデータエリアである。７３は起
動する前に磁気ヘッド２が退避しているエリアであり、
前記サーボＰＬＬ同期データと同じ繰り返し周波数デー
タが全面に亙って記録されているＣＳＳゾーン、７４は
ヘッド移動方向を示す矢印である。起動する前、磁気ヘ
ッド２は図５の斜線部分に退避している。スピンドルモ
ータ３が定常回転に入っている場合、磁気ヘッド２はＣ
ＳＳゾーン７３に書かれた同期データを読み出すことが
できるため、位相比較器５１側のＰＬＬループの引き込
みを行うことができる。また、この同期データは１周に
同じ繰り返し周波数を予め書いておけば、同期データは
間欠的ではなく連続してサーボＰＬＬ回路３２に入って
くるため、引き込みの遅い位相比較器５１のＰＬＬルー
プでもロックが可能となる。

【００２８】本実施例によれば、基準クロック発生回路
３１はＣＰＵ系の基準クロックを１つの水晶振動子で作
成しているため、回路規模が小さく且つ安価となる。サ
ーボ系の基準クロックはサーボＰＬＬ回路３２により磁
気ヘッド２により再生されるサーボデータに基づいて作
成され、且つサーボＰＬＬ回路３２はＰＬＬと分周回路
により構成されるため、基準クロックの周波数精度を非
常に高くでき、しかもスピンドルモータ３の回転変動に
追従しているため、デコードウインドゥロスをなくすこ
とができる。しかも、前記サーボＰＬＬ回路３２はＰＬ
Ｌの引き込みが速い鋭敏なＰＬＬループ系により、短時
間にＰＬＬループをロックした後、ノイズ等の外乱に強
い安定した第２のＰＬＬループで上記サーボ用の基準ク
ロックを作成する構成のため、磁気ディスク１上に書か
れる前記引き込みのための同期パターンエリアは少なく
て済み、磁気ディスク装置１のフォーマット容量の減少
を防止することができる。結局、本例では高価な高速水
晶発信振動子を１つ削減できるため、この分、回路規模
を小さくして装置の小型化に寄与できると共に、装置を
安価に構成することができる。

【００２９】尚、本発明は回転する記録媒体にヘッドで
データを記録再生し、且つセクタサーボ方式を採る装置
であれば、磁気ディスク装置に限らず、光ディスク装
置、光磁気ディスク装置等、各種のデータ記録装置に適
用して同様の効果を得ることができる。

【００３０】

【発明の効果】以上記述した如く請求項１〜９の発明の
クロック発生方法及びこのクロック発生方法を用いた磁
気ディスク装置によれば、フォーマット容量を落とさず
にサーボデータに位相同期するＰＬＬループによりサー
ボ系用の基準クロックを発生させて、デコードウインド
ゥロスをなくし且つ回路を小型で安価にすることができ
る。

【図面の簡単な説明】

【図１】本発明のクロック発生方法を採用した本発明の
磁気ディスク装置の一実施例を示したブロック図。

【図２】図１に示したサーボＰＬＬ回路の詳細例を示し
たブロック図。

【図３】図１に示した磁気ヘッドで磁気ディスクから読
み出されるサーボ・データのリード・データ・パルスの
状態を示した図。

【図４】図２に示した制御ロジック回路から出力される
制御信号のシーケンス例を示した図。

【図５】図１に示した磁気ディスク上に配置されたサー
ボデータとヘッド起動前のサーボＰＬＬ・同期データ例
を示した図。

【図６】従来の磁気ディスク装置の一例を示したブロッ
ク図。

【図７】図６に示した基準クロック発生回路の詳細例を
示した回路図。

【符号の説明】

１…磁気ディスク ２…磁気ヘッド ３…スピンドルモータ ４…キャリッジ ５…ＶＣＭ ６…スピンドルモ
ータ駆動回路 ７…ＶＣＭ駆動回路 ８…スピンドルモ
ータ制御回路 ９…ＶＣＭ制御回路 １０…ヘッドアン
プ １１…パルスピークディテクタ １２…サーボ信号
検出回路 １３…Ａ／Ｄ変換器 １４…サーボ制御
回路 １５…リードＰＬＬ回路 １６…デコーダ １７…ライトＰＬＬ回路 １８…エンコーダ １９…ＣＰＵ ２０…インタフェ
ース制御回路 ３１…基準クロック発生回路 ３２…サーボＰＬ
Ｌ回路 ５１、５４…位相比較器 ５２、５５…チャ
ージポンプ ５３、５６…ループフィルタ ５７…ゼロ位相リ
スタート回路 ５８…ＶＣＯ ５９、６０…スイ
ッチ ６１…制御ロジック回路

Claims (9)

【特許請求の範囲】
1. 【請求項１】 セクタ・サーボ方式で記録媒体上にヘッ
   ドを用いてデータを記録再生する装置のヘッドサーボ系
   用の基準クロックを発生する基準クロック発生方法にあ
   って、前記ヘッドから再生されるサーボデータに位相同
   期するフェイズロックループによって前記基準クロック
   を発生することを特徴としたクロック発生方法。
2. 【請求項２】 前記フェイズロックループは前記ヘッド
   から再生されるサーボデータの中のシリンダコード読み
   出しパルスに位相同期することを特徴とした請求項１記
   載のクロック発生方法。
3. 【請求項３】 前記フェイズロックループは前記ヘッド
   により再生されるサーボデータ領域で前記基準クロック
   を発生し、前記ヘッドで再生されるデータ領域では別途
   設けられた水晶発振回路から前記基準クロックを発生す
   ることを特徴とした請求項１記載のクロック発生方法。
4. 【請求項４】 前記フェイズロックループは位相引き込
   みが遅い第１のフェイズロックループと位相引き込みが
   速い第２のフェイズロックループを有し、これら第１、
   第２のフェイズロックループから発生される基準クロッ
   クを切り替えて出力することを特徴とした請求項１記載
   のクロック発生方法。
5. 【請求項５】 前記位相引き込みが速い第２のクロック
   フェーズはサーボデータ信号とサーボクロック信号の位
   相ずれを無くした後に前記基準クロックを発生すること
   を特徴とした請求項４記載のクロック発生方法。
6. 【請求項６】 前記位相引き込みの遅い第１のフェイズ
   ロックループは前記ヘッドから再生されるデータ領域で
   動作させ、且つこの時この第１のフェイズロックループ
   から発生される基準クロックを出力するようにし、又、
   前記位相引き込みが速い第２のフェイズロックループは
   前記ヘッドから再生されるサーボデータ領域で動作さ
   せ、且つこの時この第２のフェイズロックループから発
   生される基準クロックを出力することを特徴とした請求
   項４記載のクロック発生方法。
7. 【請求項７】 前記位相引き込みが遅い第１のフェイズ
   ロックループは前記データ領域にてこのループ内の電圧
   制御発振器の発振制御電圧をホールドして、前記電圧制
   御発振器を固定発振させることを特徴とした請求項６記
   載のクロック発生方法。
8. 【請求項８】 前記位相引き込みが遅い第１のフェイズ
   ロックループの位相引き込み用として、専用の同期信号
   領域を記録媒体上に設けたことを特徴とした請求項１記
   載のクロック発生方法。
9. 【請求項９】 磁気ディスク上の目標シリンダに磁気ヘ
   ッドをシークして位置決めするヘッドサーボ系を備え、
   このヘッドサーボ系で位置決めされた磁気ヘッドを介し
   て前記磁気ディスクにデータを読み書きする制御を行う
   データ読みだし書き込み制御系を備えた磁気ディスク装
   置において、請求項１記載のクロック発生方法により前
   記ヘッドサーボ系を動作させる基準信号を発生する第１
   の基準信号発生手段と、水晶発振回路により前記データ
   読み出し書き込み制御系を動作させる基準信号を発生す
   る第２の基準信号発生手段とを具備したことを特徴とす
   る磁気ディスク装置。