[go: up one dir, main page]

JPH08306747A - 半導体装置の検査方法及びその検査に用いるプローブカード - Google Patents

半導体装置の検査方法及びその検査に用いるプローブカード

Info

Publication number
JPH08306747A
JPH08306747A JP10498295A JP10498295A JPH08306747A JP H08306747 A JPH08306747 A JP H08306747A JP 10498295 A JP10498295 A JP 10498295A JP 10498295 A JP10498295 A JP 10498295A JP H08306747 A JPH08306747 A JP H08306747A
Authority
JP
Japan
Prior art keywords
integrated circuit
input
electrode
output
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10498295A
Other languages
English (en)
Inventor
Norio Koike
典雄 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10498295A priority Critical patent/JPH08306747A/ja
Publication of JPH08306747A publication Critical patent/JPH08306747A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 ウエハバーンイン時にウエハのパッド電極と
プローブカードのバンプ電極の電気的接続を確認して半
導体装置の検査を行なう。 【構成】 プローブカードの各バンプ電極2への配線
を、入力信号に対しては縦一列ずつ共通の配線3,4に
して、各チップの入力信号端子に入力信号源6,7から
入力信号を供給し、出力信号に対しては横一行ずつ共通
の配線5にして、各チップの出力信号端子から出力信号
を引出して検出器8で検出し、入力信号の配線を選択す
るとともに、選択されなかった入力信号の配線に接続さ
れたチップの出力端子をフローティング状態にすること
により、選択された入力信号の配線に接続されたチップ
の出力信号のみを出力信号検出器8で検出し、各チップ
独立に動作を確認する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体ウエハ上の複数の
集積回路をウエハ状態で同時に検査することを目的とし
た半導体集積回路検査方法に関するものである。
【0002】
【従来の技術】近年半導体集積回路装置を搭載した電子
機器の小型化、低価格化の進歩は目ざましく、半導体集
積回路装置に対しても小型化、低価格化の要求が強い。
通常半導体集積回路装置はワイヤボンド法によりリード
フレームに電気的接続を施し、樹脂またはセラミックス
に封止された形で供給されプリント基板に実装される
が、電子機器の小型化の要求から半導体回路装置を半導
体ウエハより切り出したままの状態(以降ベアチップと
呼ぶ)で直接回路基板に実装する方法が開発され、品質
保証された半導体集積回路ベアチップの低価格での供給
が望まれている。ベアチップでの品質保証を行なうため
には、ウエハ状態またはベアチップ状態でこのバーンイ
ンスクリーニングを実施する必要がある。しかしながら
ベアチップでのバーンインは取扱いが非常に複雑になり
低価格化の要求に答えられない。また同一基板に同時形
成した多数の半導体装置(以下チップと呼ぶ)を1つず
つあるいは数個ずつ何度にも分けてバーンインスクリー
ニングを行なうのは非常に時間を要し、時間的にもコス
ト的にも現実的でない。そこでウエハ状態で一括して全
てのチップを同時にバーンインスクリーニングを行なう
ことが重要になる。
【0003】ウエハ状態での一括バーンインを行なうに
は、同一ウエハ上に形成された複数のチップに同時に電
源や信号を印加し、動作させる必要がある。このために
は非常に多く(通常数千個以上)のプローブ端子を持つ
プローブカードを用意する必要がある。このためには従
来のニードル型プローブカードではピン数的にも、価格
的にも対応できない。そこでフレキシブル基板上にバン
プ電極を有した薄膜型プローブカードが考えられる(日
東技法 Vol.28,No.2 Oct.1990
pp.57−62を参照)。以下図面を参照しながら、
バンプ付フレキシブル基板を用いたバーンインスクリー
ニングについて説明する。
【0004】図2はフレキシブル基板上にバンプ電極を
有する薄膜型プローブカードの断面図である。9はバン
プ付フレキシブル基板で、ポリイミド基板14上に形成
された配線層13とバンプ電極12とこれらをつなぐス
ルーホール配線15とからなる。これを被検査基板であ
る半導体回路基板10に押し付けパッド電極11とバン
プ電極12と接続する。この状態で配線層13を通して
電圧や信号を印加することにより検査が可能となる。
【0005】以上のように構成されたプローブカードに
ついて、以下図3を用いてウエハへのアライメント方法
を説明する。図3はプローブカードとウエハのアライメ
ント装置の側面図である。図3において、16は半導体
ウエハ17を乗せる真空チャックで、チャック上面に設
けられた複数の穴より真空に引きウエハ17を固定す
る。真空チャック16は、内部にヒータ28と温度感知
装置(図示せず)が装着されており、真空チャック16
上に置かれたウエハ17の温度をコントロールできる。
19は真空チャック16と同一のステージ20上に固定
されたプローブカード位置検出用カメラで、プローブカ
ード18のバンプ21面を捕らえることができる。22
はプローブカード18と同一のステージ23に取り付け
られたウエハアライメント用カメラで半導体ウエハ17
のアライメントおよびパッド位置の検出を行なう。まず
真空チャック16と同一のステージ20上に取り付けら
れたカメラ19および画像認識装置(図示せず)により
プローブカード18上のバンプ21の位置と高さを認識
する。プローブカード18面が真空チャック16面に対
し、平行でない場合には平行になるよう自動調整され
る。次に真空チャック16上に運ばれてきたウエハ17
はウエハアライメント用カメラ22によりX軸、Y軸、
θの3軸が24、25、26の制御モータによりアライ
メントされ、プローブカード18の真下に移動した後、
Z軸制御機構27により真空チャック16面を上昇させ
プローブカード18とコンタクトする。通常はこの状態
で電気測定を行なう。ウエハバーンイン時に高温下での
測定を行なう際は、真空チャック16のヒータ28に通
電して真空チャック16とその上に乗せられたウエハ1
7を加熱する。
【0006】
【発明が解決しようとする課題】上記のカメラおよび画
像認識装置を用いてアライメントおよびパッド位置検出
を行い、ウエハとプローブカードとのコンタクトを行な
う方法ではウエハ上のチップのパッド電極とプローブカ
ードのバンプ電極との電気的な接続を確認できない。こ
のため電気的に接続が不良なチップが生じ、このような
チップに対してはバーンインが実施されないという、い
わゆるバーンインエスケープを生じる危険性がある。こ
の結果ウエハ状態でのバーンインスクリーニングを完全
には実現できず、市場での製品の信頼性が低下するとい
う問題点があった。
【0007】この電気的接続の不良には次の2つの原因
がある。まず第1の原因としてウエハ上のチップのパッ
ド電極とプローブカードのバンプ電極との位置ずれによ
る電気的接続の不良がある。これはウエハとプローブカ
ードをコンタクトさせた状態ではウエハおよびプローブ
カードそれ自体が視野をさえぎる。このためウエハおよ
びプローブカードの接触面をカメラでは観察できず、ウ
エハのパッド電極やプローブカードのバンプ電極の位置
検出は不可能である。
【0008】このため従来の方法に示すようにウエハと
プローブカードをコンタクトさせる前にウエハやプロー
ブカードのアライメントおよび電極位置の検出を正確に
行なったとしても、その後プローブカードにコンタクト
させるためのウエハの水平方向あるいは垂直方向の移動
の際にウエハのパッド電極とプローブカードのバンプ電
極間の相対位置に誤差を生じる。このためウエハとプロ
ーブカードのコンタクト時にパッド電極とバンプ電極の
位置ずれによる電気的接続の不良を生じる場合がある。
【0009】この場合に加えて、ウエハとプローブカー
ドをコンタクトさせた後、高温で測定を行なうためにウ
エハとプローブカードを昇温する際や、昇温後にウエハ
とプローブカードを再び冷却して測定する際に、ウエハ
とプローブカードの熱膨張の違い、あるいはプローブカ
ードを構成する各部分の熱膨張の違い、さらにはウエハ
ステージ、真空チャック、プローブカードステージなど
の周辺部の熱膨張により、ウエハ上のパッド電極とプロ
ーブカードのバンプ電極間の相対位置が変動し、パッド
電極とバンプ電極の位置ずれによる電気的接触の不良を
生じる場合がある。これらの場合において、位置ずれに
よる電気的接触の不良を確認し、位置ずれを修正してパ
ッド電極とバンプ電極の電気的接続を確保することは従
来の方法では不可能である。
【0010】次に第2の不良原因として、ウエハ上の各
チップのパッド電極とプローブカードのバンプ電極間に
電気的に絶縁性の異物が介在することによる電気的接続
の不良がある。ウエハ上のチップのパッド電極は通常ア
ルミニウムによって構成されており、このパッド電極の
表面は空気中で酸化されることにより電気的に絶縁性の
アルミナの膜で覆われている。バンプ電極がパッド電極
と機械的に接続される際に、電気的にもまた接続される
ためにはバンプ電極がパッド電極表面のアルミナの膜を
破る必要がある。ところがバンプ電極の形状は通常半球
状であるためにバンプ電極をパッド電極に機械的に接続
する際の条件、たとえば各バンプ電極をパッド電極に押
しつける圧力が不適切であるとパッド電極表面のアルミ
ナの膜が破れずに残り、パッド電極とバンプ電極間の電
気的接続の不良を生じることがある。またプローブカー
ドを複数のウエハに対し繰り返し使用すると次第にプロ
ーブカードのバンプ電極表面にアルミナが付着し、この
バンプ電極表面のアルミナがパッド電極とバンプ電極間
に介在し、パッド電極とバンプ電極間の電気的接続の不
良を生じることがある。
【0011】これらの場合の他にもなんらかの理由で電
気的に絶縁性の異物が検査装置に紛れ込み、パッド電極
とバンプ電極間に介在することにより電気的接続の不良
を生じることが考えられる。これらの電気的に絶縁性の
異物によって発生する電気的接続の不良の発生を確認
し、パッド電極とバンプ電極間の接続する際の条件を変
更したり、異物を取り除く等の対応を行なうことは従来
の方法では不可能である。
【0012】本発明は上記の問題点を解決し、パッド電
極とバンプ電極間の電気的接続を確認できる検査方法を
提供するものであり、パッド電極とバンプ電極間の電気
的接続に不良が発生した際に直ちに不良を発見して対応
を取ることを可能にし、よってパッド電極とバンプ電極
間の確実な電気的接続を実現するものである。
【0013】
【課題を解決するための手段】上記課題を解決するため
に本発明のウエハのパッド電極とプローブカードのバン
プ電極の電気的接続を確認して半導体装置を検査する方
法は、プローブカードの各バンプ電極への配線を、入力
信号に対しては横一行あるいは縦一列ずつ共通の配線に
して、各チップの入力信号端子に入力信号を供給し、出
力信号に対しては入力信号の配線と直交する方向に縦一
列あるいは横一行ずつ共通の配線にして、各チップの出
力信号端子から出力信号を引出し、入力信号の配線を選
択するとともに、選択されなかった入力信号の配線に接
続されたチップの出力端子をフローティング状態にする
ことにより、選択された入力信号の配線に接続されたチ
ップの出力信号のみを検出し、各チップ独立に動作を確
認するものである。
【0014】
【作用】本発明は上記した方法によって、半導体ウエハ
上の全良品チップに対し、各チップ独立に動作確認を行
うことができる。全良品チップが動作状態にあると確認
できた場合には、全良品チップに対して少なくとも動作
確認に用いた全パッド、すなわち電源、グランド、各入
出力端子に対してはパッド電極とバンプ電極の電気的接
続の不良は生じていないことが確認できる。このことか
らパッド電極とバンプ電極の位置ずれは生じていないこ
とが確認できる。
【0015】前記の動作確認をウエハバーンインに使用
する全パッド電極とバンプ電極の電気的接続の確認が可
能な構成とすれば、他のパッド電極の電気的接続は問題
とはならない。もし前記の動作確認が全パッド電極とバ
ンプ電極の電気的接続の確認が可能な構成でない場合で
あっても、同一チップ上の他のパッド電極もそのチップ
の電源、グランド、各入出力端子のパッドの近傍にある
ところから位置ずれによる電気的接続の不良は発生して
いないものと推定できる。
【0016】また少なくともウエハバーンインに使用す
る電源、グランド、各入出力端子のパッドに対してはパ
ッド電極とバンプ電極間に電気的に絶縁性の異物が介在
することによる電気的接続の不良は発生していないこと
が確認できる。
【0017】このようにしてウエハバーンインの対象と
なる全良品チップに対して動作確認をすることにより、
ウエハバーンインに使用する全パッド電極とバンプ電極
の間の電気的接続の確認が可能である。このことに加え
て本発明の方法は、プローブカードの配線量を著しく少
なく抑えることができるという利点がある。
【0018】
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。図1は本発明の一実施例を示すウエハ
のパッド電極とプローブカードのバンプ電極の接続方法
を説明する図である。図1において、1は半導体ウエ
ハ、2はプローブカードのバンプ電極、3はテスタの第
1の入力信号源6に接続されたプローブカード上の配
線、4はテスタの第2の入力信号源7に接続されたプロ
ーブカード上の配線、5はテスタの出力信号検出器8に
接続されたプローブカード上の配線である。
【0019】この方法においてはプローブカード上の各
バンプ電極2への配線を、テスタの入力信号源6,7に
接続された配線3および4では縦一列ずつ独立させた配
置とし、テスタの出力信号検出器8に接続された配線5
では横一列ずつ独立させた配置とする。テスタの電源に
接続された配線(図示せず)およびグランドに接続され
た配線(図示せず)は全チップに対して共通とする。
【0020】先ず従来の技術で説明した方法により、半
導体ウエハ1上の集積回路チップのパッド電極(図示せ
ず)にプローブカード(図示せず)のバンプ電極2を接
続する。これにより集積回路チップの電源端子(図示せ
ず)にはテスタの電源(図示せず)に接続された配線
(図示せず)、グランド端子(図示せず)にはグランド
(図示せず)に接続された配線(図示せず)、入力端子
(図示せず)には入力信号源6,7に接続された配線3
および4、出力端子(図示せず)にはテスタの出力信号
検出器8に接続された配線5をバンプ電極2を通じて接
続する。
【0021】次に入力信号源6,7に接続された配線3
および4の中から同じ列に属する1組を選択し、この1
組の配線にのみ入力信号を供給し、それ以外の配線は出
力端子がフローティング状態となるような信号を供給す
る。集積回路チップは入力に特定の信号が与えられた場
合に出力端子がフローティング状態となるように予め設
計しておく。この結果選択された縦一列の配線に接続さ
れた集積回路チップが選択され、この縦一列の集積回路
チップにのみ正常な入力信号が供給され、このチップが
良品チップの場合正常に動作する。
【0022】このとき出力信号検出器8に接続された配
線5の中から1組を選択すると、選択された配線に接続
された横一行のチップの中で、動作状態にある1チップ
からの出力信号のみを共通の配線を通じて検出すること
ができる。これは他のチップの出力端子がフローティン
グ状態にしてあるためである。このようにして選択され
た良品チップの動作の確認をする。次に行もしくは列ま
たはその両方の選択を変更することにより、別の良品チ
ップの動作の確認をする。この手続きを繰り返してウエ
ハ上の全良品チップの動作を確認する。
【0023】上記した本実施例のパッド電極とバンプ電
極の接続方法では、全良品チップに対し動作が確認でき
た場合には、プローブカードとウエハのアライメントに
よりウエハの全パッド電極とプローブカードの全バンプ
電極が電気的に正常に接続されたと判断しウエハバーン
インを行なう。
【0024】もし良品チップ中に動作を確認できないも
のがある場合には、そのチップの電源、グランド、ある
いは入出力端子の中にパッド電極とバンプ電極の電気的
接続が不良な端子があると判断する。この場合は適切な
処置を行なった後にウエハとプローブカードのアライメ
ントをやり直す。
【0025】この方法はパッド電極とバンプ電極間の接
続を確認するときの温度が常温の場合だけでなくウエハ
バーンイン時を含む任意の温度の場合にも適用すること
ができる。
【0026】
【発明の効果】以上のように本発明によれば、半導体ウ
エハにフレキシブル基板上にバンプ電極を有した薄膜型
プローブカードをアライメントし、ウエハ上のチップの
各パッド電極にバンプ電極を接続する際に、ウエハ上の
チップのパッド電極がプローブカードのバンプ電極と電
気的に正常に接続されていることを確認することがで
き、半導体ウエハに薄膜プローブカードを正確にアライ
メントし接続することが可能となる。これによりウエハ
バーンイン時にパッド電極とバンプ電極が電気的に接続
されていないためにバーンインが実施されないという、
いわゆるバーンインエスケープを防止することができ、
ウエハバーンインを経た製品の市場における信頼性を著
しく向上させることができる。
【図面の簡単な説明】
【図1】本発明の一実施例の半導体装置の検査方法にお
けるパッド電極とバンプ電極の接続方法を説明する図
【図2】フレキシブル基板上にバンプ電極を有した薄膜
型プローブカードの断面図
【図3】従来のパッド電極とバンプ電極の接続方法を説
明する図
【符号の説明】
1、17 半導体ウエハ 2,12,21 バンプ電極 3,4,5 配線 6,7 入力信号源 8 出力信号検出器 9 バンプ付フレキシブル基板 10 半導体回路基板 11 パッド電極 13 配線層 14 ポリイミド基板 15 スルーホール 16 真空チャック 18 薄膜型プローブカード 19 プローブカード位置検出用カメラ 20 ウエハステージ 22 ウエハアライメント用カメラ 23 プローブカードステージ 24 X軸制御モータ 25 Y軸制御モータ 26 θ制御モータ 27 Z軸制御機構 28 ヒータ

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウエハ上に形成された複数の集積
    回路に対し、前記複数の集積回路の入力端子を複数の組
    に分割して、前記入力端子の各組ごとに前記入力端子を
    電気的に共通に接続するとともに、前記複数の集積回路
    の出力端子を前記入力端子の各組に属する前記集積回路
    から1個ずつ含む複数の組に分割して、前記出力端子の
    各組ごとに前記出力端子を電気的に共通に接続すること
    を特徴とする半導体装置の検査方法。
  2. 【請求項2】 出力端子の1つの組に属する複数の集積
    回路に対し、1個の集積回路の入力端子にのみ所定の入
    力を与え、他の集積回路の入力端子には前記所定の入力
    を与えた状態とは異なる入力状態にし、前記出力端子を
    通じて前記1個の集積回路の出力を検出することを特徴
    とする請求項1記載の半導体装置の検査方法。
  3. 【請求項3】 他の集積回路に対し、入力端子を特定の
    入力状態にすることにより、その集積回路の出力端子が
    電気的にフローティング状態となるように設計すること
    を特徴とする請求項2記載の半導体装置の検査方法。
  4. 【請求項4】 他の集積回路の入力端子を、その集積回
    路の出力端子がフローティング状態となる特定の入力状
    態にすることを特徴とする請求項3記載の半導体装置の
    検査方法。
  5. 【請求項5】 半導体ウエハ上の集積回路の電極とプロ
    ーブカード上の電極を接続する際に、前記集積回路の出
    力が所定の規格を満たした場合に前記半導体ウエハ上の
    集積回路の電極と前記プローブカード上の電極が接続さ
    れたとみなすことを特徴とする請求項4記載の半導体装
    置の検査方法。
  6. 【請求項6】 半導体ウエハ上に行列状の配置をもって
    形成された複数の集積回路に対し、前記複数の集積回路
    の行あるいは列ごとに入力端子を複数の組に分割して、
    前記入力端子の各組ごとに前記入力端子を電気的に共通
    に接続するとともに、前記複数の集積回路の出力端子
    を、前記入力端子の行あるいは列ごとの組の方向とは直
    交する列あるいは行ごとに分割して、前記出力端子の各
    組ごとに前記出力端子を電気的に共通に接続することを
    特徴とする半導体装置の検査方法。
  7. 【請求項7】 出力端子の1つの列あるいは行の組に属
    する複数の集積回路に対し、1個の集積回路の属する入
    力端子の行あるいは列の組にのみ所定の入力を与え、他
    の集積回路の属する入力端子の行あるいは列の組には前
    記所定の入力を与えた状態とは異なる入力状態にし、前
    記出力端子の列あるいは行の組を通じて前記1個の集積
    回路の出力を検出することを特徴とする請求項6記載の
    半導体装置の検査方法。
  8. 【請求項8】 他の集積回路に対し、入力端子を特定の
    入力状態にすることにより、その集積回路の出力端子が
    電気的にフローティング状態となるように設計すること
    を特徴とする請求項7記載の半導体装置の検査方法。
  9. 【請求項9】 他の集積回路の属する入力端子の行ある
    いは列の組を、その集積回路の出力端子がフローティン
    グ状態となる特定の入力状態にすることを特徴とする請
    求項8記載の半導体装置の検査方法。
  10. 【請求項10】 半導体ウエハ上の集積回路の電極とプ
    ローブカード上の電極を接続する際に、前記集積回路の
    出力が所定の規格を満たした場合に前記半導体ウエハ上
    の集積回路の電極と前記プローブカード上の電極が接続
    されたとみなすことを特徴とする請求項9記載の半導体
    装置の検査方法。
  11. 【請求項11】 半導体ウエハ上の複数の集積回路の電
    極と対応する電極を有し、前記集積回路の入力端子電極
    に対応する電極は複数の組ごとに共通の複数の入力配線
    を有し、前記集積回路の出力端子電極に対応する電極
    は、前記複数の入力配線に対して各入力配線ごとに1個
    ずつの集積回路と対応する共通の複数の出力配線を有す
    ることを特徴とするプローブカード。
  12. 【請求項12】 半導体ウエハ上に行列状の配置を有す
    る複数の集積回路の電極と対応する電極を有し、前記集
    積回路の入力端子電極に対応する電極は前記集積回路の
    行あるいは列ごとに独立した共通の配線を有し、前記集
    積回路の出力端子電極に対応する電極は前記共通の配線
    と直交する方向に列あるいは行ごとに独立した共通の配
    線を有することを特徴とするプローブカード。
JP10498295A 1995-04-28 1995-04-28 半導体装置の検査方法及びその検査に用いるプローブカード Pending JPH08306747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10498295A JPH08306747A (ja) 1995-04-28 1995-04-28 半導体装置の検査方法及びその検査に用いるプローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10498295A JPH08306747A (ja) 1995-04-28 1995-04-28 半導体装置の検査方法及びその検査に用いるプローブカード

Publications (1)

Publication Number Publication Date
JPH08306747A true JPH08306747A (ja) 1996-11-22

Family

ID=14395304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10498295A Pending JPH08306747A (ja) 1995-04-28 1995-04-28 半導体装置の検査方法及びその検査に用いるプローブカード

Country Status (1)

Country Link
JP (1) JPH08306747A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272939B1 (ko) * 1996-12-05 2000-12-01 다니구찌 이찌로오, 기타오카 다카시 반도체 기억장치
JP2010204122A (ja) * 2010-06-11 2010-09-16 Micronics Japan Co Ltd プローブカードに関する情報の処理方法、及び処理された情報を用いる被検査体の通電試験方法
JP2012084883A (ja) * 2010-10-11 2012-04-26 Ind Technol Res Inst ウェーハレベル発光ダイオード(led)チップのための検出方法及び検出装置並びにそれらのプローブカード

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272939B1 (ko) * 1996-12-05 2000-12-01 다니구찌 이찌로오, 기타오카 다카시 반도체 기억장치
JP2010204122A (ja) * 2010-06-11 2010-09-16 Micronics Japan Co Ltd プローブカードに関する情報の処理方法、及び処理された情報を用いる被検査体の通電試験方法
JP2012084883A (ja) * 2010-10-11 2012-04-26 Ind Technol Res Inst ウェーハレベル発光ダイオード(led)チップのための検出方法及び検出装置並びにそれらのプローブカード

Similar Documents

Publication Publication Date Title
JP2837829B2 (ja) 半導体装置の検査方法
US5210485A (en) Probe for wafer burn-in test system
US5389873A (en) Pressure contact chip and wafer testing device
JP2002110751A (ja) 半導体集積回路装置の検査装置および製造方法
KR19980032057A (ko) 프로브 카드 및 그것을 이용한 시험장치
JPH0567652A (ja) プローブ装置
JPH08306747A (ja) 半導体装置の検査方法及びその検査に用いるプローブカード
US6340604B1 (en) Contactor and semiconductor device inspecting method
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
JPH10189672A (ja) コンタクタおよび半導体装置の検査方法
JPH0645419A (ja) 半導体装置
JP2001110858A (ja) 半導体装置およびその製造方法、ならびにバーンイン装置
JP3178784B2 (ja) 半導体パッケージ基板の検査装置及び検査方法
JP3456782B2 (ja) 半導体装置の検査方法及びプローブカード
JP3474669B2 (ja) 半導体装置の検査方法及びプローブカード
JPH10173014A (ja) 固体撮像装置の検査装置及び検査方法
JP3208095B2 (ja) 半導体装置の検査装置
JP3842879B2 (ja) ウェハ一括型プローブカードおよび半導体装置の検査方法
JPH11126808A (ja) ウェハ一括型プローブカードならびに半導体装置およびその検査方法
JP2921995B2 (ja) 多層配線基板の検査方法
JPH11121563A (ja) バンプ検査方法およびバンプ検査用基板
JPH11121553A (ja) ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法
JP3441939B2 (ja) アライメント方法
JPH10104301A (ja) パッケージ基板の検査方法
JPH11121562A (ja) バンプ検査方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040330