JPH08297583A - 割り込み処理装置およびその方法 - Google Patents

Abstract

(57)【要約】 【目的】 僅かなハードウェアの変更によって数命令で
処理できる割り込み要求に対しては、割り込み受け付け
後分岐無しで処理を実行し、命令実行後自動的に元のプ
ログラムに復帰する割り込み装置を提供する。 【構成】 割り込み制御部１４０に割り込み要求信号１
３０が入力された後、切替え手段１５０により命令デコ
ーダ１６０に入力する命令コードを記憶手段１２０に保
持された命令コードに変更し、同時にプログラムカウン
タ１１０の値を保持する。所定のプログラム実行後、切
替え手段１５０の出力を元に戻し、プログラムカウンタ
１１０の更新を再開する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプロセッサの割り込み処
理装置および割り込み方法に関するものである。

【０００２】

【従来の技術】近年のディジタル技術の急速な発展に伴
って、ディジタル信号処理などの高度な処理を高速に実
行するプロセッサ（ＤＳＰ）が求められている。ＤＳＰ
は種々の周辺機器からの処理要求に対し、できるだけ高
速に処理を実行しなければならない。ＤＳＰに接続され
る周辺の機器の数はシステムが複雑になるに従って増大
し、また動作も高速になってきている。すなわち、種々
の処理要求に対応した処理を、要求が入った時から短時
間で開始し、その処理が終了すれば速やかにもとの処理
に復帰しなくてはならない。

【０００３】従来ではこれらの、新しい処理は割り込み
処理で実現するが、その場合、新しい処理の開始／元の
処理への復帰は、１、割り込み要求の受理、２、割り込
み要求の種類により固定されたプログラムメモリの番地
Ｘへの分岐、３、メモリの番地Ｘに保持された分岐命令
により入力された割り込み要求に対応するプログラムの
先頭番地Ｙへの分岐、処理実行、４、元の処理に復帰の
ための分岐という段階を経るのが一般的であった(例え
ば「ＭＮ１９２０シリーズＬＳＩ説明書５−８９頁(１
９９０年、松下電子工業刊)」参照)。

【０００４】以下、上記した従来技術での割り込みにつ
いて簡単に述べる。まず、ＤＳＰ内部の割り込み制御回
路が割り込み要求信号を受け取る。

【０００５】次に要求を受け取った割り込み制御部は割
り込みの種類により決められた番地データＸ(一般に割
り込みベクタという)をデータバスへ出力する。同時に
命令デコーダに対して割り込み命令を発行する。割り込
み命令は割り込み処理開始に伴う制御を行う。すなわち
プログラムカウンタにデータバスのデータを書き込み、
また更新前のプログラムカウンタの値をスタックメモリ
に退避する。これにより割り込み要求に対応した番地Ｘ
への分岐が実行される。

【０００６】番地Ｘには実際に処理したいプログラムの
先頭番地Ｙに分岐する命令があり、その分岐命令が実行
されて、その後プログラム実行が開始される。

【０００７】割り込み処理が終了するとスタックメモリ
に退避したプログラムカウンタの値を参照して元のプロ
グラムに復帰する。

【０００８】

【発明が解決しようとする課題】ところが、ＤＳＰでは
高速なスループットを実現するために一般にはパイプラ
イン処理を行っているため、分岐の度に数命令分のオー
バーヘッドが発生する。すなわち割り込み要求入力後、
割り込みベクタへの分岐、割り込み要求により実行した
いプログラムへの分岐、および元のプログラムへの分岐
という本来の処理とは無関係な分岐動作のためにオーバ
ーヘッドが生じる。上記のような構成／方法では、割り
込み処理が非常に大きなプログラムであればオーバーヘ
ッドは無視できるが、即応性を要求され、しかもある制
御レジスタへのデータ転送(Ｉ／Ｏポートをオンするな
ど)であるような単一命令の処理に対してはオーバーヘ
ッドの方が大きく、高速な割り込み応答ができないと言
う問題点を有していた。

【０００９】本発明は以上の点に鑑み、僅かなハードウ
ェアの変更によって数命令で処理できる割り込み要求に
対しては、割り込み受け付け後分岐無しで処理を実行
し、命令実行後自動的に元のプログラムに復帰する割り
込み処理装置およびその方法を提供することを目的とす
る。

【００１０】

【課題を解決するための手段】本発明の割り込み処理装
置は、データバスに接続されプログラムで読みだし／書
き込み可能な記憶手段と、プログラムを格納するプログ
ラムメモリと、前記プログラムメモリのアクセス番地を
指示する第１のプログラムカウンタと、前記プログラム
メモリと前記記憶手段に接続されそのいずれかの出力を
選択して出力する信号切替え手段と、割り込み要求に応
じて前記切替え手段に選択信号を出力し、前記第１のプ
ログラムカウンタに対して更新停止信号を出力する割り
込み制御手段と、前記切替え手段に接続されその出力の
命令コードをデコードする命令デコーダとを備えてお
り、これにより上記目的が達成できる。

【００１１】前記割り込み制御手段は、更に、内部に第
２のプログラムカウンタを持ち、割り込み要求に応じて
第２のプログラムカウンタを動作させ、予め設定された
回数のカウント後、前記切替え手段への選択信号と前記
第１のプログラムカウンタへの更新停止信号の出力を停
止する機能を持つようにしてもよい。

【００１２】前記割り込み制御手段は、更に、第２のプ
ログラムカウンタの示すアドレスを出力する機能を持つ
ようにしてもよい。

【００１３】前記記憶手段は前記割り込み制御部から出
力されるアドレスに従って格納されている命令コードを
出力する機能を持つようにしてもよい。

【００１４】前記割り込み制御手段は、更に複数の割り
込み要求に対し対応した異なるアドレスを出力する機能
を持つようにしてもよい。

【００１５】本発明の割り込み処理方法は割り込み要求
に応じてプログラムメモリのアクセス番地を指示するプ
ログラムカウンタの更新を停止し、同時に切替え手段の
選択を記憶手段側に変更することでプログラムの制御を
変更し、結果として上記目的が達成される。

【００１６】前記処理方法は、更に予め設定されたプロ
グラムの回数実行後に前記切替え手段での選択を前記プ
ログラムメモリ側に変更し、前記プログラムカウンタの
更新を再開することで達成されてもよい。

【００１７】前記記憶手段に格納するプログラムを変更
することで同一の割り込み要求で、異なった処理を実行
することが達成されてもよい。

【００１８】

【作用】本発明は上記した構成によって、割り込み制御
手段に割り込み要求が入力された後、切替え手段により
命令デコーダに入力する命令コードを変更し、同時にプ
ログラムカウンタの値を保持する。所定のプログラム実
行後切替え手段の出力を元に戻し、プログラムカウンタ
の更新を再開する。

【００１９】

【実施例】

（実施例１）以下請求項１の発明に係わる一実施例の割
り込み処理装置について図面を参照しながら説明する。
図１は本実施例に係わる割り込み処理装置の構成図を示
すものである。

【００２０】図１において、１００はプログラムを格納
するプログラムメモリ、１０５はプログラムメモリ１０
０から出力される命令、１１０はプログラムメモリ１０
０にアクセス番地を出力するプログラムカウンタ、１２
０は割り込み要求により実行したいプログラムを保持す
るレジスタ、１２５はレジスタ１２０より出力される命
令である。

【００２１】１４０は割り込み要求信号１３０に応じて
後述の切り替え手段となるマルチプレクサ１５０に後述
のマルチプレクサ１５０に対し選択情報を与える選択信
号１４１を出力し、プログラムカウンタ１１０に対して
プログラムカウンタ１１０に対し停止情報を与える制御
信号１４２を出力する割り込み制御部である。

【００２２】１５０は命令１０５と命令１２５を選択信
号１４１によって切替えて出力するマルチプレクサ、１
５５はマルチプレクサ１５０の出力される命令、１６０
は命令１５５を解読するデコーダ、１７０はレジスタ１
２０と他の記憶手段(図示せず)とのデータのやりとりを
行うデータバスである。

【００２３】上記ではデータバス１７０は１６ビット、
命令語長は２４ビットとする。しかし本発明のデータバ
ス、命令語長はそれらに限ったものではない。また、１
２０をレジスタとしたが、メモリ内部にマッピングされ
ているとしても構わない。

【００２４】以上のように構成された本実施例の割り込
み処理装置において割り込み要求入力からその割り込み
要求に対応するプログラムの実行開始までの動作を図１
を用いて説明する。

【００２５】まず、ステップ１では、割り込み要求１３
０によって実行したい命令コードをレジスタ１２０に格
納する。レジスタ１２０の構成を図２に示す。すなわち
２つの１６ビットレジスタ１２１、１２２からなり、２
つのレジスタはそれぞれデータバス１７０に接続されデ
ータバス１７０を通じて読みだし／書き込みが可能であ
る。レジスタ１２１には命令コードの下位１６ビットを
格納し、命令コードの上位８ビットをレジスタ１２２の
下位側８ビットに格納する。レジスタ１２０の出力は図
２に示すようにレジスタ１２２の下位側８ビットからレ
ジスタ１２１の全ビットが対応している。従ってステッ
プ１では、転送命令により２回に分けてレジスタ１２
１、レジスタ１２２に命令コードを格納する。

【００２６】その後ステップ２では、割り込み要求１３
０を割り込み制御部１４０に入力する。割り込み制御回
路１４０は割り込み要求１３０がレジスタ１２０に格納
された命令を使用するものであれば、マルチプレクサ１
５０に対し選択信号１４１として「１」を出力し、プロ
グラムカウンタ１１０に対し制御信号１４２として
「１」を出力する。プログラムカウンタ１１０は制御信
号１４２の値「１」によりその値をホールドする。マル
チプレクサ１５０は選択信号１４１の値「１」により命
令１２５を選択して出力する。なお選択信号１４１の値
が「０」の場合は命令１０５の方を選択する。命令デコ
ーダ１６０は命令１５５、すなわち割り込み要求１３０
に対応する命令をデコードする。結果として割り込み要
求１３０に対応した処理がオーバーヘッドなしで行われ
る。

【００２７】１命令サイクル後割り込み制御部１４０は
それぞれ選択信号１４１を「０」、制御信号１４２を
「０」にして出力する。プログラムカウンタ１１０は制
御信号１４２の「０」を入力してホールドしていたアク
セス番地を更新し始め、マルチプレクサ１５０は選択信
号１４１の「０」を入力して命令１０５を選択する。結
果として分岐命令無しに元のプログラムに復帰できる。

【００２８】（実施例２）以下請求項３の発明に係わる
一実施例の割り込み処理装置について図面を参照しなが
ら説明する。図３は本実施例に係わる割り込み処理装置
の構成図を示すものである。

【００２９】図３において、レジスタ１２０がレジスタ
２２０に、割り込み制御部１４０が割り込み制御部２４
０に置き換わり、アドレス２４５が追加された以外は図
１に示される割り込み処理装置の構成と同じである。従
ってレジスタ２２０、割り込み制御部２４０、アドレス
２４５以外の構成要素の説明は省略する。

【００３０】２２０は複数ある命令のどの命令コードを
出力するか指示するアドレス信号２４５に応じて命令を
選択する選択信号を出力し、内部に図４に示すようにア
ドレスデコーダ２２７とマルチプレクサ２２８を有する
レジスタ、２４０は第一の実施例の割り込み制御部１４
０の機能に加えて、その内部にプログラムカウンタ機能
を持ち、カウンタの値にしたがってレジスタ２２０に対
してアドレス２４５を出力し、かつあらかじめ設定した
アドレスを検出する機能をもつ割り込み制御部である。

【００３１】上記ではデータバスは１６ビット、命令語
長は２４ビットとする。しかし本発明のデータバス、命
令語長はそれらに限ったものではない。また、２２０を
レジスタとしたがメモリ内部にマッピングされていると
しても構わない。

【００３２】以上のように構成された本実施例の割り込
み処理装置において割り込み要求入力からその割り込み
要求に対応するプログラムの実行開始までの動作を図３
を用いて説明する。

【００３３】まず、ステップ１では、割り込み要求１３
０によって実行したい複数命令コードをレジスタ２２０
に順に格納する。ここでは３命令とする。ただし、命令
数は３命令に限らない。その場合、実行したい命令数に
あったアドレスおよびプログラムカウンタを用意しレジ
スタ２２０の本数を用意する。レジスタ２２０の構成を
図４に示す。すなわち、６つの１６ビットレジスタ２２
１〜レジスタ２２６からなり、６つのレジスタはそれぞ
れデータバス１７０に接続されデータバス１７０を通じ
て読みだし／書き込みが可能である。割り込み処理で実
行したい命令の、最初の命令コードの下位１６ビットを
レジスタ２２１に、上位８ビットをレジスタ２２２の下
位側８ビットに格納する。同様に割り込み処理で実行し
たい２番目の命令の命令コードの下位１６ビットをレジ
スタ２２３に、上位８ビットをレジスタ２２４の下位側
８ビットに格納し、３番目の命令の命令コードの下位１
６ビットをレジスタ２２５に、上位８ビットをレジスタ
２２６の下位側８ビットに格納する。レジスタ２２０の
出力は図４に示すように、レジスタ２２２の下位側８ビ
ットとレジスタ２２１の全ビット、あるいはレジスタ２
２４の下位側８ビットとレジスタ２２３の全ビット、あ
るいはレジスタ２２６の下位側８ビットとレジスタ２２
５の全ビットのいずれかがアドレス信号２４５(デコー
ダ２２７を経て選択信号になる)により選択される。従
ってステップ１では、転送命令により６回に分けてレジ
スタ２２０にデータを格納する。

【００３４】次にステップ２では、割り込み制御部２４
０内の設定レジスタに命令数「３」を設定する。その後
割り込み要求１３０を割り込み制御部２４０に入力す
る。割り込み制御部２４０は、割り込み要求１３０がレ
ジスタ２２０に格納された命令を使用するものであれ
ば、マルチプレクサ１５０に対し選択信号１４１として
「１」を出力し、プログラムカウンタ１１０に対し制御
信号１４２として「１」を出力する。同時に割り込み制
御部２４０内のプログラムカウンタを動作し始める。プ
ログラムカウンタはレジスタ２２０中のレジスタ２２
２、レジスタ２２１の命令を選択するアドレス２４５を
出力する。プログラムカウンタ１１０は制御信号１４２
の値「１」によりその値をホールドする。マルチプレク
サ１５０は選択信号１４１の値「１」により命令１２５
を選択して出力する。なお選択信号１４１の値が「０」
の場合は命令１０５の方を選択する。命令デコーダ１６
０は命令１５５、すなわち割り込み要求１３０に対応す
る命令をデコードする。

【００３５】ここでオーバーヘッド無しに割り込み処理
の一命令目が開始される。一命令毎に割り込み制御部２
４０内のプログラムカウンタは更新されレジスタ２２０
中のレジスタ２２４、レジスタ２２３の命令、次にレジ
スタ２２０中のレジスタ２２６、レジスタ２２５の命令
のアドレスを順次出力する。

【００３６】レジスタ２２０内のアドレスデコーダ２２
７はアドレス信号２４５を受けてマルチプレクサ２２８
に対し対応する命令を選択させる。命令デコーダ１６０
が命令１５５(マルチプレクサ１５０で命令１２５が選
択されている)を順次デコードしていくことにより割り
込み処理が実行されて行く。３命令サイクル後、割り込
み制御部２４０で割り込みプログラムの終了を検出し
(プログラムカウンタが３)、それぞれ制御信号１４１を
「０」、制御信号１４２を「０」にして出力する。プロ
グラムカウンタ１１０は制御信号１４２の「０」を入力
してホールドしていたアクセス番地を更新し始め、マル
チプレクサ１５０は選択信号１４１の「０」を入力して
命令１０５を選択する。結果として分岐命令無しに割り
込みプログラム３命令を実行して自動的に元のプログラ
ムに復帰できる。

【００３７】

【発明の効果】本発明によれば、僅かなハードウェアの
変更によって数命令で処理できる割り込み要求に対して
は、割り込み受け付け後分岐無しで処理を実行し、命令
実行後自動的に元のプログラムに復帰する割り込み装置
を提供できる。また記憶手段に格納する命令コードを変
更することによって同一の割り込み要求で異なる割り込
み処理を実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係わる割り込み処理装
置の構成図

【図２】同実施例に於ける記憶手段の構成図

【図３】本発明の第２の実施例に係わる割り込み処理装
置の構成図

【図４】同実施例に於ける記憶手段の構成図

【符号の説明】

１００ プログラムメモリ １０５、１２５、１５５ 命令 １１０ プログラムカウンタ １２０〜１２２、２２０〜２２２、２２３〜２２６ レ
ジスタ １３０ 割り込み要求信号 １４０、２４０ 割り込み制御部 １４１、１４２ 制御信号 １５０ マルチプレクサ １６０ 命令デコーダ １７０ データバス ２４５ アドレス ２２７ アドレスデコーダ ２２８ マルチプレクサ

Claims (8)

【特許請求の範囲】
1. 【請求項１】データバスに接続されプログラムで読みだ
   し／書き込み可能な記憶手段と、 プログラムを格納するプログラムメモリと、 前記プログラムメモリのアクセス番地を指示する第１の
   プログラムカウンタと、 前記プログラムメモリと前記記憶手段に接続されそのい
   ずれかの出力を選択して出力する信号切替え手段と、 割り込み要求に応じて前記切替え手段に選択信号を出力
   し、前記第１のプログラムカウンタに対して更新停止信
   号を出力する割り込み制御手段と、 前記切替え手段に接続されその出力の命令コードをデコ
   ードする命令デコーダとを備えた割り込み処理装置。
2. 【請求項２】前記割り込み制御手段は、内部に第２のプ
   ログラムカウンタを持ち、割り込み要求に応じて第２の
   プログラムカウンタを動作させ、予め設定された回数の
   カウント後、前記切替え手段への選択信号と前記第１の
   プログラムカウンタへの更新停止信号の出力を停止する
   機能を持つ請求項１記載の割り込み処理装置。
3. 【請求項３】前記割り込み制御手段は、第２のプログラ
   ムカウンタの示すアドレスを出力する機能を持つ請求項
   ２記載の割り込み処理装置。
4. 【請求項４】前記記憶手段は前記割り込み制御手段から
   出力されるアドレスに従って格納されている命令コード
   を出力する機能を持つ請求項３記載の割り込み処理装
   置。
5. 【請求項５】前記割り込み制御手段は、複数の割り込み
   要求に対し対応した異なるアドレスを出力する機能を持
   つ請求項４記載の割り込み処理装置。
6. 【請求項６】割り込み要求に応じてプログラムメモリの
   アクセス番地を指示するプログラムカウンタの更新を停
   止し、同時に切替え手段の選択を記憶手段側に変更する
   ことでプログラムの制御を変更する割り込み処理方法。
7. 【請求項７】前記処理方法で、更に予め設定されたプロ
   グラムの回数実行後に前記切替え手段での選択を前記プ
   ログラムメモリ側に変更し、前記プログラムカウンタの
   更新を再開する請求項６記載の割り込み処理方法。
8. 【請求項８】前記記憶手段に格納するプログラムを変更
   することで同一の割り込み要求で、異なった処理を実行
   する請求項７記載の割り込み処理方法。