JPH0828368B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラトランジスタ及びショットキーダ
イオード素子を一体に有する半導体装置の製造方法に関
する。

〔従来の技術〕

従来、半導体基板上にバイポーラトランジスタとショ
ットキーダイオードとを一体に有する半導体装置の製造
方法として、トランジスタのグラフトベースとショット
キーダイオードのガードリング層とを同時に形成する方
法が採られている。しかしながら、バイポーラトランジ
スタの高性能化を図るために近年多用されている方法、
即ち多結晶シリコンを用いてエミッタとベースの各電極
を自己整合法で分離形成する方法においては、ショット
キーダイオードのガードリング層を形成することは困難
である。

このため、第３図に示すように、Ｐ型シリコン基板30
1にＮ型埋込コレクタ302及びＮ型エピタキシャル層303
を形成し、かつ素子分離用のシリコン酸化膜304を形成
した上で、フォトレジスト315をマスクにエミッタ多結
晶シリコン電極310とベース多結晶シリコン電極311を分
離するシリコン窒化膜312を除去し、続いて多結晶シリ
コン311を分離するシリコン酸化膜313を除去し、更にＮ
型エピタキシャル層303と多結晶シリコン311を分離する
シリオン酸化膜314とを除去することによって、Ｎ型エ
ピタキシャル層303の表面を露出させ、そこにショット
キーダイオードを形成する方法を採らざるを得ない。

〔発明が解決しようとする問題点〕

上述した第３図の方法では、一旦形成した厚い多層の
絶縁膜312,313,314を除去しているために、ショットキ
ーダイオードにおけるコンタクト段差が大きくなり、金
属電極のカバレジ性が悪くなる。また、ガードリングを
形成していないために、高性能のショットキーダイオー
ドが得られない等の問題が生じる。

〔問題点を解決するための手段〕

本発明の半導体装置の製造方法は、バイポーラトラン
ジスタのエミッタとベースの各電極を多結晶シリコンを
用いて自己整合的に形成し、かつショットキーダイオー
ドにおけるガードリングを自己整合的に形成可能にして
半導体装置の性能の向上を達成するものである。

本発明の半導体装置の製造方法は、一導電型の半導体
基板のショットキーダイオード形成位置に第１の絶縁膜
を形成し、かつこれと接して第２の絶縁膜を形成する工
程と、逆導電型の第１の多結晶シリコン膜を形成すると
ともに前記第１の絶縁膜を含む領域の第１多結晶シリコ
ン膜を選択的に除去して第１の絶縁膜と第２の絶縁膜の
一部を露出する工程と、前記第２の絶縁膜をアンダーカ
ットする工程と、第２の多結晶シリコン膜を形成し、こ
の第２の多結晶シリコン膜を通しかつ前記第１の絶縁膜
をマスクにして前記半導体基板に逆導電型のグラフトベ
ースと第１のガードリングを形成する工程と、イオン注
入によってベース領域及び第２のガードリングを形成す
る工程と、前記第１絶縁膜を除去して前記ガードリング
で囲まれた半導体基板の主面を露出しここにショットキ
ーダイオードを形成する工程とを含んでいる。

〔実施例〕

次に、本発明を図面を参照して説明する。

（実施例１） 第１図（ａ）〜（ｈ）は本発明の第１の実施例を製造
工程順に示す断面図である。

先ず、同図（ａ）のように、Ｐ型シリコン基板101に
高濃度な逆の導電型であるＮ型埋込コレクタ102を選択
的に形成し、更にこのＮ型埋込コレクタ102を含む領域
上に低濃度のＮ型エピタキシャル層103を１〜２μｍの
厚さで形成する。続いて、選択酸化法により、シリコン
酸化膜104を形成し、素子領域を分離する。その後、第
１の絶縁膜としてのシリコン窒化膜105を3000〜4000Å
成長し、ショットキーダイオード形成領域にシリコン窒
化膜105を残すように選択的に除去する。更に、このシ
リコン窒化膜105をマスクにして熱酸化により第２の絶
縁膜としてのシリコン酸化膜106を2500Å程度形成す
る。

次いで、同図（ｂ）のように、全面に第１の多結晶シ
リコン膜107を3000〜4000Åの厚さに成長する。そし
て、この第１の多結晶シリコン膜107上に耐酸化性被膜
であるシリコン窒化膜（図示せず）を用いて選択酸化を
行い、シリコン酸化膜108を形成する。

その後、イオン注入のマスクとしてアルミニウム109
等を用いて、前記第１の多結晶シリコン膜107に高濃度
のボロンをイオン注入し、第１の多結晶シリコン膜107
をＰ型の多結晶シリコン膜にする。

次に、同図（ｃ）のように、前記アルミニウム109を
除去し、全面に化学気相成長（CVD）法により第２のシ
リコン窒化膜110を2000〜3000Åの厚さに形成する。そ
して、所要箇所にフォトレジスト111をパターン形成
し、これをマスクにして反応性イオンエッチング（RI
E）法により前記第２のシリコン窒化膜110及び第１の多
結晶シリコン膜107を順次異方性エッチングし、第１の
シリコン窒化膜105とシリコン酸化膜106の各一部を露出
させる。

続いて、同図（ｄ）のように、フォトレジスト111を
除去し、全面にCVD法により第３のシリコン窒化膜112を
1000〜2000Åの厚さに成長し、更にRIE法により前記第
３のシリコン窒化膜112を異方性エッチングすることに
より、前記第１の多結晶シリコン膜107の開孔部の側面
にのみ前記第３のシリコン窒化膜112を残存させる。こ
の結果、第２のシリコン窒化膜110と第３のシリコン窒
化膜112は一体化される。

次いで、露出しているシリコン酸化膜106をバッファ
ード弗酸液によって除去する。この時、シリコン窒化膜
106は第１の多結晶シリコン膜107の下側まで約5000Åサ
イドエッチングしてアンダーカットする。

次に、同図（ｅ）のように、前記第２の多結晶シリコ
ン膜113を2000〜4000Å成長して前記アンダーカット部
を埋め戻すことによって、第１の多結晶シリコン膜107
と接続させる。

そして、900℃,20〜30分の熱処理によって第１の多結
晶シリコン膜107に含まれているボロンを第２の多結晶
シリコン膜113及びＮ型エピタキシャル層103に拡散さ
せ、トランジスタのグラフトベース114を形成すると同
時に、ショットキーダイオードの第１ガードリング領域
115を形成する。これに続いて、ボロン含有濃度差によ
る多結晶シリコン膜のエッチングレート差を利用して、
第２の多結晶シリコン膜113を前記アンダーカットの埋
め戻し部のみに残存させるように選択エッチングを行
う。

更に、露出している第２の多結晶シリコン膜113の側
面と、Ｎ型エピタキシャル層103の表面を酸化してシリ
コン酸化膜116を約500Åの厚さに形成する。続いて、全
面にボロンを1.0〜5.0×10¹³cm^-2のドーズ量でイオン注
入しＰ型活性ベース領域117を形成するとともに、第２
のガードリング領域118を形成する。

このとき、ショットキーダイオードの形成領域は第１
のシリコン窒化膜105で覆われているためボロンが注入
されることはない。

次に、同図（ｆ）のように、第４のシリコン窒化膜11
9をCVD法により1000〜2000Å成長する。続いて、RIE法
によりこの第４のシリコン窒化膜119を異方性エッチン
グすることにより溝形状部の側面にのみ第４のシリコン
窒化膜119を残存させる。

そして、ショットキーダイオード形成領域上にフォト
レジストを残すようにフォトレジスト120をパターン形
成し、バッファード弗酸液によりエミッタ形成領域のシ
リコン酸化膜116を選択的に除去し、エミッタ形成領域
の活性ベース117の表面を露出させる。

更に、同図（ｇ）のように、フォトレジスト120を除
去した後、第３の多結晶シリコン膜121を2000〜3000Å
成長し、全面に砒素を5.0×10¹⁵〜1.0×10¹⁶cm^-2のドー
ズ量でイオン注入し、かつ900〜950℃の押込み拡散を行
い、Ｐ型活性ベース117内にＮ型エミッタ122を形成し、
バイポーラトランジスタを形成する。

この時、ショットキーダイオード形成領域にはシリコ
ン窒化膜105とシリコン酸化膜116がマスクとなり砒素は
拡散されない。また、Ｎ型エミッタ122とＰ型グラフト
ベース114は第４のシリコン窒化膜119によってその距離
が制御良く確保されているために、高濃度の逆導電型領
域の接触による耐圧低下は発生しない。

その後、フォトレジストパターン123を形成し、砒素
がイオン注入された第３の多結晶シリコン121を選択的
に除去してエミッタ電極を形成する。

しかる後、同図（ｂ）のように、CVD法によりシリコ
ン酸化膜124を2000〜3000Å成長し、エミッタ，ショッ
トキーダイオード，更に図示を省略するがベース，コレ
クタ，抵抗等の各種コンタクトホールをRIE法により開
孔する。これにより、ショットキーダイオード領域では
Ｎ型エピタキシャル層103と第２のガードリング層118が
露出するため、この上にショットキー材料、例えば白金
を300〜800Åの厚さにスパッタ成膜し、更に熱処理して
白金シリサイド125を形成することによりショットキー
ダイオードを形成することができる。

この時、他のコンタクト部でも白金シリサイド125を
形成されることになる。

以下、アルミニウム126で通常の方法により電極配線
を形成し、半導体装置を完成することになる。

したがって、この実施例の方法では、トランジスタの
グラフトベース114とエミッタ122を自己整合的に形成す
るとともに、ショットキーダイオードのガードリング11
5,118をも自己整合的に形成することが可能となる。

また、このようにトランジスタとショットキーダイオ
ードを一体に構成し、かつ第１の多結晶シリコンをグラ
フトベースとガードリングに夫々接続させている半導体
装置の構成では、ショットキーダイオードをクランプダ
イオードとして容易に用いることができる。

（実施例２） 第２図（ａ）〜（ｃ）は本発明の第２実施例を工程順
に示す断面図である。

先ず、同図（ａ）のように、Ｐ型シリコン基板201に
Ｎ型埋込コレクタ202とＮ型エピタキシャル層203を形成
し、この上に選択酸化法によりシリコン酸化膜204を形
成し、CVD法により第２の絶縁膜としてのシリコン窒化
膜205を1000〜2000Åの厚さに成長する。そして、前記
シリコン窒化膜205を選択的に除去し、続いて熱酸化法
によりショットキーダイオード形成領域に第１の絶縁膜
としてのシリコン酸化膜206を形成する。

次いで、Ｐ型多結晶シリコン膜207を形成し、フォト
レジスト211をパターン形成し、これをマスクにしてRIE
法により多結晶シリコン膜207を選択的に除去すること
によりシリコン酸化膜206とシリコン窒化膜205の一部を
露出させる。

次に、同図（ｂ）のように、フォトレジスト211を除
去し、熱酸化法により第１の多結晶シリコン207の表面
にシリコン酸化膜212を形成するとともに、シリコン酸
化膜206を厚くする。そして、シリコン窒化膜205を第１
の多結晶シリコン膜207の下側までサイドエッチングし
てアンダーカットする。

更に、第２の多結晶シリコン膜213を選択的に埋め戻
すとともに、グラフトベース214と第１のガードリング2
15を形成する。そして、露出している第２の多結晶シリ
コン膜213とＮ型エピタキシャル層203の表面にシリコン
酸化膜216を形成する。続いて、ボロンをイオン注入し
Ｐ型活性ベース217を形成するとともに、第２のガード
リング層218を形成する。

この時、ショットキーダイオードの形成領域は厚いシ
リコン酸化膜206で覆われているためボロンがイオン注
入されることはない。

しかる後、同図（ｃ）のように、第２のシリコン窒化
膜219をCVD法により1000〜2000Åの厚さに成長し、続い
てRIE法によりこの第２のシリコン窒化膜219を異方性エ
ッチングし、溝形状部の側面にのみ第２のシリコン窒化
膜219を残存させる。

以下、第１の実施例と同様に、エミッタ形成領域のシ
リコン酸化膜216を選択的に除去し、エミッタ222及びエ
ミッタ電極となる第３の多結晶シリコン膜221を形成す
ることによってバイポーラトランジスタが形成される。

この時、ショットキーダイオード形成領域のシリコン
酸化膜206及びシリコン酸化膜216の一部を除去すること
によりガードリング層218で囲まれたＮ型エピタキシャ
ル層203の表面を露出し、この上に白金シリサイド225を
形成することによってショットキーダイオードを形成す
ることが可能となる。

図中、224はシリコン酸化膜である。

この実施例では、前記第１の実施例と同様の効果が得
られるとともに、第１の多結晶シリコン207上の絶縁膜
は熱酸化によって形成されるシリコン酸化膜212となっ
ているため、第１の実施例に比較して緩やかな段形状と
なり、アルミニウム226のカバレジが良好となる利点が
ある。

〔発明の効果〕

以上説明したように本発明は、一導電型の半導体基板
に第１の絶縁膜と第２の絶縁膜を形成し、この上に逆導
電型の多結晶シリコン膜を形成するとともにこの多結晶
シリコン膜を通しかつ前記第１の絶縁膜をマスクにして
前記半導体基板に逆導電型のグラフトベースと第１のガ
ードリングを形成し、更に、イオン注入によってベース
領域及び第２のガードリングを形成し、その後第１絶縁
膜を除去して前記ガードリングで囲まれた半導体基板の
主面を露出してショットキーダイオードを形成する工程
とを含んでいるので、ショットキーダイオードのガード
リングをトランジスタのベース，グラフトベースと同様
に自己整合的に、しかも夫々最適位置に形成することに
より、高性能のバイポーラトランジスタとショットキー
ダイオードとを容易に形成することができる。

【図面の簡単な説明】 第１図（ａ）〜（ｈ）は本発明の第１実施例を製造工程
順に示す断面図、第２図（ａ）〜（ｃ）は本発明の第２
実施例の主要な工程を示す断面図第３図は従来方法を説
明するための断面図である。 101,201,301……Ｐ型シリコン基板、102,202,302……Ｎ
型埋込コレクタ、103,203,303……Ｎ型エピタキシャル
層、104……シリコン酸化膜、105……シリコン窒化膜
（第１の絶縁膜）、106……シリコン酸化膜（第２の絶
縁膜）、107……多結晶シリコン、108……シリコン酸化
膜、109……アルミニウム、110……第２のシリコン窒化
膜、111……フォトレジスト、112……第３のシリコン窒
化膜、113……第２の多結晶シリコン、114……グラフト
ベース、115……第１のガードリング、116……シリコン
酸化膜、117……活性ベース、118……第２のガードリン
グ、119……第４のシリコン窒化膜、120……フォトレジ
スト、121……第３の多結晶シリコン、122……エミッ
タ、123……フォトレジスト、124……シリコン酸化膜、
125……白金シリサイド、126……アルミニウム、204…
…シリコン酸化膜、205……シリコン窒化膜（第２の絶
縁膜）、206……シリコン酸化膜（第１の絶縁膜）、207
……多結晶シリコン、211……フォトレジスト、212……
シリコン酸化膜、213……第２の多結晶シリコン、214…
…グラフトベース、215……第１のガードリング、216…
…シリコン酸化膜、217……活性ベース、218……第２の
ガードリング、219……シリコン窒化膜、221……シリコ
ン酸化膜、222……エミッタ、224……シリコン酸化膜、
225……白金シリサイド、304……シリコン酸化膜、310
……エミッタ多結晶シリコン電極、311……ベース多結
晶シリコン電極、312……シリコン窒化膜、313……シリ
コン酸化膜、314……シリコン酸化膜、315……フォトレ
ジスト。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体基板にバイポーラトランジスタとシ
   ョットキーダイオードを有する半導体装置の製造方法に
   おいて、一導電型の半導体基板のショットキーダイオー
   ド形成位置に第１の絶縁膜を形成し、かつこれと接して
   第２の絶縁膜を形成する工程と、逆導電型の第１の多結
   晶シリコン膜を形成するとともに前記第１の絶縁膜を含
   む領域の第１多結晶シリコン膜を選択的に除去して第１
   の絶縁膜と第２の絶縁膜の一部を露出する工程と、前記
   第２の絶縁膜をアンダーカットする工程と、第２の多結
   晶シリコン膜を形成し、この第２の多結晶シリコン膜を
   通しかつ前記第１の絶縁膜をマスクにして前記半導体基
   板に逆導電型のグラフトベースと第１のガードリングを
   形成する工程と、イオン注入によってベース領域及び第
   ２のガードリングを形成する工程と、前記第１絶縁膜を
   除去して前記ガードリングで囲まれた半導体基板の主面
   を露出しここにショットキーダイオードを形成する工程
   とを含むことを特徴とする半導体装置の製造方法。