JPH08264743A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH08264743A JPH08264743A JP7063103A JP6310395A JPH08264743A JP H08264743 A JPH08264743 A JP H08264743A JP 7063103 A JP7063103 A JP 7063103A JP 6310395 A JP6310395 A JP 6310395A JP H08264743 A JPH08264743 A JP H08264743A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- signal line
- solid
- switch
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 固体撮像装置において、水平信号線の寄生容
量を減らして信号検出手段からの検出感度の向上を図
る。 【構成】 複数の画素が行列状に配列され、画素の信号
を水平スイッチ３９を介して水平信号線４０に信号電荷
として流し、水平信号線４０の端に接続された信号検出
手段により信号を出力する固体撮像装置であって、水平
スイッチ３９を構成する絶縁ゲート型電界効果トランジ
スタが、該トランジスタの水平信号線４０に接続される
ソース電極と他のドレイン電極との間のチャネルを少な
くとも２方向に形成するように構成する。
量を減らして信号検出手段からの検出感度の向上を図
る。 【構成】 複数の画素が行列状に配列され、画素の信号
を水平スイッチ３９を介して水平信号線４０に信号電荷
として流し、水平信号線４０の端に接続された信号検出
手段により信号を出力する固体撮像装置であって、水平
スイッチ３９を構成する絶縁ゲート型電界効果トランジ
スタが、該トランジスタの水平信号線４０に接続される
ソース電極と他のドレイン電極との間のチャネルを少な
くとも２方向に形成するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像装置に関す
る。より詳しくは、増幅型固体撮像装置、或はＭＯＳ型
固体撮像装置等の固体撮像装置に関する。
る。より詳しくは、増幅型固体撮像装置、或はＭＯＳ型
固体撮像装置等の固体撮像装置に関する。
【０００２】
【従来の技術】固体撮像素子の高解像度化の要求に従っ
て、画素毎に光信号電荷を増幅する内部増幅型固体撮像
素子の開発が進められている。その他ＭＯＳ型固体撮像
素子も知られている。
て、画素毎に光信号電荷を増幅する内部増幅型固体撮像
素子の開発が進められている。その他ＭＯＳ型固体撮像
素子も知られている。
【０００３】内部増幅型固体撮像素子の主なものとして
は、静電誘導トランジスタ（ＳＩＴ）、増幅型ＭＯＳイ
メージャ（ＡＭＩ）、電荷変調デバイス（ＣＭＤ）、バ
イポーラトランジスタを画素に用いたＢＡＳＩＳ等の各
種撮像デバイス構造が知られている。
は、静電誘導トランジスタ（ＳＩＴ）、増幅型ＭＯＳイ
メージャ（ＡＭＩ）、電荷変調デバイス（ＣＭＤ）、バ
イポーラトランジスタを画素に用いたＢＡＳＩＳ等の各
種撮像デバイス構造が知られている。
【０００４】また、次のような増幅型固体撮像素子もそ
の１つである。この増幅型固体撮像素子では、光電変換
により得られたホール（信号電荷）をｎチャネルＭＯＳ
トランジスタ（画素ＭＯＳトランジスタ）のｐ型ポテン
シャル井戸に蓄積しておき、このｐ型ポテンシャル井戸
における電位変動（すなわち、バックゲートの電位変
化）に基づくチャネル電流の変化を画素信号として出力
するようにしている。
の１つである。この増幅型固体撮像素子では、光電変換
により得られたホール（信号電荷）をｎチャネルＭＯＳ
トランジスタ（画素ＭＯＳトランジスタ）のｐ型ポテン
シャル井戸に蓄積しておき、このｐ型ポテンシャル井戸
における電位変動（すなわち、バックゲートの電位変
化）に基づくチャネル電流の変化を画素信号として出力
するようにしている。
【０００５】
【発明が解決しようとする課題】一方、本出願人は、先
に感度の均一化、高感度化、低消費電力化等を可能にし
た容量負荷動作方式の増幅型固体撮像装置を提案した。
図１３は、容量負荷動作方式の増幅型固体撮像装置の例
を示す。この増幅型固体撮像装置１は、同図に示すよう
に、複数の単位画素（セル）を構成する受光素子、例え
ば画素トランジスタ、本例では画素ＭＯＳトランジスタ
２が行列状に配列され、各行の画素ＭＯＳトランジスタ
２のゲートがシフトレジスタ等から構成される垂直走査
回路３にて選択される垂直選択線４に接続され、そのド
レインが電源ＶDDに接続され、その各列毎のソースが垂
直信号線５に接続される。
に感度の均一化、高感度化、低消費電力化等を可能にし
た容量負荷動作方式の増幅型固体撮像装置を提案した。
図１３は、容量負荷動作方式の増幅型固体撮像装置の例
を示す。この増幅型固体撮像装置１は、同図に示すよう
に、複数の単位画素（セル）を構成する受光素子、例え
ば画素トランジスタ、本例では画素ＭＯＳトランジスタ
２が行列状に配列され、各行の画素ＭＯＳトランジスタ
２のゲートがシフトレジスタ等から構成される垂直走査
回路３にて選択される垂直選択線４に接続され、そのド
レインが電源ＶDDに接続され、その各列毎のソースが垂
直信号線５に接続される。
【０００６】垂直信号線５には、動作ＭＯＳスイッチ７
を介して信号電圧（電荷）を保持する負荷容量素子８が
接続される。動作ＭＯＳスイッチ７のゲートには動作パ
ルスφOPが印加される。負荷容量素子８は、水平ＭＯＳ
スイッチ９のドレインに接続され、この水平ＭＯＳスイ
ッチ９のソースが水平信号線１０に接続される。
を介して信号電圧（電荷）を保持する負荷容量素子８が
接続される。動作ＭＯＳスイッチ７のゲートには動作パ
ルスφOPが印加される。負荷容量素子８は、水平ＭＯＳ
スイッチ９のドレインに接続され、この水平ＭＯＳスイ
ッチ９のソースが水平信号線１０に接続される。
【０００７】１１は、シフトレジスタ等から構成された
水平走査回路であり、この水平走査回路１１は水平信号
線１０に接続された水平ＭＯＳスイッチ９のゲートへ順
次水平走査パルスφＨ〔φＨ1 ，‥‥φＨi ，φ
Ｈi+1 ，‥‥〕が供給される。
水平走査回路であり、この水平走査回路１１は水平信号
線１０に接続された水平ＭＯＳスイッチ９のゲートへ順
次水平走査パルスφＨ〔φＨ1 ，‥‥φＨi ，φ
Ｈi+1 ，‥‥〕が供給される。
【０００８】水平信号線１０の出力端には、信号検出手
段、この例では反転増幅器、例えば差動増幅器等を用い
た演算増幅器１３と検出容量素子１４とリセットスイッ
チ１５とを備えた電荷検出回路１６が接続される。
段、この例では反転増幅器、例えば差動増幅器等を用い
た演算増幅器１３と検出容量素子１４とリセットスイッ
チ１５とを備えた電荷検出回路１６が接続される。
【０００９】即ち、水平信号線１０が電荷検出回路１６
の演算増幅器１３の反転入力端子に接続され、その非反
転入力端子に所定のバイアス電圧ＶB から与えられる。
このバイアス電圧ＶB は、水平信号線１０の電位を決め
るためのものである。この演算増幅器１３に並列に、す
なわち、演算増幅器１３の反転入力端子と出力端子ｔ 1
間に検出容量素子１４が接続され、この検出容量素子１
４に、水平信号線１０と検出容量素子１４をリセットす
るリセットスイッチ、例えばＭＯＳトランジスタ１５が
並列接続される。
の演算増幅器１３の反転入力端子に接続され、その非反
転入力端子に所定のバイアス電圧ＶB から与えられる。
このバイアス電圧ＶB は、水平信号線１０の電位を決め
るためのものである。この演算増幅器１３に並列に、す
なわち、演算増幅器１３の反転入力端子と出力端子ｔ 1
間に検出容量素子１４が接続され、この検出容量素子１
４に、水平信号線１０と検出容量素子１４をリセットす
るリセットスイッチ、例えばＭＯＳトランジスタ１５が
並列接続される。
【００１０】この増幅型固体撮像装置１では、読み出し
動作が行われる水平ブランキング期間中に、各行の選択
線４に順次垂直走査回路３からの垂直走査信号（即ち垂
直選択パルス）φＶ〔φＶ1 ，‥‥φＶn ，φＶn+1 ，
‥‥〕が印加され、各行の画素ＭＯＳトランジスタ２が
順次選択されると共に、動作ＭＯＳスイッチ７が動作パ
ルスφOPによりオン状態になることによって、画素ＭＯ
Ｓトランジスタ２と負荷容量素子８が導通し、動作ＭＯ
Ｓスイッチ７がオンした瞬間から負荷容量素子８に信号
電圧がチャージされ始め、信号電圧が十分安定した後、
動作ＭＯＳスイッチ７がオフになると、画素ＭＯＳトラ
ンジスタ２に蓄積された信号電荷量（ホール量）に応じ
たチャネルポテンシャルに相当する信号電圧が負荷容量
素子８に保持される。
動作が行われる水平ブランキング期間中に、各行の選択
線４に順次垂直走査回路３からの垂直走査信号（即ち垂
直選択パルス）φＶ〔φＶ1 ，‥‥φＶn ，φＶn+1 ，
‥‥〕が印加され、各行の画素ＭＯＳトランジスタ２が
順次選択されると共に、動作ＭＯＳスイッチ７が動作パ
ルスφOPによりオン状態になることによって、画素ＭＯ
Ｓトランジスタ２と負荷容量素子８が導通し、動作ＭＯ
Ｓスイッチ７がオンした瞬間から負荷容量素子８に信号
電圧がチャージされ始め、信号電圧が十分安定した後、
動作ＭＯＳスイッチ７がオフになると、画素ＭＯＳトラ
ンジスタ２に蓄積された信号電荷量（ホール量）に応じ
たチャネルポテンシャルに相当する信号電圧が負荷容量
素子８に保持される。
【００１１】負荷容量素子８に保持された信号電圧は、
水平走査期間中に、水平走査回路１１からの水平走査信
号（即ち水平走査パルス）φＨ〔φＨ1 ，‥‥φＨi ，
φＨ i+1 ，‥‥〕により水平ＭＯＳスイッチ９が順次オ
ンすることで、信号が電荷として水平信号線１０に流れ
る。水平信号線１０に流れ出た信号電荷は、演算増幅器
１３を用いた電荷検出回路１６の検出容量素子１４に信
号電圧として復調され、映像信号として出力端子ｔ 1 に
出力される。電荷検出回路１６の検出容量素子１４は、
次の画素ＭＯＳトランジスタ２に対応する水平ＭＯＳス
イッチ９がオンする前にリセットパルスφR によりリセ
ットスイッチ１５をオンさせてリセットする。
水平走査期間中に、水平走査回路１１からの水平走査信
号（即ち水平走査パルス）φＨ〔φＨ1 ，‥‥φＨi ，
φＨ i+1 ，‥‥〕により水平ＭＯＳスイッチ９が順次オ
ンすることで、信号が電荷として水平信号線１０に流れ
る。水平信号線１０に流れ出た信号電荷は、演算増幅器
１３を用いた電荷検出回路１６の検出容量素子１４に信
号電圧として復調され、映像信号として出力端子ｔ 1 に
出力される。電荷検出回路１６の検出容量素子１４は、
次の画素ＭＯＳトランジスタ２に対応する水平ＭＯＳス
イッチ９がオンする前にリセットパルスφR によりリセ
ットスイッチ１５をオンさせてリセットする。
【００１２】この増幅型固体撮像装置１によれば、負荷
容量素子７に信号電圧が保持されると、垂直信号線５に
はほとんど電流が流れないため、垂直信号線５の抵抗に
大きく影響されることがなく、均一な感度が得られる。
負荷が容量素子７であるため、負荷ＭＯＳトランジスタ
のようなバラツキは少なく、縦縞状の固定パターンノイ
ズ（ＦＰＮ）が発生しにくい。
容量素子７に信号電圧が保持されると、垂直信号線５に
はほとんど電流が流れないため、垂直信号線５の抵抗に
大きく影響されることがなく、均一な感度が得られる。
負荷が容量素子７であるため、負荷ＭＯＳトランジスタ
のようなバラツキは少なく、縦縞状の固定パターンノイ
ズ（ＦＰＮ）が発生しにくい。
【００１３】画素ＭＯＳトランジスタ２のチャネルポテ
ンシャルがそのまま負荷容量素子８に保持される電位に
なるため、負荷ＭＯＳトランジスタを用いて画素ＭＯＳ
トランジスタを定常状態で即ちチャネルに一定の電流を
流している状態で動作させる場合に比べて、感度が高く
なる。さらに、画素ＭＯＳトランジスタ２に定常電流が
流れないため、消費電力は低減される。
ンシャルがそのまま負荷容量素子８に保持される電位に
なるため、負荷ＭＯＳトランジスタを用いて画素ＭＯＳ
トランジスタを定常状態で即ちチャネルに一定の電流を
流している状態で動作させる場合に比べて、感度が高く
なる。さらに、画素ＭＯＳトランジスタ２に定常電流が
流れないため、消費電力は低減される。
【００１４】ところで、この増幅型固体撮像装置１の水
平ＭＯＳスイッチ９は、図１４に示すような構造のＭＯ
Ｓトランジスタが使用される。このＭＯＳトランジスタ
９は、夫々選択酸化によるフィールド絶縁層（いわゆる
ＬＯＣＯＳ酸化層）２１で素子分離された半導体領域
に、ソース領域２２Ｓ及びドレイン領域２２Ｄが形成さ
れ、両領域２２Ｓ及び２２Ｄ間にゲート絶縁膜を介して
例えば多結晶シリコンによるゲート電極２３が形成され
て成る。
平ＭＯＳスイッチ９は、図１４に示すような構造のＭＯ
Ｓトランジスタが使用される。このＭＯＳトランジスタ
９は、夫々選択酸化によるフィールド絶縁層（いわゆる
ＬＯＣＯＳ酸化層）２１で素子分離された半導体領域
に、ソース領域２２Ｓ及びドレイン領域２２Ｄが形成さ
れ、両領域２２Ｓ及び２２Ｄ間にゲート絶縁膜を介して
例えば多結晶シリコンによるゲート電極２３が形成され
て成る。
【００１５】ゲート電極２３は、水平走査回路１１に接
続される。ソース電極２４Ｓ及びドレイン電極２４Ｄ
は、例えばＡｌで形成され、ドレイン電極２４Ｄが垂直
信号線５に動作ＭＯＳスイッチを介して接続され、ソー
ス電極２４Ｓが水平信号線１０に接続される。２６はコ
ンタクト部、２７はＡｌ配線である。
続される。ソース電極２４Ｓ及びドレイン電極２４Ｄ
は、例えばＡｌで形成され、ドレイン電極２４Ｄが垂直
信号線５に動作ＭＯＳスイッチを介して接続され、ソー
ス電極２４Ｓが水平信号線１０に接続される。２６はコ
ンタクト部、２７はＡｌ配線である。
【００１６】この構成においては、水平信号線１０に多
くの水平スイッチ９のソース領域２２Ｓが接続されるた
め、ソース容量によって、水平信号線１０が持つ寄生容
量が大きくなり、電荷検出回路１６の検出感度が低下し
てしまう問題がある。
くの水平スイッチ９のソース領域２２Ｓが接続されるた
め、ソース容量によって、水平信号線１０が持つ寄生容
量が大きくなり、電荷検出回路１６の検出感度が低下し
てしまう問題がある。
【００１７】本発明は、上述の点に鑑み、水平信号線１
０の寄生容量を低減して検出感度の向上を図った固体撮
像装置を提供するものである。
０の寄生容量を低減して検出感度の向上を図った固体撮
像装置を提供するものである。
【００１８】
【課題を解決するための手段】本発明に係る固体撮像装
置は、画素の信号を水平スイッチを介して水平信号線に
信号電荷として流す固体撮像装置であって、その水平ス
イッチを構成する絶縁ゲート型電界効果トランジスタ
を、該トランジスタの水平信号線に接続される第１主電
極と他の第２主電極との間のチャネルが少なくとも２方
向に形成するように構成する。
置は、画素の信号を水平スイッチを介して水平信号線に
信号電荷として流す固体撮像装置であって、その水平ス
イッチを構成する絶縁ゲート型電界効果トランジスタ
を、該トランジスタの水平信号線に接続される第１主電
極と他の第２主電極との間のチャネルが少なくとも２方
向に形成するように構成する。
【００１９】
【作用】水平信号線の寄生容量は水平スイッチの水平信
号線に接続された領域の容量（例えばソース容量）がか
なりの部分を占める。
号線に接続された領域の容量（例えばソース容量）がか
なりの部分を占める。
【００２０】本発明に係る固体撮像装置においては、水
平スイッチを構成する絶縁ゲート型電界効果トランジス
タを、その水平信号線に接続される第１主電極と他の第
２主電極との間のチャネルが少なくとも２方向に形成さ
れる構造を有することにより、水平信号線に接続される
領域（例えばソース領域）の面積が小さくなる。これに
よって水平スイッチの水平信号線に接続された領域の容
量が減り、水平信号線の寄生容量が大幅に減少し、電荷
検出手段からの検出感度が高くなる。
平スイッチを構成する絶縁ゲート型電界効果トランジス
タを、その水平信号線に接続される第１主電極と他の第
２主電極との間のチャネルが少なくとも２方向に形成さ
れる構造を有することにより、水平信号線に接続される
領域（例えばソース領域）の面積が小さくなる。これに
よって水平スイッチの水平信号線に接続された領域の容
量が減り、水平信号線の寄生容量が大幅に減少し、電荷
検出手段からの検出感度が高くなる。
【００２１】
【実施例】本発明に係る固体撮像装置は、複数の画素が
行列状に配列され、画素の信号を水平スイッチを介して
水平信号線に信号電荷として流し、水平信号線の端に接
続された信号検出手段により信号を出力する固体撮像装
置であって、水平スイッチを構成する絶縁ゲート型電界
効果トランジスタを、該トランジスタの水平信号線に接
続される第１主電極と他の第２主電極との間のチャネル
が少なくとも２方向に形成されるように構成して成る。
行列状に配列され、画素の信号を水平スイッチを介して
水平信号線に信号電荷として流し、水平信号線の端に接
続された信号検出手段により信号を出力する固体撮像装
置であって、水平スイッチを構成する絶縁ゲート型電界
効果トランジスタを、該トランジスタの水平信号線に接
続される第１主電極と他の第２主電極との間のチャネル
が少なくとも２方向に形成されるように構成して成る。
【００２２】本発明に係る固体撮像装置は、前記固体撮
像装置において、水平の隣り合う画素に対応した水平ス
イッチを、水平信号線を挟んで上下に配置して構成する
ことができる。
像装置において、水平の隣り合う画素に対応した水平ス
イッチを、水平信号線を挟んで上下に配置して構成する
ことができる。
【００２３】本発明に係る固体撮像装置は、前記固体撮
像装置において、複数本の水平信号線を有し、水平の画
素に対応した水平スイッチを夫々の水平信号線に振り分
けて接続して構成することができる。
像装置において、複数本の水平信号線を有し、水平の画
素に対応した水平スイッチを夫々の水平信号線に振り分
けて接続して構成することができる。
【００２４】本発明に係る固体撮像装置は、前記固体撮
像装置において、複数本の水平信号線を有し、水平ライ
ンの画素に対応した水平スイッチが複数本の水平信号線
の夫々に振り分けられ、且つ各水平信号線を挟んで上下
に配置した構成とすることができる。
像装置において、複数本の水平信号線を有し、水平ライ
ンの画素に対応した水平スイッチが複数本の水平信号線
の夫々に振り分けられ、且つ各水平信号線を挟んで上下
に配置した構成とすることができる。
【００２５】以下、図面を参照して本発明に係る固体撮
像装置の実施例を説明する。
像装置の実施例を説明する。
【００２６】図１及び図２は、本発明を容量負荷動作方
式の増幅型固体撮像装置に適用した場合の一実施例を示
す。図１は、前述の図１３と同様の等価回路構成を有す
るものである。図１において、３１は増幅型固体撮像装
置を全体として示す。３２は単位画素（セル）を構成す
る受光素子、例えば画素トランジスタ、本例では画素Ｍ
ＯＳトランジスタを示し、複数の画素ＭＯＳトランジス
タ３２が行列状に配列される。３３はシフトレジスタ等
から構成された垂直走査回路、３４は各行毎の画素ＭＯ
Ｓトランジスタ３２のゲートに接続された垂直選択線
で、垂直走査回路３３に接続され、垂直走査信号、即ち
垂直走査パルスφＶ〔φＶ1 ，‥‥φＶn ，φＶn+1 ，
‥‥〕が順次与えられる。画素ＭＯＳトランジスタ３２
のソースは各列毎に垂直信号線３５に接続され、そのド
レインが電源ＶDDに接続される。
式の増幅型固体撮像装置に適用した場合の一実施例を示
す。図１は、前述の図１３と同様の等価回路構成を有す
るものである。図１において、３１は増幅型固体撮像装
置を全体として示す。３２は単位画素（セル）を構成す
る受光素子、例えば画素トランジスタ、本例では画素Ｍ
ＯＳトランジスタを示し、複数の画素ＭＯＳトランジス
タ３２が行列状に配列される。３３はシフトレジスタ等
から構成された垂直走査回路、３４は各行毎の画素ＭＯ
Ｓトランジスタ３２のゲートに接続された垂直選択線
で、垂直走査回路３３に接続され、垂直走査信号、即ち
垂直走査パルスφＶ〔φＶ1 ，‥‥φＶn ，φＶn+1 ，
‥‥〕が順次与えられる。画素ＭＯＳトランジスタ３２
のソースは各列毎に垂直信号線３５に接続され、そのド
レインが電源ＶDDに接続される。
【００２７】各垂直信号線３５には、動作ＭＯＳスイッ
チ３７を介して信号電圧（電荷）を保持する負荷容量素
子３８が接続される。即ち、この負荷容量素子３８は、
垂直信号線３５と第１の電位、本例では接地電位との間
に接続される。動作ＭＯＳスイッチ３７のゲートには、
動作パルスφOPが印加される。負荷容量素子３８は、水
平スイッチ、本例では絶縁ゲート型電界効果トランジス
タ（以下水平ＭＯＳスイッチと云う）３９のドレインに
接続され、この水平ＭＯＳ３９のソースが水平信号線４
０に接続される。
チ３７を介して信号電圧（電荷）を保持する負荷容量素
子３８が接続される。即ち、この負荷容量素子３８は、
垂直信号線３５と第１の電位、本例では接地電位との間
に接続される。動作ＭＯＳスイッチ３７のゲートには、
動作パルスφOPが印加される。負荷容量素子３８は、水
平スイッチ、本例では絶縁ゲート型電界効果トランジス
タ（以下水平ＭＯＳスイッチと云う）３９のドレインに
接続され、この水平ＭＯＳ３９のソースが水平信号線４
０に接続される。
【００２８】４１は、シフトレジスタ等から構成された
水平走査回路であり、この水平走査回路４１は水平信号
線４０に接続された水平ＭＯＳスイッチ３９のゲートへ
順次、水平走査パルスφＨ〔φＨ1 ，‥‥φＨi ，φＨ
i+1 ，‥‥〕が供給される。
水平走査回路であり、この水平走査回路４１は水平信号
線４０に接続された水平ＭＯＳスイッチ３９のゲートへ
順次、水平走査パルスφＨ〔φＨ1 ，‥‥φＨi ，φＨ
i+1 ，‥‥〕が供給される。
【００２９】水平信号線４０の出力端には、信号検出手
段、本例では反転増幅器例えば差動増幅器等を用いた演
算増幅器４３と検出容量素子４４とリセットスイッチ４
５とを備えた電荷検出回路４６が接続される。即ち、水
平信号線４０が電荷検出回路４６の演算増幅器４３の反
転入力端子に接続され、その非反転入力端子に所定のバ
イアス電圧ＶB が与えられる。このバイアス電圧ＶB は
水平信号線４０の電位を決めるためのものである。この
演算増幅器４３に並列に、即ち、演算増幅器４３の反転
入力端子と出力端子ｔ2 間に検出容量素子４４が接続さ
れ、この検出容量素子４４に、水平信号線４０と検出容
量素子４４をリセットするためのリセットスイッチ４５
が並列接続される。
段、本例では反転増幅器例えば差動増幅器等を用いた演
算増幅器４３と検出容量素子４４とリセットスイッチ４
５とを備えた電荷検出回路４６が接続される。即ち、水
平信号線４０が電荷検出回路４６の演算増幅器４３の反
転入力端子に接続され、その非反転入力端子に所定のバ
イアス電圧ＶB が与えられる。このバイアス電圧ＶB は
水平信号線４０の電位を決めるためのものである。この
演算増幅器４３に並列に、即ち、演算増幅器４３の反転
入力端子と出力端子ｔ2 間に検出容量素子４４が接続さ
れ、この検出容量素子４４に、水平信号線４０と検出容
量素子４４をリセットするためのリセットスイッチ４５
が並列接続される。
【００３０】リセットスイッチ４５は、例えばＭＯＳト
ランジスタで構成され、そのゲートにリセットパルスφ
R が印加される。演算増幅器４３としては、入力電流が
流れない、又は入力インピーダンスが高いという理由で
ＭＯＳトランジスタで構成するものが好ましい。
ランジスタで構成され、そのゲートにリセットパルスφ
R が印加される。演算増幅器４３としては、入力電流が
流れない、又は入力インピーダンスが高いという理由で
ＭＯＳトランジスタで構成するものが好ましい。
【００３１】図４は、単位画素（即ち画素ＭＯＳトラン
ジスタ）３２の半導体構造を示す断面図である。この図
４において、５１は第１導電型例えばｐ型のシリコン基
板、５２は第２導電型例えばｎ型のウエル領域、５３は
受光により光電変換されたホール（信号電荷）５４を蓄
積するｐ型ウエル領域を示す。
ジスタ）３２の半導体構造を示す断面図である。この図
４において、５１は第１導電型例えばｐ型のシリコン基
板、５２は第２導電型例えばｎ型のウエル領域、５３は
受光により光電変換されたホール（信号電荷）５４を蓄
積するｐ型ウエル領域を示す。
【００３２】このｐ型ウエル領域５３にｎ型のソース領
域５５及びドレイン領域５６が形成され、両領域５５及
び５６間上にゲート絶縁膜５７を介して例えば多結晶シ
リコン薄膜によるゲート電極５８Ｇが形成される。ゲー
ト電極５８Ｇ真下のｐ型ウエル領域５３に光電変換によ
って蓄積されたホール５４は、読み出し動作時における
チャネル電流（ドレイン電流）を制御し、そのチャネル
電流の変化量が信号出力となる。ゲート電極５８Ｇは垂
直選択線３４に接続され、ドレイン電極５８Ｄは電源Ｖ
DDに接続され、ソース電極５８Ｓは垂直信号線３５に接
続される。
域５５及びドレイン領域５６が形成され、両領域５５及
び５６間上にゲート絶縁膜５７を介して例えば多結晶シ
リコン薄膜によるゲート電極５８Ｇが形成される。ゲー
ト電極５８Ｇ真下のｐ型ウエル領域５３に光電変換によ
って蓄積されたホール５４は、読み出し動作時における
チャネル電流（ドレイン電流）を制御し、そのチャネル
電流の変化量が信号出力となる。ゲート電極５８Ｇは垂
直選択線３４に接続され、ドレイン電極５８Ｄは電源Ｖ
DDに接続され、ソース電極５８Ｓは垂直信号線３５に接
続される。
【００３３】この増幅型固体撮像装置３１の駆動タイミ
ングチャートを図３に示す。かかる増幅型固体撮像装置
３１においては、垂直信号線３５にドレインを接続した
動作ＭＯＳスイッチ３７がそのゲートにかかる動作パル
スφOPによりオンし、画素ＭＯＳトランジスタ３２から
の信号電圧を水平ブランキング期間ＨＢＫの前半に、負
荷容量素子３８に読み出す。負荷容量素子３８では、そ
れぞれの画素ＭＯＳトランジスタ３２に蓄積された信号
電荷量に応じたチャネルポテンシャルに相当するポテン
シャル即ち電圧に保持される。負荷容量素子３８に読み
出された信号電圧は、水平映像期間中に、順次、水平走
査回路４１で走査される水平ＭＯＳスイッチ３９をオン
して水平信号線４０に出力される。
ングチャートを図３に示す。かかる増幅型固体撮像装置
３１においては、垂直信号線３５にドレインを接続した
動作ＭＯＳスイッチ３７がそのゲートにかかる動作パル
スφOPによりオンし、画素ＭＯＳトランジスタ３２から
の信号電圧を水平ブランキング期間ＨＢＫの前半に、負
荷容量素子３８に読み出す。負荷容量素子３８では、そ
れぞれの画素ＭＯＳトランジスタ３２に蓄積された信号
電荷量に応じたチャネルポテンシャルに相当するポテン
シャル即ち電圧に保持される。負荷容量素子３８に読み
出された信号電圧は、水平映像期間中に、順次、水平走
査回路４１で走査される水平ＭＯＳスイッチ３９をオン
して水平信号線４０に出力される。
【００３４】即ち、各行の選択線３４に順次垂直走査回
路３３からの垂直選択パルスφＶ〔φＶ1 ，‥‥φ
Ｖn ，φＶn+1 ，‥‥〕が印加され、各行の画素ＭＯＳ
トランジスタ３２が順次選択される。例えばｎ行の選択
線３４に与えられた垂直走査パルスφＶn の電位が高レ
ベルになるとｎ行の画素ＭＯＳトランジスタ３２が選択
状態になる。なお、非選択に対応する選択線３４の電位
は、低レベル状態となり、この選択線３４に接続されて
いる他の画素ＭＯＳトランジスタ３２は非選択状態とな
る。
路３３からの垂直選択パルスφＶ〔φＶ1 ，‥‥φ
Ｖn ，φＶn+1 ，‥‥〕が印加され、各行の画素ＭＯＳ
トランジスタ３２が順次選択される。例えばｎ行の選択
線３４に与えられた垂直走査パルスφＶn の電位が高レ
ベルになるとｎ行の画素ＭＯＳトランジスタ３２が選択
状態になる。なお、非選択に対応する選択線３４の電位
は、低レベル状態となり、この選択線３４に接続されて
いる他の画素ＭＯＳトランジスタ３２は非選択状態とな
る。
【００３５】動作パルスφOPによって動作ＭＯＳスイッ
チ３７がオンすると、そのｎ行の画素ＭＯＳトランジス
タ３２は動作状態になり、その画素ＭＯＳトランジスタ
３２の入射光量に応じて蓄積された信号電荷量（ホー
ル）に応じて負荷容量素子３８の端子に信号が現われ、
水平ブランキング期間ＨＢＫ中に動作ＭＯＳスイッチ３
７がオフに変化した時点で、負荷容量素子３８に画素Ｍ
ＯＳトランジスタ３２のチャネルポテンシャルに相当す
る信号電圧が保持される。この動作を容量負荷動作と称
して、通常水平ブランキング期間ＨＢＫに行なう。
チ３７がオンすると、そのｎ行の画素ＭＯＳトランジス
タ３２は動作状態になり、その画素ＭＯＳトランジスタ
３２の入射光量に応じて蓄積された信号電荷量（ホー
ル）に応じて負荷容量素子３８の端子に信号が現われ、
水平ブランキング期間ＨＢＫ中に動作ＭＯＳスイッチ３
７がオフに変化した時点で、負荷容量素子３８に画素Ｍ
ＯＳトランジスタ３２のチャネルポテンシャルに相当す
る信号電圧が保持される。この動作を容量負荷動作と称
して、通常水平ブランキング期間ＨＢＫに行なう。
【００３６】水平ブランキング期間ＨＢＫに行われたこ
の容量負荷動作により、画素ＭＯＳトランジスタ３２か
ら負荷容量素子３８に保持された信号電圧（電荷）は、
水平走査期間中に、図３で示す水平走査回路４１からの
水平走査パルスφＨ〔φＨ1，‥‥φＨi ，φＨi+1 ，
‥‥〕で水平ＭＯＳスイッチ３９が順次オンすることに
より、信号電荷として順次水平信号線４０に流れ出す。
の容量負荷動作により、画素ＭＯＳトランジスタ３２か
ら負荷容量素子３８に保持された信号電圧（電荷）は、
水平走査期間中に、図３で示す水平走査回路４１からの
水平走査パルスφＨ〔φＨ1，‥‥φＨi ，φＨi+1 ，
‥‥〕で水平ＭＯＳスイッチ３９が順次オンすることに
より、信号電荷として順次水平信号線４０に流れ出す。
【００３７】水平信号線４０に流れ出た信号電荷は、演
算増幅器４３を用いた電荷検出回路４６の検出容量素子
４４に信号電圧として復調され、映像信号として出力端
子ｔ 2 に出力される。電荷検出回路４６の検出容量素子
４４は、次の画素ＭＯＳトランジスタ３２に対応する水
平ＭＯＳスイッチ３９がオンする前にリセットパルスφ
R によりリセットスイッチ４５をオンさせてリセットす
る。このリセット動作により、水平信号線４０と、検出
容量素子４４の両端の電圧はバイアス電圧ＶB にリセッ
トされる。即ち、電荷検出回路４６の検出容量は、例え
ば水平ＭＯＳスイッチ３９がオンし出力端子ｔ2 に画素
ＭＯＳトランジスタ３２の信号出力が出終わったら、リ
セットスイッチ４５がオンすることでリセットし、検出
容量を初期化し、次の画素ＭＯＳトランジスタ３２の信
号出力の検出に備える。
算増幅器４３を用いた電荷検出回路４６の検出容量素子
４４に信号電圧として復調され、映像信号として出力端
子ｔ 2 に出力される。電荷検出回路４６の検出容量素子
４４は、次の画素ＭＯＳトランジスタ３２に対応する水
平ＭＯＳスイッチ３９がオンする前にリセットパルスφ
R によりリセットスイッチ４５をオンさせてリセットす
る。このリセット動作により、水平信号線４０と、検出
容量素子４４の両端の電圧はバイアス電圧ＶB にリセッ
トされる。即ち、電荷検出回路４６の検出容量は、例え
ば水平ＭＯＳスイッチ３９がオンし出力端子ｔ2 に画素
ＭＯＳトランジスタ３２の信号出力が出終わったら、リ
セットスイッチ４５がオンすることでリセットし、検出
容量を初期化し、次の画素ＭＯＳトランジスタ３２の信
号出力の検出に備える。
【００３８】そして、本実施例においては、特に、図２
に示すように、水平スイッチを構成する絶縁ゲート型電
界効果トランジスタ、即ち水平ＭＯＳスイッチ３９を、
水平信号線４０に接続される第１主電極と他の第２主電
極との間のチャネルが少なくとも２方向に形成されるよ
うに構成する。図２は、水平ＭＯＳスイッチ３９の平面
レイアウトの一例を示す。
に示すように、水平スイッチを構成する絶縁ゲート型電
界効果トランジスタ、即ち水平ＭＯＳスイッチ３９を、
水平信号線４０に接続される第１主電極と他の第２主電
極との間のチャネルが少なくとも２方向に形成されるよ
うに構成する。図２は、水平ＭＯＳスイッチ３９の平面
レイアウトの一例を示す。
【００３９】図２の水平ＭＯＳスイッチ３９は、選択酸
化によるフィールド絶縁層（いわゆるＬＯＣＯＳ酸化
層）６１で素子分離された半導体領域に、中央にソース
領域６２Ｓを配置し、このソース領域６２Ｓの両側に夫
々対向するように２分されたドレイン領域６２Ｄ1 ，６
２Ｄ2 を配置し、ソース領域６２Ｓ及びドレイン領域６
２Ｄ1 間と、ソース領域６２Ｓ及びドレイン領域６２Ｄ
2 間に夫々ゲート絶縁膜を介して水平走査回路４１に接
続される例えば多結晶シリコンよりなるゲート電極６３
Ｇ1 及び６３Ｇ2 を形成して構成される。
化によるフィールド絶縁層（いわゆるＬＯＣＯＳ酸化
層）６１で素子分離された半導体領域に、中央にソース
領域６２Ｓを配置し、このソース領域６２Ｓの両側に夫
々対向するように２分されたドレイン領域６２Ｄ1 ，６
２Ｄ2 を配置し、ソース領域６２Ｓ及びドレイン領域６
２Ｄ1 間と、ソース領域６２Ｓ及びドレイン領域６２Ｄ
2 間に夫々ゲート絶縁膜を介して水平走査回路４１に接
続される例えば多結晶シリコンよりなるゲート電極６３
Ｇ1 及び６３Ｇ2 を形成して構成される。
【００４０】ソース領域６３Ｓに接続される例えばＡｌ
よりなるソース電極６３Ｓは、水平信号線４０に接続さ
れ、ドレイン領域６２Ｄ1 ，６２Ｄ2 に接続される例え
ばＡｌよりなるドレイン電極６３Ｄ1 ，６３Ｄ2 は、共
通の垂直信号線３５に接続される。６４はコンタクト部
である。
よりなるソース電極６３Ｓは、水平信号線４０に接続さ
れ、ドレイン領域６２Ｄ1 ，６２Ｄ2 に接続される例え
ばＡｌよりなるドレイン電極６３Ｄ1 ，６３Ｄ2 は、共
通の垂直信号線３５に接続される。６４はコンタクト部
である。
【００４１】この水平ＭＯＳスイッチ３９では、ソース
領域６２Ｓを挟んで両側にドレイン領域６２Ｄ1 ，６２
Ｄ2 が配置され、ソース及びドレイン間のチャネルが２
方向に形成された構成となる。即ち、ソース領域６２Ｓ
は、図１３の比較例の場合に比べておおよそ１／２の面
積となる。
領域６２Ｓを挟んで両側にドレイン領域６２Ｄ1 ，６２
Ｄ2 が配置され、ソース及びドレイン間のチャネルが２
方向に形成された構成となる。即ち、ソース領域６２Ｓ
は、図１３の比較例の場合に比べておおよそ１／２の面
積となる。
【００４２】ここで、電荷検出回路４６の出力端子ｔ2
に得られる信号量は、水平信号線４０の持つ寄生容量Ｃ
B に強く依存する。即ち、図５の等価回路において、負
荷容量素子３８の容量をＣL 、水平信号線４０の寄生容
量をＣB 、電荷検出回路４６の検出容量素子４４の容量
をＣD 、演算増幅器４３の利得を一Ｇとし、負荷容量素
子３８に保持された信号電圧Ｖsig、電荷検出回路４６
の出力信号Ｖout とすると、Ｖout のＶsig に対する検
出感度（即ち電荷検出回路４６の利得）Ｇain は、数１
の式で表される。
に得られる信号量は、水平信号線４０の持つ寄生容量Ｃ
B に強く依存する。即ち、図５の等価回路において、負
荷容量素子３８の容量をＣL 、水平信号線４０の寄生容
量をＣB 、電荷検出回路４６の検出容量素子４４の容量
をＣD 、演算増幅器４３の利得を一Ｇとし、負荷容量素
子３８に保持された信号電圧Ｖsig、電荷検出回路４６
の出力信号Ｖout とすると、Ｖout のＶsig に対する検
出感度（即ち電荷検出回路４６の利得）Ｇain は、数１
の式で表される。
【００４３】
【数１】
【００４４】この数１の式において、水平信号線４０の
寄生容量ＣB は、、水平ＭＯＳスイッチ３９のソース容
量がかなりの部分を占めるため、この寄生容量ＣB を低
減できれば固体撮像装置としての感度が向上することに
なる。
寄生容量ＣB は、、水平ＭＯＳスイッチ３９のソース容
量がかなりの部分を占めるため、この寄生容量ＣB を低
減できれば固体撮像装置としての感度が向上することに
なる。
【００４５】上述した図１及び図２の本実施例に係る固
体撮像装置３１によれば、水平信号線４０に接続される
水平ＭＯＳスイッチ３９のソース面積が図１４の比較例
の水平ＭＯＳスイッチ９のソース面積に比べておおよそ
半分になり、さらにソース領域６２Ｓの素子分離のフィ
ールド絶縁層５１と接する長さが大幅に短くなるため、
ソース接合容量が大幅に低減される。
体撮像装置３１によれば、水平信号線４０に接続される
水平ＭＯＳスイッチ３９のソース面積が図１４の比較例
の水平ＭＯＳスイッチ９のソース面積に比べておおよそ
半分になり、さらにソース領域６２Ｓの素子分離のフィ
ールド絶縁層５１と接する長さが大幅に短くなるため、
ソース接合容量が大幅に低減される。
【００４６】図２の実施例のソース容量Ｃsourc を、図
１４の場合と比較すると次の表１のようになる。
１４の場合と比較すると次の表１のようになる。
【００４７】
【表１】
【００４８】但し、図６に示すように、Ｃj はソース領
域６２Ｓ（２２Ｓ）の１次元接合容量、Ｃjsw はソース
領域６２Ｓ（２２Ｓ）と素子分離のフィールド絶縁層６
１（２１）が接する横方向接合容量、Ｃgso はソース及
びゲート間容量を示す。ＬDはソース幅、Ｗはチャネル
幅である（図１４参照）。具体例の計算は、Ｃj ＝５×
１０-4Ｆ／ｍ2 ，Ｃjsw ＝３×１０-10 Ｆ／ｍ，Ｃgso
＝１×１０-10 Ｆ／ｍ，Ｗ＝１０μｍ，ＬD ＝２μｍと
した。
域６２Ｓ（２２Ｓ）の１次元接合容量、Ｃjsw はソース
領域６２Ｓ（２２Ｓ）と素子分離のフィールド絶縁層６
１（２１）が接する横方向接合容量、Ｃgso はソース及
びゲート間容量を示す。ＬDはソース幅、Ｗはチャネル
幅である（図１４参照）。具体例の計算は、Ｃj ＝５×
１０-4Ｆ／ｍ2 ，Ｃjsw ＝３×１０-10 Ｆ／ｍ，Ｃgso
＝１×１０-10 Ｆ／ｍ，Ｗ＝１０μｍ，ＬD ＝２μｍと
した。
【００４９】今仮に、水平信号線の寄生容量ＣB の８割
りが水平ＭＯＳスイッチのソース容量で占められていた
とすれば、表１の条件では、図２に示す本実施例の水平
ＭＯＳスイッチ３９を用いると、水平信号線４０の容量
ＣB が約４０％減少する。
りが水平ＭＯＳスイッチのソース容量で占められていた
とすれば、表１の条件では、図２に示す本実施例の水平
ＭＯＳスイッチ３９を用いると、水平信号線４０の容量
ＣB が約４０％減少する。
【００５０】一例として、負荷容量素子３８（８）の容
量ＣL が１ｐＦ，検出容量素子４４（１４）の容量ＣD
が１ｐＦ，図５の寄生容量ＣB が１０ｐＦ，差動増幅器
４３（１３）の利得−Ｇが２０，とすると、数１の式
は、図１４の比較例が０．６２５，図２の本実施例が
０．７１４になり、１４％の感度向上になる。
量ＣL が１ｐＦ，検出容量素子４４（１４）の容量ＣD
が１ｐＦ，図５の寄生容量ＣB が１０ｐＦ，差動増幅器
４３（１３）の利得−Ｇが２０，とすると、数１の式
は、図１４の比較例が０．６２５，図２の本実施例が
０．７１４になり、１４％の感度向上になる。
【００５１】実際は、水平信号線４０の寄生容量ＣB が
小さくなれば、水平ＭＯＳスイッチ３９のチャネル幅も
それにつれて狭くしてよいため、水平ＭＯＳスイッチ３
９のソース容量が減り、相乗的効果でさらに感度の向上
が図れる。
小さくなれば、水平ＭＯＳスイッチ３９のチャネル幅も
それにつれて狭くしてよいため、水平ＭＯＳスイッチ３
９のソース容量が減り、相乗的効果でさらに感度の向上
が図れる。
【００５２】本実施例の水平ＭＯＳスイッチ３９は、１
個のソースに対してドレイン２個，ゲート２個を有する
構造を取るため、１個当たりの水平ＭＯＳスイッチ３９
の水平方向の幅が広くなり、画素ＭＯＳトランジスタ３
２の水平ピッチの中に水平ＭＯＳスイッチ１個を入れる
ことができない場合が生ずる。
個のソースに対してドレイン２個，ゲート２個を有する
構造を取るため、１個当たりの水平ＭＯＳスイッチ３９
の水平方向の幅が広くなり、画素ＭＯＳトランジスタ３
２の水平ピッチの中に水平ＭＯＳスイッチ１個を入れる
ことができない場合が生ずる。
【００５３】この点を改善した例を図７に示す。この実
施例においては、水平の隣り合う画素ＭＯＳトランジス
タ３２に対応した水平ＭＯＳスイッチ３９を、１本の水
平信号線４０を挟んで上下に配置して構成する。即ち、
水平方向の１つ置きの画素ＭＯＳトランジスタ３２に対
応した各水平ＭＯＳスイッチ３９を水平信号線４０を挟
んで上側に配置して水平信号線４０に接続し、他の１つ
置きの画素ＭＯＳトランジスタ３２に対応した各水平Ｍ
ＯＳスイッチ３９を水平信号線４０を挟んで下側に配置
して水平信号線４０に接続するようになす。
施例においては、水平の隣り合う画素ＭＯＳトランジス
タ３２に対応した水平ＭＯＳスイッチ３９を、１本の水
平信号線４０を挟んで上下に配置して構成する。即ち、
水平方向の１つ置きの画素ＭＯＳトランジスタ３２に対
応した各水平ＭＯＳスイッチ３９を水平信号線４０を挟
んで上側に配置して水平信号線４０に接続し、他の１つ
置きの画素ＭＯＳトランジスタ３２に対応した各水平Ｍ
ＯＳスイッチ３９を水平信号線４０を挟んで下側に配置
して水平信号線４０に接続するようになす。
【００５４】水平ＭＯＳスイッチ３９のトランジスタ構
造は、図２のものと同じである。この図７の実施例に示
す水平ＭＯＳスイッチのレイアウトパターンは、画素Ｍ
ＯＳトランジスタ３２の水平ピッチが狭い場合に有利と
なる。
造は、図２のものと同じである。この図７の実施例に示
す水平ＭＯＳスイッチのレイアウトパターンは、画素Ｍ
ＯＳトランジスタ３２の水平ピッチが狭い場合に有利と
なる。
【００５５】図８は、画素ＭＯＳトランジスタ３２の水
平ピッチが、水平ＭＯＳスイッチ３９の幅よりも狭い場
合の水平ＭＯＳスイッチのレイアウトの他の実施例を示
す。複数本、本例では２本の水平信号線４０Ａ及び４０
Ｂを用意し、水平の隣り合う画素ＭＯＳトランジスタ３
２に対応した水平ＭＯＳスイッチ３９を夫々第１の水平
信号線４０Ａと第２の水平信号線４０Ｂに振り分けて接
続するようになす。即ち、水平方向の１つ置きの画素Ｍ
ＯＳトランジスタ３２に対応した各水平ＭＯＳスイッチ
３９と他の１つ置きの画素ＭＯＳトランジスタに対応し
た各水平ＭＯＳスイッチ３９が２段に配置され、その１
段目の水平ＭＯＳスイッチは、第１の水平信号線４０Ａ
に接続し、２段目の水平ＭＯＳスイッチ３９は、第２の
水平信号線４０Ｂに接続して構成する。水平ＭＯＳスイ
ッチのトランジスタ構造は、図２のものと同じである。
平ピッチが、水平ＭＯＳスイッチ３９の幅よりも狭い場
合の水平ＭＯＳスイッチのレイアウトの他の実施例を示
す。複数本、本例では２本の水平信号線４０Ａ及び４０
Ｂを用意し、水平の隣り合う画素ＭＯＳトランジスタ３
２に対応した水平ＭＯＳスイッチ３９を夫々第１の水平
信号線４０Ａと第２の水平信号線４０Ｂに振り分けて接
続するようになす。即ち、水平方向の１つ置きの画素Ｍ
ＯＳトランジスタ３２に対応した各水平ＭＯＳスイッチ
３９と他の１つ置きの画素ＭＯＳトランジスタに対応し
た各水平ＭＯＳスイッチ３９が２段に配置され、その１
段目の水平ＭＯＳスイッチは、第１の水平信号線４０Ａ
に接続し、２段目の水平ＭＯＳスイッチ３９は、第２の
水平信号線４０Ｂに接続して構成する。水平ＭＯＳスイ
ッチのトランジスタ構造は、図２のものと同じである。
【００５６】２本の水平信号線４０Ａ及び４０Ｂの端は
電気的に接続し、１つの電荷検出回路４６に入力する
か、それぞれの水平信号線４０Ａ及び４０Ｂに１つずつ
電荷検出回路４６を接続（いわゆる２線出力）すること
ができる。本例では、それぞれの水平信号線４０Ａ及び
４０Ｂに電荷検出回路４６Ａ及び４６Ｂを接続した場合
である。
電気的に接続し、１つの電荷検出回路４６に入力する
か、それぞれの水平信号線４０Ａ及び４０Ｂに１つずつ
電荷検出回路４６を接続（いわゆる２線出力）すること
ができる。本例では、それぞれの水平信号線４０Ａ及び
４０Ｂに電荷検出回路４６Ａ及び４６Ｂを接続した場合
である。
【００５７】この実施例によれば、画素ＭＯＳトランジ
スタ３２の水平ピッチが水平ＭＯＳスイッチ３９の幅よ
りも狭い場合でも、水平ＭＯＳスイッチの配列が可能と
なり、高密度化に適応できる。電荷検出回路４６を夫々
の水平信号線４０〔４０Ａ及び４０Ｂ〕に１つずつ用意
する場合は、水平走査回路４１のクロック周波数を半分
にすることができ、電荷検出回路４０の周波数特性を落
としてＳＮ比を改善することができる。
スタ３２の水平ピッチが水平ＭＯＳスイッチ３９の幅よ
りも狭い場合でも、水平ＭＯＳスイッチの配列が可能と
なり、高密度化に適応できる。電荷検出回路４６を夫々
の水平信号線４０〔４０Ａ及び４０Ｂ〕に１つずつ用意
する場合は、水平走査回路４１のクロック周波数を半分
にすることができ、電荷検出回路４０の周波数特性を落
としてＳＮ比を改善することができる。
【００５８】図９は、水平ＭＯＳスイッチ３９のレイア
ウトパターンの更に他の実施例を示す。本例は図７と図
８のレイアウトパターンを組み合わせた場合である。複
数本、本例では２本の水平信号線４０Ａ及び４０Ｂを用
意し、水平方向の例えば第１の３つ置きの画素ＭＯＳト
ランジスタに対応した各水平ＭＯＳスイッチ３９を第１
の水平信号線４０Ａを挟む上側に配置し、次の第２の３
つ置きの画素ＭＯＳトランジスタに対応した各水平ＭＯ
Ｓスイッチ３９を第２の水平信号線４０Ｂを挟む上側に
配置し、次の第３の３つ置き画素ＭＯＳトランジスタに
対応した各水平ＭＯＳスイッチ３９を第１の水平信号線
４０Ａを挟む下側に配置し、次の第４の３つ置きの画素
ＭＯＳトランジスタに対応した各水平ＭＯＳスイッチ３
９を第２の水平信号線４０Ｂを挟む下側に配置して構成
する。
ウトパターンの更に他の実施例を示す。本例は図７と図
８のレイアウトパターンを組み合わせた場合である。複
数本、本例では２本の水平信号線４０Ａ及び４０Ｂを用
意し、水平方向の例えば第１の３つ置きの画素ＭＯＳト
ランジスタに対応した各水平ＭＯＳスイッチ３９を第１
の水平信号線４０Ａを挟む上側に配置し、次の第２の３
つ置きの画素ＭＯＳトランジスタに対応した各水平ＭＯ
Ｓスイッチ３９を第２の水平信号線４０Ｂを挟む上側に
配置し、次の第３の３つ置き画素ＭＯＳトランジスタに
対応した各水平ＭＯＳスイッチ３９を第１の水平信号線
４０Ａを挟む下側に配置し、次の第４の３つ置きの画素
ＭＯＳトランジスタに対応した各水平ＭＯＳスイッチ３
９を第２の水平信号線４０Ｂを挟む下側に配置して構成
する。
【００５９】第１の水平信号線４０Ａの上下に配置した
水平ＭＯＳスイッチ３９は、第１の水平信号線４０Ａに
接続し、第２の水平信号線４０Ｂの上下に配置した水平
ＭＯＳスイッチ３９は第２の水平信号線４０Ｂに接続す
る。第１及び第２の水平信号線４０Ａ及び４０Ｂの上側
に配置された水平ＭＯＳスイッチ３９のゲートは共通接
続して水平走査回路４１に接続され、第１及び第２の水
平信号線４０Ａ及び４０Ｂの下側に配置された水平ＭＯ
Ｓスイッチ３９のゲートは共通接続して水平走査回路４
１に接続される。水平ＭＯＳスイッチ３９のトランジス
タ構造は、図２のものと同じである。
水平ＭＯＳスイッチ３９は、第１の水平信号線４０Ａに
接続し、第２の水平信号線４０Ｂの上下に配置した水平
ＭＯＳスイッチ３９は第２の水平信号線４０Ｂに接続す
る。第１及び第２の水平信号線４０Ａ及び４０Ｂの上側
に配置された水平ＭＯＳスイッチ３９のゲートは共通接
続して水平走査回路４１に接続され、第１及び第２の水
平信号線４０Ａ及び４０Ｂの下側に配置された水平ＭＯ
Ｓスイッチ３９のゲートは共通接続して水平走査回路４
１に接続される。水平ＭＯＳスイッチ３９のトランジス
タ構造は、図２のものと同じである。
【００６０】２本の水平信号線４０Ａ及び４０Ｂの端
は、電気的に接続し１つの電荷検出回路４６に入力する
か、それぞれの水平信号線４０Ａ及び４０Ｂに１つずつ
電荷検出回路４６を接続することができる。本例では、
それぞれの水平信号線４０Ａ及び４０Ｂに電荷検出回路
４６Ａ及び４６Ｂを接続している。この実施例のレイア
ウトパターンによれば、画素ＭＯＳトランジスタの水平
ピッチをさらに狭くした場合にも適応できる。
は、電気的に接続し１つの電荷検出回路４６に入力する
か、それぞれの水平信号線４０Ａ及び４０Ｂに１つずつ
電荷検出回路４６を接続することができる。本例では、
それぞれの水平信号線４０Ａ及び４０Ｂに電荷検出回路
４６Ａ及び４６Ｂを接続している。この実施例のレイア
ウトパターンによれば、画素ＭＯＳトランジスタの水平
ピッチをさらに狭くした場合にも適応できる。
【００６１】上述の実施例によれば、水平信号線４０に
接続した水平ＭＯＳスイッチ３９のソース容量が大幅に
減少するため検出感度を向上することができる。即ち電
荷検出回路４６の利得が高くなりＳＮ比を向上すること
ができる。
接続した水平ＭＯＳスイッチ３９のソース容量が大幅に
減少するため検出感度を向上することができる。即ち電
荷検出回路４６の利得が高くなりＳＮ比を向上すること
ができる。
【００６２】上例では、水平ＭＯＳスイッチ３９のトラ
ンジスタ構造として、中央のソース領域６２Ｓを挟んで
両側にドレイン領域６２Ｄ1 ，６２Ｄ2 を配置しチャネ
ルを２方向とした構造としたが、その他、図１０，図１
１及び図１２に示すトランジスタ構造とすることもでき
る。
ンジスタ構造として、中央のソース領域６２Ｓを挟んで
両側にドレイン領域６２Ｄ1 ，６２Ｄ2 を配置しチャネ
ルを２方向とした構造としたが、その他、図１０，図１
１及び図１２に示すトランジスタ構造とすることもでき
る。
【００６３】図１０の水平ＭＯＳスイッチ３９は、中央
のソース領域６２Ｓに対してその両側と上側に対向する
ように連続した逆Ｕ字状のドレイン領域６２Ｄ3 を形成
し、両領域６２Ｓ及び６２Ｄ3 間にゲート絶縁膜を介し
てゲート電極６３Ｇ3 を形成してチャネルが３方向に形
成されるように構成する。６３Ｓはソース電極、６３Ｄ
3 はドレイン電極を示す。
のソース領域６２Ｓに対してその両側と上側に対向する
ように連続した逆Ｕ字状のドレイン領域６２Ｄ3 を形成
し、両領域６２Ｓ及び６２Ｄ3 間にゲート絶縁膜を介し
てゲート電極６３Ｇ3 を形成してチャネルが３方向に形
成されるように構成する。６３Ｓはソース電極、６３Ｄ
3 はドレイン電極を示す。
【００６４】図１１の水平ＭＯＳスイッチ３９は、ソー
ス領域６２Ｓに対してその一方の側部と上側に対向する
ように連続した逆Ｌ字状のドレイン領域６２Ｄ4 を形成
し、両領域６２Ｓ及び６２Ｄ4 間にゲート絶縁膜を介し
てゲート電極６３Ｇ4 を形成してチャネルが２方向に形
成されるように構成する。６３Ｓはソース電極、６３Ｄ
4 はドレイン電極を示す。
ス領域６２Ｓに対してその一方の側部と上側に対向する
ように連続した逆Ｌ字状のドレイン領域６２Ｄ4 を形成
し、両領域６２Ｓ及び６２Ｄ4 間にゲート絶縁膜を介し
てゲート電極６３Ｇ4 を形成してチャネルが２方向に形
成されるように構成する。６３Ｓはソース電極、６３Ｄ
4 はドレイン電極を示す。
【００６５】図１２の水平ＭＯＳスイッチ３９は、ソー
ス領域６２Ｓを中心に之を取り囲むようにドレイン領域
６２Ｄ5 を形成し、両領域６２Ｓ及び６２Ｄ5 間にゲー
ト絶縁膜を介してゲート電極６３Ｇ5 を形成してチャネ
ルが３６０°の方向に形成されるように構成する。６３
Ｓはソース電極、６３Ｄ5 はドレイン電極である。
ス領域６２Ｓを中心に之を取り囲むようにドレイン領域
６２Ｄ5 を形成し、両領域６２Ｓ及び６２Ｄ5 間にゲー
ト絶縁膜を介してゲート電極６３Ｇ5 を形成してチャネ
ルが３６０°の方向に形成されるように構成する。６３
Ｓはソース電極、６３Ｄ5 はドレイン電極である。
【００６６】之等、図１０〜図１２の水平ＭＯＳスイッ
チ３９のトランジスタ構造とする場合にも、前述の比較
例に比べてソース容量が低減し、水平信号線４０の寄生
容量ＣB を低減して検出感度の向上を図ることができ
る。
チ３９のトランジスタ構造とする場合にも、前述の比較
例に比べてソース容量が低減し、水平信号線４０の寄生
容量ＣB を低減して検出感度の向上を図ることができ
る。
【００６７】上例の増幅型固体撮像装置では、水平信号
線に接続される信号検出手段として、電荷検出回路４６
を用いたが、その他、ベース接地アンプ、負荷抵抗によ
り信号電荷を電圧に戻す構成とすることもできる。
線に接続される信号検出手段として、電荷検出回路４６
を用いたが、その他、ベース接地アンプ、負荷抵抗によ
り信号電荷を電圧に戻す構成とすることもできる。
【００６８】更に、上例では、容量負荷動作方式の増幅
型固体撮像装置に適用したが、その他の増幅型固体撮像
装置、ＭＯＳ型固体撮像装置等にも適用することができ
る。
型固体撮像装置に適用したが、その他の増幅型固体撮像
装置、ＭＯＳ型固体撮像装置等にも適用することができ
る。
【００６９】
【発明の効果】本発明に係る固体撮像装置によれば、水
平信号線に接続した水平スイッチのソース容量が大幅に
減少し、検出感度即ち信号検出手段の利得が高くなり、
ＳＮ比を向上することができる。
平信号線に接続した水平スイッチのソース容量が大幅に
減少し、検出感度即ち信号検出手段の利得が高くなり、
ＳＮ比を向上することができる。
【００７０】本発明に係る固体撮像装置によれば、水平
の隣り合う画素に対応した水平スイッチを、水平信号線
を挟んで上下に配置するときには、画素の水平ピッチを
狭くすることができる。
の隣り合う画素に対応した水平スイッチを、水平信号線
を挟んで上下に配置するときには、画素の水平ピッチを
狭くすることができる。
【００７１】本発明に係る固体撮像装置によれば、複数
本の水平信号線を有して水平画素に対応した水平スイッ
チを夫々の水平信号線に振り分けて接続することによ
り、画素の水平ピッチが水平スイッチの幅より狭い場合
にも水平スイッチの配列を可能にする。
本の水平信号線を有して水平画素に対応した水平スイッ
チを夫々の水平信号線に振り分けて接続することによ
り、画素の水平ピッチが水平スイッチの幅より狭い場合
にも水平スイッチの配列を可能にする。
【００７２】本発明に係る固体撮像装置によれば、複数
本の水平信号線を有し、水平ラインの画素に対応した水
平スイッチを、複数本の水平信号線の夫々に振り分け且
つ各水平信号線を挟んで上下に配置するときには、画素
の水平ピッチが更に狭くなった場合にも水平スイッチの
配列を可能にする。
本の水平信号線を有し、水平ラインの画素に対応した水
平スイッチを、複数本の水平信号線の夫々に振り分け且
つ各水平信号線を挟んで上下に配置するときには、画素
の水平ピッチが更に狭くなった場合にも水平スイッチの
配列を可能にする。
【図１】本発明に係る増幅型固体撮像装置の一例を示す
構成図である。
構成図である。
【図２】図１の水平ＭＯＳスイッチの平面レイアウトを
示す要部の構成図である。
示す要部の構成図である。
【図３】図１の増幅型固体撮像装置の駆動タイミングチ
ャートである。
ャートである。
【図４】画素ＭＯＳトランジスタの半導体構造を示す断
面図である。
面図である。
【図５】本発明の説明に供する等価回路図である。
【図６】ソース容量に係る説明図である。
【図７】本発明に係る水平ＭＯＳスイッチのレイアウト
パターンの例を示す要部の構成図である。
パターンの例を示す要部の構成図である。
【図８】本発明に化学水平ＭＯＳスイッチのレイアウト
パターンの他の例を示す要部の構成図である。
パターンの他の例を示す要部の構成図である。
【図９】本発明に係る水平ＭＯＳスイッチのレイアウト
パターンの更に他の例を示す要部の構成図である。
パターンの更に他の例を示す要部の構成図である。
【図１０】本発明に係る水平ＭＯＳスイッチの平面レイ
アウトの他の例を示す要部の構成図である。
アウトの他の例を示す要部の構成図である。
【図１１】本発明に係る水平ＭＯＳスイッチの平面レイ
アウトの他の例を示す要部の構成図である。
アウトの他の例を示す要部の構成図である。
【図１２】本発明に係る水平ＭＯＳスイッチの平面レイ
アウトの他の例を示す要部の構成図である。
アウトの他の例を示す要部の構成図である。
【図１３】比較例に係る増幅型固体撮像装置の構成図で
ある。
ある。
【図１４】図１３の水平ＭＯＳスイッチの平面レイアウ
トを示す要部の構成図である。
トを示す要部の構成図である。
３１ 増幅型固体撮像装置 ３２ 画素ＭＯＳトランジスタ ３３ 垂直走査回路 ３４ 信号選択線 ３５ 垂直信号線 ３７ 動作ＭＯＳスイッチ ３８ 負荷容量素子 ３９ 水平ＭＯＳスイッチ ４０ 水平信号線 ４１ 水平走査回路 ４６ 電荷検出回路 ６２Ｓ ソース領域 ６２Ｄ1 ，６２Ｄ2 ，６２Ｄ3 ，６２Ｄ4 ，６２Ｄ5
ドレイン領域 ６３Ｇ1 ，６３Ｇ2 ，６３Ｇ3 ，６３Ｇ4 ，６３Ｇ5
ゲート電極 ６３Ｓ ソース電極 ６３Ｄ1 ，６３Ｄ2 ，６３Ｄ3 ，６３Ｄ4 ，６３Ｄ5
ドレイン電極
ドレイン領域 ６３Ｇ1 ，６３Ｇ2 ，６３Ｇ3 ，６３Ｇ4 ，６３Ｇ5
ゲート電極 ６３Ｓ ソース電極 ６３Ｄ1 ，６３Ｄ2 ，６３Ｄ3 ，６３Ｄ4 ，６３Ｄ5
ドレイン電極
Claims (4)
- 【請求項１】 複数の画素が行列状に配列され、 前記画素の信号を水平スイッチを介して水平信号線に信
号電荷として流し、 前記水平信号線の端に接続された信号検出手段により信
号を出力する固体撮像装置であって、 前記水平スイッチを構成する絶縁ゲート型電界効果トラ
ンジスタが、該トランジスタの前記水平信号線に接続さ
れる第１主電極と他の第２主電極との間のチャネルを少
なくとも２方向に形成するように構成されて成ることを
特徴とする固体撮像装置。 - 【請求項２】 水平の隣り合う画素に対応した前記水平
スイッチが、前記水平信号線を挟んで上下に配置されて
成ることを特徴とする請求項１に記載の固体撮像装置。 - 【請求項３】 複数本の前記水平信号線を有し、水平の
画素に対応した前記水平スイッチが前記夫々の水平信号
線に振り分けられて接続されて成ることを特徴とする請
求項１に記載の固体撮像装置。 - 【請求項４】 複数本の前記水平信号線を有し、水平ラ
インの画素に対応した前記水平スイッチが、前記複数本
の水平信号線の夫々に振り分けられ、且つ各水平信号線
を挟んで上下に配置されて成ることを特徴とする請求項
１に記載の固体撮像装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06310395A JP3284816B2 (ja) | 1995-03-22 | 1995-03-22 | 固体撮像装置 |
| EP96104280A EP0734069B1 (en) | 1995-03-22 | 1996-03-18 | Switching transistor for solid-state imaging device |
| DE69634712T DE69634712T2 (de) | 1995-03-22 | 1996-03-18 | Schalttransistor für eine Festkörperbildaufnahmevorrichtung |
| EP04014735A EP1469520A3 (en) | 1995-03-22 | 1996-03-18 | Scanning switch transistor for solid-state imaging device |
| KR1019960007284A KR100230469B1 (ko) | 1995-03-22 | 1996-03-19 | 고체촬상장치 |
| US08/618,566 US5825056A (en) | 1995-03-22 | 1996-03-20 | Scanning switch transistor for solid state imaging device |
| US08/861,831 US6873362B1 (en) | 1995-03-22 | 1997-05-23 | Scanning switch transistor for solid-state imaging device |
| US11/091,148 US7471325B2 (en) | 1995-03-22 | 2005-03-28 | Scanning switch transistor for solid-state imaging device |
| US11/091,150 US7471326B2 (en) | 1995-03-22 | 2005-03-28 | Scanning switch transistor for solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06310395A JP3284816B2 (ja) | 1995-03-22 | 1995-03-22 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264743A true JPH08264743A (ja) | 1996-10-11 |
| JP3284816B2 JP3284816B2 (ja) | 2002-05-20 |
Family
ID=13219629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06310395A Expired - Lifetime JP3284816B2 (ja) | 1995-03-22 | 1995-03-22 | 固体撮像装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5825056A (ja) |
| EP (2) | EP0734069B1 (ja) |
| JP (1) | JP3284816B2 (ja) |
| KR (1) | KR100230469B1 (ja) |
| DE (1) | DE69634712T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130064279A (ko) * | 2011-12-08 | 2013-06-18 | 엘지디스플레이 주식회사 | 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674470B1 (en) * | 1996-09-19 | 2004-01-06 | Kabushiki Kaisha Toshiba | MOS-type solid state imaging device with high sensitivity |
| US6040569A (en) * | 1997-05-14 | 2000-03-21 | Texas Instruments Incorporated | Fixed-pattern-noise reduction in active pixel image sensors |
| FR2797734A1 (fr) * | 2000-01-05 | 2001-02-23 | Commissariat Energie Atomique | Dispositif de lecture de circuits detecteurs de rayonnement agences en matrice |
| US7030915B2 (en) * | 2000-03-02 | 2006-04-18 | Canon Kabushiki Kaisha | Signal processing apparatus |
| JP3624845B2 (ja) * | 2001-03-19 | 2005-03-02 | ソニー株式会社 | 固体撮像素子 |
| US7105868B2 (en) * | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| JP3988189B2 (ja) * | 2002-11-20 | 2007-10-10 | ソニー株式会社 | 固体撮像装置 |
| US6870209B2 (en) * | 2003-01-09 | 2005-03-22 | Dialog Semiconductor Gmbh | CMOS pixel with dual gate PMOS |
| JP4315133B2 (ja) * | 2005-07-01 | 2009-08-19 | セイコーエプソン株式会社 | 固体撮像装置 |
| US8471310B2 (en) * | 2011-01-11 | 2013-06-25 | Aptina Imaging Corporation | Image sensor pixels with back-gate-modulated vertical transistor |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149562A (ja) * | 1984-08-16 | 1986-03-11 | Seiko Epson Corp | イメ−ジセンサ信号読出回路 |
| JPS62104074A (ja) * | 1985-10-30 | 1987-05-14 | Fuji Photo Film Co Ltd | 固体撮像素子 |
| US5016108A (en) * | 1987-07-02 | 1991-05-14 | Hitachi, Ltd. | Solid-state imaging device having series-connected pairs of switching MOS transistors for transferring signal electric charges therethrough |
| JP2559465B2 (ja) * | 1987-07-02 | 1996-12-04 | 株式会社日立製作所 | 固体撮像装置 |
| JPH021694A (ja) * | 1988-01-29 | 1990-01-05 | Semiconductor Res Found | 光電変換装置 |
| US5196721A (en) * | 1989-10-03 | 1993-03-23 | Fuji Xerox Co., Ltd. | Image reading device |
| US5288988A (en) * | 1990-08-07 | 1994-02-22 | Canon Kabushiki Kaisha | Photoconversion device having reset control circuitry |
| JP2557561B2 (ja) * | 1990-10-09 | 1996-11-27 | 三菱電機株式会社 | 半導体装置 |
| JP2913876B2 (ja) * | 1991-03-08 | 1999-06-28 | ソニー株式会社 | 固体撮像装置 |
| JPH04312082A (ja) * | 1991-04-10 | 1992-11-04 | Sony Corp | 固体撮像装置 |
| JPH04321273A (ja) * | 1991-04-19 | 1992-11-11 | Fuji Xerox Co Ltd | イメージセンサ |
| JPH06268188A (ja) * | 1993-03-11 | 1994-09-22 | Sony Corp | 増幅型撮像素子 |
| JP3512849B2 (ja) * | 1993-04-23 | 2004-03-31 | 株式会社東芝 | 薄膜トランジスタおよびそれを用いた表示装置 |
| US5341008A (en) * | 1993-09-21 | 1994-08-23 | Texas Instruments Incorporated | Bulk charge modulated device photocell with lateral charge drain |
-
1995
- 1995-03-22 JP JP06310395A patent/JP3284816B2/ja not_active Expired - Lifetime
-
1996
- 1996-03-18 EP EP96104280A patent/EP0734069B1/en not_active Expired - Lifetime
- 1996-03-18 EP EP04014735A patent/EP1469520A3/en not_active Withdrawn
- 1996-03-18 DE DE69634712T patent/DE69634712T2/de not_active Expired - Lifetime
- 1996-03-19 KR KR1019960007284A patent/KR100230469B1/ko not_active IP Right Cessation
- 1996-03-20 US US08/618,566 patent/US5825056A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130064279A (ko) * | 2011-12-08 | 2013-06-18 | 엘지디스플레이 주식회사 | 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1469520A3 (en) | 2007-11-28 |
| JP3284816B2 (ja) | 2002-05-20 |
| US5825056A (en) | 1998-10-20 |
| KR100230469B1 (ko) | 1999-11-15 |
| EP0734069A3 (en) | 1999-01-07 |
| DE69634712D1 (de) | 2005-06-16 |
| EP0734069A2 (en) | 1996-09-25 |
| KR960036107A (ko) | 1996-10-28 |
| EP1469520A2 (en) | 2004-10-20 |
| EP0734069B1 (en) | 2005-05-11 |
| DE69634712T2 (de) | 2006-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3728260B2 (ja) | 光電変換装置及び撮像装置 | |
| US5144447A (en) | Solid-state image array with simultaneously activated line drivers | |
| US5324958A (en) | Integrating imaging systgem having wide dynamic range with sample/hold circuits | |
| US6064431A (en) | Photoelectric conversion device | |
| JPH07255013A (ja) | 固体撮像装置 | |
| US20030164887A1 (en) | Signal processing device and image pickup apparatus using the same | |
| KR100247167B1 (ko) | 증폭형 고체촬상장치 | |
| US20120314109A1 (en) | Solid-state imaging device and camera | |
| JP4109743B2 (ja) | 固体撮像装置 | |
| JPS6161586B2 (ja) | ||
| JP3592037B2 (ja) | 光電変換装置 | |
| JP3278243B2 (ja) | 光電変換装置 | |
| JP3320335B2 (ja) | 光電変換装置及び密着型イメージセンサ | |
| JP3284816B2 (ja) | 固体撮像装置 | |
| US6882022B2 (en) | Dual gate BCMD pixel suitable for high performance CMOS image sensor arrays | |
| JPH09168117A (ja) | 固体撮像素子 | |
| US7471326B2 (en) | Scanning switch transistor for solid-state imaging device | |
| JP4718169B2 (ja) | Ｃｍｏｓ撮像デバイス回路 | |
| JPH0831992B2 (ja) | 固体撮像装置 | |
| JP3395481B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPH07236091A (ja) | 固体撮像装置 | |
| JPH10267752A (ja) | 熱型赤外線センサ | |
| JP2003324191A (ja) | 光電変換装置及び撮像装置 | |
| JPS6148308B2 (ja) | ||
| JP2007251461A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080308 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120308 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130308 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130308 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140308 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |