JPH08250891A - ノイズ対策部品及びその実装方法 - Google Patents
ノイズ対策部品及びその実装方法Info
- Publication number
- JPH08250891A JPH08250891A JP5576195A JP5576195A JPH08250891A JP H08250891 A JPH08250891 A JP H08250891A JP 5576195 A JP5576195 A JP 5576195A JP 5576195 A JP5576195 A JP 5576195A JP H08250891 A JPH08250891 A JP H08250891A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- noise
- wiring group
- ground
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 39
- 239000012212 insulator Substances 0.000 claims abstract description 7
- 230000008878 coupling Effects 0.000 claims description 12
- 238000010168 coupling process Methods 0.000 claims description 12
- 238000005859 coupling reaction Methods 0.000 claims description 12
- 230000001629 suppression Effects 0.000 claims description 12
- 230000007257 malfunction Effects 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 8
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 25
- 239000000758 substrate Substances 0.000 description 6
- 229920002799 BoPET Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000005041 Mylar™ Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 多層化はもとより、部品位置変更および基本
的な経路変更は行わず、部分的に多層板のマイクロスト
リップ効果の構成、接地領域間のインピーダンスを下げ
ることにより発生ノイズを低減、および動作の信頼性を
向上させることのできるノイズ対策部品およびその実装
方法を提供すること。 【構成】 接地層250および電源層260を有する配
線基板の信号線240上に、配線群240を覆うのに十
分な大きさを有し、かつ接地された板状の導体と絶縁物
からなるノイズ対策部品MGP230が設けられる。
的な経路変更は行わず、部分的に多層板のマイクロスト
リップ効果の構成、接地領域間のインピーダンスを下げ
ることにより発生ノイズを低減、および動作の信頼性を
向上させることのできるノイズ対策部品およびその実装
方法を提供すること。 【構成】 接地層250および電源層260を有する配
線基板の信号線240上に、配線群240を覆うのに十
分な大きさを有し、かつ接地された板状の導体と絶縁物
からなるノイズ対策部品MGP230が設けられる。
Description
【0001】
【産業上の利用分野】本発明は、印刷配線基板のクロス
トーク等によるノイズによる誤動作を削減する印刷基板
のノイズ対策部品及び該ノイズ対策部品の実装方法に関
する。
トーク等によるノイズによる誤動作を削減する印刷基板
のノイズ対策部品及び該ノイズ対策部品の実装方法に関
する。
【0002】
【従来の技術】従来の印刷配線基板(以下、PWBと称
す)の配線設計方式、特にCAD利用によるPWBの配
線設計方式のうち、ネット・リスト入力による自動配線
方式または、管面入力方式による対話形のいずれにおい
ても、配線の設計については高密度実装を第1優先条件
として行われていた。
す)の配線設計方式、特にCAD利用によるPWBの配
線設計方式のうち、ネット・リスト入力による自動配線
方式または、管面入力方式による対話形のいずれにおい
ても、配線の設計については高密度実装を第1優先条件
として行われていた。
【0003】以下に、従来の一般的なPWBにおける配
線設計方法について述べる。
線設計方法について述べる。
【0004】図8は、従来のPWBにおける基本配線例
を示す図である。
を示す図である。
【0005】図8に示すように、素子〔A〕810の信
号線群を素子〔B〕820の端子群に接続する場合は、
まず、PWB上の素子〔A〕810と素子〔B〕820
を囲む一定配線領域群を設定し、その領域群内の素子
〔A〕810の端子から素子〔B〕820の端子までの
最短接続経路を、公知である最短矩形法等により自動探
索、又は管面対話形においては経路指示入力して、配線
経路を決定することにより、第1番目の素子間配線D1
の設計が行われる。
号線群を素子〔B〕820の端子群に接続する場合は、
まず、PWB上の素子〔A〕810と素子〔B〕820
を囲む一定配線領域群を設定し、その領域群内の素子
〔A〕810の端子から素子〔B〕820の端子までの
最短接続経路を、公知である最短矩形法等により自動探
索、又は管面対話形においては経路指示入力して、配線
経路を決定することにより、第1番目の素子間配線D1
の設計が行われる。
【0006】次に、設計された第1番目の素子間配線D
1に沿うように、第2番目の素子間配線D2の設計が行
われる。
1に沿うように、第2番目の素子間配線D2の設計が行
われる。
【0007】その後、上記設計を繰返し行うことによ
り、設計された配線に沿うように順次隣接する経路から
第n番目の素子間配線Dnまでの設計が行われる。
り、設計された配線に沿うように順次隣接する経路から
第n番目の素子間配線Dnまでの設計が行われる。
【0008】また、信号線の配線後の空き領域は、電源
および接地領域とし、高品位に配線されたように見え
た。
および接地領域とし、高品位に配線されたように見え
た。
【0009】
【発明が解決しようとする課題】しかしながら、上述し
たような方法で配線の設計を行うと、図8に示すよう
に、例えばデータ線D1,D2,・・・,Dnや、図示
しないアドレス線A1,A2,・・・,An等のよう
に、群毎に配線が集合する信号線においては、1つの配
線群におけるそれぞれの配線が端子から端子まで平行し
て配置されるため、美観上は良いが、近接配線となり、
特に片面配線基板や両面配線基板においては、クロスト
ークが発生しやすく、発生ノイズおよび誤動作の起因と
なる問題点があった。
たような方法で配線の設計を行うと、図8に示すよう
に、例えばデータ線D1,D2,・・・,Dnや、図示
しないアドレス線A1,A2,・・・,An等のよう
に、群毎に配線が集合する信号線においては、1つの配
線群におけるそれぞれの配線が端子から端子まで平行し
て配置されるため、美観上は良いが、近接配線となり、
特に片面配線基板や両面配線基板においては、クロスト
ークが発生しやすく、発生ノイズおよび誤動作の起因と
なる問題点があった。
【0010】例えば図8において、第1番目の素子間配
線D1および第2番目の素子間配線D2は隣接して配線
されるため、それらの隣接線結合容量Cmは長さLに比
例し、容量結合による概略クロストーク電圧Vnは、隣
接結合容量Cmと、第1の素子間配線D1または第2の
素子間配線D2の対接地容量C0とを用いて次式で表さ
れる。
線D1および第2番目の素子間配線D2は隣接して配線
されるため、それらの隣接線結合容量Cmは長さLに比
例し、容量結合による概略クロストーク電圧Vnは、隣
接結合容量Cmと、第1の素子間配線D1または第2の
素子間配線D2の対接地容量C0とを用いて次式で表さ
れる。
【0011】 Vn=K1×Vs=Cm/(C0+Cm)×Vs (1) (Vs:誘導源電圧,K1:定数) さらに、接地線(グランド)については、一定幅以上の
自動配線は限界があるため、自動配線化は不可能であ
る。そのため、接地領域間に信号線や電源の配線領域が
存在することで接地領域間の接続インピーダンスが高く
なってしまう場合、信号線配線が優先的に選択されるこ
とになり、接地領域間のインピーダンスを低下させるこ
とは不可能で、好ましい接続が得られなかったため、上
述同様に発生ノイズや誤動作等の問題を発生した。
自動配線は限界があるため、自動配線化は不可能であ
る。そのため、接地領域間に信号線や電源の配線領域が
存在することで接地領域間の接続インピーダンスが高く
なってしまう場合、信号線配線が優先的に選択されるこ
とになり、接地領域間のインピーダンスを低下させるこ
とは不可能で、好ましい接続が得られなかったため、上
述同様に発生ノイズや誤動作等の問題を発生した。
【0012】また、1部両面基板の配線領域の対面に接
地領域を設けマイクロストリップの部分化も考えられる
が、対面の領域を確保することが容易でない場合が多
く、実施が困難である。
地領域を設けマイクロストリップの部分化も考えられる
が、対面の領域を確保することが容易でない場合が多
く、実施が困難である。
【0013】図9は、一般的なマイクロストリップ構造
を示す図であり、(a)は遮断形構造を示す図、(b)
は両面基板で片面が接地面の場合の構造を示す図であ
る。
を示す図であり、(a)は遮断形構造を示す図、(b)
は両面基板で片面が接地面の場合の構造を示す図であ
る。
【0014】配線路のインダクダンスについては、片面
基板または両面基板で対面接地層がない場合(マイクロ
ストリップを構成しない場合)においては、長さLに比
例するが、マイクロストリップを構成する場合において
は、長さLに比例して対接地容量C0の増加があるた
め、概略クロストーク電圧Vnは長さLに比例して増加
せずに逆に減ることになる。
基板または両面基板で対面接地層がない場合(マイクロ
ストリップを構成しない場合)においては、長さLに比
例するが、マイクロストリップを構成する場合において
は、長さLに比例して対接地容量C0の増加があるた
め、概略クロストーク電圧Vnは長さLに比例して増加
せずに逆に減ることになる。
【0015】また、電流の伝達特性を表すインダクタン
スとキャパシタンスの比率による特性インピーダンスの
値は、マイクロストリップを構成する場合、長さLに関
わらず一定となる。
スとキャパシタンスの比率による特性インピーダンスの
値は、マイクロストリップを構成する場合、長さLに関
わらず一定となる。
【0016】隣接導体間または導体と接地層との公知の
概容量Cの計算式は下式で表される。
概容量Cの計算式は下式で表される。
【0017】 C=k×er×S/D [pF/cm] (2) (k:定数,er:電極間材質の誘電率,S:導体面積[c
m2],D:距離[cm]) 上述したように、導体との接地容量が極端に少なく無視
できる場合、即ち片面基板または両面基板で対面接地層
がない場合(マイクロストリップを構成しない場合)に
おいては、隣接線長Lに比例して隣接線結合容量Cmの
みが増加するため、式(1)によりクロストーク電圧V
nが増加し次段の素子の入力スレショルド電圧Esを越
え、誤動作を発生させる問題が生じることになる。
m2],D:距離[cm]) 上述したように、導体との接地容量が極端に少なく無視
できる場合、即ち片面基板または両面基板で対面接地層
がない場合(マイクロストリップを構成しない場合)に
おいては、隣接線長Lに比例して隣接線結合容量Cmの
みが増加するため、式(1)によりクロストーク電圧V
nが増加し次段の素子の入力スレショルド電圧Esを越
え、誤動作を発生させる問題が生じることになる。
【0018】また、上述したクロストークの発生を避け
るため、一定長以上の平行配線に対しては、管面操作に
おいてはCAD操作者により人為的に、また、ネット・
リスト入力においてはCADプログラムにより自動的に
経路変更を行う方法がある。図10は、一定長以上の平
行配線に対して経路変更を行った後の配線例を示す図で
ある。
るため、一定長以上の平行配線に対しては、管面操作に
おいてはCAD操作者により人為的に、また、ネット・
リスト入力においてはCADプログラムにより自動的に
経路変更を行う方法がある。図10は、一定長以上の平
行配線に対して経路変更を行った後の配線例を示す図で
ある。
【0019】しかし、上述したように近接配線によるク
ロストークの発生を防ぐために一定長以上の平行配線に
対して経路変更を行うと、図10に示すように、素子
〔A〕910の端子から素子〔B〕920の端子に接続
される信号線は、それぞれが近接配線とならないように
離れて配置されるため、経路の迂回による抵抗分および
インダクタンス即ちインピーダンスの増加につながり、
信号波形の鈍りを増大させる虞れがある。
ロストークの発生を防ぐために一定長以上の平行配線に
対して経路変更を行うと、図10に示すように、素子
〔A〕910の端子から素子〔B〕920の端子に接続
される信号線は、それぞれが近接配線とならないように
離れて配置されるため、経路の迂回による抵抗分および
インダクタンス即ちインピーダンスの増加につながり、
信号波形の鈍りを増大させる虞れがある。
【0020】また、経路変更に伴って部品の位置を変更
しなければならない場合があり、その場合、筺体との関
係により設定された部品の位置を、改めて設計しなおさ
なければならないという問題点がある。
しなければならない場合があり、その場合、筺体との関
係により設定された部品の位置を、改めて設計しなおさ
なければならないという問題点がある。
【0021】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、多層化はも
とより、部品位置変更および基本的な経路変更は行わ
ず、部分的に多層板のマイクロストリップ効果の構成、
接地領域間のインピーダンスを下げることにより発生ノ
イズを低減、および動作の信頼性を向上させることので
きるノイズ対策部品およびその実装方法を提供すること
を目的とする。
する問題点に鑑みてなされたものであって、多層化はも
とより、部品位置変更および基本的な経路変更は行わ
ず、部分的に多層板のマイクロストリップ効果の構成、
接地領域間のインピーダンスを下げることにより発生ノ
イズを低減、および動作の信頼性を向上させることので
きるノイズ対策部品およびその実装方法を提供すること
を目的とする。
【0022】
【課題を解決するための手段】上記目的を達成するため
本発明は、片面または両面に電子部品同士を接続する配
線群を有する配線基板に設けられた、該配線群による発
生ノイズまたは外来ノイズ及び誤動作を低減するための
ノイズ対策部品であって、前記配線群を覆うのに十分な
大きさを有し、かつ接地された板状の導体からなること
を特徴とする。
本発明は、片面または両面に電子部品同士を接続する配
線群を有する配線基板に設けられた、該配線群による発
生ノイズまたは外来ノイズ及び誤動作を低減するための
ノイズ対策部品であって、前記配線群を覆うのに十分な
大きさを有し、かつ接地された板状の導体からなること
を特徴とする。
【0023】また、前記配線群と前記板状の導体との間
には絶縁物が設けられていることを特徴とする。
には絶縁物が設けられていることを特徴とする。
【0024】また、前記板状の導体は、前記配線群のう
ちの接地用配線と接続されたことを特徴とする。
ちの接地用配線と接続されたことを特徴とする。
【0025】また、前記板状の導体の外形は、2.54
mm基準を単位に作製されていることを特徴とする。
mm基準を単位に作製されていることを特徴とする。
【0026】また、前記板状の導体の外形は、2.5m
m基準を単位に作製されていることを特徴とする。
m基準を単位に作製されていることを特徴とする。
【0027】また、上述したノイズ対策部品の実装方法
であって、前記配線群のそれぞれに対応する対接地容量
と隣接結合容量から、一定のノイズレベルに達している
配線群を抽出し、前記抽出された配線群を被覆し、かつ
接地可能なサイズの前記ノイズ対策部品を選択し、前記
選択されたノイズ対策部品により前記配線基板上の該当
する配線群を覆うことを特徴とする。
であって、前記配線群のそれぞれに対応する対接地容量
と隣接結合容量から、一定のノイズレベルに達している
配線群を抽出し、前記抽出された配線群を被覆し、かつ
接地可能なサイズの前記ノイズ対策部品を選択し、前記
選択されたノイズ対策部品により前記配線基板上の該当
する配線群を覆うことを特徴とする。
【0028】
【作用】上記のとおりに構成された本発明では、高密度
実装を第1優先条件に考えて印刷基板の配線設計を試み
た場合、片面基板においては配線が近接配線となっても
当該近接配線群の領域を接地された板状の導体で覆うこ
とにより、マイクロストリップ構造ひいてはグランドプ
レーン効果が得られる。その結果、クロストークの発生
が低減され、しかも近接配線に代えて迂回させるような
経路変更に伴うインピーダンスの増加や他部品の配置変
更を余儀なくされることが無い。
実装を第1優先条件に考えて印刷基板の配線設計を試み
た場合、片面基板においては配線が近接配線となっても
当該近接配線群の領域を接地された板状の導体で覆うこ
とにより、マイクロストリップ構造ひいてはグランドプ
レーン効果が得られる。その結果、クロストークの発生
が低減され、しかも近接配線に代えて迂回させるような
経路変更に伴うインピーダンスの増加や他部品の配置変
更を余儀なくされることが無い。
【0029】また、両面基板の配線設計においてマイク
ロストリップ構造を採用できないような、例えば近接し
た配線群の対向面に十分な接地領域を設けることができ
ず他の配線群や電子部品を配置しなければならない場合
でも、近接配線群の領域を接地された板状の導体で覆う
ことにより、マイクロストリップ構造ひいてはグランド
プレーン効果が得られる。
ロストリップ構造を採用できないような、例えば近接し
た配線群の対向面に十分な接地領域を設けることができ
ず他の配線群や電子部品を配置しなければならない場合
でも、近接配線群の領域を接地された板状の導体で覆う
ことにより、マイクロストリップ構造ひいてはグランド
プレーン効果が得られる。
【0030】
【実施例】以下に、本発明の実施例について図面を参照
して説明する。
して説明する。
【0031】(第1の実施例)図1は、本発明のノイズ
対策部品の第1の実施例が使用される片面配線基板上の
配線図を示し、図2は、図1に示す配線を採用した場合
の素子間の配線模式図である。
対策部品の第1の実施例が使用される片面配線基板上の
配線図を示し、図2は、図1に示す配線を採用した場合
の素子間の配線模式図である。
【0032】また、図3は、本実施例における集積回路
素子および誘電体と導体より構成される部品の形状を示
す図であり、(a)は集積回路素子の形状を示す図、
(b)および(c)は誘電体と導体より構成される部品
の形状を示す図、(d)は誘電体と導体より構成される
部品の概略構成図である。
素子および誘電体と導体より構成される部品の形状を示
す図であり、(a)は集積回路素子の形状を示す図、
(b)および(c)は誘電体と導体より構成される部品
の形状を示す図、(d)は誘電体と導体より構成される
部品の概略構成図である。
【0033】まず、図3(d)に示すような、導体16
0(金属板)の接続部131を除いた部分の片面に誘電
体(絶縁体)を貼り付けた板状の部品を、図3(b)に
示すような凸状あるいは図3(c)に示すような扇状に
加工して、ノイズ対策部品(以下、Mini−Gran
d Plane:MGPと称す)として作製する。本実
施例においては導体160として銅板を、絶縁体180
としてポリエステルを使用した。また、このMGPのサ
イズは、図3(a)に示すような集積回路素子110を
実装する場合、2.54mm基準=1/10インチ基準
を単位として作製し、また、集積回路を搭載しない場合
は2.5mm=JIS基準幅の基板設計に対応した設計
格子ルールで数種類を用意する。
0(金属板)の接続部131を除いた部分の片面に誘電
体(絶縁体)を貼り付けた板状の部品を、図3(b)に
示すような凸状あるいは図3(c)に示すような扇状に
加工して、ノイズ対策部品(以下、Mini−Gran
d Plane:MGPと称す)として作製する。本実
施例においては導体160として銅板を、絶縁体180
としてポリエステルを使用した。また、このMGPのサ
イズは、図3(a)に示すような集積回路素子110を
実装する場合、2.54mm基準=1/10インチ基準
を単位として作製し、また、集積回路を搭載しない場合
は2.5mm=JIS基準幅の基板設計に対応した設計
格子ルールで数種類を用意する。
【0034】次に、一般的なPWBにおける配線設計方
法により基板上の各素子間の配線を設計し、その後、配
置された各素子間配線の対接地容量C0と隣接する各素
子間配線どうし隣接結合容量Cmとから式(1)を用い
て、該素子間配線のクロストーク電圧Vnが規定電圧に
達しているかどうかを算出し、規定電圧に達している配
線間および配線間群領域を抽出する。
法により基板上の各素子間の配線を設計し、その後、配
置された各素子間配線の対接地容量C0と隣接する各素
子間配線どうし隣接結合容量Cmとから式(1)を用い
て、該素子間配線のクロストーク電圧Vnが規定電圧に
達しているかどうかを算出し、規定電圧に達している配
線間および配線間群領域を抽出する。
【0035】そして、検出された領域を被覆し、かつ接
地可能なサイズのものを用意されたMGPの中から選択
する。そこで、検出された領域が大きすぎる場合は、用
意される最大サイズのMGPに合わせて領域を分割す
る。
地可能なサイズのものを用意されたMGPの中から選択
する。そこで、検出された領域が大きすぎる場合は、用
意される最大サイズのMGPに合わせて領域を分割す
る。
【0036】次に、分割された領域の表面または裏面に
MGPの接地端子半田用ランドを設ける。また、信号線
に沿って配線される接地電位のガードパターン等もMG
Pの接地端子として利用可能である。
MGPの接地端子半田用ランドを設ける。また、信号線
に沿って配線される接地電位のガードパターン等もMG
Pの接地端子として利用可能である。
【0037】その後、図1に示すように、該当する領域
にMGPを接地被覆して実装することにより、その領域
をマイクロストリップ構造として生成でき、図2に示す
ように全体としてローパス・フィルタをも構成する。な
お、C1、C2、C3はMGPと信号線間の浮遊容量で
L1、L2は信号線のインダクタンスを示す。
にMGPを接地被覆して実装することにより、その領域
をマイクロストリップ構造として生成でき、図2に示す
ように全体としてローパス・フィルタをも構成する。な
お、C1、C2、C3はMGPと信号線間の浮遊容量で
L1、L2は信号線のインダクタンスを示す。
【0038】マイクロストリップ構成においては、公知
のように素子間配線と接地レベルのMGPとの容量〔C
0=C1+C2+C3〕を生成させることにより、式
(1)に示すクロストーク電圧〔Vn〕を降下させるこ
とができる。また、インダクタンスを下げ、結果として
クロストーク電圧Vnを降下させることができる。
のように素子間配線と接地レベルのMGPとの容量〔C
0=C1+C2+C3〕を生成させることにより、式
(1)に示すクロストーク電圧〔Vn〕を降下させるこ
とができる。また、インダクタンスを下げ、結果として
クロストーク電圧Vnを降下させることができる。
【0039】この場合、隣接線結合容量Cmは導体面の
厚さtと隣接長L1に比例し、隣接線間の幅W2に反比例
し、また、対接地容量C0は導体面の幅W1と長さL2に
比例し、基板厚hに反比例する。
厚さtと隣接長L1に比例し、隣接線間の幅W2に反比例
し、また、対接地容量C0は導体面の幅W1と長さL2に
比例し、基板厚hに反比例する。
【0040】本実施例においては、導体面の厚さが18
μm、導体面の幅が0.15mm、隣接線間の幅が0.
15mm、また、MGPのマイラ厚が0.2mmのもの
を使用した。そのため、配線間面と接地層との接地容量
C0が、導体面の幅0.15mmとマイラ厚0.2mm
により構成されたマイクロストリップ構造の分、新たに
増加し、そのときの面積要件における隣接線結合容量C
mに対する対接地容量C0の増加の比率は、導体面の幅W
1:導体面の厚さt=150:18で、8.3倍とな
り、また、容量反比例分の距離要件における増加の比率
は、隣接線間の幅W2:基板厚h=0.15:0.2と
なり、0.75倍となる。その結果、隣接線結合容量C
mに対する対接地容量C0の増加の比率は8.3倍×0.
75倍=約6.2倍となり、式(1)によりクロストー
ク電圧Vnは1/7.2倍となる。
μm、導体面の幅が0.15mm、隣接線間の幅が0.
15mm、また、MGPのマイラ厚が0.2mmのもの
を使用した。そのため、配線間面と接地層との接地容量
C0が、導体面の幅0.15mmとマイラ厚0.2mm
により構成されたマイクロストリップ構造の分、新たに
増加し、そのときの面積要件における隣接線結合容量C
mに対する対接地容量C0の増加の比率は、導体面の幅W
1:導体面の厚さt=150:18で、8.3倍とな
り、また、容量反比例分の距離要件における増加の比率
は、隣接線間の幅W2:基板厚h=0.15:0.2と
なり、0.75倍となる。その結果、隣接線結合容量C
mに対する対接地容量C0の増加の比率は8.3倍×0.
75倍=約6.2倍となり、式(1)によりクロストー
ク電圧Vnは1/7.2倍となる。
【0041】例えば、ここでクロストーク電圧Vnを従
来の半分にするには、式(1)において隣接線結合容量
Cmと対接地容量C0の値を等しくすれば良いため、上述
した隣接線結合容量Cmに対する対接地容量C0の増加の
比率を1倍とすれば良く、MGPは導体全長の1/6の
長さで良いこととなる。
来の半分にするには、式(1)において隣接線結合容量
Cmと対接地容量C0の値を等しくすれば良いため、上述
した隣接線結合容量Cmに対する対接地容量C0の増加の
比率を1倍とすれば良く、MGPは導体全長の1/6の
長さで良いこととなる。
【0042】図4は、多層板にMGPを実装した状態を
示す図である。
示す図である。
【0043】接地領域間のインピーダンスが高い場合、
MGPを図4に示すように実装することにより、上述イ
ンピーダンスを容易に下げることができる。
MGPを図4に示すように実装することにより、上述イ
ンピーダンスを容易に下げることができる。
【0044】また、MGPの実装は、MGPの導体と配
線群との距離hが少なくなることにより配線群上の方が
マイクロスリトップ効果を奏するが、裏面(対面)でも
良い。
線群との距離hが少なくなることにより配線群上の方が
マイクロスリトップ効果を奏するが、裏面(対面)でも
良い。
【0045】(第2の実施例)第1の実施例において
は、片面および両面基板について説明したが、図4に示
すように多層板においてMGP230を実装しても、図
9(a)に示した遮断形マイクロストリップを構成する
こととなり、接地領域の接続インピーダンスの低減と、
飛来ノイズに対する信頼性向上を図ることができる。
は、片面および両面基板について説明したが、図4に示
すように多層板においてMGP230を実装しても、図
9(a)に示した遮断形マイクロストリップを構成する
こととなり、接地領域の接続インピーダンスの低減と、
飛来ノイズに対する信頼性向上を図ることができる。
【0046】(第3の実施例)図5は、配線に絶縁層
(レジスト)を塗布した場合におけるMGPの実装例を
示す図である。
(レジスト)を塗布した場合におけるMGPの実装例を
示す図である。
【0047】配線基板の導体保護用のレジストがエポキ
シ系などの十分硬度がある場合、図5に示すようにMG
Pの絶縁体(誘電体)部分を省略して単に銅箔のみの構
造でも良い。
シ系などの十分硬度がある場合、図5に示すようにMG
Pの絶縁体(誘電体)部分を省略して単に銅箔のみの構
造でも良い。
【0048】(第4の実施例)図6は、リード部品用の
MGPの実装図である。
MGPの実装図である。
【0049】上記実施例においては、面実装型部品を使
用したが、図6に示すように半田用のリード部を曲げる
ことにより、リード部品対応設計基板にもMGP530
を実装することもできる。
用したが、図6に示すように半田用のリード部を曲げる
ことにより、リード部品対応設計基板にもMGP530
を実装することもできる。
【0050】(第5の実施例)図7は、表面実装用とリ
ード部品用のMGPで信号配線群を挟み、遮断形のマイ
クロストリップを構成した状態の図である。
ード部品用のMGPで信号配線群を挟み、遮断形のマイ
クロストリップを構成した状態の図である。
【0051】図7に示すように、MGP630およびM
GP635を裏面、配線面両面から1つの信号線群を被
覆するように実装したり、または対面が接地層である配
線群上部に被覆するように実装したりすれば、上述同様
に、遮蔽型のマイクロストリップを構成することがで
き、外部からの飛来ノイズに対する信頼性の向上を図る
ことができる。
GP635を裏面、配線面両面から1つの信号線群を被
覆するように実装したり、または対面が接地層である配
線群上部に被覆するように実装したりすれば、上述同様
に、遮蔽型のマイクロストリップを構成することがで
き、外部からの飛来ノイズに対する信頼性の向上を図る
ことができる。
【0052】
【発明の効果】本発明は、以上説明したように構成され
ているので以下に記載するような効果を奏する。
ているので以下に記載するような効果を奏する。
【0053】請求項1および請求項6に記載のものにお
いては、配線群を覆うのに十分な大きさを有し、かつ接
地された板状の導体を有するノイズ対策部品を、基板上
の必要な箇所に実装する構成としたため、基板上の配線
との間にマイクロストリップ効果あるいはグランドプレ
ーン効果が発生する。これにより、プリント板の層を増
加させたり、部品位置変更および基本的な経路変更を行
ったりすることなく隣接配線からのクロストーク等によ
るノイズを低減させることができる。
いては、配線群を覆うのに十分な大きさを有し、かつ接
地された板状の導体を有するノイズ対策部品を、基板上
の必要な箇所に実装する構成としたため、基板上の配線
との間にマイクロストリップ効果あるいはグランドプレ
ーン効果が発生する。これにより、プリント板の層を増
加させたり、部品位置変更および基本的な経路変更を行
ったりすることなく隣接配線からのクロストーク等によ
るノイズを低減させることができる。
【0054】請求項2に記載のものにおいては、配線群
と板状の導体との間に絶縁物を設けたため、外部からの
衝撃により板状の導体と配線群が接することによる誤動
作を避けることができる。
と板状の導体との間に絶縁物を設けたため、外部からの
衝撃により板状の導体と配線群が接することによる誤動
作を避けることができる。
【0055】請求項3に記載のものにおいては、板状の
導体により接地領域間の接続を行う構成としたため、接
地領域間に信号線群が存在する場合でも信号配線群を跨
いで接地領域間の配線が可能となる。それにより、接地
領域間のインピーダンスの増加を防ぐことができる。
導体により接地領域間の接続を行う構成としたため、接
地領域間に信号線群が存在する場合でも信号配線群を跨
いで接地領域間の配線が可能となる。それにより、接地
領域間のインピーダンスの増加を防ぐことができる。
【0056】請求項4および請求項5に記載のものにお
いては、ノイズ対策部品の形状を実装部品あるいは配線
に合わせた形状としたため、ノイズ対策を行っても自動
実装等が可能で、コストを低く抑えることができる。
いては、ノイズ対策部品の形状を実装部品あるいは配線
に合わせた形状としたため、ノイズ対策を行っても自動
実装等が可能で、コストを低く抑えることができる。
【図1】本発明のノイズ対策部品の第1の実施例が使用
される片面配線基板上の配線図である。
される片面配線基板上の配線図である。
【図2】図1に示す配線を採用した場合の素子間の配線
模式図である。
模式図である。
【図3】本発明の一実施例における集積回路素子および
誘電体と導体より構成される部品の形状を示す図であ
り、(a)は集積回路素子の形状を示す図、(b)およ
び(c)は誘電体と導体より構成される部品の形状を示
す図、(d)は誘電体と導体より構成される部品の概略
構成図である。
誘電体と導体より構成される部品の形状を示す図であ
り、(a)は集積回路素子の形状を示す図、(b)およ
び(c)は誘電体と導体より構成される部品の形状を示
す図、(d)は誘電体と導体より構成される部品の概略
構成図である。
【図4】多層板にMGPを実装した状態を示す図であ
る。
る。
【図5】配線に絶縁層(レジスト)を塗布した場合にお
けるMGPの実装例を示す図である。
けるMGPの実装例を示す図である。
【図6】リード部品用のMGPの実装図である。
【図7】表面実装用とリード部品用のMGPで信号配線
群を挟み、遮断形のマイクロストリップを構成した状態
の図である。
群を挟み、遮断形のマイクロストリップを構成した状態
の図である。
【図8】従来のPWBにおける基本配線例を示す図であ
る。
る。
【図9】一般的なマイクロストリップ構造を示す図であ
り、(a)は遮断形構造を示す図、(b)は両面基板で
片面が接地面の場合の構造を示す図である。
り、(a)は遮断形構造を示す図、(b)は両面基板で
片面が接地面の場合の構造を示す図である。
【図10】一定長以上の平行配線に対して経路変更を行
った後の配線例を示す図である。
った後の配線例を示す図である。
10 素子〔A〕 20 素子〔B〕 30,130,135,230,430,530,63
0,635 MGP 110 IC 131 接続部 160,360,365,460,560,660
導体 180 絶縁体 240,245,340,345 信号線 250,450 接地層 260 電源層 370,375,470 基材 C1,C2,C3 MGPと信号線間の浮遊容量 L1,L2 信号線のインダクタンス
0,635 MGP 110 IC 131 接続部 160,360,365,460,560,660
導体 180 絶縁体 240,245,340,345 信号線 250,450 接地層 260 電源層 370,375,470 基材 C1,C2,C3 MGPと信号線間の浮遊容量 L1,L2 信号線のインダクタンス
Claims (6)
- 【請求項1】 片面または両面に電子部品同士を接続す
る配線群を有する配線基板に設けられた、該配線群によ
る発生ノイズまたは外来ノイズ及び誤動作を低減するた
めのノイズ対策部品であって、 前記配線群を覆うのに十分な大きさを有し、かつ接地さ
れた板状の導体からなることを特徴とするノイズ対策部
品。 - 【請求項2】 請求項1に記載のノイズ対策部品におい
て、 前記配線群と前記板状の導体との間には絶縁物が設けら
れていることを特徴とするノイズ対策部品。 - 【請求項3】 請求項1または請求項2に記載のノイズ
対策部品において、 前記板状の導体は、前記配線群のうちの接地用配線と接
続されたことを特徴とするノイズ対策部品。 - 【請求項4】 請求項1乃至請求項3のいずれか1項に
記載のノイズ対策部品において、 前記板状の導体の外形は、2.54mm基準を単位に作
製されていることを特徴とするノイズ対策部品。 - 【請求項5】 請求項1乃至請求項4のいずれか1項に
記載のノイズ対策部品において、 前記板状の導体の外形は、2.5mm基準を単位に作製
されていることを特徴とするノイズ対策部品。 - 【請求項6】 請求項1乃至請求項5のいずれか1項に
記載のノイズ対策部品の実装方法であって、 前記配線群のそれぞれに対応する対接地容量と隣接結合
容量から、一定のノイズレベルに達している配線群を抽
出し、 前記抽出された配線群を被覆し、かつ接地可能なサイズ
の前記ノイズ対策部品を選択し、 前記選択されたノイズ対策部品により前記配線基板上の
該当する配線群を覆うことを特徴とするノイズ対策部品
の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5576195A JPH08250891A (ja) | 1995-03-15 | 1995-03-15 | ノイズ対策部品及びその実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5576195A JPH08250891A (ja) | 1995-03-15 | 1995-03-15 | ノイズ対策部品及びその実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08250891A true JPH08250891A (ja) | 1996-09-27 |
Family
ID=13007839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5576195A Pending JPH08250891A (ja) | 1995-03-15 | 1995-03-15 | ノイズ対策部品及びその実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08250891A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003069170A (ja) * | 2001-08-28 | 2003-03-07 | Murata Mach Ltd | プリント基板 |
JP2005019582A (ja) * | 2003-06-25 | 2005-01-20 | Sony Corp | 高速信号回路基板およびその信号伝送特性の改善方法。 |
JP2007103844A (ja) * | 2005-10-07 | 2007-04-19 | Nec Viewtechnology Ltd | 電子回路基板 |
JP2008227052A (ja) * | 2007-03-12 | 2008-09-25 | Hitachi Cable Ltd | フレキシブルプリント配線板 |
JP2013138147A (ja) * | 2011-12-28 | 2013-07-11 | Fujitsu Component Ltd | 電子装置 |
CN105555018A (zh) * | 2016-02-16 | 2016-05-04 | 广东欧珀移动通信有限公司 | 一种印刷电路板及电子终端 |
CN114025465A (zh) * | 2021-09-27 | 2022-02-08 | 中国航空无线电电子研究所 | 一种带隔离结构的pcb板 |
-
1995
- 1995-03-15 JP JP5576195A patent/JPH08250891A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003069170A (ja) * | 2001-08-28 | 2003-03-07 | Murata Mach Ltd | プリント基板 |
JP2005019582A (ja) * | 2003-06-25 | 2005-01-20 | Sony Corp | 高速信号回路基板およびその信号伝送特性の改善方法。 |
JP4496721B2 (ja) * | 2003-06-25 | 2010-07-07 | ソニー株式会社 | 高速信号回路基板およびその信号伝送特性の改善方法。 |
JP2007103844A (ja) * | 2005-10-07 | 2007-04-19 | Nec Viewtechnology Ltd | 電子回路基板 |
JP2008227052A (ja) * | 2007-03-12 | 2008-09-25 | Hitachi Cable Ltd | フレキシブルプリント配線板 |
JP2013138147A (ja) * | 2011-12-28 | 2013-07-11 | Fujitsu Component Ltd | 電子装置 |
CN105555018A (zh) * | 2016-02-16 | 2016-05-04 | 广东欧珀移动通信有限公司 | 一种印刷电路板及电子终端 |
CN114025465A (zh) * | 2021-09-27 | 2022-02-08 | 中国航空无线电电子研究所 | 一种带隔离结构的pcb板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7045719B1 (en) | Enhancing signal path characteristics in a circuit board | |
US6084779A (en) | Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips | |
JP3307597B2 (ja) | 印刷配線装置 | |
US6525622B1 (en) | Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure | |
US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
JP5063529B2 (ja) | プリント回路板 | |
US8199522B2 (en) | Printed circuit board | |
US6798666B1 (en) | Introducing loss in a power bus to reduce EMI and electrical noise | |
US5418690A (en) | Multiple wiring and X section printed circuit board technique | |
US20070251720A1 (en) | Tailoring impedances of conductive traces in a circuit board | |
JP3234556B2 (ja) | 回路ボードの信号線路インピーダンスの制御方法及び装置 | |
JPH05502977A (ja) | 高周波数信号からの無線周波数干渉を抑制する多層回路板 | |
US6433286B1 (en) | Method of making higher impedance traces on a low impedance circuit board | |
US20060288570A1 (en) | Method and structures for implementing customizable dielectric printed circuit card traces | |
JP4689461B2 (ja) | プリント基板 | |
JPH08250891A (ja) | ノイズ対策部品及びその実装方法 | |
US6727774B1 (en) | Bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure, and associated electrical power distribution structures | |
CN1787718A (zh) | 防止静电放电的印刷电路板 | |
JP5669499B2 (ja) | プリント回路板 | |
JP3328399B2 (ja) | 積層コンデンサアレイ | |
JPH11298097A (ja) | プリント配線板 | |
US6646888B2 (en) | Low inductance multiple resistor EC capacitor pad | |
Carter | Circuit board layout techniques | |
JP2005183790A (ja) | プリント配線基板 | |
JP2000031650A (ja) | プリント基板 |