[go: up one dir, main page]

JPH08248102A - 電子回路の機能検査回路および方法 - Google Patents

電子回路の機能検査回路および方法

Info

Publication number
JPH08248102A
JPH08248102A JP8055549A JP5554996A JPH08248102A JP H08248102 A JPH08248102 A JP H08248102A JP 8055549 A JP8055549 A JP 8055549A JP 5554996 A JP5554996 A JP 5554996A JP H08248102 A JPH08248102 A JP H08248102A
Authority
JP
Japan
Prior art keywords
circuit
test
resistance
inspection
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8055549A
Other languages
English (en)
Other versions
JP3677343B2 (ja
Inventor
Wolfgang Nikutta
ニクツタ ウオルフガング
Schmoekel Hartmut
シユメーケル ハルトムート
Guenther Kuchinke
クヒンケ ギユンター
Der Ropp Thomas Von
フオン デア ロツプ トーマス
Walter Rudolf
ワルター ルードルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH08248102A publication Critical patent/JPH08248102A/ja
Application granted granted Critical
Publication of JP3677343B2 publication Critical patent/JP3677343B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 検査回路の検査容量を高め、検査装置の与え
られた端子数において検査すべき回路の最大スループッ
トを高める。 【解決手段】 少なくとも２つの抵抗要素２１が検査装
置３２の端子２と接続可能な共通の回路節点３を有し、
抵抗要素２１の回路節点３と反対側の端子４がそれぞれ
検査すべき電子回路３１の出力端１と接続可能になって
いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、出力端を有する電
子回路の機能を検査するための検査回路および検査方法
に関する。
【０００２】
【従来の技術】電子回路が無欠陥であることの検査はし
ばしば課せられる問題である。特に回路の製造プロセス
に続いてこのような検査がしばしば実行される。多くの
場合に、電子回路を１つの定義された状態にずらし、続
いてその出力端における信号のみを考察し、回路の正常
な機能の際に満足すべき限界値または目標値と比較する
ように、検査を制限することが望ましい。それに基づい
て、電子回路の形式に応じて、回路全体の申し分のない
機能に関する多かれ少なかれ保障された判定が可能であ
る。
【０００３】たとえば集積メモリモジュール、たとえば
ＲＡＭはメーカー側でこのような機能検査を受ける。そ
の際に検査すべきメモリモジュールの各出力端は検査を
実行する検査装置のそれぞれ１つの端子と接続される。
続いて検査装置がメモリモジュールのメモリセルを書込
み、また再び読出す。こうして検査される回路の誤機能
が確認可能である。
【０００４】上記の従来技術による電子回路の検査の際
には、検査装置の端子の数が与えられると検査容量の制
限が生ずる。即ち検査すべき出力端の全数が検査装置の
対応する出力端の数を越えないときにのみ、１つの検査
装置により１つの回路が完全に検査可能であり、または
複数の回路が同時に検査可能である。検査容量の増大は
より多数の対応する端子を有する１つの検査装置を使用
するかまたは検査装置を追加することによってのみ可能
である。
【０００５】
【発明が解決しようとする課題】本発明の課題は、上記
の形式の検査回路および検査方法であって、検査容量を
高め、従ってまた検査装置の与えられた端子数において
検査すべき回路の最大スループットを高めることがで
き、しかも前記の欠点を回避し得る検査回路および検査
方法を見出すことである。
【０００６】
【課題を解決するための手段】この課題を解決するた
め、本発明によれば、出力端を有する電子回路の機能を
検査するための検査回路において、少なくとも２つの抵
抗要素が検査装置の端子と接続可能な共通の回路節点を
有し、抵抗要素の回路節点と反対側の端子がそれぞれ検
査すべき電子回路の出力端と接続可能になっている。
【０００７】また本発明によれば、電子回路が検査すべ
き出力端に信号が与えられている状態にずらされる検査
方法において、機能検査が、共通の回路節点に現れる合
成された信号に関して実行される。
【０００８】１つまたは複数の電子回路の出力端が抵抗
要素を介して共通の回路節点と接続可能であり、またこ
の回路節点が検査装置の１つの端子と接続可能であるこ
とによって、より多数の出力端が同一の検査装置により
同時に検査可能である。たとえば検査すべき回路のそれ
ぞれ常に２つの出力端が抵抗要素を介して検査装置と接
続されるならば、既に検査容量の倍増が行われ、それに
よって検査スループットの倍増が可能である。こうして
検査装置の投資コストが低減され得る。
【０００９】本発明の有利な構成は請求項１、１５以外
の請求項にあげられている。
【００１０】使用される抵抗要素は能動的抵抗（たとえ
ば抵抗として接続されたトランジスタまたはサイリスタ
のようなトランジスタ要素）または受動的抵抗（たとえ
ばオーム抵抗）を含んでいてよい。
【００１１】評価時点における検査に対して検査すべき
回路の出力端における期待すべき出力信号がそれらの限
界値（電位、電流の強さ、信号波形）を知られているな
らば、抵抗要素の相応のディメンジョニングにより、共
通の回路節点に（従ってまた検査装置の対応する端子
に）現れる合成された信号に対する、上記の限界値に関
して相対的な限界値が評価時点で設定され得る。この相
対的限界値の設定はさらに検査装置と接続されている回
路節点と固定電位、たとえば接地電位との間に別の抵抗
要素を挿入することにより行うことができる。相対的限
界値を上回るかまたは下回る際に検査装置は検査される
回路の誤りを確認する。
【００１２】従来からの検査装置が使用され、検査回路
が検査すべき電子回路と検査装置との間に、たとえばメ
モリ要素と検査装置との間の接続ケーブル中に、または
従来から検査のために使用される検査ソケットまたは差
し込み板の上に挿入されることは特に有利である。こう
して、費用がごくわずかですみ、また検査回路のその後
の変更が特に容易に可能である。他方において、検査装
置または検査すべき回路におけるわずかな構造的変更に
よりそこにも抵抗要素の配置が可能である。
【００１３】本発明は、アナログ回路の検査のためにも
ディジタル回路の検査のためにも適している。本発明
は、同種の出力端を検査するのに、またランダムアクセ
スメモリ（ＳＲＡＭ、ＤＲＡＭ、ＦＲＡＭ）または不揮
発性メモリ（ＥＰＲＯＭ）を有する範囲を含んでいる集
積回路を検査するのに特に良く適している。さらに、検
査すべき回路の出力端は双方向性（入力／出力端子）で
あってよい。
【００１４】等しい抵抗値を有する共通の回路節点を有
する抵抗要素が使用されると、同種の出力端において本
発明による検査回路なしの個々の出力端の検査の際と等
しい検査鋭度（検査の精度）が達成可能である。
【００１５】使用すべき抵抗要素に対する抵抗値の決定
の際には最大許容可能な電流が検査すべき回路の出力端
ごとに考慮に入れられなければならない。検査目的で公
知の仕方で検査回路とならんで別のオーム性または容量
性負荷が出力端と接続されることが可能である。その際
に最大可能な電流の計算にあたっては抵抗要素を通る電
流のほかにこれらの付加された負荷を通る電流も考慮に
入れられなければならない。
【００１６】同種の出力端を有する検査回路ＤＲＡＭが
検査される場合に、各２つの出力端の共通の検査の際に
たとえば各６８Ωのオーム性抵抗要素を使用し得ること
が実証されている。
【００１７】共通の回路節点を有する抵抗要素の少なく
とも１つ（しかし全部ではない）が０Ωのオーム性抵抗
を有する短絡要素であることが可能である。
【００１８】本発明による検査回路は、複数の電子回路
の出力端を、それらが検査装置の共通の端子と接続可能
であるように、抵抗要素を介して共通の回路節点と接続
することを可能にする。その際に検査すべき電子回路は
それぞれ１つの出力端のみを有し得る。
【００１９】
【実施例】以下、図面により本発明を一層詳細に説明す
る。図面は略図であり、本発明にとって不可欠な部分の
みに限定して示されている。
【００２０】図１は検査ソケット３４、差し込み可能な
板または類似物の上に位置し得る検査回路３３を示す。
検査回路３３は４つの抵抗要素２１を有し、それらのう
ちそれぞれ２つは回路節点３を介して互いに接続されて
いる。機能検査を実行するため回路節点３は検査装置３
２の端子２と接続可能である。抵抗要素２１の回路節点
３と反対側の端子４は検査すべき電子回路３１の出力端
１と接続可能である。出力端１は同時に回路３１の入力
端でもあってよい。図１中の実施例では検査回路３３と
回路３１および検査装置３２との間の接続が形成されて
いる。機能検査は回路節点３に現れる合成された信号Ｓ
に関して実行される。
【００２１】抵抗要素２１としてオーム性抵抗を使用す
ることは有利である。しかし、抵抗として接続されたト
ランジスタを使用することも可能である。
【００２２】特に、抵抗要素２１を介して共通の回路節
点３と接続されている出力端１が評価時点ｔ1 （図４参
照）で正常に機能する回路３１においてほぼ同一の電位
を有する出力信号を有するならば、共通の回路節点３を
有する抵抗要素２１が同一の抵抗値を有することが望ま
しい。すなわち、その場合には正常な回路３１において
回路節点３にも、従ってまた検査装置３２の端子２にも
同一の電位を有する合成された信号Ｓが現れる。
【００２３】図２では検査回路３３は検査すべき電子回
路３１の構成部分である。後者は集積回路技術で構成さ
れていてよい。符号３１ａは回路３１の検査すべき部分
である。検査回路３３は共通の回路節点３を有する３つ
の抵抗要素２１を有する。抵抗要素２１の端子４は検査
すべき電子回路３１の各１つの出力端と電気的に接続さ
れている。回路節点３は検査装置３２の端子２と接続可
能である。この接続は図２中の実施例において形成され
ている。
【００２４】さらに、図２中の検査回路３３は、回路節
点３と固定の電位４１、この場合には接地電位との間に
接続されている別の抵抗要素２２を有する。この別の抵
抗要素２２は抵抗要素２１と共に分圧器を形成する。抵
抗要素２１および別の抵抗要素２２の適当なディメンジ
ョニングにより、たとい個々の出力端１の出力信号に対
する限界値が互いに異なるとしても、共通の回路節点３
に（従ってまた検査装置３２の対応する端子２に）現れ
る合成された信号Ｓに対して、出力端１における出力信
号の限界値に関して相対的な限界値を評価時点ｔ1 で予
め定めることが可能である。
【００２５】図３は検査装置３２により２つの電子回路
３１を同時に検査するための本発明の１つの実施例を示
す。検査回路３３はこの実施例では検査装置３２の構成
部分である。符号３２ａは、検査回路３３と異なる検査
装置３２の部分である。各電子回路３１の２つの出力端
１はそれぞれ抵抗要素２１の各端子４と接続可能であ
る。この接続は図３の実施例において形成された。同一
の回路３１と接続されている抵抗要素２１は共通の回路
節点３を有する。回路節点３は検査装置３２の各１つの
端子２と接続可能である。
【００２６】図４は検査の実施の際に回路節点３の１つ
に、従ってまたこれと接続すべき検査装置３２の端子２
に生じ得る合成された信号Ｓの可能な経過の概要を示
す。時間ｔを横軸にとって電位経過Ｕが示されている。
基礎となっている実施例に対して、検査すべき回路３１
は集積メモリモジュール、たとえばＤＲＡＭであり、そ
の出力端１に評価時点ｔ1 で正常な機能の際に論理
“１”状態に相当する電位を有する信号が生じていると
仮定される。さらに、メモリモジュール３１の２つの出
力端１は、図１の実施例の場合のように、抵抗要素２１
を介して共通の回路節点３と、またこの回路節点３は検
査装置３２の端子２の１つと接続されていると仮定され
る。さらに、抵抗要素２１が同一の抵抗値を有すること
が仮定される。出力端１に同一の信号が生じている場合
には、抵抗要素２１を経て電流が端子１の間を流れるこ
となしに、回路節点３に同じく同一の信号が現れる。
【００２７】図４中でＶhighは、信号が評価時点ｔ1 で
検査装置３２により論理“１”として認識される電位範
囲の下側しきいを示す。Ｖlow は論理“０”値が対応付
けられる電位範囲の上側しきいである。時点ｔ0 で出力
端１は高抵抗状態に位置している（トライステート）。
それらが能動化されると、出力端１における信号が時点
ｔ1 までにビルドアップする。時点ｔ1 は、回路節点３
と接続されている端子２に現れている合成された信号Ｓ
が検査装置３２により評価され得る最も早い可能な評価
時点である。
【００２８】先に書込まれたアドレス指定されたメモリ
セルの読出しの際には、正常なメモリモジュール３１で
は評価時点ｔ1 で出力端１にＶhighよりも大きい電位を
有する信号が生ずる。これらの信号はこれらの出力端１
と抵抗要素２１を介して接続されている回路節点３に、
従ってまた端子２に、同じくＶhighよりも大きい電位Ｖ
1 を有する合成された信号Ｓを生じさせる。
【００２９】それに対して、評価時点ｔ1 で、共通の回
路節点３を有する出力端１に生じている一方または双方
の信号が誤りを有していると、それらの電位はＶhighよ
りも小さい。これらの信号は端子２に同じくＶhighの下
側に位置する電位を有する合成された信号Ｓを生じさせ
る。
【００３０】メモリモジュール３１が論理“０”値の読
出しに関して検査されると、検査は、回路節点３におい
てＶlow よりも小さい信号が確認される場合と等価に、
メモリモジュール３１の正常な機能を明らかにする。
【００３１】こうして、回路節点３または端子２におけ
る合成された信号Ｓを検査することによりメモリモジュ
ール３１の正常な機能が検査され得る。
【図面の簡単な説明】
【図１】本発明の１つの実施例の概略回路図。
【図２】本発明の他の実施例の概略回路図。
【図３】本発明の別の実施例の概略回路図。
【図４】本発明における共通の回路節点における可能な
信号経過を示す線図。
【符号の説明】
１ 出力端 ２ 検査装置の端子 ３ 共通の回路節点 ４ 抵抗要素の端子 ２１、２２ 抵抗要素 ３１ 電子回路 ３２ 検査装置 ３３ 検査回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ギユンター クヒンケ ドイツ連邦共和国 85579 ノイビベルク バマーシユトラーセ ３ (72)発明者 トーマス フオン デア ロツプ ドイツ連邦共和国 82110 ゲルメリング リースシユトラーセ 11 (72)発明者 ルードルフ ワルター アメリカ合衆国 ヴアーモント シエルバ ーン パインハースト エルエヌ ４

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 出力端（１）を有する電子回路（３１）
    の機能を検査するための検査回路（３３）において、少
    なくとも２つの抵抗要素（２１）が検査装置（３２）の
    端子（２）と接続可能な共通の回路節点（３）を有し、
    抵抗要素（２１）の回路節点（３）と反対側の端子
    （４）がそれぞれ検査すべき電子回路（３１）の出力端
    （１）と接続可能になっていることを特徴とする電子回
    路の機能検査回路。
  2. 【請求項２】 抵抗要素（２１）を介して同一の回路節
    点（３）と接続されている端子（１）が検査中に、検査
    すべき電子回路（３１）が正常である場合には、同一の
    信号を有することを特徴とする請求項１記載の検査回
    路。
  3. 【請求項３】 電子回路（３１）の構成部分であること
    を特徴とする請求項１または２記載の検査回路。
  4. 【請求項４】 検査装置（３２）の構成部分であること
    を特徴とする請求項１または２記載の検査回路。
  5. 【請求項５】 差し込み可能な板（３４）の上に配置さ
    れていることを特徴とする請求項１または２記載の検査
    回路。
  6. 【請求項６】 抵抗要素（２１）が能動的抵抗を含んで
    いることを特徴とする請求項１ないし５の１つに記載の
    検査回路。
  7. 【請求項７】 抵抗要素（２１）がトランジスタ要素で
    あることを特徴とする請求項６記載の検査回路。
  8. 【請求項８】 抵抗要素（２１）が受動的抵抗を含んで
    いることを特徴とする請求項１ないし５の１つに記載の
    検査回路。
  9. 【請求項９】 抵抗要素（２１）がオーム性抵抗である
    ことを特徴とする請求項８記載の検査回路。
  10. 【請求項１０】 オーム性抵抗（２１）が６８Ωの値を
    有することを特徴とする請求項９記載の検査回路。
  11. 【請求項１１】 共通の回路節点（３）を有する抵抗要
    素（２１）が同一の抵抗値を有することを特徴とする請
    求項１ないし１０の１つに記載の検査回路。
  12. 【請求項１２】 共通の回路節点（３）を有する抵抗要
    素（２１）が異なる抵抗値を有することを特徴とする請
    求項１ないし１１の１つに記載の検査回路。
  13. 【請求項１３】 抵抗要素（２１）が短絡要素であるこ
    とを特徴とする請求項１ないし１２の１つに記載の検査
    回路。
  14. 【請求項１４】 回路節点（３）が別の抵抗要素（２
    ２）を介して固定電位（４１）と接続されていることを
    特徴とする請求項１ないし１３の１つに記載の検査回
    路。
  15. 【請求項１５】 請求項１ないし１４の１つに記載の検
    査回路（３３）を用いて出力端（１）を有する電子回路
    （３１）の機能を検査するための検査方法であって、電
    子回路（３１）が検査すべき出力端（１）に信号が与え
    られている状態にずらされる検査方法において、機能検
    査が、共通の回路節点（３）に現れる合成された信号
    （Ｓ）に関して実行されることを特徴とする電子回路の
    機能検査方法。
JP05554996A 1995-02-23 1996-02-19 電子回路の機能検査回路 Expired - Fee Related JP3677343B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19506325.2 1995-02-23
DE19506325A DE19506325C1 (de) 1995-02-23 1995-02-23 Prüfschaltung und Prüfverfahren zur Funktionsprüfung von elektronischen Schaltungen

Publications (2)

Publication Number Publication Date
JPH08248102A true JPH08248102A (ja) 1996-09-27
JP3677343B2 JP3677343B2 (ja) 2005-07-27

Family

ID=7754850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05554996A Expired - Fee Related JP3677343B2 (ja) 1995-02-23 1996-02-19 電子回路の機能検査回路

Country Status (6)

Country Link
US (1) US6107815A (ja)
EP (1) EP0729034A3 (ja)
JP (1) JP3677343B2 (ja)
KR (1) KR100311955B1 (ja)
DE (1) DE19506325C1 (ja)
TW (1) TW289798B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603323B1 (en) * 2000-07-10 2003-08-05 Formfactor, Inc. Closed-grid bus architecture for wafer interconnect structure
US7299451B2 (en) * 2002-01-24 2007-11-20 International Business Machines Corporation Remotely driven system for multi-product and multi-platform testing
US6812691B2 (en) * 2002-07-12 2004-11-02 Formfactor, Inc. Compensation for test signal degradation due to DUT fault
WO2010097841A1 (ja) * 2009-02-27 2010-09-02 株式会社アドバンテスト 試験装置および試験方法
EP2333957B1 (en) 2009-12-04 2015-01-28 Nxp B.V. A clock signal generator
DE102014111102B4 (de) * 2014-08-05 2020-07-02 Infineon Technologies Austria Ag Sondenkarte und Verfahren zum Ausführen eines ungeklemmten induktiven Schalttests
US10620246B2 (en) * 2017-04-24 2020-04-14 Mediatek Singapore Pte. Ltd. Passive monitor for integrated circuit components

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909672A (en) * 1974-02-07 1975-09-30 Westinghouse Electric Corp Capacitor bank protection relay
US4414665A (en) * 1979-11-21 1983-11-08 Nippon Telegraph & Telephone Public Corp. Semiconductor memory device test apparatus
DE3229749A1 (de) * 1982-08-10 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Adaptereinrichtung zum simultanen elektrischen anschluss einer mehrzahl zu pruefender bauelemente an ein pruefgeraet, insbesondere fuer die eingangspruefung hochintegrierter digitaler speicherbausteine
JPH0743413B2 (ja) * 1984-05-09 1995-05-15 三菱電機株式会社 半導体試験装置
JPS6144371A (ja) * 1984-08-06 1986-03-04 Mitsubishi Electric Corp 半導体試験装置
DE3728521A1 (de) * 1987-08-26 1989-03-09 Siemens Ag Anordnung und verfahren zur feststellung und lokalisierung von fehlerhaften schaltkreisen eines speicherbausteins
DE3800544A1 (de) * 1988-01-12 1989-07-20 Horst Dipl Ing Janssen Ein digitales test- und pruefgeraet mit zeitlich variabler ein- und ausgabe von digitalen signalen
FR2636434B1 (fr) * 1988-09-09 1991-01-04 Alsthom Gec Dispositif de mesure des tensions d'une installation triphasee, notamment de type blinde
US4968931A (en) * 1989-11-03 1990-11-06 Motorola, Inc. Apparatus and method for burning in integrated circuit wafers
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
US5142449A (en) * 1990-10-01 1992-08-25 Motorola, Inc. Forming isolation resistors with resistive elastomers
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices

Also Published As

Publication number Publication date
EP0729034A2 (de) 1996-08-28
TW289798B (ja) 1996-11-01
KR960032017A (ko) 1996-09-17
JP3677343B2 (ja) 2005-07-27
DE19506325C1 (de) 1996-08-14
US6107815A (en) 2000-08-22
EP0729034A3 (de) 1997-07-30
KR100311955B1 (ko) 2001-12-28

Similar Documents

Publication Publication Date Title
JP3611603B2 (ja) 回路基板試験方法
KR900006484B1 (ko) Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로
JPH07218544A (ja) プローブ装置
US6788090B2 (en) Method and apparatus for inspecting semiconductor device
JPH0316626B2 (ja)
JPH08248102A (ja) 電子回路の機能検査回路および方法
JPS6170475A (ja) 集積回路用入出力共用回路
EP0838689A2 (en) Test of circuits with Schmitt inputs
JPH01502534A (ja) ３―状態回路試験装置
US5815001A (en) Integrated circuit board with built-in terminal connection testing circuitry
DE102004052246B3 (de) Halbleiterbauelement, Anordnung und Verfahren zur Charakterisierung eines Prüfgerätes für Halbleiterbauelemente
JPH0949866A (ja) 集積回路
JP3194040B2 (ja) Ｉｃモジュール
JPH07312100A (ja) 半導体メモリ集積回路
JP2648218B2 (ja) 半導体装置
US5430383A (en) Method for measuring capacitive loads
JP2919312B2 (ja) 半導体装置の検査方法
JP2960247B2 (ja) 集積回路
US7102362B2 (en) Integrated circuit for testing circuit components of a semiconductor chip
JP2633692B2 (ja) 半導体試験方法
JPH0438483A (ja) 回路基板検査方法
JP3151315B2 (ja) 半導体集積回路装置
JP2715221B2 (ja) 半導体メモリ試験回路
JPS6144372A (ja) 論理ｌｓｉの試験装置
US6775627B1 (en) Method and/or software for determining the capacitance of an analog/mixed signal circuit

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees